CN112152085B - 半导体结构的制备方法、半导体结构和半导体器件 - Google Patents

半导体结构的制备方法、半导体结构和半导体器件 Download PDF

Info

Publication number
CN112152085B
CN112152085B CN202011327714.5A CN202011327714A CN112152085B CN 112152085 B CN112152085 B CN 112152085B CN 202011327714 A CN202011327714 A CN 202011327714A CN 112152085 B CN112152085 B CN 112152085B
Authority
CN
China
Prior art keywords
layer
ridge waveguide
ridge
lossy
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011327714.5A
Other languages
English (en)
Other versions
CN112152085A (zh
Inventor
唐松
杨国文
赵卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202011327714.5A priority Critical patent/CN112152085B/zh
Publication of CN112152085A publication Critical patent/CN112152085A/zh
Application granted granted Critical
Publication of CN112152085B publication Critical patent/CN112152085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2203—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure with a transverse junction stripe [TJS] structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本申请涉及一种半导体结构的制备方法、半导体结构和半导体器件。本申请的半导体结构的制备方法，包括：获取一晶体外延结构，其中晶体外延结构包括本体结构、设于本体结构表面的脊形成层及设于脊形成层表面的欧姆接触层；刻蚀脊形成层和欧姆接触层，令脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留导电脊波导上的欧姆接触层；对耗损脊波导的侧壁进行粗糙化处理；在耗损脊波导上形成绝缘层。故本申请通过改善半导体结构的制造工艺，来改善半导体器件的性能，且本申请通过在耗损脊波导的侧壁上进行粗糙化处理，加大了耗损脊波导的耗损。

Description

半导体结构的制备方法、半导体结构和半导体器件
技术领域
本申请涉及半导体器件的技术领域，具体而言，涉及一种半导体结构的制备方法、半导体结构和半导体器件。
背景技术
半导体器件(semiconductor device)是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。半导体器件的半导体材料是硅、锗、砷化镓或磷化铟等。其中，半导体器件中为实现高功率输出，需要考虑抑制高阶模的激射。
发明内容
本申请的目的是提供一种半导体结构的制备方法、半导体结构和半导体器件，其能够通过改善半导体结构的制造工艺，来改善半导体器件的性能。
为了实现上述目的，
第一方面，本发明提供一种半导体结构的制备方法，包括：
获取一晶体外延结构，其中所述晶体外延结构包括本体结构、设于所述本体结构表面的脊形成层及设于所述脊形成层表面的欧姆接触层；
刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层；
对所述耗损脊波导的侧壁进行粗糙化处理；
在所述耗损脊波导上形成绝缘层。
于一实施例中，所述耗损脊波导的宽度小于导电脊波导的宽度。
于一实施例中，所述对所述耗损脊波导的侧壁进行粗糙化处理，包括：
对所述耗损脊波导的侧壁进行离子轰击、干法腐蚀或湿法腐蚀。
于一实施例中，所述刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层，包括：
在所述欧姆接触层上形成第一掩模层；
在所述第一掩模层上形成光阻层；
光刻所述光阻层形成第二掩模层；
利用所述第二掩模层刻蚀所述第一掩模层形成第三掩模层；
利用所述第二掩模层和所述第三掩模层刻蚀所述脊形成层和所述欧姆接触层形成多个沟槽；
去除所述第二掩模层和所述第三掩模层；
其中，所述第一掩模层和所述光阻层的材质不同。
于一实施例中，所述刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层，还包括：
对所述沟槽的内表面进行平坦化处理。
于一实施例中，所述刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层，还包括：
对经过平坦化处理的所述沟槽的内表面进行钝化处理。
于一实施例中，在所述耗损脊波导上形成绝缘层，包括：
在所述晶体外延结构上沉积初始的绝缘层；
利用刻蚀去除位于所述导电脊波导处所述欧姆接触层上表面的所述初始的绝缘层，至少保留所述耗损脊波导处的所述初始的绝缘层，得到最终的所述绝缘层。
于一实施例中，所述在位于所述耗损脊波导处的所述欧姆接触层上形成绝缘层之后，还包括：
在所述绝缘层上表面以及位于所述导电脊波导处的所述欧姆接触层上表面形成导电金属层。
于一实施例中，所述本体结构包括由下至上依次叠层设置的衬底、下限制层、量子阱层和上限制层。
第二方面，本发明提供一种半导体结构，包括：衬底、下限制层、量子阱、上限制层、脊形成层和欧姆接触层，所述下限制层设置在所述衬底上；所述量子阱设置在所述下限制层上；所述上限制层设置在所述量子阱上；所述脊形成层设置在所述上限制层上，所述脊形成层包括至少一个导电脊波导和至少一个耗损脊波导；所述脊形成层的上表面为欧姆接触层；其中，所述耗损脊波导的侧壁上设有多个凹坑。
第三方面，本发明提供一种半导体器件，包括多个如前述实施例所述的半导体结构。
本申请与现有技术相比的有益效果是：
本申请通过改善半导体结构的制造工艺，来改善半导体器件的性能，且本申请通过在耗损脊波导的侧壁上进行粗糙化处理，使得耗损脊波导的侧壁表面相对导电脊波导的侧壁表面较为粗糙，加大了耗损脊波导的耗损，当耗损脊波导耦合导电脊波导的高阶模式时，可以加大对高阶模的损耗，从而抑制高阶模的激射，保证基模激射的稳定性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的半导体器件的结构示意图。
图2为本申请一实施例的半导体结构的结构示意图。
图3为本申请一实施例的半导体结构的局部放大示意图。
图4为本申请一实施例的半导体结构的结构示意图。
图5为本申请一实施例的半导体结构的制备方法的流程示意图。
图6为本申请一实施例的半导体结构的制备方法的流程示意图。
图7为本申请一实施例的半导体结构的制备方法的工艺过程示意图。
图8为本申请一实施例的半导体结构的制备方法的工艺过程示意图。
图9为本申请一实施例的半导体结构的制备方法的工艺过程示意图。
图10为本申请一实施例的半导体结构的制备方法的工艺过程示意图。
图11为本申请一实施例的半导体结构的制备方法的工艺过程示意图。
图标：1-半导体器件；10-半导体结构；210-脊形成层；211-层本体；212-导电脊波导；212a-导电脊波导的侧壁；213-耗损脊波导；213a-耗损脊波导的侧壁；213c-凹坑；220-本体结构；221-衬底；222-下限制层；223-量子阱层；224-上限制层；310-欧姆接触层；410-绝缘层；500-导电金属层；600-第一掩模层；610-第三掩模层；700-光阻层；710-第二掩模层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参看图1，其为本申请一实施例的半导体器件1的结构示意图，本实施例的半导体器件1包括：多个半导体结构10，各个半导体结构10之间电性连接，各个半导体结构10之间可以阵列式分布，可以相互耦合。半导体器件1可以作为功率器件用来产生、控制、接收、变换、放大信号和进行能量转换。
请参看图2，其为本申请一实施例的半导体结构10的结构示意图。半导体结构10包括本体结构220、设于本体结构220上表面的脊形成层210，以及设于脊形成层210上表面的欧姆接触层310。本体结构220包括由下至上依次叠层设置的衬底221、下限制层222、量子阱层223和上限制层224。下限制层222设置在衬底221上。量子阱设置在下限制层222上。上限制层224设置在量子阱上。脊形成层210设置在上限制层224上。脊形成层210包括层本体211、至少一个导电脊波导212和至少一个耗损脊波导213。
于一其他的实施例中，脊形成层210不包括层本体211，脊形成层210在刻蚀形成导电脊波导212和耗损脊波导213时，可以刻蚀到上限制层224。
本实施例中，欧姆接触层310设置在导电脊波导212的上表面和耗损脊波导213的上表面。于一其他的实施例中，欧姆接触层310只设置在导电脊波导212的上表面，不设置在耗损脊波导213的上表面。
其中，导电脊波导212可以设有多个，耗损脊波导213可以设有多个，一个耗损脊波导213至少与一个导电脊波导212相邻，耗损脊波导213的宽度小于导电脊波导212的宽度。耗损脊波导213和导电脊波导212的形状可以是长方体、椎体、弯曲体等形状。耗损脊波导213的宽度小于导电脊波导212的宽度，从而增加导电脊形波导高阶模式的损耗，提高半导体结构10的输出功率。
请参看图3，其为本申请一实施例的半导体结构10的局部放大示意图。耗损脊波导的侧壁213a包括耗损脊波导213沿左右方向相对的两个侧壁，导电脊波导的侧壁212a包括导电脊波导212沿左右方向相对的两个侧壁，其中，耗损脊波导的侧壁213a设有多个凹坑213c。
本实施例通过在耗损脊波导的侧壁213a上设置凹坑213c，使得耗损脊波导的侧壁213a表面相对导电脊波导的侧壁212a表面较为粗糙，加大了耗损脊波导213的耗损，当耗损脊波导213耦合导电脊波导212的高阶模式时，可以加大对高阶模的损耗，从而抑制高阶模的激射，保证基模激射的稳定性。
请参看图4，其为本申请一实施例的半导体结构10的结构示意图。在导电脊波导的侧壁212a、耗损脊波导的侧壁213a、耗损脊波导213处欧姆接触层310的上表面以及本体结构220上表面设有绝缘层410。在绝缘层410上表面以及位于导电脊波导212处的欧姆接触层310上表面设有导电金属层500。如此设置，导电金属层500用于电流注入，绝缘层410用于绝缘，导电脊波导212可以形成电流注入，耗损脊波导213无法形成电流注入。例如导电脊波导212可以发光，耗损脊波导213不可以发光。
请参看图5，其为本申请一实施例的半导体结构的制备方法的流程示意图。该方法可以用于制造如图2-图4所示的半导体结构10，用以改善半导体器件1的性能。该方法可以包括如下步骤：
步骤S101：获取一晶体外延结构。
本步骤的晶体外延结构包括本体结构220、设于本体结构220表面的脊形成层210以及设于脊形成层210上表面的欧姆接触层310。在本步骤中脊形成层210和欧姆接触层310都未经刻蚀，为完整的层状结构。
步骤S102：刻蚀脊形成层210和欧姆接触层310，令脊形成层210形成至少一个导电脊波导212和至少一个耗损脊波导213，且保留导电脊波导212上的欧姆接触层310；
本步骤可以采用干法刻蚀或者湿法刻蚀工艺。本实施例中，本步骤保留导电脊波导212和耗损脊波导213上的欧姆接触层310，于一其他的实施例中，本步骤保留导电脊波导212上的欧姆接触层310，不保留耗损脊波导213上的欧姆接触层310。
步骤S103：对耗损脊波导的侧壁213a进行粗糙化处理。
本步骤的粗糙化处理，可以是对非发光的耗损脊波导的侧壁213a进行离子轰击，离子轰击采用的离子为氢离子、氩离子或者氦离子。
在耗损脊波导的侧壁213a表面经过离子轰击之后，可以在耗损脊波导的侧壁213a表面形成多个不规则的凹坑213c，如此设置，则半导体结构10具有相对光滑侧壁表面的导电脊波导212和具有相对粗糙侧壁表面的不导电的耗损脊波导213，可以增加耗损脊波导213的耗损。
在轰击时，氢离子、氩离子或者氦离子也可能会注入到耗损脊波导213内部，由于氢离子、氩离子或者氦离子等离子的注入可以形成吸光的缺陷，且氢离子、氩离子或者氦离子等离子本身也可以吸光，故氢离子、氩离子或者氦离子等离子的注入可以提高耗损脊波导213的损耗。
于一其他的实施例中，本步骤的粗糙化处理，可以是对耗损脊波导的侧壁213a进行干法腐蚀或湿法腐蚀，通过干法腐蚀或湿法腐蚀在耗损脊波导的侧壁213a表面形成多个不规则的凹坑213c。
步骤S104：在耗损脊波导213上形成绝缘层410。
本步骤的绝缘层410的材质可以是绝缘材料SiN、SiO2等。本实施例在位于耗损脊波导213处的欧姆接触层310上形成绝缘层410。于一其他的实施例中，直接在耗损脊波导213的表面上形成绝缘层410。
本实施例通过增加对耗损脊波导的侧壁213a进行粗糙化处理的步骤，使得耗损脊波导的侧壁213a表面相对导电脊波导的侧壁212a表面较为粗糙，加大了耗损脊波导213的耗损，当耗损脊波导213耦合导电脊波导212的高阶模式时，可以加大对高阶模的损耗，从而抑制高阶模的激射，保证基模激射的稳定性。
请参看图6，其为本申请一实施例的半导体结构的制备方法的流程图，请同时参照图7至图11，其为本申请一实施例的半导体结构的制备方法的工艺过程示意图。该方法可以用于制造如图2-图4所示的半导体结构10，用以改善半导体器件1的性能。该方法可以包括如下步骤：
步骤S201：获取一晶体外延结构。
本步骤的晶体外延结构如图7所示，包括本体结构220和设于本体结构220表面的脊形成层210。本体结构220包括由下至上依次叠层设置的衬底221、下限制层222、量子阱层223和上限制层224。
步骤S202：在欧姆接触层310上形成第一掩模层600。
第一掩模层600设置在脊形成层210的上表面。于一其他的实施例中，可以不设置第一掩模层600。
步骤S203：在第一掩模层600上形成光阻层700。
光阻层700涂覆在第一掩模层600的上表面。本步骤的产物如图8所示。
步骤S204：光刻光阻层700形成第二掩模层710。
光阻层700经过曝光、显影处理后，转换形成图案化的第二掩模层710。本步骤的产物如图9所示。
步骤S205：利用第二掩模层710刻蚀第一掩模层600形成第三掩模层610。
本步骤可以采用湿法刻蚀或者干法刻蚀。本步骤以第二掩模层710为掩模，湿法刻蚀第一掩模层600，暴露出下方的脊形成层210，第一掩模层600转换形成图案化的第三掩模层610。本步骤的产物如图10所示。
步骤S206：利用第二掩模层710和第三掩模层610刻蚀脊形成层210和欧姆接触层310形成多个沟槽。
本步骤可以采用湿法刻蚀或者干法刻蚀。本步骤以第二掩模层710和第三掩模层610为掩模，形成多个沟槽，从而形成导电脊波导212和耗损脊波导213。其中，沟槽的侧壁包括导电脊波导的侧壁212a和耗损脊波导的侧壁213a。本步骤的产物如图11所示。
其中，第二掩模层710和第三掩模层610的材质不同，第三掩模层610为硬掩膜，材料可以是SiN、SiO2等，第二掩模层710的材质为光刻胶等有机材料。由于位于上方的第二掩模层710比较软，在刻蚀过程中会出现变形或坍塌，严重的情况下会使下方的沟槽刻蚀形成不规则的沟槽形状，而第三掩模层610比较耐刻蚀，刻蚀过程中不会变形，能够使刻蚀的沟槽具有特定的形状，并且使沟槽的侧壁具有比较光滑的形貌。
步骤S207：去除第二掩模层710和第三掩模层610。
本步骤可以采用干法或湿法刻蚀进行原位去除。于一其他的实施例中，第三掩模层610也可以不去除，可以用来当作绝缘保护层。
其中，本步骤可以在步骤S208、S209和S210之前进行，也可以在步骤S208、S209和S210之后进行。
步骤S208：对沟槽的内表面进行平坦化处理。
本步骤的平坦化处理采用额外的湿法刻蚀步骤，对沟槽的侧壁进行修复，以使导电脊波导212和耗损脊波导213的表面较为光滑，提高半导体器件1的稳定性。其中也可为后续导电脊波导212和耗损脊波导213的表面的钝化处理以及耗损脊波导213的表面的粗糙化处理做准备。
步骤S209：对经过平坦化处理的沟槽的内表面进行钝化处理。
本步骤的钝化处理可以防止导电脊波导212和耗损脊波导213暴露造成侧壁氧化的问题，提高半导体器件1的稳定性。本步骤的钝化处理可以是湿法氧化、离子注入、溅射或蒸镀绝缘层410等。
步骤S210：对耗损脊波导的侧壁213a进行粗糙化处理。详细参见上述实施例中对步骤S103的描述。
本步骤所得的产物如图2所示。
步骤S211：在所述晶体外延结构上沉积初始的绝缘层410。
本步骤在步骤210所得产物的上表面沉积绝缘材料，形成初始的绝缘层410。
本实施例中，刻蚀脊形成层210和欧姆接触层310没有刻蚀至本体结构220，保留了层本体211，初始的绝缘层410沉积在层本体211的上表面、导电脊波导212处欧姆接触层310上表面、导电脊波导的侧壁212a、耗损脊波导的侧壁213a以及耗损脊波导213处欧姆接触层310上表面。
于一其他的实施例中，刻蚀脊形成层210和欧姆接触层310刻蚀至本体结构220，本体结构220暴露，没有保留层本体211，初始的绝缘层410沉积在本体结构220的上表面、导电脊波导212处欧姆接触层310上表面、导电脊波导的侧壁212a、耗损脊波导的侧壁213a以及耗损脊波导213处欧姆接触层310上表面。
步骤S212：利用刻蚀去除位于导电脊波导212处欧姆接触层310上表面的初始的绝缘层410，至少保留耗损脊波导213处的初始的绝缘层410，得到最终的绝缘层410。
本步骤可以采用湿法刻蚀或者干法刻蚀，令初始的绝缘层410转换形成所需形状的绝缘层410。
最终的绝缘层410可以覆盖于步骤210所得产物的上表面除了导电脊波导212上表面以外的区域。本实施例中，本步骤保留位于导电脊波导的侧壁212a、耗损脊波导的侧壁213a、耗损脊波导213处欧姆接触层310上表面以及层本体211上表面的初始的绝缘层410，来得到最终的绝缘层410。
于一其他实施例中，保留位于导电脊波导的侧壁212a、耗损脊波导的侧壁213a、耗损脊波导213处欧姆接触层310上表面以及本体结构220上表面的初始的绝缘层410，来得到最终的绝缘层410。
于一其他实施例中，保留位于导电脊波导的侧壁212a、耗损脊波导的侧壁213a、耗损脊波导213上表面以及本体结构220上表面的初始的绝缘层410，来得到最终的绝缘层410。
于一其他实施例中，保留位于导电脊波导的侧壁212a、耗损脊波导的侧壁213a、耗损脊波导213上表面以及层本体211上表面的初始的绝缘层410，来得到最终的绝缘层410。
步骤S213：在绝缘层410上表面以及位于导电脊波导212处的欧姆接触层310上表面形成导电金属层500。
本步骤在步骤212所得产物的上表面沉积金属，形成导电金属层500。本步骤所得的产物如图4所示。
需要说明的是，在不冲突的情况下，本申请中的实施例中的特征可以相互结合。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种半导体结构的制备方法，其特征在于，包括：
获取一晶体外延结构，其中所述晶体外延结构包括本体结构、设于所述本体结构表面的脊形成层及设于所述脊形成层表面的欧姆接触层，所述本体结构包括由下至上依次叠层设置的衬底、下限制层、量子阱层和上限制层；
刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层；
对所述耗损脊波导的侧壁进行粗糙化处理；
在所述耗损脊波导上形成绝缘层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述对所述耗损脊波导的侧壁进行粗糙化处理，包括：
对所述耗损脊波导的侧壁进行离子轰击、干法腐蚀或湿法腐蚀；
其中，所述耗损脊波导的宽度小于所述导电脊波导的宽度。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层，包括：
在所述欧姆接触层上形成第一掩模层；
在所述第一掩模层上形成光阻层；
光刻所述光阻层形成第二掩模层；
利用所述第二掩模层刻蚀所述第一掩模层形成第三掩模层；
利用所述第二掩模层和所述第三掩模层刻蚀所述脊形成层和所述欧姆接触层形成多个沟槽；
去除所述第二掩模层和所述第三掩模层；
其中，所述第一掩模层和所述光阻层的材质不同。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层，还包括：
对所述沟槽的内表面进行平坦化处理。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述刻蚀所述脊形成层和所述欧姆接触层，令所述脊形成层形成至少一个导电脊波导和至少一个耗损脊波导，且保留所述导电脊波导上的所述欧姆接触层，还包括：
对经过平坦化处理的所述沟槽的内表面进行钝化处理。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述耗损脊波导上形成绝缘层，包括：
在所述晶体外延结构上沉积初始的绝缘层；
利用刻蚀去除位于所述导电脊波导处所述欧姆接触层上表面的所述初始的绝缘层，至少保留所述耗损脊波导处的所述初始的绝缘层，得到最终的所述绝缘层。
7.根据权利要求1至6任一项所述的半导体结构的制备方法，其特征在于，所述在所述耗损脊波导上形成绝缘层之后，还包括：
在所述绝缘层上表面以及位于所述导电脊波导处的所述欧姆接触层上表面形成导电金属层。
8.一种半导体结构，其特征在于，包括：
衬底；
下限制层，设置在所述衬底上；
量子阱，设置在所述下限制层上；
上限制层，设置在所述量子阱上；以及
脊形成层，设置在所述上限制层上，所述脊形成层包括至少一个导电脊波导和至少一个耗损脊波导；
欧姆接触层，设置在所述脊形成层的上表面；
其中，所述耗损脊波导的侧壁上设有多个凹坑。
9.一种半导体器件，其特征在于，包括：多个如权利要求8中所述的半导体结构。
CN202011327714.5A 2020-11-24 2020-11-24 半导体结构的制备方法、半导体结构和半导体器件 Active CN112152085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011327714.5A CN112152085B (zh) 2020-11-24 2020-11-24 半导体结构的制备方法、半导体结构和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011327714.5A CN112152085B (zh) 2020-11-24 2020-11-24 半导体结构的制备方法、半导体结构和半导体器件

Publications (2)

Publication Number Publication Date
CN112152085A CN112152085A (zh) 2020-12-29
CN112152085B true CN112152085B (zh) 2021-02-12

Family

ID=73887342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011327714.5A Active CN112152085B (zh) 2020-11-24 2020-11-24 半导体结构的制备方法、半导体结构和半导体器件

Country Status (1)

Country Link
CN (1) CN112152085B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269527A (ja) * 2005-03-22 2006-10-05 Fuji Photo Film Co Ltd 半導体レーザ素子及び光信号伝送システム
CN101276995A (zh) * 2007-03-29 2008-10-01 夏普株式会社 半导体激光器芯片及其制造方法
CN102593719A (zh) * 2012-03-09 2012-07-18 北京工业大学 一种改善有源区光场分布的边发射半导体激光器
CN103326243A (zh) * 2013-03-29 2013-09-25 中国科学院半导体研究所 基横模低水平发散角一维啁啾光子晶体边发射激光器阵列
CN103715320A (zh) * 2010-02-09 2014-04-09 晶元光电股份有限公司 光电半导体元件
CN108631153A (zh) * 2017-03-22 2018-10-09 山东华光光电子股份有限公司 一种全反射光波导半导体激光器芯片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201437A1 (en) * 2004-03-15 2005-09-15 Benoit Reid Semiconductor laser

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269527A (ja) * 2005-03-22 2006-10-05 Fuji Photo Film Co Ltd 半導体レーザ素子及び光信号伝送システム
CN101276995A (zh) * 2007-03-29 2008-10-01 夏普株式会社 半导体激光器芯片及其制造方法
CN103715320A (zh) * 2010-02-09 2014-04-09 晶元光电股份有限公司 光电半导体元件
CN102593719A (zh) * 2012-03-09 2012-07-18 北京工业大学 一种改善有源区光场分布的边发射半导体激光器
CN103326243A (zh) * 2013-03-29 2013-09-25 中国科学院半导体研究所 基横模低水平发散角一维啁啾光子晶体边发射激光器阵列
CN108631153A (zh) * 2017-03-22 2018-10-09 山东华光光电子股份有限公司 一种全反射光波导半导体激光器芯片及其制备方法

Also Published As

Publication number Publication date
CN112152085A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
JP5418887B2 (ja) 半導体レーザ素子の製造方法及び半導体レーザ素子
JP6739637B2 (ja) 超伝導体相互接続構造を形成する方法
CN114420642B (zh) 半导体结构的形成方法以及半导体结构
US20060038215A1 (en) Semiconductor device and method for manufacturing the same
JP5209010B2 (ja) 半導体レーザ
TWI506768B (zh) 非揮發性記憶體及其製造方法
CN111883476B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
CN112152085B (zh) 半导体结构的制备方法、半导体结构和半导体器件
JP2007165393A (ja) 半導体光素子
EP0939471A1 (en) Vertical-cavity surface-emitting semiconductor laser
CN112864802A (zh) 一种分布式反馈激光器及其制备方法
JP2006148065A (ja) 半導体レーザーおよびその製造方法
CN115185038B (zh) 一种半导体器件及其制作方法
KR20090007860A (ko) 반도체 소자의 콘택 형성 방법
CN104979468A (zh) 一种半导体器件及其制造方法
CN115483159A (zh) 半导体结构的制作方法
KR101953975B1 (ko) 실리콘계 활물질 및 이의 제조 방법
WO2021160848A1 (en) Waveguide platform
JP2013044803A (ja) 光半導体素子の製造方法
CN114446889B (zh) 存储器的电容连接线的制作方法和存储器
CN214411760U (zh) 一种分布式反馈激光器
CN112152086B (zh) 半导体器件的制造方法、半导体器件及半导体组件
CN116761435A (zh) 一种存储器及其制作方法
CN115172277A (zh) 存储器的制作方法及存储器
CN114023879A (zh) 表面粗糙的多晶硅结构的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant