JP2007165393A - 半導体光素子 - Google Patents
半導体光素子 Download PDFInfo
- Publication number
- JP2007165393A JP2007165393A JP2005356488A JP2005356488A JP2007165393A JP 2007165393 A JP2007165393 A JP 2007165393A JP 2005356488 A JP2005356488 A JP 2005356488A JP 2005356488 A JP2005356488 A JP 2005356488A JP 2007165393 A JP2007165393 A JP 2007165393A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- optical device
- insulating
- layer
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】メサ状の半導体部を有する埋め込み構造において、半導体基板と電極との間の寄生容量を低減できる半導体光素子を提供する。
【解決手段】半導体光素子1aは、半導体基板4と、半導体基板4上に形成された半導体メサ部12と、半導体基板4上において半導体メサ部12の両側に設けられたシリコン系無機材料からなる絶縁部24と、絶縁部24上に設けられたパッド電極30とを備える。絶縁部24の内部には、空孔26が形成されている。空孔26内の空気の比誘電率は、絶縁部24の構成材料の比誘電率よりも小さいので、絶縁部24上に設けられたパッド電極30と半導体基板4との間の寄生容量を効果的に低減できる。
【選択図】 図1
【解決手段】半導体光素子1aは、半導体基板4と、半導体基板4上に形成された半導体メサ部12と、半導体基板4上において半導体メサ部12の両側に設けられたシリコン系無機材料からなる絶縁部24と、絶縁部24上に設けられたパッド電極30とを備える。絶縁部24の内部には、空孔26が形成されている。空孔26内の空気の比誘電率は、絶縁部24の構成材料の比誘電率よりも小さいので、絶縁部24上に設けられたパッド電極30と半導体基板4との間の寄生容量を効果的に低減できる。
【選択図】 図1
Description
本発明は、半導体光素子に関するものである。
半導体光素子の構造として、活性層などの電流集中部位が半導体や絶縁材料によって埋め込まれた埋め込み構造がある。埋め込み構造は、主に半導体レーザ素子や光変調素子などの半導体光素子に好適に用いられる。
例えば、特許文献1には、半導体基板と、半導体基板上に設けられた活性層と、半導体基板上において活性層を埋め込み、活性層へ電流を集中させる半導体埋込層と、活性層へ電流を供給するためのパッド電極とを備える半導体光素子が開示されている。この半導体光素子においては、半導体埋込層による寄生容量を低減するために、光導波路に沿ってトレンチが形成され、活性層を含むメサ状の半導体部が構成されている。そして、メサ状の半導体部は絶縁性の樹脂によって埋め込まれており、パッド電極は樹脂上に設けられている。
しかしながら、活性層を含むメサ状の半導体部を構成しても、電極配線やパッド電極と半導体基板との間にも寄生容量が発生するため、寄生容量の低減が不十分な場合がある。
本発明は、上記の問題点を鑑みてなされたものであり、メサ状の半導体部を有する埋め込み構造において、半導体基板と電極との間の寄生容量を低減できる半導体光素子を提供することを目的とする。
上記した課題を解決するために、本発明による半導体光素子は、半導体基板と、光導波路を有し、半導体基板上に設けられた半導体メサ部と、無機絶縁材料を含み、半導体基板上において半導体メサ部の両側に設けられた絶縁部と、絶縁部上に設けられ、半導体メサ部に電気的に接続された電極とを備え、絶縁部に空孔が形成されていることを特徴とする。
上記した各半導体光素子においては、半導体基板と電極との間に絶縁部を備えるとともに、絶縁部に空孔が形成されている。空孔内の空気の比誘電率は絶縁部の構成材料(無機絶縁材料)の比誘電率よりも低いので、上記した半導体光素子によれば、絶縁部上に設けられた電極と半導体基板との間の寄生容量を効果的に低減できる。
更に、上記した半導体光素子においては、絶縁部が無機絶縁材料を含んで構成されていることにより、例えば絶縁部に樹脂を用いる場合と比較して電極と絶縁部とを強固に接合できるので、これらの密着性を高めて剥離を抑えることができる。従って、半導体光素子の信頼性を高めることができる。また、半導体光素子を製造する際に、樹脂を取り扱う工程を省略できるので、製造工程を簡易にできる。
更に、上記した半導体光素子によれば、半導体メサ部において発生した熱が空孔を通じて放熱されるので、半導体光素子の温度特性を向上できる。
更に、上記した半導体光素子によれば、絶縁部に空孔が無い場合と比較して、半導体光素子を製造する際に、空孔の体積分だけ絶縁部の形成時間を短縮できる。
更に、上記した各半導体光素子によれば、絶縁部に空孔が無い場合と比較して、絶縁部の内部応力の発生を抑え、該内部応力による半導体基板の反りを低減できる。
また、半導体光素子は、無機絶縁材料がシリコン系無機絶縁材料であることを特徴としてもよい。これにより、無機絶縁材料を含む絶縁部を半導体メサ部の両側に好適に形成できる。
また、半導体光素子は、空孔が無機絶縁材料に覆われていることを特徴としてもよい。これにより、絶縁部上に電極を好適に形成できる。
また、半導体光素子は、半導体メサ部の両側に形成された溝を有し、絶縁部が、溝を埋めるように設けられていることを特徴としてもよい。これにより、半導体メサ部の両側に絶縁部を好適に形成できる。
また、半導体光素子は、溝の深さd[μm]と幅w[μm]との比(d/w)が1.5以上であることを特徴としてもよい。このようにトレンチを狭く深く形成することにより、無機絶縁材料を溝に埋め込んで絶縁部を形成する際に、溝の底部に材料が完全に堆積するより先に、溝の側面に堆積した材料が溝を塞ぐ。従って、この半導体光素子によれば、絶縁部の空孔を容易に形成できる。
また、半導体光素子は、半導体メサ部の少なくとも片側に設けられた絶縁部に、所定方向に並んでおり所定方向と交差する方向に延びる複数本の空孔が形成されていることを特徴としてもよい。或いは、半導体光素子は、半導体メサ部の少なくとも片側に設けられた絶縁部に、空孔が網状に形成されていることを特徴としてもよい。これらのような形状に空孔が形成されていることにより、絶縁部の機械的強度を維持しつつ、電極と半導体基板との間の寄生容量を更に効果的に低減できる。
また、本発明による半導体光素子の製造方法は、光導波路を有する半導体メサ部を半導体基板上に形成するメサ部形成工程と、無機絶縁材料を含む絶縁部を半導体メサ部の両側に形成する絶縁部形成工程と、半導体メサ部に電気的に接続される電極を絶縁部上に形成する電極形成工程とを備え、絶縁部形成工程の際に、絶縁部に空孔を形成することを特徴とする。これにより、上述した効果を有する半導体光素子を提供できる。
本発明による半導体光素子によれば、メサ状の半導体部を有する埋め込み構造において、半導体基板と電極との間の寄生容量を効果的に低減できる。
以下、添付図面を参照しながら本発明による半導体光素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(実施の形態)
図1は、本発明の半導体光素子の一実施形態として、半導体光素子1aを示す切欠き斜視図である。図2は、図1に示すI−I線に沿った断面図である。また、図3は、図2に示すII−II線に沿った平面断面図である。以下、図1〜図3を参照しながら、本実施形態による半導体光素子1aを説明する。
図1は、本発明の半導体光素子の一実施形態として、半導体光素子1aを示す切欠き斜視図である。図2は、図1に示すI−I線に沿った断面図である。また、図3は、図2に示すII−II線に沿った平面断面図である。以下、図1〜図3を参照しながら、本実施形態による半導体光素子1aを説明する。
本実施形態の半導体光素子1aは半導体レーザ素子であり、所定の波長のレーザ光を発生できる。半導体光素子1aは、n型InP半導体基板といった半導体基板4に設けられている。
図1及び図2に示すように、半導体光素子1aは、半導体メサ部12を備える。半導体メサ部12は、半導体基板4の主面4a上に設けられており、活性層6、n型(第1導電型)半導体層8およびp型(第2導電型)半導体層10を有する。活性層6は、III−V族化合物半導体を含む。活性層6は、III−V族化合物半導体を含むn型半導体層8とIII−V族化合物半導体を含むp型半導体層10との間に設けられている。活性層6は、単一の半導体層から成ることができ、またSQW構造あるいはMQW構造を備えることもできるが、これらに限定されるものではない。活性層6の屈折率はn型半導体層8及びp型半導体層10の屈折率より大きいので、活性層6、n型半導体層8、及びp型半導体層10は、光導波路12aを構成する。つまり、n型半導体層8はn型クラッド層として働き、p型半導体層10はp型クラッド層として働く。
半導体メサ部12は、活性層6、n型半導体層8、及びp型半導体層10からなる光導波路12aの側面に半導体埋込層(電流狭窄層)12bを有する。半導体埋込層12bは、光導波路12aを構成する各層に比べて比抵抗が大きい高抵抗半導体層14を有する。高抵抗半導体層14上には、p型半導体層10とは異なる導電型のn型半導体層16が設けられている。n型半導体層16は、ホールトラップ層として働く。このような構造により、半導体埋込層12bは、電流を光導波路12aに導くように働く。
半導体メサ部12は、p型半導体層20を更に有する。p型半導体層20は、光導波路12aおよび半導体埋込層12b上に設けられている。p型半導体層20は、第2のクラッド層として働く。半導体メサ部12は、p型半導体層20上にコンタクト層22を更に有する。コンタクト層22は、後述するアノード電極28と半導体メサ部12とを電気的に接続するために設けられる。
半導体埋込層12b(高抵抗半導体層14及びn型半導体層16)、p型半導体層20、及びコンタクト層22は、半導体基板4上に積層されてなる。そして、これらの層を貫通して、コンタクト層22の表面から半導体基板4に達する凹状のトレンチ(溝)18が形成されている。図2及び図4に示すように、トレンチ18は、光導波路12aに沿って形成されており、半導体メサ部12の両側に形成されたトレンチ18によって半導体メサ部12の側面が規定されている。また、半導体メサ部12の片側(一方の側)においては、トレンチ18が複数形成されている。半導体メサ部12の片側に形成された複数のトレンチ18は、光導波路12aの長手方向(光導波方向)と交差する方向に並んでおり、それぞれ光導波路12aと平行に形成されている。なお、本実施形態ではトレンチ18が半導体メサ部12の片側において複数形成されているが、トレンチ18は、半導体メサ部12の両側それぞれにおいて複数形成されていてもよい。
トレンチ18内には、絶縁部24が設けられている。絶縁部24は、半導体メサ部12の一方の側に形成された複数のトレンチ18と、他方の側に形成されたトレンチ18とを埋めるようにして設けられている。絶縁部24は、例えばSiO2などの絶縁性のシリコン系無機材料を主に含んでおり、半導体基板4上において半導体メサ部12の両側から半導体メサ部12を埋め込んでいる。
絶縁部24には、空孔26が形成されている。本実施形態の空孔26は、絶縁部24の内部に形成されており、絶縁部24を構成するシリコン系無機絶縁材料によって覆われている。空孔26は、各トレンチ18内において各トレンチ18の長手方向に延びている。すなわち、空孔26は、光導波路12aに沿って半導体メサ部12の両側に形成されており、また、半導体メサ部12の片側(上記一方の側)に複数本形成されている。半導体メサ部12の片側に形成された複数の空孔26は、光導波路12aの長手方向と交差する所定方向に並んでおり、それぞれ光導波路12aの長手方向(所定方向と交差する方向)に延びている。また、図4に示すように、各空孔26の両端は半導体光素子1aを貫通している。
半導体光素子1aは、半導体メサ部12上に設けられたアノード電極28を備える。アノード電極28は、コンタクト層22とオーミック接合を構成することにより、半導体メサ部12に電気的に接続されている。アノード電極28は、パッド電極30に接続されている。パッド電極30は、絶縁部24上に設けられている。パッド電極30には、半導体光素子1aの外部回路とアノード電極28とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体光素子1aは、半導体基板4の裏面4b上に設けられたカソード電極32を備える。カソード電極32は、裏面4bの全面に設けられており、半導体基板4とオーミック接合を構成している。
なお、半導体光素子1aの好適な実施例としては、下記のものが例示される。
活性層6:AlInGaP(膜厚300nm)
n型半導体層8(クラッド層):InP(膜厚550nm)
p型半導体層10(クラッド層):InP(膜厚200nm)
高抵抗半導体層14:FeドープInP(膜厚1000nm)
n型半導体層16(ホールトラップ層):InP(膜厚1000nm)
p型半導体層20(第2のクラッド層):InP(膜厚200nm)
コンタクト層22:InGaAs(膜厚500nm)
トレンチ18の深さ:6μm
トレンチ18の幅:4μm
トレンチ18のピッチ:5μm
活性層6:AlInGaP(膜厚300nm)
n型半導体層8(クラッド層):InP(膜厚550nm)
p型半導体層10(クラッド層):InP(膜厚200nm)
高抵抗半導体層14:FeドープInP(膜厚1000nm)
n型半導体層16(ホールトラップ層):InP(膜厚1000nm)
p型半導体層20(第2のクラッド層):InP(膜厚200nm)
コンタクト層22:InGaAs(膜厚500nm)
トレンチ18の深さ:6μm
トレンチ18の幅:4μm
トレンチ18のピッチ:5μm
ここで、本実施形態による半導体光素子1aの製造方法について、図4〜図11を参照しながら説明する。
まず、図4に示すように、n型InPからなる半導体基板4の主面4a上に、n型InP半導体膜82、AlInGaP活性層膜84、p型InP半導体膜86、及びp型InGaAs半導体膜(キャップ層)88を順次成長させる。好適な実施例では、これらの半導体膜82、84、86、及び88を、有機金属気相成長(MOCVD)法によりエピタキシャル成長させるとよい。なお、n型InP半導体膜82は、n型InP半導体膜82上の他の半導体層を結晶性よく成長させるためのバッファ層として働く。
次に、図5に示すように、p型InGaAs半導体膜88上にマスク102を形成する。マスク102は、半導体基板4及び各半導体膜をエッチングするためのマスクであり、例えばシリコン系無機絶縁材料を用いて形成できる。このとき、マスク102を、光導波路12a(図1及び図2参照)の平面形状に応じたパターン(例えば半導体基板4の[0−1−1]方向に延びるストライプ状のパターン)に形成する。そして、各半導体膜82、84、及び86のうちマスク102で覆われていない部分をエッチングすることにより、n型半導体層8、活性層6、及びp型半導体層10からなるメサ状の光導波路12aを形成する。なお、このエッチングは、半導体基板4が露出するまで行われる。また、このエッチングは、好適な実施例ではウエットエッチングにより行われる。エッチング溶液は、例えばブロムメタノ−ル液である。
続いて、図6に示すように、半導体基板4上においてメサ状の光導波路12aを両側から埋め込むように、マスク102を用いて高抵抗半導体層14及びn型半導体層16を半導体基板4上に順次成長させる。好適な実施例では、高抵抗半導体層14としてFeドープInPを、n型半導体層16としてn型InPを、それぞれMOCVD法によりエピタキシャル成長させるとよい。また、高抵抗半導体層14を、光導波路12aの側面に接触するように形成するとよい。こうして、高抵抗半導体層14及びn型半導体層16からなる半導体埋込層12bを形成した後、マスク102及びp型InGaAs半導体膜88を除去する。
続いて、図7に示すように、光導波路12a上及び半導体埋込層12b上に、p型半導体層20及びコンタクト層22を順次成長させる。好適な実施例では、p型半導体層20としてp型InPを、コンタクト層22としてp型InGaAsを、それぞれMOCVD法によりエピタキシャル成長させるとよい。
続いて、図8に示すように、コンタクト層22、p型半導体層20、及び半導体埋込層12bを貫通して半導体基板4に達するトレンチ18を形成する。このとき、光導波路12aに沿って延びるマスクを用いて、トレンチ18を光導波路12aの両側に形成することにより、半導体メサ部12を形成する(メサ部形成工程)。また、半導体基板4上における光導波路12aの片側には、トレンチ18を複数形成する。このとき、スリット状のマスクを用いて、複数のトレンチ18を、光導波路12aの長手方向と交差する方向に並んで形成し、且つ、それぞれが光導波路12aと平行になるように形成するとよい。なお、本実施形態ではトレンチ18を半導体メサ部12の片側にのみ複数形成しているが、トレンチ18を半導体メサ部12の両側それぞれに複数形成してもよい。また、トレンチ18を形成するためのマスクとしては、例えばシリコン系無機絶縁材料からなるマスクを用いるとよい。
続いて、図9に示すように、半導体メサ部12の両側に絶縁部24を形成する(絶縁部形成工程)。すなわち、絶縁部24によって各トレンチ18を埋める。好適な実施例では、絶縁部24としてSiO2といった絶縁性のシリコン系無機材料を、誘導結合プラズマCVD法(ICP−CVD法)により各トレンチ18内に成膜するとよい。この誘導結合プラズマCVD法は、上部電極(プラズマ発生用電極)と基板側のバイアス電極を用い、バイアス電極に印加する高周波電力を調整することにより、SiO2膜中の歪みを低減できる方法である。本実施形態のようにトレンチ18内にSiO2を厚く形成する場合、歪みが生じるとSiO2膜に割れやひびが生じてしまう。誘導結合プラズマCVD法を用いれば、歪みの発生を抑え、トレンチ18内にSiO2を厚く形成できる。なお、このとき用いる原料ガスとしては、例えばテトラエトキシシラン(TEOS)等の有機シリコン化合物が好適である。
また、絶縁部24をトレンチ18内に成膜する際、トレンチ18の上部側面における成膜レートはトレンチ18の底面及び下部側面における成膜レートよりも速くなる。従って、トレンチ18の底面及び下部側面におけるシリコン系無機材料の膜厚が十分な厚さに達しない段階で、トレンチ18の上部側面に成膜されたシリコン系無機材料によってトレンチ18の開口部分が閉塞されることとなる。これにより、絶縁部24の内部(各トレンチ18内)に、各トレンチ18の長手方向に沿った複数の空孔26が形成される。
ここで、本発明者らは、トレンチ18の深さd[μm]と幅w[μm]との比(d/w)が、空孔26の形成に大きく寄与することを見出した。すなわち、比(d/w)が大きいほど、トレンチ18の底面及び下部側面の成膜レートが上部側面における成膜レートよりも遅くなるので、トレンチ18の容積に対する空孔26の体積の比率を大きくできる。好適な実施例では、比(d/w)は、例えば1.5以上である。この数値を満足できるトレンチ18の寸法を例示すると、深さdが6μm、幅wが4μm、ピッチ(トレンチ中心間の距離)が5μmである。
なお、絶縁部24の成膜工程における好適な実施例としては、下記のものが例示される。
原料ガス:テトラエトキシシラン(TEOS)
ガス流量:20sccm(約33×10−8 m3/秒)
圧力:10Pa
RF電力:500W
バイアス電力:100W
成膜温度:250℃
原料ガス:テトラエトキシシラン(TEOS)
ガス流量:20sccm(約33×10−8 m3/秒)
圧力:10Pa
RF電力:500W
バイアス電力:100W
成膜温度:250℃
続いて、絶縁部24上にレジストを塗布し、選択比が1となる条件でドライエッチングを行うことにより、図10に示すように、絶縁部24の表面を平坦化する。そして、半導体メサ部12上において光導波路12aに沿ったパターンを有するレジストマスクを絶縁部24上に形成し、このレジストマスクを介して絶縁部24をエッチングすることにより、光導波路12aに沿って半導体メサ部12を露出させる開口24aを絶縁部24に形成する。この後、レジストマスクを除去する。
続いて、アノード電極28及びパッド電極30(共に図1参照)の平面形状に応じたパターンを有するレジストマスクを、絶縁部24上に形成する。そして、このレジストマスクを介して絶縁部24上に金属材料を蒸着し、レジストマスクを除去することにより(リフトオフ法)、図11に示すように、アノード電極28及びパッド電極30を絶縁部24上に形成する(電極形成工程)。また、半導体基板4の裏面4bの全面に金属を蒸着することにより、カソード電極32を形成する。以上の製造方法によって、図1〜図3に示した半導体光素子1aが完成する。
本実施形態の半導体光素子1aによって得られる効果について説明する。一般的に、ホールトラップ層としてn型半導体層を備える埋込み型の半導体光素子においては、該n型半導体層とその上に設けられたp型半導体層との間のpn接合部分に寄生容量が発生する。これに対し、本実施形態の半導体光素子1aでは、トレンチ18によって半導体メサ部12を形成することにより、上記pn接合部分の面積を小さくして寄生容量を低減している。また、例えば、半導体基板に達するトレンチの内壁面上に薄い絶縁膜を介して電極パターンを設けた場合、電極パターンと半導体基板との間に寄生容量が生じてしまう。これに対し、本実施形態の半導体光素子1aにおいては、トレンチ18を埋めるように絶縁部24を設け、この絶縁部24上にパッド電極30を設けることにより、パッド電極30と半導体基板4との間に生じる寄生容量を低減している。
そして、本実施形態の半導体光素子1aにおいては、更に、絶縁部24に空孔26が形成されている。空孔26内の空気の比誘電率はほぼ1に近く、また、絶縁部24の構成材料(シリコン系無機材料)の比誘電率は1よりも大きい。例えば、SiO2の比誘電率はおおよそ3.5〜4である。従って、本実施形態の半導体光素子1aによれば、絶縁部24上に設けられたパッド電極30と半導体基板4との間の寄生容量を効果的に低減できる。
近年、光通信の伝送容量をより高めることが求められている。この要求に応えるためには、光通信に用いられる半導体光素子の動作速度を上げる(例えば、10ギガビット/秒以上)ことが効果的である。そして、このような高速動作が可能な半導体光素子を実現するためには、半導体光素子が有する寄生容量を低減することが重要となる。本実施形態の半導体光素子1aによれば、上述したようにパッド電極30と半導体基板4との間の寄生容量を効果的に低減できるので、より高速な動作が可能な半導体光素子を実現できる。
また、本実施形態の半導体光素子1aにおいては、絶縁部24が、例えばシリコン系の無機絶縁材料を含んで構成されている。これにより、例えば絶縁部に樹脂を用いる場合と比較して、パッド電極30と絶縁部24とを強固に接合できるので、パッド電極30及び絶縁部24の密着性を高めて剥離を抑えることができる。従って、半導体光素子1aの信頼性を高めることができる。また、半導体光素子1aを製造する際に、樹脂を取り扱う工程を省略できるので、製造工程を簡易にできる。
また、本実施形態の半導体光素子1aによれば、半導体メサ部12において発生した熱が空孔26を通じて放熱されるので、半導体光素子1aの温度特性を向上できる。更に、本実施形態の半導体光素子1aによれば、絶縁部に空孔が無い場合と比較して、空孔26の体積分だけ絶縁部24の形成時間を短縮できるとともに、半導体基板4の主面4aに沿った方向における絶縁部24内の内部応力の発生を抑え、該内部応力による半導体基板4の反りを低減できる。
また、本実施形態のように、半導体光素子1aは、半導体メサ部12の両側に形成されたトレンチ18を有し、絶縁部24が、トレンチ18を埋めるように設けられていることが好ましい。これにより、半導体メサ部12の両側に絶縁部24を好適に形成できるとともに、絶縁部24の製造過程において空孔26を容易に形成できる。
また、本実施形態のように、半導体メサ部12の少なくとも片側において、光導波路12aと交差する所定方向に並んでおり光導波路12aの長手方向に延びる複数本の空孔26が絶縁部24内に形成されていることが好ましい。これにより、絶縁部24の機械的強度を維持しつつ、パッド電極30と半導体基板4との間の寄生容量を更に効果的に低減できる。
(第1変形例)
次に、上記実施形態による半導体光素子1aの第1変形例について説明する。図12は、本変形例に係る半導体光素子1bの構成を示す平面断面図である。なお、図12は、上記実施形態の図3に示した断面と同じ断面を示している。
次に、上記実施形態による半導体光素子1aの第1変形例について説明する。図12は、本変形例に係る半導体光素子1bの構成を示す平面断面図である。なお、図12は、上記実施形態の図3に示した断面と同じ断面を示している。
本変形例の半導体光素子1bと上記実施形態の半導体光素子1aとの構成上の相違点は、トレンチ及び絶縁部の平面形状である。図12に示すように、本変形例の半導体光素子1bは、光導波路12aの片側に、光導波路12aの長手方向に延びる複数のトレンチ38aと、光導波路12aの長手方向と交差する方向に延びる複数のトレンチ38bとを有する。換言すれば、本変形例の半導体光素子1bにおいては、トレンチ38a及び38bが、網状(格子状)のトレンチを構成している。そして、網状のトレンチ38a及び38bを埋めるように絶縁部40が設けられており、絶縁部40の内部に空孔42が形成されている。空孔42はトレンチ38a内及びトレンチ38b内に形成されており、空孔42の平面形状は網状(格子状)となっている。
本発明の半導体光素子が有する空孔の好ましい平面形状は、上記実施形態の空孔26のようなスリット状に限らず、例えば本変形例の空孔42のような網状でもよい。これにより、絶縁部40の機械的強度を維持しつつ、パッド電極30と半導体基板4との間の寄生容量を更に効果的に低減できる。
(第2変形例)
図13は、上記実施形態の第2変形例に係る半導体光素子1cの構成を示す側面断面図である。なお、図13は、上記実施形態の図2に示した断面と同じ断面を示している。
図13は、上記実施形態の第2変形例に係る半導体光素子1cの構成を示す側面断面図である。なお、図13は、上記実施形態の図2に示した断面と同じ断面を示している。
本変形例の半導体光素子1cと上記実施形態の半導体光素子1aとの構成上の相違点は、絶縁部における空孔の形状である。図13に示すように、本変形例の半導体光素子1cは、絶縁部24に空孔36を有する。空孔36の上端は絶縁部24の上面に達しており、パッド電極30によって閉じられている。
本発明の半導体光素子が有する空孔は、上記実施形態の空孔26のように絶縁部24の内部において無機絶縁材料に覆われたものに限らず、例えば本実施形態の空孔36のようにその一部が絶縁部24の上面に達していてもよい。このような形態であっても、パッド電極30と半導体基板4との間の寄生容量を効果的に低減できる。
本発明による半導体光素子は、上記した実施形態及び変形例に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態では半導体メサ部が半導体埋込層を有し、この半導体メサ部を埋め込むように半導体メサ部の両側に絶縁部が設けられている。本発明は、これ以外にも、例えば半導体メサ部に半導体埋込層がなく、半導体メサ部の両側に絶縁部が設けられた構成の半導体光素子にも適用できる。
また、上記実施形態では半導体光素子の一例として半導体レーザ素子を示したが、本発明は、半導体光変調素子、光合分波器、及び光導波路といった、埋め込み構造を有する他の半導体光素子にも適用できる。また、上記実施形態では電極パッドと半導体基板との間の寄生容量を低減しているが、本発明によれば、絶縁部上に設けられたあらゆる電極(電極配線を含む)と半導体基板との間の寄生容量を効果的に低減できる。
1a〜1c…半導体光素子、4…半導体基板、6…活性層、8…n型半導体層、10…p型半導体層、12…半導体メサ部、12a…光導波路、12b…半導体埋込層、14…高抵抗半導体層、16…n型半導体層、18,38a,38b…トレンチ、20…p型半導体層、22…コンタクト層、24,40…絶縁部、26,36,42…空孔、28…アノード電極、30…パッド電極、32…カソード電極。
Claims (8)
- 半導体基板と、
光導波路を有し、前記半導体基板上に設けられた半導体メサ部と、
無機絶縁材料を含み、前記半導体基板上において前記半導体メサ部の両側に設けられた絶縁部と、
前記絶縁部上に設けられ、前記半導体メサ部に電気的に接続された電極と
を備え、
前記絶縁部に空孔が形成されていることを特徴とする、半導体光素子。 - 前記無機絶縁材料がシリコン系無機絶縁材料であることを特徴とする、請求項1に記載の半導体光素子。
- 前記空孔が前記無機絶縁材料に覆われていることを特徴とする、請求項1または2に記載の半導体光素子。
- 前記半導体メサ部の両側に形成された溝を有し、前記絶縁部が、前記溝を埋めるように設けられていることを特徴とする、請求項1〜3のいずれか一項に記載の半導体光素子。
- 前記溝の深さd[μm]と幅w[μm]との比(d/w)が1.5以上であることを特徴とする、請求項4に記載の半導体光素子。
- 前記半導体メサ部の少なくとも片側に設けられた前記絶縁部に、所定方向に並んでおり前記所定方向と交差する方向に延びる複数本の前記空孔が形成されていることを特徴とする、請求項1〜5のいずれか一項に記載の半導体光素子。
- 前記半導体メサ部の少なくとも片側に設けられた前記絶縁部に、前記空孔が網状に形成されていることを特徴とする、請求項1〜5のいずれか一項に記載の半導体光素子。
- 光導波路を有する半導体メサ部を半導体基板上に形成するメサ部形成工程と、
無機絶縁材料を含む絶縁部を前記半導体メサ部の両側に形成する絶縁部形成工程と、
前記半導体メサ部に電気的に接続される電極を前記絶縁部上に形成する電極形成工程と
を備え、
前記絶縁部形成工程の際に、前記絶縁部に空孔を形成することを特徴とする、半導体光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356488A JP2007165393A (ja) | 2005-12-09 | 2005-12-09 | 半導体光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356488A JP2007165393A (ja) | 2005-12-09 | 2005-12-09 | 半導体光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007165393A true JP2007165393A (ja) | 2007-06-28 |
Family
ID=38248007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005356488A Pending JP2007165393A (ja) | 2005-12-09 | 2005-12-09 | 半導体光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165393A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2006928A2 (en) | 2007-06-22 | 2008-12-24 | Funai Electric Co., Ltd. | Switching element |
JP2016018796A (ja) * | 2014-07-04 | 2016-02-01 | 日本オクラロ株式会社 | 半導体発光素子 |
US9484495B2 (en) | 2014-06-30 | 2016-11-01 | Sae Magnetics (H.K.) Ltd. | Semiconductor light-emitting element and method for manufacturing the same |
JP2016188886A (ja) * | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016197657A (ja) * | 2015-04-03 | 2016-11-24 | 住友電気工業株式会社 | 量子カスケード半導体レーザ |
CN112382675A (zh) * | 2020-10-27 | 2021-02-19 | 厦门市三安集成电路有限公司 | 一种低电容的高速光电二极管及其制备方法 |
CN112382926A (zh) * | 2020-10-27 | 2021-02-19 | 厦门市三安集成电路有限公司 | 一种低电容的垂直腔面发射激光器及制作方法 |
-
2005
- 2005-12-09 JP JP2005356488A patent/JP2007165393A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2006928A2 (en) | 2007-06-22 | 2008-12-24 | Funai Electric Co., Ltd. | Switching element |
US9484495B2 (en) | 2014-06-30 | 2016-11-01 | Sae Magnetics (H.K.) Ltd. | Semiconductor light-emitting element and method for manufacturing the same |
JP2016018796A (ja) * | 2014-07-04 | 2016-02-01 | 日本オクラロ株式会社 | 半導体発光素子 |
JP2016188886A (ja) * | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016197657A (ja) * | 2015-04-03 | 2016-11-24 | 住友電気工業株式会社 | 量子カスケード半導体レーザ |
CN112382675A (zh) * | 2020-10-27 | 2021-02-19 | 厦门市三安集成电路有限公司 | 一种低电容的高速光电二极管及其制备方法 |
CN112382926A (zh) * | 2020-10-27 | 2021-02-19 | 厦门市三安集成电路有限公司 | 一种低电容的垂直腔面发射激光器及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7998761B2 (en) | Light emitting diode with ITO layer and method for fabricating the same | |
KR101806227B1 (ko) | 광전자 반도체 칩 | |
JP2007165393A (ja) | 半導体光素子 | |
US9507089B2 (en) | Method of manufacturing a photonic integrated circuit optically coupled to a laser of III-V material | |
JP5598297B2 (ja) | 半導体光変調素子及びその製造方法 | |
JP2009059918A (ja) | 光半導体デバイス | |
JP5185892B2 (ja) | 半導体光素子、及びその製造方法 | |
CN113396486A (zh) | 具有电介质dbr的磷化铟vcsel | |
JP4915945B2 (ja) | 光デバイスの製造方法 | |
JP2013044793A (ja) | 光半導体素子の製造方法 | |
JP5151231B2 (ja) | 半導体光素子及びその製造方法 | |
JP2010238715A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
JP6771950B2 (ja) | 半導体レーザ装置およびその製造方法 | |
JP4221818B2 (ja) | 光半導体素子の製造方法 | |
JP2013044803A (ja) | 光半導体素子の製造方法 | |
JP5047665B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4090337B2 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
JP2007103803A (ja) | 半導体光素子及びその製造方法 | |
JP2009059919A (ja) | 光半導体デバイス及びその作製方法 | |
JP5043495B2 (ja) | 半導体発光素子 | |
JP2019149544A (ja) | 光電子デバイス及び方法 | |
JP7306779B2 (ja) | 光半導体素子およびその製造方法 | |
JP2019135748A (ja) | 垂直共振型面発光レーザ | |
KR19990003500A (ko) | 레이저 다이오드 및 그 제조 방법 | |
JP6845483B2 (ja) | 発光素子の製造方法 |