JP2016018796A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2016018796A
JP2016018796A JP2014138286A JP2014138286A JP2016018796A JP 2016018796 A JP2016018796 A JP 2016018796A JP 2014138286 A JP2014138286 A JP 2014138286A JP 2014138286 A JP2014138286 A JP 2014138286A JP 2016018796 A JP2016018796 A JP 2016018796A
Authority
JP
Japan
Prior art keywords
semiconductor light
emitting device
light emitting
layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014138286A
Other languages
English (en)
Other versions
JP6371609B2 (ja
Inventor
威 中舘
Takeshi Nakadate
威 中舘
俊彦 深町
Toshihiko Fukamachi
俊彦 深町
優 向久保
Masaru Mukaikubo
優 向久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Japan Inc
Original Assignee
Oclaro Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oclaro Japan Inc filed Critical Oclaro Japan Inc
Priority to JP2014138286A priority Critical patent/JP6371609B2/ja
Publication of JP2016018796A publication Critical patent/JP2016018796A/ja
Application granted granted Critical
Publication of JP6371609B2 publication Critical patent/JP6371609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】寄生容量が抑制される半導体発光素子の提供。【解決手段】活性層を含む半導体層の上部にリッジ構造を有し、前記リッジ構造の上面に接して形成される電極を備える、半導体発光素子であって、前記電極は、前記リッジ構造の側方に延びるパッド部を有し、前記リッジ構造の前記側方であって、前記パッド部の下方となる領域の少なくとも一部に樹脂層が形成され、前記パッド部の下方に、前記樹脂層が形成されない空洞部が形成されている、ことを特徴とする。【選択図】図1

Description

本発明は、半導体発光素子に関し、特にリッジ構造を有する半導体発光素子の寄生容量の低減に関する。
近年の光通信システムの大容量化に伴い、高速動作で動作する半導体発光素子が求められている。そして、高速動作を実現するには素子の寄生容量の低減が重要となる。例えば、10Gb/sで動作可能な直接変調型半導体レーザ素子の寄生容量は1.5pF程度である。このとき寄生容量に起因するf3dB帯域は13GHz程度と見積もられ、より高速変調動作を行うには寄生容量の低減が課題となっていた。これを解決するために、これまで、半導体層と電極の間に、半導体層よりも低誘電率を有するポリイミドやBCB(ベンゾシクロブテン)などの樹脂層を挿入する事で素子の寄生容量を低減する方法が特許文献1に開示されている。
特開2006−351818号公報
特許文献1に開示される半導体発光素子のように、半導体層と電極の間に、半導体層よりも低誘電率の樹脂層を挿入する構造では、寄生容量を低減するには樹脂層を出来るだけ厚くする必要がある。しかし、樹脂層を厚くしていくと、半導体レーザの活性層への通電部と、外部から電流を供給するための電極パッドとの段差が大きくなりすぎ、度々電極の形成不良などによる段切れが発生した。そのため、樹脂層を厚くする方法では、低寄生容量化に限界がある。
本発明は、かかる課題を鑑みてなされたものであり、本発明の目的は、寄生容量が抑制される半導体発光素子を提供することである。
(1)上記課題を解決するために、本発明に係る半導体発光素子は、活性層を含む半導体層の上部にリッジ構造を有し、前記リッジ構造の上面に接して形成される電極を備える、半導体発光素子であって、前記電極は、前記リッジ構造の側方に延びるパッド部を有し、前記リッジ構造の前記側方であって、前記パッド部の下方となる領域の少なくとも一部に樹脂層が形成され、前記パッド部の下方に、前記樹脂層が形成されない空洞部が形成されている、ことを特徴とする。
(2)上記(1)に記載の半導体発光素子であって、前記空洞部は、前記樹脂層を上面から下方に沿って除去して形成される、複数の柱状の空洞層であってもよい。
(3)上記(1)に記載の半導体発光素子であって、前記空洞部は、前記樹脂層を上面から下面まで下方に沿って除去して形成される、複数の柱状の空洞層であってもよい。
(4)上記(2)又は(3)に記載の半導体発光素子であって、前記パッド部と前記樹脂層との間に形成される、シート状の誘電体層、をさらに備えてもよい。
(5)上記(2)又は(3)に記載の半導体発光素子であって、前記パッド部と前記樹脂層との間に形成される、複数の誘電体粒、をさらに備え、各前記誘電体粒は、前記複数の柱状の空洞層いずれかの上面を覆っていてもよい。
(6)上記(2)又は(3)に記載の半導体発光素子であって、前記パッド部と前記樹脂層との間に形成される、複数の誘電体粒、をさらに備え、各前記誘電体粒は、前記複数の柱状の空洞層いずれかの上面の少なくとも一部を覆っていてもよい。
(7)上記(2)又は(3)に記載の半導体発光素子であって、前記複数の柱状の空洞層の少なくとも一部の空洞層の内部に、該空洞層を覆って形成される、空洞保持キャップ、をさらに備えてもよい。
(8)上記(1)に記載の半導体発光素子であって、前記空洞部は、前記樹脂層内部に形成される複数の泡状空洞であってもよい。
本発明により、寄生容量が抑制される半導体発光素子が提供される。
本発明の第1の実施形態に係る半導体発光素子の構造を示す鳥瞰透視図である。 本発明の第1の実施形態に係る半導体発光素子の上面図である。 本発明の第1の実施形態に係る半導体発光素子の断面図である。 本発明の第1の実施形態に係る半導体発光素子の断面図である。 本発明の第1の実施形態に係る半導体発光素子の構造を示す上面概念図である。 本発明の第1の実施形態に係る半導体発光素子の製造過程を示す断面図である。 本発明の第1の実施形態に係る半導体発光素子の製造過程を示す断面図である。 本発明の第1の実施形態に係る半導体発光素子の製造過程を示す断面図である。 本発明の第1の実施形態に係る半導体発光素子の製造過程を示す断面図である。 本発明の第1の実施形態に係る半導体発光素子の製造過程を示す断面図である。 本発明の第2の実施形態に係る半導体発光素子の上面図である。 本発明の第2の実施形態に係る半導体発光素子の断面図である。 本発明の第2の実施形態に係る半導体発光素子の断面図である。 本発明の第3の実施形態に係る半導体発光素子の上面図である。 本発明の第3の実施形態に係る半導体発光素子の断面図である。 本発明の第3の実施形態に係る半導体発光素子の断面図である。 本発明の第4の実施形態に係る半導体発光素子の上面図である。 本発明の第4の実施形態に係る半導体発光素子の断面図である。 本発明の第4の実施形態に係る半導体発光素子の断面図である。 本発明の第5の実施形態に係る半導体発光素子の上面図である。 本発明の第5の実施形態に係る半導体発光素子の断面図である。 本発明の第5の実施形態に係る半導体発光素子の断面図である。 本発明の第6の実施形態に係る半導体発光素子の一例の構造を示す上面概念図である。 本発明の第6の実施形態に係る半導体発光素子の一例の構造を示す上面概念図である。
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体発光素子1の構造を示す鳥瞰透視図である。図2Aは、当該実施形態に係る半導体発光素子1の上面図であり、図2B及び図2Cは、当該実施形態に係る半導体発光素子1の断面図である。図2Bは、図2AのIIB−IIB線が貫く断面を、図2Cは、図2AのIIC−IIC線が貫く断面を、それぞれ示している。図2Dは、当該実施形態に係る半導体発光素子1の構造を示す上面概念図である。当該実施形態に係る半導体発光素子1は、25Gb/s以上の高速動作で動作する直接変調型半導体レーザ素子である。当該実施形態に係る半導体発光素子1は、n型半導体基板上に、活性層を含む半導体層10が形成され、半導体層10の上部にリッジ構造を有している。すなわち、半導体層10の上部に、発光光を導波するためのメサストライプ10A(リッジ構造)が形成されている。図2Cに示すように、半導体層10のメサストライプ10Aの両側には、メサストライプ10Aに離間して、バンク部が形成されている。そして、メサストライプ10Aと両側のバンク部の間を埋め込むように、樹脂層11が形成されている。ここで、樹脂層11に用いられる材料として、例えば、高耐熱ポリイミドやBCB(ベンゾシクロブテン)があるが、これらに限定されることはなく、同様な効果が得られればこれに限られるものではない。
半導体発光素子1は、メサストライプ10A(リッジ構造)の上面へ外部より電流を供給するために、メサストライプ10Aの上面に接して形成されるp型電極12を備えている。p型電極12は、メサストライプ10Aの上面に接しメサストライプ10Aの幅よりも広い所定の幅で導波路方向に延伸するストライプ電極部と、外部から電流を注入する配線を接続(ワイヤボンディング)するためのパッド部12Aと、ストライプ電極部とパッド部12Aを接続する接続部と、を含んでいる。すなわち、p型電極12は、メサストライプ10Aの側方に延びるパッド部12Aを有している。
本願発明に係る半導体発光素子1の主な特徴は、p型電極12のパッド部12Aの下方の構成にある。メサストライプ10Aの側方であって、パッド部12Aの下方となる領域には、バンク部が形成されておらず、かかる領域の少なくとも一部に樹脂層11が形成され、パッド部12Aの下方に、樹脂層11が形成されない空洞部(空洞層13)が形成されている。本願発明により、樹脂層11を厚くすることを抑制しつつ、低容量化を実現することが出来る。
当該実施形態に係る半導体層10は、n型半導体基板側から、順に、n型光閉じ込め層、多重量子井戸構造を有する活性層(i層)、p型光閉じ込め層、p型クラッド層を含む半導体多層である。当該実施形態に係る半導体発光素子1の活性層は、光導波路となる領域の両側に広がっている。メサストライプ10Aは、半導体層10のp型クラッド層のうち、活性層の上方となる領域の両側が除去されたローメサ構造であり、メサストライプ10Aの下端はp型クラッド層にあり、活性層には達していない。
図2Aに示す通り、p型電極12のストライプ電極部は、素子の後方端面から前方端面に延伸しており、全長は例えば200μmである。p型電極12のパッド部12Aは、円形状をしており、直径は100μmから150μm程度である。なお、ここでパッド部12Aの形状は円形状としているが、これに限定されることがないのは言うまでもない。図2B及び図2Dに示す通り、パッド部12Aが形成される領域を含んで正方形状の領域には、バンク部は形成されていない。かかる領域には、樹脂層11が、幅1μm程度で光導波路方向に延伸する、断面がストライプ形状の柱状(直方体)の樹脂層11が複数並んで形成されている。隣り合う樹脂層11の間には、樹脂層11が形成されない空洞部(空洞層13)が形成されている。ここで、空洞部は、樹脂層11を上面から下面まで下方に沿って除去して形成される、複数の柱状の空洞層13である。容量低減の観点からは、空洞層13は、樹脂層11を下面まで除去して形成されるのが望ましいが、樹脂層11を積層方向に沿って途中まで除去して形成されてもよい。隣り合うストライプ形状の樹脂層11の間にある空洞層13は、幅1μm程度で光導波路方向に延伸する断面がストライプ形状の柱状の空洞層である。図2Bに示す通り、パッド部12Aの下方にはバンク部は設けられておらず、ストライプ形状の樹脂層11が、メサストライプ10Aの下端となる高さからパッド部12Aの下面に至るまで、柱状に形成されており、同様に、ストライプ形状の空洞層13が、メサストライプ10Aの下端となる高さからパッド部12Aの下面に至るまで、柱状に形成されている。なお、図2Dは、半導体発光素子1からp型電極12を除いた上面概念図であり、p型電極12を破線で示している。
ここで、図2Dに示す通り、パッド部12Aの下方に位置する樹脂層11は、上方から見て、メサストライプ10Aの延伸方向と並行となるように、順に並ぶ複数のストライプ形状をしている。よって、空洞層13は、複数のストライプ形状の樹脂層11の間それぞれに形成される。パッド部12Aの下方は、樹脂層11と空洞層13が交互に並んでいることにより、パッド部12A(の上面)が略水平となるように、p型電極12を形成することが出来る。パッド部12Aの下方に空洞部(空洞層)が形成されず樹脂層のみで形成される構造の半導体発光素子と比較して、当該実施形態に係る半導体発光素子1は、寄生容量を約20%低減出来ている。
以下、当該実施形態に係る半導体発光素子1の製造方法について説明する。図3A乃至図3Eは、当該実施形態に係る半導体発光素子1の製造過程を示す断面図である。これら図は、図2Aに示すIIB−IIB線を貫く断面を示している。
n型半導体基板に、n型光閉じ込め層、活性層、p型光閉じ込め層、及びp型クラッド層を順に積層する。そして、p型クラッド層の上面から途中まで、メサストライプ10A(リッジ構造)となる領域と、バンク部となる領域との、間の領域を除去して、半導体層10を(半導体多層)形成する(半導体多層形成工程)。ここで、除去される領域は、メサストライプ10Aとなる領域の両側それぞれの所定の領域(ストライプ形状)と、パッド部12Aが形成される領域を含む正方形状の領域と、を含んでいる。さらに、半導体層10の表面に、所定の形状の絶縁膜(図示せず)を形成する。ここで、所定の形状とは、メサストライプ10Aの上面の少なくとも一部には絶縁膜は形成されず、所定の形状は、メサストライプ10Aの上面の少なくとも一部を含んでいない。メサストライプ10Aの上面すべてを含んでいなくてもよい。
当該除去される領域を満たすように、樹脂層11を形成する(樹脂層積層工程:図3A)。ここで、メサストライプ10Aの上面を露出させる。また、樹脂層11が、バンク部のメサストライプ10A側の端部上面に及んでいるのが望ましい。
周知のホトリソグラフィ技術を用いて、所望のパターンのホトレジスト21を形成する(ホトレジスト形成工程:図3B)。ここで、ホトレジスト21の所望のパターンでは、パッド部12Aとなる領域を含む正方形状の領域のうち、空洞層13となる領域にはホトレジスト21が形成されていない。
所望のパターンのホトレジスト21をマスクとして、ホトレジスト21が形成されていない領域にある樹脂層11を、ドライエッチング技術を用いて取り除き、空洞層13を形成する(空洞層形成工程:図3C)。そして、空洞層13を形成後、ホトレジスト21を、有機溶液を用いてきれいに除去する(ホトレジスト除去工程:図3D)。
空洞層13を覆うように、図2Aに示す形状に、p型電極12を形成する(電極形成工程:図3E)。n型半導体基板の裏面にn型電極を形成し、劈開工程を経て、当該実施形態に係る半導体発光素子1が作製される。なお、当該実施形態に係る半導体発光素子の製造工程では、メサストライプ10Aを形成する工程(半導体多層形成工程)において、パッド部12Aの下方に、樹脂層11及び空洞層13を形成する領域を確保することが出来ており、製造工程の数の増大が抑制されている。
[第2の実施形態]
図4Aは、本発明の第2の実施形態に係る半導体発光素子1の上面図であり、図4B及び図4Cは、当該実施形態に係る半導体発光素子1の断面図である。図4Bは、図4AのIVB−IVB線が貫く断面を、図4Cは、図4AのIVC−IVC線が貫く断面を、それぞれ示している。当該実施形態に係る半導体発光素子1は、パッド部12Aと、パッド部12Aの下方に形成される樹脂層11との間に、シート状の誘電体層14が形成されることが、第1の実施形態に係る半導体発光素子1と異なっているが、それ以外については、第1の実施形態に係る半導体発光素子1と同じである。
図4Bに示す通り、誘電体層14は、樹脂層11の上面に接し、複数の空洞層13の上面を覆って形成され、p型電極12のパッド部12Aは、誘電体層14の上面に接して形成される。図4Aに示す通り、上方からみて、誘電体層14が形成される領域は、パッド部12Aが形成される領域(円形状)を含んでおり、パッド部12Aの円形状より少し径が大きい円形状である。誘電体層14は、粘性の高い誘電体で形成されることが望ましく、誘電体層14に用いられる材料として、樹脂層11と同様に、例えば、高耐熱ポリイミドやBCB(ベンゾシクロブテン)があるが、これらに限定されることはなく、同様な効果が得られればこれに限られるものではない。
当該実施形態に係る半導体発光素子1の製造方法は、空洞層形成工程と電極形成工程の間に、シート状の誘電体層14を形成する工程(誘電体層形成工程)を施すこと以外は、第1の実施形態に係る半導体発光素子1の製造方法と同じである。
第1の実施形態に係る半導体発光素子1の場合、p型電極12(パッド部12A)を形成する工程(電極形成工程)において、p型電極12の一部が空洞層13の内部(樹脂層11の側面)に及ぶことがあり得る。当該実施形態に係る半導体発光素子1は、誘電体層14を備えることにより、p型電極12の一部が空洞層13の内部に及ぶことが抑制される。よって、当該実施形態に係る半導体発光素子1は、第1の実施形態に係る半導体発光素子1と同様の効果を奏することに加えて、p型電極12が安定的に形成されることにより、素子特性を向上させることが出来ている。
p型電極12のパッド部12Aに配線を接続する(ワイヤボンディング)の際に、空洞層13が位置しているにもかかわらず、パッド部12Aの下方に位置する樹脂層11に加わる力を分散させることが出来る。それゆえ、ワイヤボンディング後も、p型電極12のパッド部12Aを、半導体基板の面方向に対してより平行となるよう維持することが出来るという顕著な効果をさらに奏する。
[第3の実施形態]
図5Aは、本発明の第3の実施形態に係る半導体発光素子1の上面図であり、図5B及び図5Cは、当該実施形態に係る半導体発光素子1の断面図である。図5Bは、図5AのVB−VB線が貫く断面を、図5Cは、図5AのVC−VC線が貫く断面を、それぞれ示している。当該実施形態に係る半導体発光素子1は、パッド部12Aと、パッド部12Aの下方に形成される樹脂層11との間に、複数の誘電体粒15が形成されることが、第1の実施形態に係る半導体発光素子1と異なっているが、それ以外については、第1の実施形態に係る半導体発光素子1と同じである。誘電体粒15は球形状を有しており、誘電体粒15のサイズ(直径)は、空洞層13のストライプ形状の幅より大きい。誘電体粒15に用いられる材料として、高耐熱性プラスチックやSiOがあるが、同様な効果が得られればこれに限られるものではない。
図5Bに示す通り、誘電体粒15それぞれは、複数の空洞層13いずれかの上面を覆って形成され、p型電極12のパッド部12Aは、樹脂層11の上面及び複数の誘電体粒15を覆って形成される。図5Aに示す通り、上方からみて、複数の誘電体粒15が、ストライプ形状の空洞層13それぞれの上面に、密に並んで配置されている。当該実施形態に係る半導体発光素子1は、第2の実施形態に係る半導体発光素子1と同様に、低容量化の実現に加えて、複数の誘電体粒15を備えることにより、p型電極12の一部が空洞層13の内部に及ぶことが抑制され、素子特性を向上させることが出来ている。さらに、ワイヤボンディング後も、p型電極12のパッド部12Aの上面を、半導体基板の面方向に対してより平行となるよう維持することが出来るという顕著な効果をさらに奏する。
当該実施形態に係る半導体発光素子1の製造方法は、空洞層形成工程と電極形成工程の間に、複数の誘電体粒15を設置する工程(誘電体粒設置工程)を施すこと以外は、第1の実施形態に係る半導体発光素子1の製造方法と同じである。
[第4の実施形態]
図6Aは、本発明の第4の実施形態に係る半導体発光素子1の上面図であり、図6B及び図6Cは、当該実施形態に係る半導体発光素子1の断面図である。図6Bは、図6AのVIB−VIB線が貫く断面を、図6Cは、図6AのVIC−VIC線が貫く断面を、それぞれ示している。当該実施形態に係る半導体発光素子1は、複数の空洞層13の少なくとも一部の空洞層13の内部に、該空洞層13を覆って形成される、空洞保持キャップ16を備えることが、第1の実施形態に係る半導体発光素子1と異なっているが、それ以外については、第1の実施形態に係る半導体発光素子1と同じである。当該実施形態では、複数のストリップ形状の空洞層13それぞれに空洞保持キャップ16が配置されており、半導体発光素子1は複数の空洞保持キャップ16を備えている。ここで、空洞保持キャップ16は、隣り合うストリップ形状の樹脂層11にそれぞれ沿う2枚の側面と、該2枚の側面の上縁それぞれを結ぶ上面と、を含んでいる。かかる3枚の面による柱状であってもよいし、該上面を4枚の側面で囲う箱型形状であってもよい。図6Bに示す通り、断面は、U字形状(コの字形状)をしており、U字形状の底部が上方(パッド部12A側)に配置される。空洞部の領域を確保する観点からは、2枚の側面の下縁は樹脂層11の下端に達していて、上面は樹脂層11の上端と同じ高さであるのが望ましい。空洞保持キャップ16に用いられる材料として、高耐熱性プラスチックやSiOがある。空洞保持キャップ16は、例えば、ナノインプリントのような微細構造形成技術を用いて形成されるが、同様な効果が得られればこれらに限られるものではない。
空洞保持キャップ16は、空洞層13の内部に配置されることにより、空洞保持キャップ16の上方に形成される物質が工程の途中で空洞保持キャップ16の内部へ侵入するのを抑制する。よって、第2及び第3の実施形態と同様に、p型電極12の一部が空洞層13の内部(空洞保持キャップ16の内側)に及ぶことが抑制され、素子特性を向上させることが出来ている。さらに、ワイヤボンディング後も、p型電極12のパッド部12Aの上面を、半導体基板の面方向に対してより平行となるよう維持することが出来るという顕著な効果をさらに奏する。
当該実施形態に係る半導体発光素子1の製造方法について説明する。半導体多層形成工程の後、空洞保持キャップ16を所定の位置に設置する(空洞保持キャップ設置工程)。隣り合う空洞保持キャップ16の間の領域それぞれに、樹脂層11を埋め込むように形成する(空洞層及び樹脂層形成工程)。この工程後は、電極形成工程が続き、第1の実施形態に係る製造工程と同様である。
[第5の実施形態]
図7Aは、本発明の第5の実施形態に係る半導体発光素子1の上面図であり、図7B及び図7Cは、当該実施形態に係る半導体発光素子1の断面図である。図7Bは、図7AのVIIB−VIIB線が貫く断面を、図7Cは、図7AのVIIC−VIIC線が貫く断面を、それぞれ示している。当該実施形態に係る半導体発光素子1は、樹脂層の構造が第1の実施形態に係る半導体発光素子1と異なっているが、それ以外については、第1の実施形態に係る半導体発光素子1と同じである。当該実施形態に係る半導体発光素子1は、内部に複数の泡状空洞18を含む樹脂層17を備えている。すなわち、空洞部は、樹脂層17内部に形成される複数の泡状空洞18である、当該実施形態に係る半導体発光素子1は、樹脂層17を備えることにより、パッド部12Aの下方に空洞部(空洞層)が形成されず樹脂層のみで形成される構造の半導体発光素子と比較して、当該実施形態に係る半導体発光素子1は、寄生容量を約10%低減出来ている。第2乃至第4の実施形態と同様に、p型電極12を安定的に形成することが出来、ワイヤボンディング後も、p型電極12のパッド部12Aの上面を、半導体基板の面方向に対してより平行となるよう維持することが出来るという顕著な効果をさらに奏する。
当該実施形態に係る半導体発光素子1の製造方法について説明する。半導体多層形成工程の後、第1の実施形態に係る樹脂層積層工程と同様に、除去される領域を満たすように樹脂層17を形成する工程(泡状空洞混入樹脂層形成工程)を施す。この際に、樹脂内に発泡剤を注入し、径が100nm以上の泡を生成させるにより、樹脂層17を形成する。発泡剤として、例えば、炭酸水素ナトリウムや炭酸アンモニウムがあるが、同様な効果が得られればこれらに限るものではない。泡状空洞混入樹脂層形成工程後は、電極形成工程が続き、第1の実施形態に係る製造工程と同様である。
[第6の実施形態]
以上、本発明の実施形態に係る半導体発光素子1について説明した。本発明に係る半導体発光素子1は、上記実施形態に限定されることはない。第1乃至第4の実施形態では、空洞層13が半導体基板の積層方向(垂直方向)に沿って柱状となっているが、積層方向と所定の角度で交差する方向に沿って柱状となっていてもよい。また、第1乃至第4の実施形態では、上方からみて、空洞層13はストライプ形状をしているが、これに限定されることはない。
図8及び図9は、本発明の第6の実施形態の一例の構造を示す概念上面図である。図8及び図9は、図2Dと同様に、半導体発光素子1からp型電極12を除いた上面概念図であり、p型電極12を破線で示している。図8に示す半導体発光素子1では、上方からみて、パッド部12Aが形成される領域を含んで正方形状の領域には、断面が正方形状の空洞層13が、格子状に縦横にそれぞれ並んで配置されている。すなわち、各空洞層13は、断面が正方形の柱状である。また、図9に示す半導体発光素子1では、上方からみて、パッド部12Aが形成される領域を含んで正方形状の領域には、断面が円形状の樹脂層11が格子状に縦横にそれぞれ並んで配置されている。すなわち、空洞層13は、かかる複数の樹脂層11が形成されていない領域に形成されている。これらの例のように、パッド部12Aの下方に形成される空洞部は、本発明の効果が得られる範囲で、自由に形成することができる。それゆえ、本発明は、パッド部12Aの下方に空洞部が形成される半導体発光素子に広く適用することができる。
1 半導体発光素子、10 半導体層、10A メサストライプ、11,17 樹脂層、12 p型電極、12A パッド部、13 空洞層、14 誘電体層、15 誘電体粒、16 空洞保持キャップ、18 泡状空洞、21 ホトレジスト。

Claims (8)

  1. 活性層を含む半導体層の上部にリッジ構造を有し、前記リッジ構造の上面に接して形成される電極を備える、半導体発光素子であって、
    前記電極は、前記リッジ構造の側方に延びるパッド部を有し、
    前記リッジ構造の前記側方であって、前記パッド部の下方となる領域の少なくとも一部に樹脂層が形成され、
    前記パッド部の下方に、前記樹脂層が形成されない空洞部が形成されている、
    ことを特徴とする、半導体発光素子。
  2. 請求項1に記載の半導体発光素子であって、
    前記空洞部は、前記樹脂層を上面から下方に沿って除去して形成される、複数の柱状の空洞層である、
    ことを特徴とする、半導体発光素子。
  3. 請求項1に記載の半導体発光素子であって、
    前記空洞部は、前記樹脂層を上面から下面まで下方に沿って除去して形成される、複数の柱状の空洞層である、
    ことを特徴とする、半導体発光素子。
  4. 請求項2又は請求項3に記載の半導体発光素子であって、
    前記パッド部と前記樹脂層との間に形成される、シート状の誘電体層、
    をさらに備える、半導体発光素子。
  5. 請求項2又は請求項3に記載の半導体発光素子であって、
    前記パッド部と前記樹脂層との間に形成される、複数の誘電体粒、
    をさらに備え、
    各前記誘電体粒は、前記複数の柱状の空洞層いずれかの上面を覆う、
    ことを特徴とする、半導体発光素子。
  6. 請求項2又は請求項3に記載の半導体発光素子であって、
    前記パッド部と前記樹脂層との間に形成される、複数の誘電体粒、
    をさらに備え、
    各前記誘電体粒は、前記複数の柱状の空洞層いずれかの上面の少なくとも一部を覆う、
    ことを特徴とする、半導体発光素子。
  7. 請求項2又は請求項3に記載の半導体発光素子であって、
    前記複数の柱状の空洞層の少なくとも一部の空洞層の内部に、該空洞層を覆って形成される、空洞保持キャップ、
    をさらに備える、半導体発光素子。
  8. 請求項1に記載の半導体発光素子であって、
    前記空洞部は、前記樹脂層内部に形成される複数の泡状空洞である、
    ことを特徴とする、半導体発光素子。
JP2014138286A 2014-07-04 2014-07-04 半導体発光素子 Active JP6371609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014138286A JP6371609B2 (ja) 2014-07-04 2014-07-04 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014138286A JP6371609B2 (ja) 2014-07-04 2014-07-04 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2016018796A true JP2016018796A (ja) 2016-02-01
JP6371609B2 JP6371609B2 (ja) 2018-08-08

Family

ID=55233845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014138286A Active JP6371609B2 (ja) 2014-07-04 2014-07-04 半導体発光素子

Country Status (1)

Country Link
JP (1) JP6371609B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220608A (ja) * 2016-06-09 2017-12-14 三菱電機株式会社 レーザ素子、レーザ素子の製造方法
WO2021210178A1 (ja) * 2020-04-17 2021-10-21 日本電信電話株式会社 光半導体チップ
JPWO2021210177A1 (ja) * 2020-04-17 2021-10-21
JP7278498B1 (ja) * 2022-03-01 2023-05-19 三菱電機株式会社 半導体素子及び半導体素子の製造方法
WO2023233531A1 (ja) * 2022-05-31 2023-12-07 日本電信電話株式会社 光変調器および光送信器

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
JPH0883839A (ja) * 1994-05-27 1996-03-26 Texas Instr Inc <Ti> 金属導線の間に空隙を備えた半導体装置とその製造法
US6268276B1 (en) * 1998-12-21 2001-07-31 Chartered Semiconductor Manufacturing Ltd. Area array air gap structure for intermetal dielectric application
JP2002344081A (ja) * 2001-03-13 2002-11-29 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置
JP2002359437A (ja) * 2001-03-29 2002-12-13 Toshiba Electronic Engineering Corp 光半導体素子および光半導体素子の製造方法
JP2002368337A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体光機能素子およびその製造方法
JP2004253602A (ja) * 2003-02-20 2004-09-09 Hitachi Ltd 光導波路素子およびその製造方法
JP2005129798A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 薄膜デバイス及び電子機器
JP2006351818A (ja) * 2005-06-16 2006-12-28 Opnext Japan Inc 半導体光装置及びその製造方法
JP2007165393A (ja) * 2005-12-09 2007-06-28 Sumitomo Electric Ind Ltd 半導体光素子
JP2010161224A (ja) * 2009-01-08 2010-07-22 Furukawa Electric Co Ltd:The 面発光レーザ、面発光レーザアレイ及びその製造方法
JP2010182973A (ja) * 2009-02-06 2010-08-19 Sony Corp 半導体素子
JP2011009456A (ja) * 2009-06-25 2011-01-13 Opnext Japan Inc 半導体光素子、及びその製造方法
JP2013197238A (ja) * 2012-03-19 2013-09-30 Japan Oclaro Inc 半導体光素子、光モジュール、光伝送装置、及びそれらの製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
JPH0883839A (ja) * 1994-05-27 1996-03-26 Texas Instr Inc <Ti> 金属導線の間に空隙を備えた半導体装置とその製造法
US6268276B1 (en) * 1998-12-21 2001-07-31 Chartered Semiconductor Manufacturing Ltd. Area array air gap structure for intermetal dielectric application
JP2002344081A (ja) * 2001-03-13 2002-11-29 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置
JP2002359437A (ja) * 2001-03-29 2002-12-13 Toshiba Electronic Engineering Corp 光半導体素子および光半導体素子の製造方法
JP2002368337A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体光機能素子およびその製造方法
JP2004253602A (ja) * 2003-02-20 2004-09-09 Hitachi Ltd 光導波路素子およびその製造方法
JP2005129798A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 薄膜デバイス及び電子機器
JP2006351818A (ja) * 2005-06-16 2006-12-28 Opnext Japan Inc 半導体光装置及びその製造方法
JP2007165393A (ja) * 2005-12-09 2007-06-28 Sumitomo Electric Ind Ltd 半導体光素子
JP2010161224A (ja) * 2009-01-08 2010-07-22 Furukawa Electric Co Ltd:The 面発光レーザ、面発光レーザアレイ及びその製造方法
JP2010182973A (ja) * 2009-02-06 2010-08-19 Sony Corp 半導体素子
JP2011009456A (ja) * 2009-06-25 2011-01-13 Opnext Japan Inc 半導体光素子、及びその製造方法
JP2013197238A (ja) * 2012-03-19 2013-09-30 Japan Oclaro Inc 半導体光素子、光モジュール、光伝送装置、及びそれらの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220608A (ja) * 2016-06-09 2017-12-14 三菱電機株式会社 レーザ素子、レーザ素子の製造方法
WO2021210178A1 (ja) * 2020-04-17 2021-10-21 日本電信電話株式会社 光半導体チップ
JPWO2021210177A1 (ja) * 2020-04-17 2021-10-21
WO2021210177A1 (ja) * 2020-04-17 2021-10-21 日本電信電話株式会社 光半導体チップ
JPWO2021210178A1 (ja) * 2020-04-17 2021-10-21
JP7372574B2 (ja) 2020-04-17 2023-11-01 日本電信電話株式会社 光半導体チップ
JP7372575B2 (ja) 2020-04-17 2023-11-01 日本電信電話株式会社 光半導体チップ
JP7278498B1 (ja) * 2022-03-01 2023-05-19 三菱電機株式会社 半導体素子及び半導体素子の製造方法
WO2023233531A1 (ja) * 2022-05-31 2023-12-07 日本電信電話株式会社 光変調器および光送信器

Also Published As

Publication number Publication date
JP6371609B2 (ja) 2018-08-08

Similar Documents

Publication Publication Date Title
JP6371609B2 (ja) 半導体発光素子
JP7267370B2 (ja) 光半導体素子、光モジュール及び光半導体素子の製造方法
US20060193353A1 (en) High power single mode semiconductor laser device and fabrication method thereof
JP5729138B2 (ja) 光半導体デバイスの製造方法
JP5209010B2 (ja) 半導体レーザ
JP5185892B2 (ja) 半導体光素子、及びその製造方法
JP2016134522A (ja) 光半導体装置
CN103138156A (zh) 光半导体装置
JP2013110207A (ja) 半導体光集積素子及びその製造方法
JP2014085501A (ja) 半導体光変調器
JP2013197238A (ja) 半導体光素子、光モジュール、光伝送装置、及びそれらの製造方法
US8625647B2 (en) Semiconductor laser
JP2013077753A (ja) 半導体レーザ及びその製造方法
JP2013044793A (ja) 光半導体素子の製造方法
JP2010271667A (ja) 光半導体装置、及びその製造方法
JP2011077456A (ja) 半導体光素子及び半導体光デバイス
JP2012160524A (ja) 半導体レーザおよびその製造方法
JP2005183621A (ja) 半導体発光装置の製造方法
JP2010108993A (ja) バー状半導体レーザ素子およびその製造方法
JP2013219238A (ja) 半導体デバイス
JP5786425B2 (ja) 光集積素子の製造方法
JP2014225533A (ja) 半導体レーザ及びその製造方法
JP4541208B2 (ja) 半導体発光素子
US10605989B2 (en) Method of manufacturing an integrated semiconductor optical waveguiding device
JP5289360B2 (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180713

R150 Certificate of patent or registration of utility model

Ref document number: 6371609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250