JP7306779B2 - 光半導体素子およびその製造方法 - Google Patents
光半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP7306779B2 JP7306779B2 JP2019167674A JP2019167674A JP7306779B2 JP 7306779 B2 JP7306779 B2 JP 7306779B2 JP 2019167674 A JP2019167674 A JP 2019167674A JP 2019167674 A JP2019167674 A JP 2019167674A JP 7306779 B2 JP7306779 B2 JP 7306779B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- region
- layer
- buried layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title description 13
- 230000003287 optical effect Effects 0.000 claims description 36
- 238000005253 cladding Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 19
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 229910000043 hydrogen iodide Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は光半導体素子およびその製造方法に関する。
基板の上に活性層などの半導体層を積層した光半導体素子が知られている（例えば特許文献１）。活性層などでメサを形成する。メサの上には電流を注入するための電極を設ける。寄生容量を低減して高速動作を行うために、メサの両側に埋込層を設ける。
寄生容量の低減のため、十分な厚さの埋込層を設ける。しかし埋込層が上側に突出することで、電極が薄くなり断裂する恐れがある。そこで、電極の断裂を抑制することが可能な光半導体素子およびその製造方法を提供することを目的とする。
本発明に係る光半導体素子は、面方位（１００）かつ第１導電型の半導体基板の上に設けられ、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を含み、＜０１１＞方向に設けられたメサと、前記半導体基板の上に設けられ、前記メサの両側を覆う半絶縁性の埋込層と、前記埋込層の上に設けられる絶縁膜と、前記メサ、前記埋込層および前記絶縁膜の上に設けられる電極と、を具備し、前記埋込層は前記メサに隣接する第１領域、および前記第１領域より前記メサから遠い側に位置する第２領域を有し、前記第２領域は前記第１領域よりも厚く、前記第１領域の上面は前記メサの上面以下の高さに位置し、前記メサから離れるにつれて低くなるものである。
本発明に係る光半導体素子の製造方法は、面方位（１００）かつ第１導電型の半導体基板の上に、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を順に積層する工程と、前記第２クラッド層の上に第１のマスクを設ける工程と、前記第１のマスクを用いて前記第１クラッド層、前記活性層および前記第２クラッド層をエッチングすることで、＜０１１＞方向にメサを形成する工程と、前記メサの両側に半絶縁性の第１埋込層を形成する工程と、前記メサおよび前記第１埋込層の一部に前記第１マスクよりも幅の広い第２マスクを設ける工程と、前記第１埋込層の前記第２マスクから露出する部分の上に第２埋込層を形成する工程と、前記第１埋込層および前記第２埋込層の上に絶縁膜を形成する工程と、前記メサ、前記埋込層および前記絶縁膜の上に電極を形成する工程と、を有する。
上記発明によれば、電極の断裂を抑制することが可能である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
本願発明の一形態は、（１）面方位（１００）かつ第１導電型の半導体基板の上に設けられ、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を含み、＜０１１＞方向に設けられたメサと、前記半導体基板の上に設けられ、前記メサの両側を覆う半絶縁性の埋込層と、前記埋込層の上に設けられる絶縁膜と、前記メサ、前記埋込層および前記絶縁膜の上に設けられる電極と、を具備し、前記埋込層は前記メサに隣接する第１領域、および前記第１領域より前記メサから遠い側に位置する第２領域を有し、前記第２領域は前記第１領域よりも厚く、前記第１領域の上面は前記メサの上面以下の高さに位置し、前記メサから離れるにつれて低くなる光半導体素子である。第１領域が上に突出しないため、電極が薄くなりにくく、電極の断裂を抑制することができる。
（２）前記第２領域の上面の少なくとも一部は前記メサの上面よりも上に位置してもよい。埋込層が厚いため、寄生容量を低減することができる。
（３）前記埋込層は前記第１領域と前記第２領域との間に第３領域を有し、前記第３領域の上面は前記第１領域から前記第２領域に向かうにつれて高くなってもよい。埋込層の上面の凹凸が緩やかになるため、電極の断裂を抑制することができる。
（４）前記電極は前記メサから前記第１領域および前記第２領域にかけて延伸してもよい。第１領域の上面がメサよりも低いため、電極の断裂が抑制される。
（５）前記電極は、前記メサから前記第１領域および前記第２領域にかけて延伸するオーミック電極と、前記オーミック電極の上に設けられた配線層とを含んでもよい。第１領域の上面がメサよりも低くなるため、オーミック電極の断裂を抑制することができる。
（６）前記絶縁膜は前記メサが露出する開口部を有し、前記開口部の端部は、前記埋込層の前記第１領域に位置してもよい。開口部の端部における電極の断裂を抑制することができる。
（７）前記埋込層はインジウムリンでもよい。第１領域においてインジウムリンの（１１１）Ｂ面が成長しにくいため、メサより上への突出が抑制される。したがって電極の断裂を抑制することができる。
（８）面方位（１００）かつ第１導電型の半導体基板の上に、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を順に積層する工程と、前記第２クラッド層の上に第１のマスクを設ける工程と、前記第１のマスクを用いて前記第１クラッド層、前記活性層および前記第２クラッド層をエッチングすることで、＜０１１＞方向にメサを形成する工程と、前記メサの両側に半絶縁性の第１埋込層を形成する工程と、前記メサおよび前記第１埋込層の一部に前記第１マスクよりも幅の広い第２マスクを設ける工程と、前記第１埋込層の前記第２マスクから露出する部分の上に第２埋込層を形成する工程と、前記第１埋込層および前記第２埋込層の上に絶縁膜を形成する工程と、前記メサ、前記埋込層および前記絶縁膜の上に電極を形成する工程と、を有する光半導体素子の製造方法である。電極が薄くなりにくいため断裂を抑制することができる。
最初に本願発明の実施形態の内容を列記して説明する。
本願発明の一形態は、（１）面方位（１００）かつ第１導電型の半導体基板の上に設けられ、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を含み、＜０１１＞方向に設けられたメサと、前記半導体基板の上に設けられ、前記メサの両側を覆う半絶縁性の埋込層と、前記埋込層の上に設けられる絶縁膜と、前記メサ、前記埋込層および前記絶縁膜の上に設けられる電極と、を具備し、前記埋込層は前記メサに隣接する第１領域、および前記第１領域より前記メサから遠い側に位置する第２領域を有し、前記第２領域は前記第１領域よりも厚く、前記第１領域の上面は前記メサの上面以下の高さに位置し、前記メサから離れるにつれて低くなる光半導体素子である。第１領域が上に突出しないため、電極が薄くなりにくく、電極の断裂を抑制することができる。
（２）前記第２領域の上面の少なくとも一部は前記メサの上面よりも上に位置してもよい。埋込層が厚いため、寄生容量を低減することができる。
（３）前記埋込層は前記第１領域と前記第２領域との間に第３領域を有し、前記第３領域の上面は前記第１領域から前記第２領域に向かうにつれて高くなってもよい。埋込層の上面の凹凸が緩やかになるため、電極の断裂を抑制することができる。
（４）前記電極は前記メサから前記第１領域および前記第２領域にかけて延伸してもよい。第１領域の上面がメサよりも低いため、電極の断裂が抑制される。
（５）前記電極は、前記メサから前記第１領域および前記第２領域にかけて延伸するオーミック電極と、前記オーミック電極の上に設けられた配線層とを含んでもよい。第１領域の上面がメサよりも低くなるため、オーミック電極の断裂を抑制することができる。
（６）前記絶縁膜は前記メサが露出する開口部を有し、前記開口部の端部は、前記埋込層の前記第１領域に位置してもよい。開口部の端部における電極の断裂を抑制することができる。
（７）前記埋込層はインジウムリンでもよい。第１領域においてインジウムリンの（１１１）Ｂ面が成長しにくいため、メサより上への突出が抑制される。したがって電極の断裂を抑制することができる。
（８）面方位（１００）かつ第１導電型の半導体基板の上に、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を順に積層する工程と、前記第２クラッド層の上に第１のマスクを設ける工程と、前記第１のマスクを用いて前記第１クラッド層、前記活性層および前記第２クラッド層をエッチングすることで、＜０１１＞方向にメサを形成する工程と、前記メサの両側に半絶縁性の第１埋込層を形成する工程と、前記メサおよび前記第１埋込層の一部に前記第１マスクよりも幅の広い第２マスクを設ける工程と、前記第１埋込層の前記第２マスクから露出する部分の上に第２埋込層を形成する工程と、前記第１埋込層および前記第２埋込層の上に絶縁膜を形成する工程と、前記メサ、前記埋込層および前記絶縁膜の上に電極を形成する工程と、を有する光半導体素子の製造方法である。電極が薄くなりにくいため断裂を抑制することができる。
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施形態に係る光半導体素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（光半導体素子）
図１は実施例１に係る光半導体素子１００を例示する断面図である。図１に示すように、基板１０の上に、クラッド層１２、光ガイド層１４、活性層１６、光ガイド層１８、クラッド層２０およびコンタクト層２２が順に積層され、これらの半導体層がメサ２４を形成する。埋込層３０はクラッド層１２の上面であってメサ２４の両側に設けられ、メサ２４を埋め込む。
図１は実施例１に係る光半導体素子１００を例示する断面図である。図１に示すように、基板１０の上に、クラッド層１２、光ガイド層１４、活性層１６、光ガイド層１８、クラッド層２０およびコンタクト層２２が順に積層され、これらの半導体層がメサ２４を形成する。埋込層３０はクラッド層１２の上面であってメサ２４の両側に設けられ、メサ２４を埋め込む。
埋込層３０の上面に絶縁膜２６が設けられている。絶縁膜２６は例えば厚さ０．５μｍの窒化シリコン（ＳｉＮ）などの絶縁体で形成されており、開口部２６ａを有する。開口部２６ａの幅はメサ２４よりも大きく、メサ２４の上面が露出する。メサ２４および絶縁膜２６の上面にオーミック電極４０が設けられ、オーミック電極４０および絶縁膜２６の上に配線層４２が設けられている。オーミック電極４０と配線層４２とは互いに接触し、ｐ型の電極４３を形成する。基板１０の下面にはｎ型の電極４４が設けられている。ｐ型のオーミック電極４０は例えば金（Ａｕ）、ＺｎおよびＡｕの層を積層したものであり、厚さは例えば７０ｎｍである。配線層４２は例えばＡｕなどで形成されたメッキ層であり、厚さは３．０μｍである。ｎ型の電極４４は例えば厚さ１．０μｍの金ゲルマニウム、金、チタン、白金、金の積層体（ＡｕＧｅ／Ａｕ／Ｔｉ／Ｐｔ／Ａｕ）で形成される。
基板１０は例えば厚さ１００μｍ、面方位（１００）のｎ型インジウムリン（ＩｎＰ）で形成された半導体基板である。クラッド層１２は例えば厚さ１．０μｍのｎ型ＩｎＰで形成されている。基板１０およびクラッド層１２のドーパントは例えばシリコン（Ｓｉ）であり、ドーパント濃度は例えば１×１０１８ｃｍ－３である。光ガイド層１４および１８は例えばノンドープのインジウムガリウム砒素リン（ＩｎＧａＡｓＰ）で形成されている。活性層１６は例えば多重量子井戸（ＭＱＷ：Multi Quantum Well）構造を有し、複数のノンドープのインジウムガリウム砒素リン（ＩｎＧａＡｓＰ）層を含み、厚さは０．１５μｍである。クラッド層２０は例えば厚さ１．５μｍでＺｎがドープされたｐ型ＩｎＰで形成されている。クラッド層１２を基準とするメサ２４の高さＨ１は例えば３．０μｍである。基板１０および半導体層は上記以外の化合物半導体などで形成されてもよい。
活性層１６は利得を有し、電極４３および４４を用いて電流を注入することで光を出射する。光半導体素子１００の発振波長の帯域は例えば１．３～１．５５μｍである。メサ２４は＜０１１＞方向に延伸しており、メサ２４の延伸方向に沿って光が伝搬する。
電流狭窄、および寄生容量の低減のために埋込層３０が設けられる。埋込層３０は光の伝搬方向に交差する方向におけるメサ２４の両側（図１の水平方向）において、メサ２４の両側に位置する。埋込層３０は例えば鉄（Ｆｅ）がドープされた半絶縁性のＩｎＰで形成される。埋込層３０はメサ２４の両側において、領域３３、３４および３５を有する。領域３３、３４および３５は、メサ２４に近い側から遠い側にかけて順に並ぶ。絶縁膜２６は領域３３、３４および３５を覆う。オーミック電極４０および配線層４２はメサ２４、領域３３、３４および３５の上に設けられる。
領域３３（第１領域）はメサ２４に隣接する。領域３３の上面は傾斜しており、メサ２４から離れるにつれて低くなり、メサ２４の上面から領域３４までを接続する。領域３３の上面はメサ２４より上に突出せず、メサ２４の上面以下に位置する。領域３４（第３領域）の上面は傾斜しており、領域３３から領域３５に向かうにつれて高くなる。領域３５（第２領域）の上面の少なくとも一部はメサ２４の上面よりも上に位置する。すなわち、埋込層３０はメサ２４の両側において凹形状を有する。領域３３の幅Ｗ１は例えば１．０μｍである。領域３３のうち最も薄い部分の厚さＴ１は例えば２．６μｍであり、メサ２４の厚さ（高さＨ１）より小さい。領域３５のうち最も厚い部分の厚さＴ２は例えば３．２μｍであり、メサ２４の高さＨ１より大きい。
（製造方法）
図２（ａ）から図４（ｃ）は光半導体素子１００の製造方法を例示する断面図である。図２（ａ）に示すように、例えば有機金属気相成長法（ＭＯＣＶＤ法：Metal Organic Chemical Vapor Deposition）により、基板１０の（１００）面上にクラッド層１２、光ガイド層１４、活性層１６、光ガイド層１８、クラッド層２０およびコンタクト層２２を順にエピタキシャル成長する。
図２（ａ）から図４（ｃ）は光半導体素子１００の製造方法を例示する断面図である。図２（ａ）に示すように、例えば有機金属気相成長法（ＭＯＣＶＤ法：Metal Organic Chemical Vapor Deposition）により、基板１０の（１００）面上にクラッド層１２、光ガイド層１４、活性層１６、光ガイド層１８、クラッド層２０およびコンタクト層２２を順にエピタキシャル成長する。
図２（ｂ）に示すように、例えば二酸化シリコン（ＳｉＯ２）のマスク５０（第１マスク）をコンタクト層２２の上に設ける。マスク５０の幅Ｗ２は例えば２．０μｍであり、メサ２４の幅と同じである。図２（ｃ）に示すようにマスク５０を用いてドライエッチングを行い、クラッド層１２、光ガイド層１４、活性層１６、光ガイド層１８、クラッド層２０およびコンタクト層２２からメサ２４を形成する。ドライエッチングには例えばヨウ化水素ガスおよび四塩化ケイ素ガスの混合ガスなどを用いる。
図３（ａ）に示すように、例えばＭＯＣＶＤ法により、メサ２４の両側であって、クラッド層１２の上面に埋込層３１（第１埋込層）をエピタキシャル成長する。メサ２４はマスク５０で保護されているため、メサ２４の上面に埋込層３１は成長しない。埋込層３１の上面がメサ２４の上面よりも上に突出しないように成長を行う。例えば成長時間および原料ガスの流量などを調整し、埋込層３１の少なくとも一部の厚さがメサ２４の高さと同程度になった時点で成長を停止する。成長後の埋込層３１の上面はメサ２４から離れるにつれて下に傾斜する。
図３（ｂ）に示すように、マスク５０を除去しマスク５２を形成する。マスク５２の幅Ｗ３は例えば４．０μｍでありマスク５０の幅Ｗ２より大きい。マスク５２は例えばＳｉＯ２で形成され、メサ２４および埋込層３１の一部を覆う。図３（ｃ）に示すように、例えばＭＯＣＶＤ法により、埋込層３２（第２埋込層）をエピタキシャル成長する。埋込層３２は埋込層３１のうちマスク５２から露出する面に積層される。埋込層３１と埋込層３２とが埋込層３０を形成する。
埋込層３０のうち、マスク５２に覆われ埋込層３２が積層されなかった部分が領域３３になる。埋込層３０のうち、埋込層３２が積層されメサ２４と同程度か、メサ２４以上の高さになる部分が領域３５である。領域３３と領域３５との間の部分は領域３４である。領域３４は（１１１）Ｂ面からなる。
図４（ａ）に示すように、例えばＣＶＤ法などで埋込層３０およびメサ２４の上に絶縁膜２６を形成する。絶縁膜２６はメサ２４の上面、埋込層３０の領域３３～３５を覆う。エッチングなどで絶縁膜２６にメサ２４が露出する開口部２６ａを設ける。開口部２６ａの端部は領域３３に位置する。その後、例えば真空蒸着法などでメサ２４の上面、埋込層３０の領域３３～３５にかけてオーミック電極４０を形成し、熱処理することでメサ２４とのオーミック接触をとる。
図４（ｂ）に示すように、例えばメッキ処理などを行い、オーミック電極４０の表面に配線層４２を形成する。配線層４２は、オーミック電極４０より大きな幅を有し、メサ２４、領域３３～３５にかけて設けられる。図４（ｃ）に示すように、例えばグラインダーなどで基板１０を薄くする。基板１０の下面に電極４４を形成する。以上で光半導体素子１００が製造される。
（比較例）
図５（ａ）から図５（ｃ）は比較例に係る光半導体素子の製造方法を例示する断面図である。図５（ａ）に示すように、マスク５０を設け、マスク５０と同じ幅のメサ２４を形成する。図５（ｂ）に示すように、メサ２４の両側に埋込層３６をエピタキシャル成長する。実施例１では埋込層３１と埋込層３２とで成長を二段階にする。一方、埋込層３６の成長は一回の工程で行う。寄生容量を低減するために埋込層３６を十分厚くする。埋込層３６のうちメサ２４から離間する部分の厚さＴ３はメサ２４の高さＨ１以上であり、メサ２４に隣接する部分の厚さはメサ２４の高さＨ１より大きい。つまり埋込層３６はメサ２４の両側において、メサ２４よりも上側に突出する。埋込層３６はメサ２４から外側にかけて上に向かう斜面を有する。
図５（ａ）から図５（ｃ）は比較例に係る光半導体素子の製造方法を例示する断面図である。図５（ａ）に示すように、マスク５０を設け、マスク５０と同じ幅のメサ２４を形成する。図５（ｂ）に示すように、メサ２４の両側に埋込層３６をエピタキシャル成長する。実施例１では埋込層３１と埋込層３２とで成長を二段階にする。一方、埋込層３６の成長は一回の工程で行う。寄生容量を低減するために埋込層３６を十分厚くする。埋込層３６のうちメサ２４から離間する部分の厚さＴ３はメサ２４の高さＨ１以上であり、メサ２４に隣接する部分の厚さはメサ２４の高さＨ１より大きい。つまり埋込層３６はメサ２４の両側において、メサ２４よりも上側に突出する。埋込層３６はメサ２４から外側にかけて上に向かう斜面を有する。
図５（ｃ）に示すように、絶縁膜２６を形成し、メサ２４の上に開口部２６ｂを設ける。開口部２６ｂの端部は埋込層３６の斜面に位置する。その後、真空蒸着法などによりオーミック電極４０を形成する。メサ２４の両側において埋込層３６が盛り上がっているため、埋込層３６の斜面においてオーミック電極４０が薄くなる。特に、開口部２６ｂの端部付近でオーミック電極４０が薄くなり、断裂しやすい。
実施例１によれば、メサ２４の両側の埋込層３０は領域３３～３５を有し、埋込層３０の上に絶縁膜２６が設けられ、メサ２４、埋込層３０および絶縁膜２６の上に電極４３が設けられる。メサ２４に隣接する領域３３の上面はメサ２４の上面以下の高さに位置し、メサ２４から離れるにつれて低くなる。電極４３はメサ２４から領域３３にかけて薄くなりにくく、断裂を抑制することができる。
一方、領域３５の上面の少なくとも一部はメサ２４よりも上に位置する。埋込層３０が十分な厚さを有するため、寄生容量を低減することができる。領域３５のすべてがメサ２４より厚くてもよいし、一部がメサ２４より厚く別の一部はメサ２４と同程度の厚さでもよい。
埋込層３０の領域３４は領域３３と領域３５との間に位置し、その上面は領域３３から領域３５に向けて高くなる。このため埋込層３０の上面に急峻な凹凸が形成されにくく、上面の段差が緩やかになる。したがって電極４３の断裂を抑制することができる。
具体的には図３（ａ）から図３（ｃ）に示すように、マスク５０を設け、メサ２４を形成し、さらにメサ２４の両側に埋込層３１を成長する。その後、マスク５０よりも幅広のマスク５２をメサ２４および埋込層３１の上に設け、埋込層３１の上に埋込層３２を成長する。埋込層３１および３２が埋込層３０を形成する。埋込層３１のうちマスク５２に覆われる部分が領域３３になる。マスク５２から露出する部分に領域３４および３５が形成される。
電極４３はメサ２４、領域３３～３５にかけて延伸する。具体的には、オーミック電極４０がメサ２４、領域３３～３５にかけて延伸し、オーミック電極４０の上を配線層４２が覆う。配線層４２よりも薄いオーミック電極４０の断裂を抑制することができる。
絶縁膜２６はメサ２４が露出する開口部２６ａを有する。開口部２６ａを広くすると、オーミック電極４０と埋込層３０との接触面積が大きくなる。通電により埋込層３０の劣化が進行してしまう。したがって、開口部２６ａは狭くし、かつメサ２４よりも広くする。実施例１において開口部２６ａの端部は領域３３に位置する。つまり開口部２６ａの幅はメサ２４の幅以上であり、メサ２４と領域３３とを合わせた幅以下である。開口部２６ａを狭くすることができるため、埋込層３０が劣化しにくく、光半導体素子１００の信頼性が向上する。また、開口部２６ａの端部において電極４３が薄くなりにくく、電極４３の断裂を抑制することができる。領域３３における絶縁膜２６の上面はメサ２４の上面より下に位置することで、電極４３の断裂が抑制される。
寄生容量の低減のため、埋込層３０は半絶縁性のＩｎＰで形成されている。埋込層３０が厚いとメサ２４の両脇に（１１１）Ｂ面が現れ、埋込層３０が上に盛り上がってしまう。埋込層３０のうち領域３３を領域３５より薄くし、（１１１）Ｂ面の出現を抑制する。これにより領域３３がメサ２４より上に突出しにくくなり、電極４３の断裂も抑制される。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２、２０ クラッド層
１４、１８ 光ガイド層
２２ コンタクト層
２４ メサ
２６ 絶縁膜
２６ａ 開口部
３０、３１、３２、３６ 埋込層
３３、３４、３５ 領域
４０ オーミック電極
４２ 配線層
４３、４４ 電極
５０、５２ マスク
１００ 光半導体素子
１２、２０ クラッド層
１４、１８ 光ガイド層
２２ コンタクト層
２４ メサ
２６ 絶縁膜
２６ａ 開口部
３０、３１、３２、３６ 埋込層
３３、３４、３５ 領域
４０ オーミック電極
４２ 配線層
４３、４４ 電極
５０、５２ マスク
１００ 光半導体素子
Claims (7)
- 面方位（１００）かつ第１導電型の半導体基板の上に設けられ、前記第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を含み、＜０１１＞方向に設けられたメサと、
前記半導体基板の上に設けられ、前記メサの両側を覆う半絶縁性の埋込層と、
前記埋込層の上に設けられる絶縁膜と、
前記メサ、前記埋込層および前記絶縁膜の上に設けられる電極と、を具備し、
前記埋込層は前記メサに隣接する第１領域、および前記第１領域より前記メサから遠い側に位置する第２領域を有し、
前記第１領域の上面は前記メサの上面の高さよりも低く、かつ前記メサから離れるにつれて低くなり、
前記絶縁膜は前記第１領域に接している光半導体素子。 - 前記第２領域の上面の少なくとも一部は前記メサの上面よりも上に位置する請求項１に記載の光半導体素子。
- 前記埋込層は前記第１領域と前記第２領域との間に第３領域を有し、
前記第３領域の上面は前記第１領域から前記第２領域に向かうにつれて高くなる請求項１または請求項２に記載の光半導体素子。 - 前記電極は前記メサから前記第１領域および前記第２領域にかけて延伸する請求項１から請求項３のいずれか一項に記載の光半導体素子。
- 前記電極は、前記メサから前記第１領域および前記第２領域にかけて延伸するオーミック電極と、前記オーミック電極の上に設けられた配線層とを含む請求項４に記載の光半導体素子。
- 前記絶縁膜は前記メサが露出する開口部を有し、
前記開口部の端部は、前記埋込層の前記第１領域に位置する請求項１から請求項５のいずれか一項に記載の光半導体素子。 - 前記埋込層はインジウムリンで形成される請求項１から請求項６のいずれか一項に記載の光半導体素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167674A JP7306779B2 (ja) | 2019-09-13 | 2019-09-13 | 光半導体素子およびその製造方法 |
| CN202010951669.4A CN112510487A (zh) | 2019-09-13 | 2020-09-11 | 光学半导体器件及组装该光学半导体器件的方法 |
| US17/019,443 US11961948B2 (en) | 2019-09-13 | 2020-09-14 | Optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167674A JP7306779B2 (ja) | 2019-09-13 | 2019-09-13 | 光半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021044521A JP2021044521A (ja) | 2021-03-18 |
| JP7306779B2 true JP7306779B2 (ja) | 2023-07-11 |
Family
ID=74863194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019167674A Active JP7306779B2 (ja) | 2019-09-13 | 2019-09-13 | 光半導体素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11961948B2 (ja) |
| JP (1) | JP7306779B2 (ja) |
| CN (1) | CN112510487A (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020106824A1 (en) | 2000-11-23 | 2002-08-08 | Shin Ki Chul | Optical integrated circuit device, fabrication method of the same and module of optical communication transmission and receiving apparatus using the same |
| JP2002314196A (ja) | 2001-04-18 | 2002-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体及び半導体光素子 |
| JP2006032508A (ja) | 2004-07-14 | 2006-02-02 | Mitsubishi Electric Corp | 半導体レーザ素子およびその製造方法 |
| JP2006074069A (ja) | 2005-11-11 | 2006-03-16 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2007110034A (ja) | 2005-10-17 | 2007-04-26 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法、及び半導体光素子 |
| JP2007165640A (ja) | 2005-12-14 | 2007-06-28 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
| JP2008053649A (ja) | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 埋め込み型半導体レーザ |
| JP2009252839A (ja) | 2008-04-02 | 2009-10-29 | Sumitomo Electric Ind Ltd | 半導体レーザ及びその製造方法 |
| JP2009283822A (ja) | 2008-05-26 | 2009-12-03 | Mitsubishi Electric Corp | 半導体レーザ及びその製造方法 |
| JP2010271667A (ja) | 2009-05-25 | 2010-12-02 | Opnext Japan Inc | 光半導体装置、及びその製造方法 |
| JP2012009674A (ja) | 2010-06-25 | 2012-01-12 | Mitsubishi Electric Corp | 半導体素子 |
| JP2016076612A (ja) | 2014-10-07 | 2016-05-12 | 住友電気工業株式会社 | 量子カスケードレーザ、及び量子カスケードレーザを製造する方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260230A (en) * | 1991-07-12 | 1993-11-09 | Nippon Telegraph And Telephone Corporation | Method of manufacturing buried heterostructure semiconductor laser |
| JP2823476B2 (ja) | 1992-05-14 | 1998-11-11 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| JPH11112100A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 光半導体素子 |
| JPH11186666A (ja) | 1997-12-25 | 1999-07-09 | Hitachi Ltd | 半導体装置、半導体発光装置、半導体レーザ装置、光モジュールおよび光システム |
| DE60212755T2 (de) * | 2001-04-18 | 2006-11-16 | Nippon Telegraph And Telephone Corp. | Optische Halbleitervorrichtung und Herstellungsverfahren |
| JP4137568B2 (ja) * | 2002-09-25 | 2008-08-20 | 日本オプネクスト株式会社 | 受信器 |
| US20050139838A1 (en) * | 2003-12-26 | 2005-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP5185537B2 (ja) * | 2007-01-19 | 2013-04-17 | 富士通株式会社 | 光半導体装置およびその製造方法 |
| JP2008244264A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 半導体光デバイス及びその製造方法 |
| JP2009059918A (ja) * | 2007-08-31 | 2009-03-19 | Sumitomo Electric Ind Ltd | 光半導体デバイス |
| JP5545670B2 (ja) * | 2010-04-27 | 2014-07-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置およびその製造方法 |
| JP6897928B2 (ja) | 2016-01-14 | 2021-07-07 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子の製造方法および光半導体素子 |
| CN106785910A (zh) * | 2016-10-31 | 2017-05-31 | 武汉光迅科技股份有限公司 | 一种掩埋结构激光器及其制造方法 |
| CN209088264U (zh) * | 2018-12-28 | 2019-07-09 | 全磊光电股份有限公司 | 掩埋dfb激光器 |
-
2019
- 2019-09-13 JP JP2019167674A patent/JP7306779B2/ja active Active
-
2020
- 2020-09-11 CN CN202010951669.4A patent/CN112510487A/zh active Pending
- 2020-09-14 US US17/019,443 patent/US11961948B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020106824A1 (en) | 2000-11-23 | 2002-08-08 | Shin Ki Chul | Optical integrated circuit device, fabrication method of the same and module of optical communication transmission and receiving apparatus using the same |
| JP2002314196A (ja) | 2001-04-18 | 2002-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体及び半導体光素子 |
| JP2006032508A (ja) | 2004-07-14 | 2006-02-02 | Mitsubishi Electric Corp | 半導体レーザ素子およびその製造方法 |
| JP2007110034A (ja) | 2005-10-17 | 2007-04-26 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法、及び半導体光素子 |
| JP2006074069A (ja) | 2005-11-11 | 2006-03-16 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2007165640A (ja) | 2005-12-14 | 2007-06-28 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
| JP2008053649A (ja) | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 埋め込み型半導体レーザ |
| JP2009252839A (ja) | 2008-04-02 | 2009-10-29 | Sumitomo Electric Ind Ltd | 半導体レーザ及びその製造方法 |
| JP2009283822A (ja) | 2008-05-26 | 2009-12-03 | Mitsubishi Electric Corp | 半導体レーザ及びその製造方法 |
| JP2010271667A (ja) | 2009-05-25 | 2010-12-02 | Opnext Japan Inc | 光半導体装置、及びその製造方法 |
| JP2012009674A (ja) | 2010-06-25 | 2012-01-12 | Mitsubishi Electric Corp | 半導体素子 |
| JP2016076612A (ja) | 2014-10-07 | 2016-05-12 | 住友電気工業株式会社 | 量子カスケードレーザ、及び量子カスケードレーザを製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021044521A (ja) | 2021-03-18 |
| US11961948B2 (en) | 2024-04-16 |
| CN112510487A (zh) | 2021-03-16 |
| US20210083158A1 (en) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7589357B2 (en) | Semiconductor device and method of fabricating the same | |
| US20210135058A1 (en) | Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element | |
| JP2017130657A (ja) | 光半導体素子の製造方法および光半導体素子 | |
| US8003995B2 (en) | Semiconductor optical device with suppressed double injection phenomenon | |
| JP2019207944A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| TW201743523A (zh) | 垂直諧振器面發光雷射 | |
| US20200412095A1 (en) | Surface emitting laser | |
| JP7306779B2 (ja) | 光半導体素子およびその製造方法 | |
| US7656921B2 (en) | Semiconductor laser device and method for manufacturing the same semiconductor laser device | |
| CN112042069A (zh) | 光学半导体元件及其制造方法以及光学集成半导体元件及其制造方法 | |
| US11539188B2 (en) | Surface emitting laser and method of manufacturing the same | |
| JPH09129922A (ja) | 発光素子と発光素子の製造方法 | |
| JP7023899B2 (ja) | 半導体発光素子 | |
| JP4690206B2 (ja) | 半導体装置およびその製造方法 | |
| JP7159750B2 (ja) | 光半導体素子およびその製造方法 | |
| KR100584333B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JP2020017650A (ja) | 光半導体素子の製造方法 | |
| US20230060877A1 (en) | Semiconductor optical device and method of manufacturing the same | |
| US11817674B2 (en) | Semiconductor optical device and method for manufacturing the same | |
| US7627009B2 (en) | Light-emitting device on n-type InP substrate heavily doped with sulfur | |
| US20240170917A1 (en) | Photonic crystal surface-emitting laser and method for manufacturing the same | |
| US20230335972A1 (en) | Semiconductor laser and semiconductor laser device | |
| JP2023044001A (ja) | 発光素子及び発光素子の製造方法 | |
| JP2021163830A (ja) | 半導体装置の製造方法、半導体基板 | |
| JP2023072333A (ja) | 半導体発光素子および半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20220321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7306779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |