JP7159750B2 - 光半導体素子およびその製造方法 - Google Patents

光半導体素子およびその製造方法 Download PDF

Info

Publication number
JP7159750B2
JP7159750B2 JP2018180453A JP2018180453A JP7159750B2 JP 7159750 B2 JP7159750 B2 JP 7159750B2 JP 2018180453 A JP2018180453 A JP 2018180453A JP 2018180453 A JP2018180453 A JP 2018180453A JP 7159750 B2 JP7159750 B2 JP 7159750B2
Authority
JP
Japan
Prior art keywords
walls
mesa
wall
groove
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018180453A
Other languages
English (en)
Other versions
JP2020053527A (ja
Inventor
健彦 菊地
守弘 関
伸彦 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018180453A priority Critical patent/JP7159750B2/ja
Priority to US16/571,934 priority patent/US11056341B2/en
Publication of JP2020053527A publication Critical patent/JP2020053527A/ja
Application granted granted Critical
Publication of JP7159750B2 publication Critical patent/JP7159750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032—Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/14—External cavity lasers
    • H01S5/141—External cavity lasers using a wavelength selective device, e.g. a grating or etalon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2238—Buried stripe structure with a terraced structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1014—Tapered waveguide, e.g. spotsize converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1039—Details on the cavity length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は光半導体素子およびその製造方法に関するものである。
近年シリコンフォトニクスと呼ばれる、シリコンウェハ上に光集積回路を作製する技術の研究が活発に行われている。シリコンウェハ上に発光素子などの能動素子を形成する方法の一つとして、ウェハ接合を用いたハイブリッド集積技術が挙げられる（例えば特許文献１および２）。この技術では導波路を形成したシリコンウェハ上に、能動素子用の積層構造を形成した化合物半導体ウェハをウェハ接合法で接合する。ウェハ接合後に積層構造を残して化合物半導体基板をウェットエッチング等で除去し、リソグラフィやエッチング等の化合物半導体加工技術を用いて能動素子を作製する。
特開２０１５－１５６４４０号公報 特開２０１１－１９２８７８号公報
ウェハ接合を用いたハイブリッド集積技術では、シリコンウェハと化合物半導体ウェハは同じ直径であることが求められる。しかし現状シリコンウェハは１０インチ以上の大口径プロセスが可能であるのに対し、化合物半導体ウェハの大口径化は困難である。したがってウェハ径が化合物半導体ウェハによって制限される。また、シリコンウェハ上で能動素子を形成する領域の面積は小さいため、ウェハ同士を接合すると、化合物半導体基板の多くの部分をエッチングすることになり、化合物半導体のロスが大きい。そこで、化合物半導体のウェハを小片状に分割し、小片をシリコンウェハ上で能動素子を形成する領域の周辺部分のみに接合することがある。これにより化合物半導体ウェハのロスを少なくすることが可能となる。
ハイブリッド集積技術では、ウェハ接合後に積層構造を残して化合物半導体ウェハの基板部分をウェットエッチングで除去する。しかしシリコンウェハ上に化合物半導体小片を接合する場合、ウェットエッチングで化合物半導体基板を除去する際に、シリコン導波路が露出する。シリコン導波路の両脇にトレンチがある場合、トレンチからエッチャントが接合界面に侵入し、化合物半導体基板とともに、化合物半導体層もエッチングされてしまうことがある。接合界面付近の化合物半導体層がエッチングされると、接合強度が低下し、能動素子の小片がシリコンウェハから剥離することがある。そこで、小片の剥離を抑制することが可能な光半導体素子およびその製造方法を提供することを目的とする。
本発明に係る光半導体素子の製造方法は、化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記化合物半導体基板を分割することで、前記化合物半導体基板から小片を形成する工程と、シリコンを含む基板に、導波路メサ、テラス、溝および壁を形成する工程と、前記導波路メサ、テラス、溝および壁を形成する工程の後、前記小片を前記基板に接合する工程と、前記接合する工程の後、前記化合物半導体層が露出するように、前記化合物半導体基板をウェットエッチングする工程と、前記ウェットエッチングする工程の後、前記化合物半導体層から、前記導波路メサに対向するメサを形成する工程と、を有し、前記溝は前記導波路メサの両側に形成され、前記テラスは前記導波路メサおよび前記溝の両側に形成され、少なくとも２つの前記壁が前記溝の延伸方向に並ぶ光半導体素子の製造方法である。
本発明に係る光半導体素子は、シリコンを含む基板と、前記基板に接合され、化合物半導体層を含む小片と、を具備し、前記基板は導波路メサ、テラス、溝および壁を有し、前記溝は前記導波路メサの両側に位置し、前記テラスは前記導波路メサおよび前記溝の両側に位置し、少なくとも２つの前記壁が前記溝の延伸方向に並び、前記壁は前記溝の延伸方向に交差し、前記小片は前記導波路メサに対向するメサを有する光半導体素子である。
上記発明によれば、小片の剥離を抑制することが可能である。
図１（ａ）は実施例１に係る光半導体素子を例示する斜視図であり、図１（ｂ）は図１（ａ）の線Ａ－Ａに沿った断面図である。 図２（ａ）は光半導体素子の製造方法を例示する平面図である。図２（ｂ）は光半導体素子の製造方法を例示する断面図である。 図３（ａ）は光半導体素子の製造方法を例示する平面図である。図３（ｂ）は壁を拡大した平面図である。 図４（ａ）は光半導体素子の製造方法を例示する斜視図であり、図４（ｂ）および図４（ｃ）は光半導体装置の製造方法を例示する断面図である。 図５（ａ）は光半導体素子の製造方法を例示する斜視図であり、図５（ｂ）は光半導体装置の製造方法を例示する断面図である。 図６（ａ）から図６（ｃ）は光半導体素子の製造方法を例示する断面図である。 図７（ａ）および図７（ｂ）は光半導体素子の製造方法を例示する断面図である。 図８（ａ）は光半導体素子の製造方法を例示する斜視図であり、図８（ｂ）は光半導体装置の製造方法を例示する断面図である。 図９（ａ）から図９（ｃ）は光半導体素子の製造方法を例示する断面図である。 図１０は実施例２における壁を拡大した平面図である。 図１１は実施例３における壁を拡大した平面図である。 図１２は実施例４における壁を拡大した平面図である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
本願発明の一形態は、（１）化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記化合物半導体基板を分割することで、前記化合物半導体基板から小片を形成する工程と、シリコンを含む基板に、導波路メサ、テラス、溝および壁を形成する工程と、前記導波路メサ、テラス、溝および壁を形成する工程の後、前記小片を前記基板に接合する工程と、前記接合する工程の後、前記化合物半導体層が露出するように、前記化合物半導体基板をウェットエッチングする工程と、前記ウェットエッチングする工程の後、前記化合物半導体層から、前記導波路メサに対向するメサを形成する工程と、を有し、前記溝は前記導波路メサの両側に形成され、前記テラスは前記導波路メサおよび前記溝の両側に形成され、少なくとも２つの前記壁が前記溝の延伸方向に並ぶ光半導体素子の製造方法である。壁により溝からのエッチャントの侵入が抑制される。このため化合物半導体層のエッチングが抑制され、小片の剥離が抑制される。
（２）前記小片は、前記導波路メサ、前記溝、前記テラス、および前記少なくとも２つの壁に重なるように前記基板に接合され、前記メサは前記少なくとも２つの壁に重ならず、前記溝の延伸方向において前記少なくとも２つの壁の間に位置してもよい。溝が小片、テラスおよび壁により閉塞されるため、エッチャントの侵入が効果的に抑制される。したがって小片の剥離が効果的に抑制される。また、メサが２つの壁の間に位置するため、エッチャントによるダメージを受けにくい。したがって光半導体素子の特性が安定する。
（３）前記導波路メサおよび前記壁は同じ高さを有してもよい。小片が導波路メサ、テラスおよび壁によって溝が閉塞される。したがってエッチャントの侵入が効果的に抑制され、小片の剥離が抑制される。
（４）前記壁は前記導波路メサに直交してもよい。壁により溝からのエッチャントの侵入が抑制され、小片の剥離が抑制される。
（５）前記壁と前記溝の延伸方向との間の角度は３０°以上、６０°以下でもよい。壁により溝からのエッチャントの侵入が抑制され、小片の剥離が抑制される。また、壁による光の反射が抑制されるため、反射光が共振して能動素子の動作を不安定にすることが抑制される。
（６）前記壁は前記導波路メサおよび前記テラスに接続してもよい。壁により溝が閉塞されるため、エッチャントの侵入が効果的に抑制され、小片の剥離が抑制される。
（７）前記壁は前記導波路メサおよび前記テラスの一方に接続し、他方に接続せず、複数の前記壁が前記溝の延伸方向に沿って形成され、前記溝の延伸方向において前記メサの両側のそれぞれに複数の前記壁が位置してもよい。エッチャントの表面張力により、エッチャントが壁を通過するまでに時間がかかり、壁を複数とすることでさらに長い時間がかかる。したがって小片の化合物半導体層がエッチングされる前に、化合物半導体基板のエッチングが完了する。これにより小片の剥離が抑制される。
（８）前記壁は前記導波路メサに接続し、前記テラスに接続しなくてもよい。壁が回折格子として機能する。
（９）前記溝の延伸方向における前記壁の厚さは０．１μｍ以上、２μｍ以下でもよい。これにより、化合物半導体基板のエッチングにおいて、壁により溝からのエッチャントの侵入が抑制され、化合物半導体層までエッチングが進行しにくくなる。また、光が壁を通過する際に発生する光損失を抑えることが可能となる。
（１０）シリコンを含む基板と、前記基板に接合され、化合物半導体層を含む小片と、を具備し、前記基板は導波路メサ、テラス、溝および壁を有し、前記溝は前記導波路メサの両側に位置し、前記テラスは前記導波路メサおよび前記溝の両側に位置し、少なくとも２つの前記壁が前記溝の延伸方向に並び、前記壁は前記溝の延伸方向に交差し、前記小片は前記導波路メサに対向するメサを有する光半導体素子である。壁により溝からのエッチャントの侵入が抑制される。このため化合物半導体層のエッチングが抑制され、小片の剥離が抑制される。
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（光半導体素子１００）
図１（ａ）は実施例１に係る光半導体素子１００を例示する斜視図であり、図１（ｂ）は図１（ａ）の線Ａ－Ａに沿った断面図である。図１（ａ）および図１（ｂ）に示すように、光半導体素子１００は、基板４０、ＳｉＯ２層４２、Ｓｉ層４４、メサ３０、絶縁膜５４、ｐ型配線５６およびｎ型配線５８を備える。
Ｓｉの基板４０、ＳｉＯ２層４２およびＳｉ層４４はＳＯＩ（シリコン・オン・インシュレータ）基板を形成する。Ｓｉ層４４には、壁４５、導波路メサ４６、溝４７およびテラス４８が設けられている。詳しい構成は後述する。
メサ３０は両端が先細りのテーパ形状を有し、ｐ型コンタクト層１６、ｐ型クラッド層１８および活性層２０により形成されている。メサ３０の先端は導波路メサ４６の上に位置する。活性層２０とＳｉ層４４との間にはｎ型コンタクト層２２が設けられている。後述するように、ＳＯＩウェハと、活性層２０などを含む化合物半導体とが接合されることで、光半導体素子１００が形成される。
絶縁膜５４はＳｉ層４４、ｎ型コンタクト層２２およびメサ３０を覆う。絶縁膜５４はメサ３０上に開口部５４ａを有し、ｎ型コンタクト層２２の上に開口部５４ｂを有する。開口部５４ａ内であってｐ型コンタクト層１６の上面に、ｐ型電極５３が設けられている。開口部５４ａ内から絶縁膜５４の上面にかけてｐ型配線５６が設けられ、ｐ型配線５６はｐ型電極５３に接触する。
開口部５４ｂ内であってｎ型コンタクト層２２の上面にｎ型電極５５が設けられている。開口部５４ｂ内から絶縁膜５４の上面にかけてｎ型配線５８が設けられ、ｎ型配線５８はｎ型電極５５に接触する。
光半導体素子１００は、能動素子である小片３２と受動素子を有するＳＯＩ基板とが接合し、エバネッセント光結合したハイブリッドレーザとして機能する。例えば波長１．５５μｍを中心とした波長分布を有する自然放出光が活性層２０から出射し、メサ３０の先端から出力され、導波路メサ４６を伝搬する。活性層２０を挟むように、例えばリング共振器やＤＢＲ（Distributed Bragg Reflector）で構成された波長選択性のある光反射機構を設けることによって、波長１．５５μｍの光のみが活性層２０の内部で共振し、レーザ光として光半導体素子１００から出射される。
（製造方法）
図２（ａ）および図３（ａ）は光半導体素子の製造方法を例示する平面図である。図３（ｂ）は壁４５を拡大した平面図である。図５（ａ）および図８（ａ）は光半導体素子の製造方法を例示する斜視図であり、図２（ｂ）、図４（ｂ）および図４（ｃ）、図５（ｂ）から図７（ｂ）、図８（ｂ）から図９（ｃ）は光半導体装置の製造方法を例示する断面図である。
（化合物半導体）
図２（ａ）および図２（ｂ）は化合物半導体で形成されたウェハ１１に行われる工程を示す。ウェハ１１は半導体基板１０で形成されている。例えば有機金属気相成長法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）または分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などで、半導体基板１０の上に、エッチングストップ層１２および１４、ｐ型コンタクト層１６、ｐ型クラッド層１８、活性層２０、ｎ型コンタクト層２２を順にエピタキシャル成長する。
半導体基板１０は例えば厚さ３５０μｍのｐ型インジウムリン（ＩｎＰ）で形成された化合物半導体基板であり、図２（ａ）に示すように例えば２インチのウェハ１１である。ウェハ１１の表面全体に上記の化合物半導体層を積層する。
エッチングストップ層１２は例えばアンドープのガリウムインジウム砒素（ＧａＩｎＡｓ）で形成され、エッチングストップ層１４は例えばアンドープのインジウムリン（ＩｎＰ）で形成されている。ｐ型コンタクト層１６は例えば厚さ１００ｎｍのｐ型ＧａＩｎＡｓで形成されている。ｐ型クラッド層１８は例えば厚さ１８００ｎｍのｐ型ＩｎＰで形成されている。ｐ型の層には例えば亜鉛（Ｚｎ）などがドープされている。活性層２０は例えば厚さ９０ｎｍの多重量子井戸層（ＭＱＷ：Multi Quantum Well）であり、ＧａＩｎＡｓＰの井戸層およびバリア層がそれぞれ５層ずつ積層されている。ｎ型コンタクト層２２は例えば厚さ５０ｎｍのｎ型ＩｎＰで形成され、例えばシリコン（Ｓｉ）などがドープされている。
エピタキシャル成長後、図２（ａ）に点線で示すスクライブライン１１ａに沿ってウェハ１１を切断することで、ウェハ１１から複数の小片３２を形成する。小片３２の一辺の長さは例えば５ｍｍである。
（ＳＯＩ基板）
図３（ａ）から図４（ｃ）はウェハ４１に行われる工程を示す。図４（ｂ）は図３（ｂ）の線Ａ－Ａに沿った断面図であり、図４（ｃ）は線Ｂ－Ｂに沿った断面図である。ウェハ４１は例えば８インチのウェハであり、Ｓｉの基板４０、ＳｉＯ２層４２およびＳｉ層４４を含むＳＯＩ（シリコン・オン・インシュレータ）基板である。例えば、基板４０の厚さは５２０μｍ、ＳｉＯ２層４２の厚さは３μｍ、Ｓｉ層の厚さは２２０ｎｍである。
図３（ａ）から図４（ｂ）に示すように、例えばドライエッチングにより、Ｓｉ層４４に複数の溝４７を形成する。Ｓｉ層４４のうちドライエッチングされない部分は導波路メサ４６、壁４５およびテラス４８となる。１つの導波路メサ４６の両側に溝４７が形成され、１つの導波路メサ４６および２つの溝４７の両側にテラス４８が形成される。導波路メサ４６および溝４７は同じ方向に延伸する。
溝４７のそれぞれには複数の壁４５が設けられている。図４（ａ）に示すように溝４７の延伸方向において２つの壁４５に挟まれる領域を領域Ｒ１とする。壁４５は溝４７に交差し、導波路メサ４６に直交する。壁４５は溝４７を横断し、導波路メサ４６およびテラス４８に接続する。
図３（ｂ）に示す溝４７の幅Ｗは例えば３μｍ、壁４５の厚さＴ１は例えば１μｍである。図４（ａ）に示す壁４５間の距離Ｄ１は例えば１ｍｍであり、小片３２の長さより小さい。図４（ｂ）に示すように、壁４５、導波路メサ４６およびテラス４８は同じ高さを有し、これらの上面は同一平面に位置する。導波路メサ４６は直線状であるが、Ｓｉ層４４には例えばテーパ導波路、リング共振器、ＤＢＲ反射鏡（回折格子）などの光回路が形成されてもよい。
（接合およびそれ以降の工程）
図５（ａ）から図９（ｃ）は接合およびそれ以降の工程を示す。図５（ａ）に示すように小片３２をウェハ４１に接合する。ウェハ４１には複数の小片３２を接合し、１つの小片３２は１つの導波路メサ４６、２つの溝４７、４つの壁４５、テラス４８の一部に重なる。小片３２は領域Ｒ１より長いため、小片３２は領域Ｒ１にも重なる。小片３２のｎ型コンタクト層２２はＳｉ層４４に接触する。
小片３２とウェハ４１の接合方法は、例えばＮ２プラズマを用いた表面活性化接合法を用いる。ｎ型コンタクト層２２を上面に向けて支持基板上に複数の小片３２を載せる。支持基板は例えばシリコン基板を用いる。支持基板には小片３２を固定するための窪みを形成してもよい。支持基板上に乗せた小片３２にＮ２プラズマを照射し、ｎ型コンタクト層２２の表面を活性化して原子の未結合手を生成する。同じようにウェハ４１にもＮ２プラズマを照射し、Ｓｉ層４４及び導波路メサ４６の表面を活性化する。続いてウェハ４１を反転し、領域Ｒ１が小片３２と重なるようにアライメントを行った後、支持基板上に乗せた小片３２の上に乗せる。続いてウェハ４１と小片３２に荷重をかけながら１５０℃に昇温し、２時間のアニールを行う。これにより未結合手同士が結合し、ウェハ４１と小片３２が接合される。
図６（ａ）に示すように、ウェットエッチングにより半導体基板１０、エッチングストップ層１２および１４を除去し、ｐ型コンタクト層１６が露出する。エッチャントは例えば塩酸（ＨＣｌ）、ＨＣｌと酢酸との混合溶液、ＨＣｌ、過酸化水素水および水の混合溶液など、ＨＣｌを含む液体である。
このウェットエッチングにおいて、ウェハ４１をエッチャントに浸す。このため、エッチャントは半導体基板１０の表面に付着するだけでなく、ウェハ４１の溝４７の中に入り込む。図３（ａ）から図４（ｃ）などに示すように、溝４７には壁４５が設けられている。壁４５がエッチャントの侵入を抑制することで、小片３２のｎ型コンタクト層２２へのダメージが抑制される。具体的には、図５（ａ）に示すように溝４７のうち領域Ｒ１内の部分は２つの壁４５に挟まれており、２つの壁４５、テラス４８および小片３２により閉塞される。したがってエッチャントが遮断され、小片３２の領域Ｒ１に重なる部分（能動素子を形成する領域）はエッチングされにくい。このため小片３２の一部が導波路メサ４６からわずかに離れてしまう一部剥離や、小片３２がＳｉ層４４から完全に脱落するような剥離が抑制される。
図６（ｂ）に示すように、ｐ型コンタクト層１６の上面にマスク５０を形成する。マスク５０は例えば厚さ５００ｎｍのＳｉＯ２で形成され、プラズマＣＶＤ法で成膜され、レジストパターニングおよびＢＨＦ（バッファードフッ酸）を用いたエッチングで成形される。マスク５０は、図１（ａ）および図１（ｂ）に示したメサ３０を形成するためのものであり、メサ３０と同じ形状を有する。
図６（ｃ）に示すように、例えばウェットエッチングにより、ｐ型コンタクト層１６、ｐ型クラッド層１８および活性層２０のうちマスク５０に覆われていない部分を除去する。これによりメサ３０を形成する。図１（ａ）に示したようにメサ３０はテーパ形状を有する。
図７（ａ）に示すように、マスク５０の上面から、メサ３０の側面およびｎ型コンタクト層２２の上面にかけてマスク５２を形成する。ｎ型コンタクト層２２の一部はマスク５２から露出する。マスク５２は例えば厚さ１００ｎｍのＳｉＯ２で形成され、プラズマＣＶＤ法で成膜され、レジストパターニングおよびＢＨＦ（バッファードフッ酸）を用いたエッチングで成形される。図７（ｂ）に示すように、例えばドライエッチングにより、ｎ型コンタクト層２２のマスク５２から露出する部分を除去する。
図８（ａ）および図８（ｂ）に示すように、例えばＢＨＦを用いたエッチングによりマスク５２を除去する。Ｓｉ層４４の上にはメサ３０およびｎ型コンタクト層２２が残存する。メサ３０の長さＬ１は例えば壁４５間の距離Ｄ１より小さく、メサ３０は溝４７の延伸方向において壁４５に挟まれる。メサ３０の先端は導波路メサ４６の上に位置し、壁４５に重なる。壁４５とメサ３０間の距離は例えば数十μｍ～数百μｍである。
図９（ａ）に示すように、例えばプラズマＣＶＤ法により絶縁膜５４を形成する。絶縁膜５４はメサ３０、ｎ型コンタクト層２２およびＳｉ層４４を覆う。絶縁膜５４は例えば厚さ１μｍのＳｉＯ２で形成され、クラッド層として機能する。
図９（ｂ）に示すように、レジストパターニングおよびドライエッチングにより、絶縁膜５４に開口部５４ａおよび５４ｂを形成する。開口部５４ａはメサ３０の上に位置し、開口部５４ａからｐ型コンタクト層１６が露出する。開口部５４ｂはｎ型コンタクト層２２の上に位置し、開口部５４ｂからｎ型コンタクト層２２が露出する。
図９（ｃ）に示すように、例えば蒸着法により、開口部５４ａにｐ型電極５３を形成し、開口部５４ｂにｎ型電極５５を形成する。ｐ型電極５３はｐ型コンタクト層１６に接触し、ｐ型コンタクト層１６に近い方からチタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）を積層した積層体である。ｎ型電極５５はｎ型コンタクト層２２に接触し、ｎ型コンタクト層２２に近い方からＡｕ、ゲルマニウム（Ｇｅ）、ニッケル（Ｎｉ）およびＡｕを積層した積層体である。
例えば蒸着法により、図１（ａ）および図１（ｂ）に示すｐ型配線５６およびｎ型配線５８を形成する。ｐ型配線５６およびｎ型配線５８は例えば厚さ２μｍのＡｕで形成されている。ウェハ４１をダイシングし、複数の光半導体素子１００を形成する。
実施例１によれば、溝４７に壁４５が設けられ、２つの壁４５が溝４７の延伸方向に並ぶ。壁４５により溝４７へのエッチャントの侵入を抑制することで、エッチャントが小片３２のｎ型コンタクト層２２まで到達しにくくなる。小片３２の下面のエッチングが抑制され、接合界面が保護されるため、小片３２の剥離が抑制される。また、ｎ型コンタクト層２２だけでなくｐ型コンタクト層１６、ｐ型クラッド層１８および活性層２０にエッチャントがさらに侵入することによる、これらの層のエッチングによるダメージや消失も抑制される。
図５（ａ）に示すように、小片３２とＳｉ層４４とを接合するとき、小片３２は２つの壁４５に重なる。このため、溝４７の領域Ｒ１内の部分は、小片３２、壁４５、およびテラス４８により閉塞され、エッチャントの侵入が効果的に抑制される。小片３２はダメージを受けにくくなり、小片３２の剥離が効果的に抑制され、化合物半導体層のエッチングによるダメージや消失も抑制される。また、図８（ａ）に示すように、メサ３０は溝４７の延伸方向において壁４５に挟まれる。言い換えれば、壁４５に挟まれた部分（領域Ｒ１）にメサ３０が形成される。メサ３０へのダメージが抑制されるため、光半導体素子１００の特性が安定する。
メサ３０が領域Ｒ１に形成されるためには、小片３２が領域Ｒ１および２つの壁４５に重なるように接合され、かつ小片３２のうち領域Ｒ１内の部分がメサ３０になればよい。また、メサ３０の長さは２つの壁４５間の距離Ｄ１より小さければよい。小片３２の接合の際に位置ずれが生じても、メサ３０を領域Ｒ１内に収めることができる。
図４（ｂ）に示すように、導波路メサ４６、テラス４８および壁４５は同じ高さを有する。したがって小片３２の下面はこれらの上面に接触し、溝４７の一部は小片３２、壁４５およびテラス４８により完全に閉塞される。このためエッチャントの侵入が効果的に抑制され、小片３２にダメージが生じにくい。したがって小片３２の剥離がより効果的に抑制される。粘性の高いエッチャントを用いる場合には、テラス４８と壁４５は完全に同じ高さでなくてもよい。導波路メサ４６および壁４５が同じ高さを有し、テラス４８の高さが導波路メサ４６および壁４５より高い場合であっても、テラス４８と壁４５の高さの差が０．０５μｍ以下である場合は、溝４７は完全には閉塞されないが、エッチャントの粘性によって侵入が抑制される。
図３（ｂ）に示すように、壁４５は導波路メサ４６に直交する。これによりエッチャントの侵入を抑制することができる。
壁４５は導波路メサ４６およびテラス４８に接続する。つまり壁４５の一端が導波路メサ４６に達し、他端がテラス４８に達する。これにより溝４７は壁４５により分離される。したがって領域Ｒ１へのエッチャントの侵入をより効果的に抑制することができる。
壁４５により光が散乱し、光の損失が生じる。散乱を抑制するため、壁４５は薄い方がよい。しかし壁４５が薄いとエッチャントが侵入する恐れがあり、壁４５が厚いほどエッチャントが侵入しにくくなる。光の散乱およびエッチャントの侵入の抑制を両立させるため、溝４７の延伸方向における壁４５の厚さＴ１は０．５μｍ以上、２μｍ以下であることが好ましい。光が壁を通過する際に光のモード形状が揺らぐことで発生する損失を壁一つあたり０．５ｄＢ以下に抑えることが可能となる。
半導体基板１０のウェットエッチングでは、エッチャントとして例えばＨＣｌ、ＨＣｌと酢酸との混合溶液、またはＨＣｌと過酸化水素水と水との混合溶液などを用いる。半導体基板１０はＩｎＰで形成されており、上記のエッチャントでエッチングが可能である。一方、ＧａＩｎＡｓのｐ型コンタクト層１６はエッチングされにくい。半導体基板１０、および化合物半導体層としては他の化合物半導体を用いてもよい。
実施例２は壁４５を傾斜させる例である。実施例１と同じ構成については説明を省略する。図１０は実施例２における壁４５を拡大した平面図である。図１０に示すように、壁４５は溝４７の延伸方向に対して傾斜し、それらの間の角度θは例えば３０°以上、６０°以下である。
実施例２によれば、実施例１と同様に、壁４５によりエッチャントの侵入を防ぐことで、小片３２へのダメージを抑制し、剥離を抑制する。また、壁４５が傾斜しているため、壁４５が導波路メサ４６に直交する場合に比べて、光の反射を抑制することができる。この結果、反射した光が導波路を伝搬することが抑制され、光が壁と壁の間で反射を繰り返して共振することで能動素子が不安定な動作をすることが抑制される。
実施例１および２を組み合わせてもよく、例えば小片３２の一方の側に導波路メサ４６と直交する壁４５が設けられ、他方の側に傾斜した壁４５が設けられてもよい。実施例１および２において、１つの小片３２に対応して溝４７には少なくとも２つの壁４５を設ける。つまり１つの小片３２に、溝４７で区切られた領域Ｒ１が対応する。実施例３および４ではより多くの壁４５を設ける。
実施例３においては複数の壁４５を設け、かつ壁４５と導波路メサ４６との間に隙間がある。実施例１と同じ構成については説明を省略する。図１１は実施例３における壁４５を拡大した平面図である。図１１に示すように、壁４５の一方の端部はテラス４８に接続し、他方の端部は導波路メサ４６に接続しない。壁４５と導波路メサ４６との間には隙間があり、これらの間の距離Ｄ２は例えば０．５μｍである。
溝４７の延伸方向に沿って複数の壁４５が設けられ、メサ３０の片側には例えば１つの溝４７ごとに１０個以上の壁４５が配置される。隣り合う壁４５間の距離Ｄ３は例えば１μｍであり、壁４５の厚さＴ２は例えば１μｍである。
実施例３によれば、壁４５と導波路メサ４６との間の距離Ｄ２が０．５μｍ程度であるため、エッチャントの表面張力によりエッチャントが壁４５を通過するまでに時間がかかる。壁４５を溝４７に複数設けることで、エッチャントがすべての壁４５を通過するまでの時間がさらに長くなる。このためエッチャントが小片３２の能動素子を形成する領域の化合物半導体層をエッチングする前に、半導体基板１０のエッチングが完了する。したがって小片３２へのダメージが抑制され、小片３２の剥離や、能動素子を形成する領域の化合物半導体層がエッチングによってダメージを受けたり消失することが抑制される。
壁４５が多いほどエッチャントの侵入を抑制することができるが、散乱による光の損失が増大する。したがって、１つの溝４７において小片３２の片側に例えば１０個以上、１００個以下の壁４５を設ければよい。すなわち、メサ３０の１つの端部は１０組以上の壁４５と対向する。
壁４５と導波路メサ４６とが接続されていないため、壁４５による光の散乱を抑制し、損失を低減することができる。散乱の抑制およびエッチャントの侵入抑制のため、距離Ｄ２は０．２μｍ以上、１μｍ以下とすることができる。
実施例４においては複数の壁４５を設け、かつ壁４５とテラス４８との間に隙間がある。実施例１～３と同じ構成については説明を省略する。図１２は実施例４における壁４５を拡大した平面図である。図１２に示すように、壁４５の一方の端部は導波路メサ４６に接続し、他方の端部はテラス４８に接続しない。壁４５とテラス４８との間には隙間があり、これらの間の距離Ｄ４は例えば０．５μｍである。
溝４７の延伸方向に沿って複数の壁４５が設けられ、メサ３０の片側には例えば１つの溝４７ごとに数十個または数百個の壁４５が配置される。隣り合う壁４５間のピッチＰ１は例えば０．３μｍであり、壁４５の厚さＴ３は例えば０．１５μｍである。
実施例４によれば、実施例３と同様に、エッチャントがすべての壁４５を通過するまでの時間が長くなる。このためエッチャントが小片３２の化合物半導体層をエッチングする前に、半導体基板１０のエッチングが完了する。したがって小片３２へのダメージが抑制され、小片３２の剥離や、能動素子を形成する領域の化合物半導体層がエッチングによって消失することが抑制される。
壁４５は導波路メサ４６に接続し、テラス４８に接続しない。複数の壁４５は回折格子として機能する。すなわちウェハ４１にＤＢＲ（Distributed Bragg Reflector）構造が形成され、メサ３０の両側に回折格子が配置される。ピッチＰ１は光の波長に応じて定め、例えば波長が１．５５μｍならピッチＰ１は０．３μｍとする。
メサ３０の片側における壁４５の数は所望するＤＢＲ構造の反射率によって定め、他方の側における数と異なってもよい。メサ３０の一方の側には９９％以上の反射率を得るため、例えば１００組の壁４５が設けられ、他方の側には数十％の反射率を得るため、数十組の壁４５が設けられる。光の散乱を抑制するため、壁４５の少ない側から外部へと光を出射する。
１０ 半導体基板
１１、４１ ウェハ
１１ａ スクライブライン
１２、１４ エッチングストップ層
１６ ｐ型コンタクト層
１８ ｐ型クラッド層
２０ 活性層
２２ ｎ型コンタクト層
３０ メサ
３２ 小片
４０ 基板
４２ ＳｉＯ２層
４４ Ｓｉ層
４５ 壁
４６ 導波路メサ
４７ 溝
４８ テラス
５０、５２ マスク
５３ ｐ型電極
５４ 絶縁膜
５５ ｎ型電極
５６ ｐ型配線
５８ ｎ型配線
１００ 光半導体素子

Claims (9)

  1. 化合物半導体基板の上に複数の化合物半導体層を積層する工程と、
    前記化合物半導体基板を分割することで、前記化合物半導体基板から小片を形成する工程と、
    シリコンを含む基板に、導波路メサ、テラス、溝および壁を形成する工程と、
    前記導波路メサ、テラス、溝および壁を形成する工程の後、前記小片を前記基板に接合する工程と、
    前記接合する工程の後、前記化合物半導体層が露出するように、前記化合物半導体基板をウェットエッチングする工程と、
    前記ウェットエッチングする工程の後、前記化合物半導体層から、前記導波路メサに対向するメサを形成する工程と、を有し、
    前記溝は前記導波路メサの両側に形成され、
    前記テラスは前記導波路メサおよび前記溝の両側に形成され、
    少なくとも２つの前記壁が前記溝の延伸方向に並ぶ光半導体素子の製造方法。
  2. 前記小片は、前記導波路メサ、前記溝、前記テラス、および前記少なくとも２つの壁に重なるように前記基板に接合され、
    前記メサは前記少なくとも２つの壁に重ならず、前記溝の延伸方向において前記少なくとも２つの壁の間に位置する請求項１に記載の光半導体素子の製造方法。
  3. 前記導波路メサおよび前記壁は同じ高さを有する請求項１または２に記載の光半導体素子の製造方法。
  4. 前記壁は前記導波路メサに直交する請求項１から３のいずれか一項に記載の光半導体素子の製造方法。
  5. 前記壁と前記溝の延伸方向との間の角度は３０°以上、６０°以下である請求項１から３のいずれか一項に記載の光半導体素子の製造方法。
  6. 前記壁は前記導波路メサおよび前記テラスに接続する請求項１から５のいずれか一項に記載の光半導体素子の製造方法。
  7. 前記壁は前記導波路メサおよび前記テラスの一方に接続し、他方に接続せず、
    複数の前記壁が前記溝の延伸方向に沿って形成され、
    前記溝の延伸方向において前記メサの両側のそれぞれに複数の前記壁が位置する請求項１から５のいずれか一項に記載の光半導体素子の製造方法。
  8. 前記壁は前記導波路メサに接続し、前記テラスに接続しない請求項７に記載の光半導体素子の製造方法。
  9. 前記溝の延伸方向における前記壁の厚さは０．１μｍ以上、２μｍ以下である請求項１から８のいずれか一項に記載の光半導体素子の製造方法。
JP2018180453A 2018-09-26 2018-09-26 光半導体素子およびその製造方法 Active JP7159750B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018180453A JP7159750B2 (ja) 2018-09-26 2018-09-26 光半導体素子およびその製造方法
US16/571,934 US11056341B2 (en) 2018-09-26 2019-09-16 Optical semiconductor element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018180453A JP7159750B2 (ja) 2018-09-26 2018-09-26 光半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020053527A JP2020053527A (ja) 2020-04-02
JP7159750B2 true JP7159750B2 (ja) 2022-10-25

Family

ID=69883362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018180453A Active JP7159750B2 (ja) 2018-09-26 2018-09-26 光半導体素子およびその製造方法

Country Status (2)

Country Link
US (1) US11056341B2 (ja)
JP (1) JP7159750B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155715A (ja) * 2019-03-22 2020-09-24 住友電気工業株式会社 光半導体素子およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179783A (ja) 2014-03-19 2015-10-08 株式会社東芝 半導体レーザ装置
JP2016164945A (ja) 2015-03-06 2016-09-08 古河電気工業株式会社 集積型半導体光素子
JP2017069494A (ja) 2015-10-01 2017-04-06 富士通株式会社 半導体発光装置及び光送受信器
US20170317471A1 (en) 2014-11-10 2017-11-02 Agency For Science, Technology And Research An optical device and a method for fabricating thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5366149B2 (ja) 2010-03-16 2013-12-11 独立行政法人産業技術総合研究所 半導体レーザー装置
US9134478B2 (en) * 2013-09-16 2015-09-15 Intel Corporation Hybrid optical apparatuses including optical waveguides
JP2015156440A (ja) 2014-02-20 2015-08-27 日本電信電話株式会社 異種半導体基板およびその製造方法
US9484711B2 (en) * 2015-01-20 2016-11-01 Sae Magnetics (H.K.) Ltd. Semiconductor laser apparatus and manufacturing method thereof
JP2016178234A (ja) * 2015-03-20 2016-10-06 株式会社東芝 半導体受光デバイス
WO2017197132A1 (en) * 2016-05-11 2017-11-16 Skorpios Technologies, Inc. Iii-v chip preparation and integration in silicon photonics
US10168475B2 (en) * 2017-01-18 2019-01-01 Juniper Networks, Inc. Atomic layer deposition bonding for heterogeneous integration of photonics and electronics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179783A (ja) 2014-03-19 2015-10-08 株式会社東芝 半導体レーザ装置
US20170317471A1 (en) 2014-11-10 2017-11-02 Agency For Science, Technology And Research An optical device and a method for fabricating thereof
JP2016164945A (ja) 2015-03-06 2016-09-08 古河電気工業株式会社 集積型半導体光素子
JP2017069494A (ja) 2015-10-01 2017-04-06 富士通株式会社 半導体発光装置及び光送受信器

Also Published As

Publication number Publication date
JP2020053527A (ja) 2020-04-02
US11056341B2 (en) 2021-07-06
US20200098567A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP6220864B2 (ja) ビーム形状の改良を伴うレーザ
US10103518B2 (en) High reliability etched-facet photonic devices
US11075498B2 (en) Method of fabricating an optoelectronic component
JP6247960B2 (ja) 集積型半導体光素子、及び集積型半導体光素子の製造方法
JP7159750B2 (ja) 光半導体素子およびその製造方法
KR102364852B1 (ko) 식각정지층을 포함하는 하이브리드 광소자 및 그 제조방법
JP7322646B2 (ja) 波長可変レーザ素子およびその製造方法
JP5273459B2 (ja) 半導体レーザの製造方法
JP7056440B2 (ja) 光半導体素子の製造方法
US11283235B2 (en) Semiconductor laser device
JP7279658B2 (ja) 半導体光素子およびその製造方法
US20240186763A1 (en) Method of manufacturing semiconductor optical device
WO2018037450A1 (ja) 光デバイス及び光デバイスの製造方法
US20230060877A1 (en) Semiconductor optical device and method of manufacturing the same
JP7056436B2 (ja) 光半導体素子の製造方法、サセプタおよびその製造方法
CN112713214B (zh) 通过将晶片转移到接收衬底来制造光子芯片的方法
JP5264764B2 (ja) エッチストップを有するエッチングされたファセットリッジレーザ
JP2022119077A (ja) 半導体光素子およびその製造方法
KR20100067961A (ko) 다채널 표면 방출 레이저 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220926

R150 Certificate of patent or registration of utility model

Ref document number: 7159750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150