JP2013044803A - 光半導体素子の製造方法 - Google Patents

Abstract

【課題】絶縁層のクラックの発生を防止することが可能な光半導体素子の製造方法を提供する。
【解決手段】光半導体素子の製造方法は、半導体メサ１６を埋め込む埋め込み樹脂領域１８ａを形成する工程（Ｓ６）と、第２絶縁層１９ａ及びレジストマスク２１を形成する工程（Ｓ８）と、レジストマスク２１を用いてエッチングして開口２５を形成する工程（Ｓ９）と、レジストマスク２１を除去した後に、半導体メサ１６の上面１６ｓ及び第２絶縁層１９ａの上に導電層２６を形成する工程（Ｓ１２）と、第２絶縁層１９ａを除去することにより第２絶縁層１９ａの上の導電層２６ｂをリフトオフして半導体メサ１６の上面１６ｓに電極２７を形成する工程（Ｓ１３）と、電極２７を熱処理する工程（Ｓ１４）と、埋め込み樹脂領域１８ａの上に第３絶縁層２８を形成する工程（Ｓ１５）とを備える。
【選択図】図１

Description

本発明は、光半導体素子の製造方法に関する。

リッジ形状やハイメサ形状の半導体層をベンゾシクロブテン（ＢＣＢ）などの樹脂により埋め込んだ、例えばマッハツェンダ変調器のような光半導体素子が知られている。

特許文献１には、リッジ形状に加工された半導体層を有するリッジ型半導体レーザの製造方法が記載されている。この製造方法では、リッジを埋め込んだ樹脂層をエッチングしてリッジの上面を露出させた後に、リッジの上面及び樹脂層の主面の上に絶縁層を形成する。この絶縁層の上には、フォトレジスト膜を形成する。フォトレジスト膜を用いて絶縁層及び樹脂層をエッチングして、絶縁層及び樹脂層に開口を形成する。開口からは、リッジの上面及び樹脂層が露出している。開口から露出するリッジの上面及び樹脂層の上に加えてフォトレジスト膜の上に導電層を形成する。フォトレジスト膜を除去してフォトレジスト膜の上の導電層をリフトオフする。これらの工程により、開口に電極が形成される。この電極を形成した後に、リッジと電極との接触における電気抵抗を低減させるための熱処理を行う。熱処理の後に、電極の上及び絶縁層の上にパッド電極を形成する。

特開２００８−２０５０２５号公報

特許文献１に記載された製造方法では、フォトレジスト膜を用いたリフトオフにより電極を形成する。樹脂層の上には絶縁層が形成されているので、リフトオフの際に樹脂層にダメージを与えることなくフォトレジスト層が除去される。リフトオフにより電極を形成した後、樹脂層の上には絶縁層が残されている。これ故、熱処理は電極やリッジだけではなく、樹脂層上の絶縁層にも加えられる。

特許文献１に記載された製造方法では、樹脂層はＢＣＢ樹脂からなり、絶縁層は窒化シリコンからなるので、樹脂層の熱膨張係数は絶縁層の熱膨張係数と大きく異なる。互いに異なる熱膨張係数の樹脂層及び絶縁層が熱処理に晒されると、絶縁層及び樹脂層に内部応力が発生する。熱処理後に、熱膨張係数差に起因する内部応力により絶縁層にクラックが生じるおそれがある。

本発明は、このような事情に鑑みて為されたものであり、絶縁層のクラックの発生を防止することが可能な光半導体素子の製造方法を提供することを目的とする。

本発明に係る光半導体素子の製造方法では、基板の主面の上に成長された複数の半導体層の上にマスクを形成する工程と、前記マスクを用いて前記半導体層をエッチングして、半導体メサを形成する工程と、前記半導体メサを形成した後に、前記マスクを除去する工程と、前記基板の主面、前記半導体メサの側面及び前記半導体メサの上面を覆うように第１絶縁層を形成する工程と、前記第１絶縁層を形成した後に、前記半導体メサの前記側面及び前記半導体メサの前記上面を埋め込む埋め込み樹脂領域を形成する工程と、前記埋め込み樹脂領域の上に第２絶縁層を形成する工程と、前記第２絶縁層の上にレジストマスクを形成する工程と、前記レジストマスクを用いて前記第２絶縁層、前記埋め込み樹脂領域及び前記第１絶縁層をエッチングして、前記第２絶縁層、前記埋め込み樹脂領域及び前記第１絶縁層に設けられる開口を形成する工程と、前記開口を形成した後に、前記レジストマスクを除去する工程と、前記レジストマスクを除去した後に、前記半導体メサの前記上面及び前記第２絶縁層の上に導電層を形成する工程と、前記第２絶縁層を除去することにより前記第２絶縁層の上の前記導電層をリフトオフして前記半導体メサの前記上面に電極を形成する工程と、前記電極を熱処理する工程と、前記電極を熱処理した後に、前記埋め込み樹脂領域の上に第３絶縁層を形成する工程と、を備える。

この製造方法では、第２絶縁層を除去するリフトオフにより、導電層から電極を形成する。第２絶縁層を除去した後に、半導体メサの上面に接する電極の合金化のための熱処理をする。この熱処理の後に、電極の上及び埋め込み樹脂領域の上に第３絶縁層を形成するので、第３絶縁層が熱処理に晒されない。このため、埋め込み樹脂領域の熱膨張係数と第３絶縁層の熱膨張係数との差に起因する内部熱応力は生じない。この製造方法によれば、上記の熱膨張係数差に起因したクラックが第３絶縁層に発生されることを防止できる。

本発明に係る光半導体素子の製造方法では、前記開口は、第１開口、第２開口及び第３開口を含み、前記第１開口は前記第２絶縁層に形成され、前記第２開口は前記埋め込み樹脂領域に形成され、前記第３開口は前記第１絶縁層に形成されており、前記導電層を形成する前に、前記第２開口の幅が前記第１開口の幅よりも大きくなるように、前記第２開口の幅を拡大する工程を更に備えてもよい。

この製造方法によれば、埋め込み樹脂領域の第２開口の側壁面を後退させることができるので、第２絶縁層及び埋め込み樹脂領域により、いわゆる庇形状を形成できる。これによれば埋め込み樹脂領域の第２開口の側壁面に導電層が形成されない。半導体メサ上の導電層は第２絶縁層上の導電層と繋がっていないので、第２絶縁層と埋め込み樹脂領域との間に第２絶縁層を除去するための剥離液を浸透させることができる。従って、第２絶縁層上の導電層をリフトオフすることができる。また、半導体メサ上の導電層にバリを生じさせることなく電極を形成できる。

本発明に係る光半導体素子の製造方法では、前記開口を形成する工程において、前記開口の幅は前記半導体メサの幅よりも小さくてもよい。開口の幅は、半導体メサの幅よりも小さいので、開口は半導体メサの上面に到達する。半導体メサの側面上の埋め込み樹脂領域がエッチングされることはない。これ故、開口から半導体メサの上面が露出されるけれども、開口から半導体メサの側面は露出されない。従って、半導体メサの側面上への電極の形成を防止できる。

本発明に係る光半導体素子の製造方法では、前記第３絶縁層を形成した後に、前記電極の上及び前記第３絶縁層の上に電極パッドを形成する工程を更に備えてもよい。熱処理に晒されていない第３絶縁層の上に電極パッドを形成できる。

本発明に係る光半導体素子の製造方法では、前記樹脂はベンゾシクロブテンからなり、前記第１絶縁層は窒化シリコンからなり、前記第２絶縁層は窒化シリコンからなり、前記第３絶縁層は窒化酸化シリコンからなっていてもよい。窒化シリコンからなる第２絶縁層は、第２の開口の幅を拡大するときの保護膜として用いることができる。また、第２絶縁層はリフトオフ層として用いる。

本発明によれば、絶縁層のクラックの発生を防止することが可能な光半導体素子の製造方法が提供される。

図１は、光半導体素子の製造方法における主要なステップを示す図である。 図２は、本実施形態に係る製造方法を用いて光半導体素子を製造する方法を説明するための図である。 図３は、本実施形態に係る製造方法を用いて光半導体素子を製造する方法を説明するための図である。 図４は、本実施形態に係る製造方法を用いて光半導体素子を製造する方法を説明するための図である。 図５は、本実施形態に係る製造方法を用いて光半導体素子を製造する方法を説明するための図である。 図６は、本実施形態に係る製造方法により製造される光半導体素子の構成を説明するための図である。 図７は、本実施形態に係る製造方法により製造される光半導体素子の構成を説明するための図である。 図８は、第１比較例に係る製造方法を用いて光半導体素子を製造する方法を説明するための図である。 図９は、第２比較例に係る製造方法を用いて光半導体素子を製造する方法を説明するための図である。

以下、添付図面を参照しながら本発明による光半導体素子の製造方法の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１〜図５を参照しながら、本実施形態に係る光半導体素子の製造方法を説明する。

図１は、光半導体素子の製造方法における主要なステップを示す図である。図２の（ａ）部を参照すると、工程Ｓ１では、基板１１の主面１１ｓの上に複数の半導体層を形成する。基板１１は、III−V族化合物半導体からなる。この基板１１として例えばシリコンをドープしたｎ型ＩｎＰ基板等を用いることができる。複数の半導体層の成長には、例えば有機金属気相成長法(OMVPE：Organo Metallic Vapor Phase Epitaxy）を用いることができる。

基板１１上には、上記半導体層を含む半導体積層が形成される。この半導体積層は、光導波路層１２、クラッド層１３及びコンタクト層１４を含む。主面１１ｓの上に光導波路層１２を成長する。この光導波路層１２上にクラッド層１３を成長する。このクラッド層１３上にコンタクト層１４を成長する。光導波路層１２は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ及びＧａＩｎＡｓ等によって構成される。クラッド層１３は、例えばｐ型ＩｎＰ等のIII−V族化合物半導体からなる。コンタクト層１４は、例えばｐ型ＩｎＧａＡｓ等のIII−V族化合物半導体からなる。この実施例では、基板１１はクラッド層として機能する。

工程Ｓ２では、プラズマＣＶＤ法を用いてコンタクト層１４の主面１４ｓの上に絶縁膜として窒化シリコン（ＳｉＮ）膜を形成する。窒化シリコン膜の上にレジスト層を形成する。フォトリソグラフィにより、半導体メサを形成するためのパターンをレジスト層に形成する。パターンが形成されたレジスト層を用いて窒化シリコン膜をエッチングする。図２の（ｂ）部を参照すると、窒化シリコン膜のエッチングにより、マスク層１５が形成される。このエッチングには、例えばＣＦ_４、ＣＨＦ_３等によるプラズマエッチングを用いることができる。

図２の（ｃ）部を参照すると、工程Ｓ３では、マスク層１５を用いて光導波路層１２、クラッド層１３及びコンタクト層１４をエッチングする。このエッチングにより半導体メサ１６が形成される。半導体メサ１６は、エッチングされた光導波路層１２ａ、エッチングされたクラッド層１３ａ及びエッチングされたコンタクト層１４ａを含む。このエッチングには、例えばＳｉＣｌ_４，ＨＩなどによるプラズマエッチングを用いることができる。なお、半導体メサ１６を形成するエッチングにおいて、基板１１がオーバーエッチングされてもよい。オーバーエッチングにより、基板１１には新たな主面１１ｔが形成される。

図３の（ａ）部を参照すると、工程Ｓ４では、マスク層１５を除去する。工程Ｓ５では、第１絶縁層１７を形成する。第１絶縁層１７は、半導体メサ１６の側面１６ｆ及び半導体メサ１６の上面１６ｓを覆うように形成される。第１絶縁層１７は、例えば窒化シリコンからなる。第１絶縁層１７の形成には、例えばプラズマＣＶＤ法を用いることができる。

工程Ｓ６では、埋め込み樹脂領域１８を形成する。埋め込み樹脂領域１８は、半導体メサ１６の側面１６ｆ及び半導体メサ１６の上面１６ｓを埋め込む。この埋め込み樹脂領域１８は、埋め込み樹脂層１８の主面１８ｓが平坦になるように形成される。埋め込み樹脂領域１８の高さｈ１は、半導体メサ１６の高さｈ２よりも高い。埋め込み樹脂領域１８の高さｈ１は、基板１１の主面１１ｔから埋め込み樹脂領域１８の主面１８ｓまでの距離により規定される。半導体メサ１６の高さｈ２は、基板１１の主面１１ｔから半導体メサ１６の上面１６ｓまでの距離により規定される。埋め込み樹脂領域１８は、例えばベンゾシクロブテン（BCB：Benzocyclobutene）等の誘電体樹脂からなる。埋め込み樹脂領域１８の形成には、スピンコートを用いることができる。スピンコートにより形成された埋め込み樹脂領域１８は、熱硬化処理により硬化される。

工程Ｓ７では、埋め込み樹脂領域１８の上に第２絶縁層１９を形成する。第２絶縁層１９は、例えば窒化シリコンからなり、プラズマＣＶＤ法を用いて形成される。なお、第２絶縁層１９は窒化シリコンの他に、酸化シリコン（ＳｉＯ_２）又は窒化酸化シリコン（ＳｉＯＮ）であってもよい。

図３の（ｂ）部を参照すると、工程Ｓ８では、第２絶縁層１９の上にレジストマスク２１を形成する。レジストマスク２１の形成には、フォトリソグラフィを用いることができる。レジストマスク２１は開口２１ａを有している。この開口２１ａは、半導体メサ１６の上面１６ｓの上方に設けられている。この開口２１ａの幅ｗ２は、半導体メサ１６の幅ｗ１よりも小さい。半導体メサ１６の幅ｗ１は、半導体メサ１６の一の側面１６ｆから、一の側面１６ｆの反対側にある別の側面１６ｆまでの距離により規定される。

なお、埋め込み樹脂領域１８の主面１８ｓは平坦な面であるので、主面１８ｓ上の第２絶縁層１９の主面１９ｓは平坦に形成される。レジストマスク２１は、平坦な面である主面１９ｓ上に形成されるので、レジストマスク２１の開口２１ａを精度良く形成することができる。従って、第３開口２２の幅のばらつきを抑制できる。

図３の（ｃ）部を参照すると、工程Ｓ９では、レジストマスク２１を用いて、第２絶縁層１９、埋め込み樹脂領域１８及び第１絶縁層１７をエッチングすることにより開口２５を形成する。開口２５は、第２絶縁層１９、埋め込み樹脂領域１８及び第１絶縁層１７に形成される。第２絶縁層１９のエッチングには、ＣＦ_４，ＣＨＦ_３などによるプラズマエッチングを用いることができる。埋め込み樹脂領域１８のエッチングには、ＣＦ_４，Ｏ_２などによるプラズマエッチングを用いることができる。第１絶縁層１７のエッチングには、ＣＦ_４，ＣＨＦ_３などによるプラズマエッチングを用いることができる。

開口２５は、第１開口２４、第２開口２３、及び第３開口２２を含む。第１開口２４は第２絶縁層１９ａに形成されている。第２開口２３は埋め込み樹脂領域１８ａに形成されている。第３開口２２は第１絶縁層１７ａに形成されている。上記レジストマスク２１を用いたエッチングにより、第１開口２４を有する第２絶縁層１９ａ、第２開口２３を有する埋め込み樹脂領域１８ａ、及び第３開口２２を有する第１絶縁層１７ａが形成される。開口２５からは、半導体メサ１６の上面１６ｓが露出している。上面１６ｓは、コンタクト層１４ａの上面からなる。半導体メサ１６の上面１６ｓは、開口２５から露出された面と、第１絶縁層１７ａで覆われた面とを含む。

図４の（ａ）部を参照すると、工程Ｓ１０では、有機洗浄によりレジストマスク２１を除去する。

続いて、必要な場合には工程Ｓ１１では、エッチングを用いて第２開口２３の幅ｗ４を拡大する。幅ｗ４は、第２開口２３の一の側壁面２３ｆから、一の側壁面２３ｆと向かい合う側壁面２３ｆとの間の距離により規定される。幅ｗ４を拡大することにより、側壁面２４ｆよりも側壁面２３ｆを後退させている。第２の開口２３ａは、いわゆるテーパ状の形状を有する。埋め込み樹脂領域１８ｂの主面１８ｓから基板１１ａの主面１１ｔに向かう方向Ａに沿って第２の開口２３ａの幅ｗ４は小さくなる。第２開口２３ａの幅ｗ４は、第２絶縁層１９ａの第１開口２４の幅ｗ３よりも大きい。第１開口２４の幅ｗ３は、第１の開口２４の一の側壁面２４ｆと、一の側壁面２４ｆと向かい合う別の側壁面２４ｆとの間の距離により規定される。第２開口２３ａを規定する側壁面２３ｆは、第１開口２２を規定する側壁面２４ｆよりも後退しているので、第２絶縁層１９ａ及び埋め込み樹脂領域１８ａにより、いわゆる庇形状が形成される。側壁面２３ｆを後退させる工程には、酸素ガスによるドライエッチングを用いることができる。

図４の（ｂ）部を参照すると、工程Ｓ１２では、第２絶縁層１９ａ上及び半導体メサ１６の上面１６ｓ上に導電層２６を形成する。導電層２６は、導電層２６ａ及び導電層２６ｂを含む。導電層２６ａは、第２絶縁層１９ａ上に形成されている。導電層２６ｂは、半導体メサ１６の上面１６ｓの上に形成されている。導電層２６は、例えば金（Ａｕ）、亜鉛（Ｚｎ）及び金（Ａｕ）をこの順で積層させた構造を有する。導電層２６の形成には、蒸着法を用いることができる。側壁面２３ｆが側壁面２４ｆよりも後退しているので、第２絶縁層１９ａ及び埋め込み樹脂領域１８ｂにより庇形状が形成されている。これ故、導電層２６ａと導電層２６ｂとは繋がっていない。

図４の（ｃ）部を参照すると、工程Ｓ１３では、第２絶縁層１９ａを除去して、第２絶縁層１９ａの上の導電層２６ａをリフトオフする。これにより、半導体メサ１６の上面１６ｓ上の導電層２６ｂからなる電極２７が形成される。第２絶縁層１９ａは、例えば、フッ酸（ＨＦ）を用いたエッチングにより除去される。

工程Ｓ１４では電極２７を熱処理する。この熱処理により、半導体メサ１６の上面１６ｓに接する電極２７ａが合金化されるので、コンタクト層１４と電極２７ａとの間の接触における電気抵抗が低減される。合金化のための熱処理では、３５０〜４００℃の温度雰囲気の環境に２０〜６０秒間、電極２７を晒す。本実施例では、３７０℃の温度雰囲気の環境に３０秒間電極２７を晒す。この熱処理により、熱処理された電極２７ａが形成される。熱処理時には、埋め込み樹脂領域１８ｂの主面１８ｓが露出している。

工程Ｓ１５では、埋め込み樹脂領域１８ｂの主面１８ｓの上に第３絶縁層２８ａを形成する。図５の（ａ）部を参照すると、埋め込み樹脂領域１８ｂの主面１８ｓの上、電極２７ａの上、及び第２開口２３の側壁面２３ｆの上に第３絶縁層２８を形成する。埋め込み樹脂層１８ｂ上には第３絶縁層２８ａが形成され、電極２７ａ上には第３絶縁層２８ｂが形成され、側壁面２３ｆ上には第３絶縁層２８ｃが形成される。第３絶縁層２８は、例えば窒化酸化シリコン（ＳｉＯＮ）からなる。第３絶縁層２８の形成には、プラズマＣＶＤ法を用いることができる。

図５の（ｂ）部を参照すると、ドライエッチングを用いて第３絶縁層２８ａ、２８ｂを除去することにより、開口２８ｄを形成する。この開口２８ｄの幅ｗ５は、埋め込み樹脂領域１８ｂの第２開口２３ａの幅ｗ４よりも大きい。開口２８ｄの幅ｗ５は、開口２８ｄの一の側壁面２８ｆと、一の側壁面２８ｆと向かい合う別の側壁面２８ｆとの間の距離により規定される。

図５の（ｃ）部を参照すると、工程Ｓ１６では、電極２７ａの上及び第３絶縁層２８ａの上に電極パッド２９を形成する。電極パッド２９は、例えば金（Ａｕ）からなる。電極パッド２９の形成には、例えばメッキを用いることができる。

次に、上述した工程により得られる光半導体素子の一例としてマッハツェンダ変調器について説明する。なお、本発明の製造方法は、例えばリッジ形状やハイメサ形状の半導体層を備える半導体レーザ素子といった他の光半導体素子に対して適用可能である。

図６を参照すると、マッハツェンダ変調器５０は、第１光導波路３４、第２光導波路３５、第１合分波器３６、第２合分波器３７、第３光導波路３８、及び第４光導波路３９を備える。第１光導波路３４の一端及び第２光導波路３５の一端は、第１合分波器３６に接続されている。第３光導波路３８の一端及び第４光導波路３９の一端は、第２合分波器３７に接続されている。

第１合分波器３６と第２合分波器３７との間には、位相制御部４１が設けられている。位相制御部４１は、第５光導波路４２、第６光導波路４３、第１電極４４、第２電極４５を備える。第５光導波路４２の一端は第１合分波器３６に接続され、他端は第２合分波器３７に接続されている。第６光導波路４３の一端は第１合分波器３６に接続され、他端は第２合分波器３７に接続されている。位相制御部４１を通過する第５光導波路４２の上には、第１電極４４が設けられている。位相制御部４１を通過する第６光導波路４３の上には、第２電極４５が設けられている。位相制御部４１では、第５光導波路４２及び第６光導波路４３の少なくとも何れか一方の屈折率を変化させることにより、第５光導波路４２及び第６光導波路４３を通過する光の位相を制御する。

図７は、図６のVII―VII線に沿った断面を示す図である。図７を参照すると、第５光導波路４２は、半導体メサ１６を含んでいる。半導体メサ１６は、基板１１ａの上に形成されている。半導体メサ１６は、光導波路層１２ａ、クラッド層１３ａ及びコンタクト層１４ａを含む。基板１１ａの主面１１ｔの上に光導波路層１２ａが形成されている。光導波路層１２ａの上にクラッド層１３ａが形成されている。クラッド層１３ａの上にコンタクト層１４ａが形成されている。コンタクト層１４ａの上には電極２７ａが設けられている。電極２７ａの上には第１電極パッド２９が設けられている。

半導体メサ１６の側面１６ｆ及び上面１６ｓは、第１絶縁層１７ａに覆われている。また、基板１１ａの主面１１ｔは第１絶縁層１７ａに覆われている。第１絶縁層１７ａには、開口２２が設けられている。開口２２は、半導体メサ１６の上面１６ｓに到達している。埋め込み樹脂領域１８ｂにより半導体メサ１６は埋め込まれている。埋め込み樹脂領域１８ｂの主面１８ｓの上には、第３絶縁層２８ａが設けられている。基板１１ａの主面１１ｔの反対側にある裏面１１ｒの上には、電極５１が設けられている。

本実施形態の光半導体素子の製造方法が奏する効果について説明する。まず、比較例に係る光半導体素子の製造方法について説明する。

第１比較例に係る光半導体素子の製造方法では、基板８１の上に、光導波路層８２、クラッド層８３及びコンタクト層８４を形成する。このコンタクト層８４の上にマスク層を形成する。このマスク層を用いて光導波路層８２、クラッド層８３及びコンタクト層８４をエッチングすることにより、半導体メサ８５を形成する。マスク層を除去した後に、半導体メサ８５及び基板８１の主面８１ｓを覆うように第１絶縁層８６を形成する。埋め込み樹脂領域８７により第１絶縁層８６及び半導体メサ８５を埋め込む。

図８の（ａ）部を参照すると、埋め込み樹脂領域８７を形成した後に、埋め込み樹脂領域８７の上にレジストマスク８８を形成する。レジストマスク８８の開口８８ａの幅ｗ７は、半導体メサ８５の幅ｗ６よりも大きい。このレジストマスク８８を用いて、埋め込み樹脂領域８７及び第１絶縁層８６をエッチングすることにより、埋め込み樹脂領域８７及び第１絶縁層８６に開口８９が形成される。開口８９からは、コンタクト層８４、第１絶縁層８６及び埋め込み樹脂領域８７が露出している。

図８の（ｂ）部を参照すると、レジストマスク８８を除去した後に、埋め込み樹脂領域８７の主面８７ｓ、開口８９の側壁面８９ｓ及び開口８９の底部８９ｂに第２絶縁層９１を形成する。この第２絶縁層９１の上にレジストマスク９２を形成する。レジストマスク９２は開口９３を有する。開口９３の幅ｗ９は、合計幅ｗ８と略等しい。合計幅ｗ８は、半導体メサ８５の側面８５ｆに形成された第１絶縁層８６の厚さに、半導体メサ８５の幅ｗ６を加えた値である。レジストマスク９２を用いて第２絶縁層９１をエッチングして、コンタクト層８４を露出させる。

半導体メサ８５の幅ｗ６の寸法は、例えば１．５μｍである。コンタクト層８４を露出させるためには、レジストマスク９２の開口９３を精度良く形成する必要がある。しかし、埋め込み樹脂領域８７には開口８９が形成されている。これ故、埋め込み樹脂領域８７の主面８７ｓは平坦な面ではないので、レジストマスク９２の開口９３を精度良く形成することは困難である。従って、複数のマッハツェンダ変調器が形成される半導体ウエハの面内において、コンタクト層８４の露出される面積がばらつくおそれがある。また、互いに異なるウエハの間において、コンタクト層８４の露出される面積がばらつくおそれがある。

図８の（ｃ）部を参照すると、レジストマスク９２の上、及びコンタクト層８４の上に導電層を蒸着する。レジストマスク９２を除去して、レジストマスク９２上の導電層をリフトオフする。これにより、半導体メサ８５の上に電極９５が形成される。電極９５及び第２絶縁層９１を形成した後に、例えば電極９５及び第２絶縁層９１を３５０℃以上に加熱する熱処理を実施する。電極９５及び第２絶縁層９１の上に電極パッド９６を形成する。

電極９５の熱処理の際には、埋め込み樹脂領域８７の上に第２絶縁層９１が残されているので、第２絶縁層９１は熱処理に晒される。第２絶縁層９１及び埋め込み樹脂領域８７の熱膨張係数の差は大きいので、熱膨張係数の差に起因する内部熱応力が第２絶縁層９１に生じ、この内部熱応力は第２絶縁層９１に残留する。この残留した内部熱応力により、熱処理後、第２絶縁層９１にクラックが発生するおそれがある。

第２絶縁層９１にクラックが生じると、クラックを介して埋め込み樹脂領域８７に大気中の水分が吸収されるので、埋め込み樹脂領域８７が膨張するおそれがある。また、半導体メサ８５近傍の第２絶縁層９１にクラックが生じると、光導波路層８２の例えば屈折率といった偏光特性が変化するおそれがある。マッハツェンダ変調器５０において、第５光導波路４２の偏光特性が第６光導波路４３の偏光特性と異なると、光変調特性の偏波依存性が大きくなる。

また、図９を参照すると、第２比較例に係る光半導体素子の製造方法では、半導体メサ１０１の上に、第１絶縁層１０２、埋め込み樹脂領域１０３、及び第２絶縁層１０４を形成する。第２絶縁層１０４の上にレジストマスク１０５を形成し、レジストマスク１０５を用いて第１絶縁層１０２、埋め込み樹脂領域１０３、及び第２絶縁層１０４をエッチングする。埋め込み樹脂領域１０３の開口１０７の幅ｗ１０を、第２絶縁層１０４の開口１０８の幅ｗ１１よりも大きくすることなく、レジストマスク１０５の上及び半導体メサ１０１の上に導電層１０６を形成する。

この製造方法では、第２絶縁層１０４の開口１０８の側壁面１０８ｆから開口１０７の側壁面１０７ｆが後退していない。これ故、導電層１０６は、レジストマスク１０５の上、半導体メサ１０１の上、及び開口１０７の側壁面１０７ｆの上に形成される。従って、第２絶縁層１０４とレジストマスク１０５との間への剥離液の浸透が抑制されるので、レジストマスク１０５を除去することが困難になる。また、レジストマスク１０５上の導電層１０６をリフトオフしたときに、電極にバリが生じるおそれがある。

本実施形態の光半導体素子の製造方法によれば、第２絶縁層１９ａを用いたリフトオフにより、半導体メサ１６上に電極２７を形成する。この第２絶縁層１９ａは、埋め込み樹脂領域１８ｂの第２開口１８ａの側壁面１８ｆを後退させる工程にも用いられる。これ故、絶縁膜を形成する工程を１回省略することができる。そして、半導体メサ１６上に電極２７を形成した後に電極２７の熱処理をする。熱処理により半導体メサ１６の上面１６ｓに接する電極２７ａが合金化されるので、コンタクト層１４ａと電極２７ａとの間の接触における電気抵抗を低減できる。この熱処理の後に、電極２７ａの上及び埋め込み樹脂領域１８ｂの上に第３絶縁層２８ａを形成するので、第３絶縁層２８ａは熱処理に晒されない。これ故、第３絶縁層２８ａの熱膨張係数と埋め込み樹脂領域１８ｂの熱膨張係数との差に起因する内部熱応力は生じない。従って、上記の熱処理による絶縁層の熱応力に起因したクラックが第３絶縁層２８ａに発生されることを防止できる。

また、本実施形態の光半導体素子の製造方法によれば、埋め込み樹脂領域１８ｂの第２開口２３ａの側壁面２３ｆを後退させることができるので、第２絶縁層１９ａ及び埋め込み樹脂領域１８ａにより、いわゆる庇形状を形成できる。これによれば第２開口２３ａの側壁面２３ｆには導電層２６ａ、２６ｂがほとんど形成されない。半導体メサ１６上の導電層２６ｂは第２絶縁層１９ａ上の導電層２６ａと繋がっていない。これ故、第２絶縁層１９ａを除去するためのフッ酸を第２絶縁層と埋め込み樹脂領域との間に浸透させることができる。従って、第２絶縁層１９ａ上の導電層２６ａをリフトオフすることができる。また、導電層２６ｂに、側壁面２３ｆに沿って成長した導電体からなるバリを生じさせることなく電極２７ａを形成できる。

また、本実施形態の光半導体素子の製造方法によれば、第２絶縁層１９ａの第１開口２４の幅ｗ３は、半導体メサ１６の幅ｗ１よりも狭いので、開口２５は半導体メサ１６の上面１６ｓに到達し、半導体メサ１６の側面１６ｆ上の第１絶縁層１７ａはエッチングされない。また、半導体メサ１６の側面１６ｆに接している埋め込み樹脂領域１８ｂがエッチングされることはない。これ故、開口２５からは半導体メサ１６の上面１６ｓが露出されるけれども、半導体メサ１６の側面１６ｆは露出されない。従って、半導体メサ１６の側面１６ｆに電極２７ａが形成されることを防止できる。

また、本実施形態の光半導体素子の製造方法によれば、電極２７ａ上及び熱処理に晒されていない第３絶縁層２８ａの上に電極パッド２９を形成することができる。第３絶縁層２８ａは、熱処理に晒されていないので、クラック等を生ぜず、平坦な表面を有するので、容易に第３絶縁層２８ａ上に電極パッド２９を形成することができる。また、電極パッド２９と埋め込み樹脂領域１８ｂとの間に、電極パッド及び埋め込み樹脂との密着性が良好な第３絶縁層２８ａを形成することで、電極パッド及び埋め込み樹脂との密着性が向上し、電極パッド２９のはがれ等の不具合を低減することができる。

また、本実施形態の光半導体素子の製造方法によれば、窒化シリコンからなる第２絶縁層１９ａは、第２開口２３の幅ｗ４を拡大するときの埋め込み樹脂領域１８ｂに対する保護膜として用いることができる。また、第２絶縁層１９ａはリフトオフ層として用いる。

１１…基板、１２…光導波路層、１３…クラッド層、１４…コンタクト層、１５…マスク層、１６…半導体メサ、１７…第１絶縁層、１８…埋め込み樹脂領域、１９…第２絶縁層、２１…レジストマスク、２６…導電層、２７、５１…電極、２８…第３絶縁層、２９、４４、４５…電極パッド、３４、３５、３８、３９、４２，４３…光導波路、３６、３７…合分波器、４１…位相制御部、５０…マッハツェンダ変調器。

Claims (5)

1. 基板の主面の上に成長された複数の半導体層の上にマスクを形成する工程と、
   前記マスクを用いて前記半導体層をエッチングして、半導体メサを形成する工程と、
   前記半導体メサを形成した後に、前記マスクを除去する工程と、
   前記基板の前記主面、前記半導体メサの側面及び前記半導体メサの上面を覆うように第１絶縁層を形成する工程と、
   前記第１絶縁層を形成した後に、前記半導体メサの前記側面及び前記半導体メサの前記上面を埋め込む埋め込み樹脂領域を形成する工程と、
   前記埋め込み樹脂領域の上に第２絶縁層を形成する工程と、
   前記第２絶縁層の上にレジストマスクを形成する工程と、
   前記レジストマスクを用いて前記第２絶縁層、前記埋め込み樹脂領域及び前記第１絶縁層をエッチングして、前記第２絶縁層、前記埋め込み樹脂領域及び前記第１絶縁層に設けられる開口を形成する工程と、
   前記開口を形成した後に、前記レジストマスクを除去する工程と、
   前記レジストマスクを除去した後に、前記半導体メサの前記上面及び前記第２絶縁層の上に導電層を形成する工程と、
   前記第２絶縁層を除去することにより前記第２絶縁層の上の前記導電層をリフトオフして前記半導体メサの前記上面に電極を形成する工程と、
   前記電極を熱処理する工程と、
   前記電極を熱処理した後に、前記埋め込み樹脂領域の上に第３絶縁層を形成する工程と、
   を備えることを特徴とする光半導体素子の製造方法。
2. 前記開口は、第１開口、第２開口及び第３開口を含み、前記第１開口は前記第２絶縁層に形成され、前記第２開口は前記埋め込み樹脂領域に形成され、前記第３開口は前記第１絶縁層に形成されており、
   前記導電層を形成する前に、前記第２開口の幅が前記第１開口の幅よりも大きくなるように、前記第２開口の幅を拡大する工程を更に備えることを特徴とする、請求項１に記載の光半導体素子の製造方法。
3. 前記開口を形成する工程において、前記開口の幅は、前記半導体メサの幅よりも小さいことを特徴とする、請求項１又は請求項２に記載の光半導体素子の製造方法。
4. 前記第３絶縁層を形成した後に、前記電極の上及び前記第３絶縁層の上に電極パッドを形成する工程を更に備えることを特徴とする、請求項１〜３の何れか一項に記載の光半導体素子の製造方法。
5. 前記樹脂はベンゾシクロブテンからなり、
   前記第１絶縁層は窒化シリコンからなり、
   前記第２絶縁層は窒化シリコンからなり、
   前記第３絶縁層は窒化酸化シリコンからなることを特徴とする、請求項１〜４の何れか一項に記載の光半導体素子の製造方法。

Images