JP6205826B2 - 半導体光素子の製造方法 - Google Patents
半導体光素子の製造方法 Download PDFInfo
- Publication number
- JP6205826B2 JP6205826B2 JP2013096268A JP2013096268A JP6205826B2 JP 6205826 B2 JP6205826 B2 JP 6205826B2 JP 2013096268 A JP2013096268 A JP 2013096268A JP 2013096268 A JP2013096268 A JP 2013096268A JP 6205826 B2 JP6205826 B2 JP 6205826B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- opening
- metal film
- semiconductor mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 207
- 230000003287 optical effect Effects 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000002184 metal Substances 0.000 claims description 90
- 229910052751 metal Inorganic materials 0.000 claims description 90
- 239000011347 resin Substances 0.000 claims description 71
- 229920005989 resin Polymers 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 28
- 239000010931 gold Substances 0.000 claims description 20
- 239000010936 titanium Substances 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 11
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 64
- 230000001681 protective effect Effects 0.000 description 58
- 238000000034 method Methods 0.000 description 38
- 229920000642 polymer Polymers 0.000 description 33
- 239000012792 core layer Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000005253 cladding Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure
- G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/212—Mach-Zehnder type
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、半導体光素子の製造方法に関する。
光導波路のための半導体メサをベンゾシクロブテン（ＢＣＢ）などの樹脂により埋め込んだ、例えば光変調器のような埋め込み型の半導体光素子が知られている。
特許文献１には、導波路型光素子が記載されている。この導波路型光素子の製造工程では、リッジ導波路を形成するためのエッチング溝（ストライプ溝）をリッジ導波路の両脇に設けた後に、リッジ導波路及びエッチング溝を覆う保護層を形成する。そして、エッチング溝にポリイミド樹脂を充填する。
埋め込み型の半導体光素子を製造する場合には、例えば、半導体メサを埋め込む埋め込み樹脂領域を形成した後に、半導体メサの上面を露出させる開口を埋め込み樹脂領域に形成する。そして、埋め込み樹脂領域の上面と開口の側面上と開口に露出した上面上とに絶縁層を形成する。そして、半導体メサの上面を露出させる開口を絶縁層に形成した後に、半導体メサの上面から埋め込み樹脂領域の上面に至る電極を形成する。
ここで、絶縁層の成膜においては、埋め込み樹脂領域に対する絶縁層の密着性を高めることができる成膜法が用いられる。この成膜法によれば、絶縁層が形成される半導体メサの上面にダメージを与えるためコンタクト抵抗が増加するおそれがあった。
本発明は、埋め込み樹脂領域に対する絶縁層の密着性を高めつつ、コンタクト抵抗の増加を抑制可能な半導体光素子の製造方法を提供することを目的とする。
本発明は、光導波路のための半導体メサを有する基板生産物を準備する工程と、半導体メサの側面及び半導体メサの上面を覆う第１絶縁膜を形成する工程と、第１絶縁膜を形成した後に、基板生産物に樹脂を塗布して側面及び上面を埋め込む埋め込み樹脂領域を形成する工程と、上面上の埋め込み樹脂領域をエッチングして、上面上の第１絶縁膜を露出させる第１開口を埋め込み樹脂領域に形成する工程と、第１開口中の第１絶縁膜をエッチングにより除去して、半導体メサの上面を露出させる工程と、第１開口に露出した半導体メサの上面上にオーミック金属膜を形成する工程と、埋め込み樹脂領域の上面と第１開口の側壁面とオーミック金属膜とを覆う第２絶縁膜をスパッタ法によって形成する工程と、を有する。
この製造方法では、スパッタによって埋め込み樹脂領域上に第２絶縁膜を形成しているので、埋め込み樹脂領域に対する第２絶縁膜の密着性を高めることができる。この製造方法では第２絶縁層を形成するとき、半導体メサの上面がオーミック金属膜に覆われているので、スパッタによるダメージから半導体メサの上面が保護される。従って、埋め込み樹脂領域に対する絶縁層の密着性を高めつつ、コンタクト抵抗の増加を抑制することができる。
また、埋め込み樹脂領域は、ベンゾシクロブテンからなり、第２絶縁膜はシリコンを含む絶縁性材料からなる。スパッタ法を用いて、ベンゾシクロブテンからなる埋め込み樹脂領域上にシリコンを含む絶縁性材料からなる第２絶縁膜を形成した場合には、埋め込み樹脂領域に対する第２絶縁膜の密着性を高めることができる。
また、第１絶縁膜を形成する工程では、化学気相成長法によって第１絶縁膜を成膜する。この方法によれば、第１絶縁膜を形成するときに半導体メサの上面へ与えるダメージを抑制することができる。
また、オーミック金属膜は、金を含む材料からなる。金を含む金属材料からなるオーミック金属膜によれば、第２絶縁膜の形成によるオーミック金属膜へのダメージを抑制することができる。
また、オーミック金属膜上の第２絶縁膜をエッチングして、オーミック金属膜を露出させる第２開口を第２絶縁膜に形成する工程と、チタンを含むバリア金属膜を第２開口に露出したオーミック金属膜上に形成する工程と、ボンディングパッドをバリア金属膜上に形成する工程と、を有する。第２絶縁膜上にはバリア金属層が形成され、更にバリア金属層上にはボンディングパッドが形成されているので、ボンディングパッドはバリア金属層及び第２絶縁膜を介して埋め込み樹脂領域に接合されている。バリア金属層がチタンを含む金属材料からなるため、第２絶縁膜に対する金属層の接合強度を高めることができる。従って、第２絶縁膜からのバリア金属層の剥がれが抑制されるので、ボンディングパッドに対するボンディングの作業性を向上させることができる。
また、第１開口の幅は、半導体メサの幅に半導体メサの両側面に形成された第１絶縁膜の厚さを加えた合計幅よりも大きい。第１開口からは半導体メサの上面全体が露出されるので、半導体メサの上面全体にオーミック金属膜を形成することができる。従って、コンタクト抵抗の増大をさらに抑制することができる。
本発明によれば、埋め込み樹脂領域に対する絶縁層の密着性を高めつつ、コンタクト抵抗の増加を抑制可能な半導体光素子の製造方法が提供される。
以下、添付図面を参照しながら本発明を実施するための形態を詳細に説明する。図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、半導体光素子の製造方法の主要な工程を示す図である。図２〜図６は、半導体光素子の製造方法の主要な工程を説明するための図である。
図２の（ａ）部に示されるように、表面１ａ及び裏面１ｂを有する半導体基板１を準備する。半導体基板１は、ｎ型のIII−V族半導体からなり、例えばｎ型ＩｎＰ基板である。そして、この半導体基板１の表面１ａ上に、バッファ層２、コア層３、上部クラッド層４、及びコンタクト層６をこの順に成長させてエピタキシャル積層Ｅを形成する（半導体層成長工程Ｓ１（図１参照））。
ここで、バッファ層２は、第１導電型のIII−Ｖ族化合物半導体であり、例えばｎ型ＩｎＰからなる。コア層３は、アンドープのIII−Ｖ族化合物半導体であり、例えばＡｌＧａＩｎＡｓからなる井戸層及びＡｌＩｎＡｓからなる障壁層を含んでいる。上部クラッド層４は、第２導電型のIII−Ｖ族化合物半導体であり、例えばｐ型ＩｎＰからなる。コンタクト層６は、第２導電型のIII−Ｖ族化合物半導体であり、例えばｐ型ＩｎＧａＡｓＰまたはｐ型ＩｎＧａＡｓからなる。
図２の（ｂ）部に示されるように、コンタクト層６上にエッチングマスク７を形成する（マスク形成工程Ｓ２（図１参照））。エッチングマスク７は、例えば、熱ＣＶＤ法によって成膜されたＳｉＯ２といった絶縁膜によって好適に構成され、溝８（図２の（ｃ）部参照）に対応する開口７ａを有する。このようなエッチングマスク７は、コンタクト層６上に絶縁膜を成膜した後に、一般的なフォトリソグラフィ法によってこの絶縁膜をエッチングすることにより形成される。
図２の（ｃ）部に示されるように、エッチングマスク７を利用してエピタキシャル積層Ｅ及び半導体基板１をエッチングする。このエッチングにより、コンタクト層６、上部クラッド層４、コア層３、及びバッファ層２を貫通する溝８が形成され、光導波路のための半導体メサ９が形成される（半導体メサ形成工程Ｓ３（図１参照））。光導波路は、半導体メサ９が延在する方向に沿った光導波路方向を有している。この工程Ｓ３により、半導体メサ９を有する基板生産物Ｐが得られる。
工程Ｓ３では、例えば、ＨＩガスを用いるドライエッチング法を用いることが好ましい。ドライエッチング法によれば、垂直性が高く且つ平滑な側面９ａを有する半導体メサ９が形成され、光の伝搬特性を良好にすることができる。特に、本実施形態のようにエピタキシャル積層Ｅを構成する各層がＩｎＰ系の半導体からなる場合には、誘導結合プラズマエッチング（ＩＣＰ−ＲＩＥ）法を用いることがより好ましい。この工程Ｓ３において、光導波方向と直交する方向の半導体メサ９の幅Ｗ１は例えば１μｍ以上２μｍ以下である。また、半導体メサ９の高さＨ１、すなわち溝８の深さは例えば３μｍ以上４μｍ以下である。
図２の（ｄ）部に示されるように、半導体保護膜（第１絶縁膜）１１を化学気相成長法（ＣＶＤ法）によって形成する（第１絶縁膜形成工程Ｓ４（図１参照））。半導体保護膜１１は例えばＳｉＯ２、ＳｉＯＮ、又はＳｉＮといった、例えば厚さが０．１μｍ〜０．３μｍの絶縁性材料からなる。半導体保護膜１１は、半導体メサ９の側面９ａ上と上面９ｂ上に形成され、半導体メサ９を覆っている。また、半導体保護膜１１は、溝８の側壁面８ａ及び底面８ｂ、並びにコンタクト層６の上面６ａを覆っている。
図３の（ａ）部に示されるように、埋め込み樹脂領域１２を形成する（埋め込み樹脂領域形成工程Ｓ５（図１参照））。スピン塗布法によって埋め込み樹脂領域１２のための樹脂を半導体保護膜１１上に塗布する。樹脂には、ベンゾシクロブテン（ＢＣＢ）を用いることが好ましい。なお、樹脂には、例えば、ポリイミド、或いは旭硝子株式会社製のＡＬポリマーといった感光性の樹脂を用いてもよい。
溝８における埋め込み樹脂領域１２の高さＨ３は、半導体メサ９の高さＨ１よりも大きい。この場合に、半導体メサ９の上面９ｂを基準とする埋め込み樹脂領域１２の上面１２ａの高さＨ３は２μｍ以上であることが好ましく、その上限は例えば３μｍである。このような平坦な上面１２ａを有する埋め込み樹脂領域１２によって半導体メサ９の側面９ａが埋め込まれる。
図３の（ｂ）部に示されるように、埋め込み樹脂領域１２のうち半導体メサ９上の部分に開口（第１開口）Ａを形成する（埋め込み樹脂領域エッチング工程Ｓ６（図１参照））。開口Ａは、半導体メサ９上に形成された半導体保護膜１１を露出させるものであり、開口Ａの形成には、例えばＣＦ４やＯ２ガスによるドライエッチング法を用いる。また、開口Ａの形成において、開口Ａのエッチング深さはエッチング時間により制御する。工程Ｓ６のエッチングでは、開口Ａから半導体メサ９の上面９ｂが露出するまで実施する。また、半導体メサ９の上面９ｂに形成された半導体保護膜１１の厚さだけオーバーエッチングしてもよい。
この開口Ａは、半導体メサ９の幅Ｗ１を利用して規定される。すなわち、光導波方向と直交する方向における開口Ａの幅Ｗ２は、該方向における半導体メサ９の幅Ｗ１より若干大きく形成されている。より詳細には、開口Ａの幅Ｗ２は、半導体メサ９の幅Ｗ１に半導体メサ９の両側面９ａに形成された半導体保護膜１１の厚さｔ１を加えた合計幅よりも大きい。
また、工程Ｓ６では、開口Ａの形成と同時に、領域Ｙにおける埋め込み樹脂領域１２をエッチングして開口Ｂを形成する。開口Ｂは、スクライブ方向と直交する方向における幅Ｗ３が、例えば１００μｍである。
図３の（ｃ）部に示されるように、半導体メサ９上の半導体保護膜１１をエッチングして除去することにより、半導体メサ９の上面９ｂを開口Ａに露出させる（第１絶縁膜エッチング工程Ｓ７（図１参照））。この工程Ｓ７には、例えば、ＣＦ４ガスによるドライエッチング法を用いる。工程７を実施した後の開口Ａには、少なくとも、半導体メサ９の上面９ｂが露出され、半導体メサ９の側面９ａ上の両側の半導体保護膜１１の端面１１ａが形成されている。
続いて、半導体メサ９上に、コンタクト層６とオーミック接触をなすオーミック金属膜１５ｐを形成する（オーミック金属膜形成工程Ｓ８（図１参照））。まず、図４の（ａ）部に示されるように、リフトオフのためのマスク１３を形成する（工程Ｓ８ａ）。マスク１３はポジレジストであり、マスク１３の形成には二層レジスト法を用いる。マスク１３は、埋め込み樹脂領域１２の上面１２ａと、開口Ａの側壁面Ａ１と、開口Ｂの側壁面Ｂ１及び底面Ｂ２に形成される。より詳細には、マスク１３は、開口Ａの側壁面Ａ１において、上面１２ａから開口Ａの底面Ａ２の間に形成されている。また、マスク１３の縁部１３ａは、開口Ａの内側に形成されている。このような形状のマスク１３は、マスク１３を形成するためのパターン形状や露光時間を制御することにより得られる。
図４の（ｂ）部に示されるように、半導体メサ９上及びレジスト１３上に、例えば蒸着法によって金属膜１５を形成する（工程Ｓ８ｂ）。この金属膜１５は、半導体メサ９の上面９ｂを含む開口Ａの底面Ａ２全体に形成された金属膜１５ａと、埋め込み樹脂領域１２の上面１２ａ上のマスク１３上に形成された金属膜１５ｂとを含んでいる。ここで、開口Ａの底面Ａ２は、半導体メサ９の上面９ｂと、半導体保護膜１１の端面１１ａとを含んで構成されている。
底面Ａ２は、さらに、埋め込み樹脂領域１２の底面１２ｃを含んでいてもよい。このような底面Ａ２に設けられたオーミック金属層１５ｐは、半導体メサ９の幅Ｗ１方向に半導体保護層１１より外側に突出した突出部Ｓを含む。
金属膜１５は、Ａｕ膜、Ｚｎ膜、Ａｕ膜がこの順に積層された構成（Ａｕ／Ｚｎ／Ａｕ）を有し、これらＡｕ膜及びＺｎ膜は蒸着法によって形成される。なお、金属膜１５は、Ｔｉ膜、Ｐｔ膜、Ａｕ膜がこの順に積層された構成（Ｔｉ／Ｐｔ／Ａｕ）であってもよい。
図４の（ｃ）部に示されるように、金属膜１５において不要部分をリフトオフ法によって除去する（工程Ｓ８ｃ）。不要部分とは、埋め込み樹脂領域１２上の金属膜１５ｂである。
以上の工程Ｓ８ａ〜Ｓ８ｃにより、半導体メサ９の上面９ｂの全体と、半導体保護膜１１の端面１１ａ上と、埋め込み樹脂領域１２の底面上１２ｃとに接触するオーミック金属膜１５ｐが形成される（オーミック金属膜形成工程Ｓ８（図１参照））。
ここで、開口Ａは、領域Ｙの埋め込み樹脂領域１２の高さＨ４相当する２μｍ〜３μｍ程度の段差が形成されている。工程Ｓ８ａ〜工程Ｓ８ｃのように、オーミック金属膜１５ｐを蒸着法及びリフトオフ法によって、少なくとも半導体メサ９の上面９ｂに成膜するためには、この高さＨ４以上の高さを有するレジスト１３（例えば３〜４μｍ）が必要である。また、開口Ａの幅Ｗ２が半導体メサ９の幅Ｗ１と同等である（１μｍ〜２μｍ）場合には、アクセプト比が高くなる上に高い重ね合わせ精度が要求される。本実施形態では、開口Ａの幅Ｗ２を半導体メサ９の幅Ｗ１よりも大きくして、半導体メサ９の幅Ｗ１よりも広くパターン形成している。
図５の（ａ）部に示されるように、埋め込み樹脂領域１２を保護するポリマー保護膜（第２絶縁膜）１６を形成する（第２絶縁膜形成工程Ｓ９（図１参照））。ポリマー保護膜１６は、半導体保護膜１１と同様に、例えばＳｉＯ２、ＳｉＯＮ、又はＳｉＮといった、例えば厚さが０．１μｍ〜０．４μｍの絶縁性材料からなる。ポリマー保護膜１６は、埋め込み樹脂領域１２の上面１２ａと、開口Ａから露出したオーミック金属膜１５ｐと、開口Ｂから露出した半導体保護膜１１とに接触して形成される。
開口Ａには領域Ｙの埋め込み樹脂領域１２の高さＨ４に相当する２μｍ〜３μｍ程度の段差が形成されている。このため、ポリマー保護膜１６の成膜には、埋め込み樹脂領域１２を形成する樹脂材料との密着性が良く、かつステップカバレッジが良い成膜方法の適用が求められる。このような条件を満たす成膜法として、工程Ｓ９ではスパッタ法が適用される。
また、オーミック金属膜１５ｐを形成（工程Ｓ８）した後に、ポリマー保護膜１６を形成しているので、オーミック金属膜１５ｐは、半導体メサ９の上面９ｂよりも外側の突出部Ｓで埋め込み樹脂領域１２の底面１２ｃと第２ポリマー保護膜１６に挟まれると共に、半導体保護膜１１と第２ポリマー保護膜１６に挟まれている。
図５の（ｂ）部に示されるように、ポリマー保護膜１６をエッチングして、半導体メサ９上のポリマー保護膜１６にコンタクトホールである開口Ｃ（第２開口）を形成する。開口Ｃの形成には、例えばＣＦ４ガスによるドライエッチング法を用いる。この開口Ｃからは、半導体メサ９上のオーミック金属膜１５ｐが露出される（コンタクトホール形成工程Ｓ１０（図１参照））。
工程Ｓ１０では、光導波方向と直交する方向における開口Ｃの幅Ｗ４が、半導体メサ９の幅Ｗ１より広くなっても良い。これはオーミック金属膜１５ｐの幅Ｗ５が半導体メサ９の幅Ｗ１よりも大きく、且つ半導体メサ９の側面９ａの半導体保護膜１１及び埋め込み樹脂領域１２がオーバーエッチングされることはないためである。
図５の（ｃ）部に示されるように、バリア金属膜１７を形成する（バリア金属膜形成工程Ｓ１１（図１参照））。バリア金属膜１７は、ポリマー保護膜１６の上面１６ａと、開口Ａ，Ｃから露出したオーミック金属膜１５ｐとを含む面上に形成される。この工程Ｓ１１では、まず、Ｔｉ（チタン）膜を成膜し、その上にＰｔ膜を成膜し、さらにその上にＡｕ膜を成膜して、Ｔｉ／Ｐｔ／Ａｕ膜を形成する。これらの金属膜の形成には、例えば蒸着やスパッタリングを用いる。なお、バリア金属膜１７は、ＴｉＷ膜上にＡｕ膜が成膜されたＴｉＷ／Ａｕ膜であってもよい。
図６の（ａ）部に示されるように、バリア金属膜１７上にボンディングパッド１８を形成する（ボンディングパッド形成工程Ｓ１２（図１参照））。ボンディングパッド１８は、開口Ａ内に形成された部分と、溝８と開口Ｂとの間の領域Ｙ上に形成された部分と、を含んでいる。この工程Ｓ１２では、ボンディングパッド１８を、例えばＡｕメッキによってバリア金属膜１７上に形成する。そして、図６の（ｂ）部に示されるように、バリア金属膜１７のうちボンディングパッド１８から露出した部分をエッチングによって除去する。
図６の（ｃ）部に示されるように、半導体保護膜１１及びポリマー保護膜１６において、スクライブライン上の部分、すなわち開口Ｂに露出したコンタクト層６上に形成された部分を、例えはエッチングにより除去する（素子分離溝形成工程Ｓ１３（図１参照））。
図６の（ｄ）部に示されるように、半導体基板１の裏面１ｂ上にカソード電極であるオーミック金属膜１９を形成する（オーミック金属膜形成工程Ｓ１４（図１参照））。オーミック金属膜１９は、ＡｕＧｅ膜の上にＡｕ膜が形成されたＡｕＧｅ／Ａｕ膜である。これらの金属膜の形成には、例えば蒸着法やスパッタ法を用いる。この工程Ｓ１４により形成されるオーミック金属膜１９のＡｕＧｅ膜は、半導体基板１とオーミック接触を成す。なお、オーミック金属膜１９は、ＡｕＧｅ膜を成膜し、その上にＴｉ膜、Ｐｔ膜、及びＡｕ膜を順に成膜したＡｕＧｅ／Ｔｉ／Ｐｔ／Ａｕ膜であってもよい。
そして、オーミック金属膜１９を成膜した後に、オーミック金属膜１９において埋め込み樹脂領域１２の開口Ｂの直下に形成された部分をエッチングにより除去して開口Ｄを形成する。最後に、半導体基板１をスクライブラインである開口Ｂ，Ｄに沿って切断する（素子切断工程Ｓ１５（図１参照））以上の工程Ｓ１〜Ｓ１５を実施することにより、半導体光変調素子が完成する。
次に、以上の工程Ｓ１〜Ｓ１５により得られる導波路型の半導体光素子の構造について説明する。図７は、チップ化される前の半導体素子の構造の端面を示す斜視図である。図７に示されるように、導波路型の半導体光素子５０は、半導体光変調素子である。
半導体光素子５０は、半導体基板１を含んで構成された半導体メサ９を備えている。半導体基板１は、半導体光素子５０の機械的強度を保持するための支持基板として機能する。半導体基板１上には、バッファ層２が設けられている。
バッファ層２は、コア層３の結晶性を良好にする機能を有する。バッファ層２上には、コア層３が設けられている。コア層３は、複数の井戸層および障壁層が交互に積層された多重量子井戸構造（ＭＱＷ）を含んでいる。なお、コア層３は、一つの井戸層が上下の障壁層に挟まれた量子井戸構造であってもよいし、単一の半導体材料からなる層であってもよい。コア層３上には、上部クラッド層４が設けられている。上部クラッド層４は、コア層３を導波する光をコア層３に閉じ込めるためのクラッドとして機能する。上部クラッド層４上にはコンタクト層６が設けられている。コンタクト層６は、電極とのオーミック接触のために設けられている。
上述したように、半導体メサ９は、半導体基板１の一部と、バッファ層２と、コア層３と、上部クラッド層４と、コンタクト層６を含んで構成されている。
半導体光素子５０は、トレンチである溝８を有している。溝８は、領域Ｘの光導波路を構成するストライプ状の半導体メサ９を形成するために設けられている。溝８は、光導波方向Ｇに沿って延びている。溝８は、コンタクト層６、上部クラッド層４、コア層３、及びバッファ層２を貫通するエッチングにより形成され、その底面は半導体基板１により構成されている。溝８の内壁は、領域Ｘにおける光導波路のための半導体メサ９の側面９ａを構成している。半導体メサ９では主にコア層３を光が導波する。半導体メサ９は、側面９ａとその外部との屈折率差によって左右方向に光を閉じ込めると共に、上部クラッド層４及びバッファ層２とコア層３との屈折率差によって上下方向に光を閉じ込める。
半導体保護膜１１は、半導体メサ９などの半導体領域を外部から絶縁して保護するためのものである。半導体メサ９のコンタクト層６とアノード電極構造体２１との接触を可能とするために、半導体メサ９の上面９ｂの半導体保護層１１は除去されている。
埋め込み樹脂領域１２は、半導体メサ９の側面９ａを埋め込み、後述するアノード電極構造体２１のボンディングパッド１８を設けるためのものである。埋め込み樹脂領域１２によって、半導体メサ９の側面９ａが埋め込まれるので、側面９ａへの金属層の形成を回避し、光導波路を伝播する光の散乱や吸収が抑制される。また、埋め込み樹脂領域１２は、ボンディングパッド１８による浮遊容量を低減して素子の高周波特性の劣化を抑制するために、溝８の深さＨ１よりも厚く形成されている（図３の（ａ）部参照）。
また、埋め込み樹脂領域１２は、２つの開口Ａ及び開口Ｂを有する。開口Ａは、埋め込み樹脂領域１２の半導体メサ９上であって、半導体基板１上において後述する光変調部６６（図８参照）となる領域に形成されている。開口Ａには、オーミック金属膜１５ｐとバリア金属膜１７とボンディングパッド１８とが配置されている。開口Ｂは、半導体光素子５０をチップ化するときのスクライブラインとして機能する。
ポリマー保護膜１６は、埋め込み樹脂領域１２を保護し、埋め込み樹脂領域１２の上面１２ａからの吸湿を防ぐためのものである。半導体メサ９上のポリマー保護膜１６には開口Ｃが設けられている。
アノード電極構造体２１は、半導体メサ９の上面９ｂからポリマー保護膜１６の上面１６ａに亘って設けられている。本実施形態のアノード電極構造体２１は、オーミック金属膜１５ｐとバリア金属膜１７とボンディングパッド１８とを含んでいる。
オーミック金属膜１５ｐは、半導体メサ９の上面９ｂを含む埋め込み樹脂領域１２の開口Ａの底面の全体に設けられている。オーミック金属膜１５ｐのＡｕＺｎ膜と半導体メサ９のコンタクト層６とが互いに接触することにより、アノード電極構造体２１とコンタクト層６とがオーミック接触を成す。オーミック金属膜１５ｐの一部は、ポリマー保護膜１６の開口Ｃを介してバリア金属膜１７と電気的に接続されている。
バリア金属膜１７は、埋め込み樹脂領域１２上のポリマー保護膜１６と接している。そして、バリア金属膜１７のＴｉ膜とポリマー保護膜１６が互いに接触することによって、バリア金属膜１７とポリマー保護膜１６との接合強度（密着性）が高められている。ボンディングパッド１８は、アノード電極構造体２１と外部回路とを電気的に接続するボンディングワイヤが接合される部分である。
カソード電極構造体２２は、半導体基板１の裏面１ｂ上に設けられたオーミック金属膜１９からなる。また、半導体基板１の裏面１ｂにおいて、埋め込み樹脂領域１２の開口Ｂの直下には、半導体基板１を切断するための開口Ｄが設けられている。
次に、上述した導波路型の半導体光素子５０の一例であるマッハツェンダ光変調器６０について説明する。マッハツェンダ光変調器６０は、光通信網を構築するための一装置であり、電気信号により光の位相を制御して透過光の光強度を変化させる半導体光素子である。
図８は、マッハツェンダ光変調器６０の平面図である。図８に示されるように、マッハツェンダ光変調器６０は、信号光を処理するためのいわゆる多モード干渉導波路（ＭＭＩ）であるカプラ６１，６２を備えている。カプラ６１は信号光を２個の分岐光に分岐するものであり、カプラ６２は所定の処理がなされた分岐光を合成して新たな信号光を生成する。
カプラ６１には、光導波路６２ａ，６２ｂを通じて信号光が入射される。カプラ６１から出射された分岐光は、光導波路６３ａ，６３ｂを通じてカプラ６１に入射される。カプラ６１から出射された信号光は、光導波路６４ａ，６４ｂを通じて外部に出射される。
ここで、カプラ６１とカプラ６２との間には、分岐光の一方について位相を変化させる光変調部６６が設けられている。光変調部６６は、光導波路６３ａ上に設けられた直流電圧が印加されるｐ電極６６ａと、交流電圧が印加されるｐ電極６６ｂとを有している。また、光変調部６６は、光導波路６３ｂ上に設けられた直流電圧が印加されるｐ電極６６ｃと、交流電圧が印加されるｐ電極６６ｄとを有している。また、光導波路６３ａと光導波路６３ｂとの間にはｎ電極６６ｅが設けられている。光変調部６６では、ｐ電極６６ａ〜６６ｄに印加する電圧を制御することにより、信号光の位相制御が行われる。
ここで、図７は、図８におけるVII−VII線に沿った断面であり、光導波路６３ａが半導体メサ９に対応し、アノード電極構造体２１がｐ電極６６ａに対応する。
次に、比較例に係る半導体光素子９０の製造方法について説明する。図９は、比較例に係る半導体光素子の製造方法の主要な工程を示す図であり、図１０は比較例に係る半導体光素子９０の構造を示す端面の斜視図である。
図９の（ａ）部に示されるように、埋め込み樹脂領域１２に開口Ａを形成（工程Ｓ６）した後に、半導体保護膜１１をエッチングして半導体メサ９の上面９ｂを露出させる（工程Ｓ７）。比較例の製造方法は、この工程Ｓ７までは、本実施形態の製造方法と同様の工程により行われる。続いて、ポリマー保護膜９１をスパッタ法により形成し、開口Ａの底部に形成されたポリマー保護膜９１をエッチングして半導体メサ９の上面９ｂを露出させる（図９の（ｂ）部参照）。次に、半導体メサ９の上面９ｂを含む開口Ａの底部にオーミック金属膜９２を蒸着法及びリフトオフ法により形成する（図９の（ｃ）部参照）。
そして、オーミック金属膜９２及びポリマー保護膜１６にバリア金属膜９３を成膜する（図９の（ｄ）部参照）。その後、本実施形態の工程Ｓ１１〜Ｓ１５（図１参照）を実施することにより、図１０に示される半導体光素子９０が製造される。
上述した比較例の製造方法によれば、半導体メサ９の上面９ｂ上にスパッタ法によってポリマー保護膜９１を成膜するので、半導体メサ９の上面９ｂにダメージを与えてしまう。さらに、半導体保護膜１１をエッチングする工程と、ポリマー保護膜９１をエッチングする工程とにおいて、さらに、半導体メサ９の上面９ｂにダメージを与えてしまう。従って、上面９ｂをなすコンタクト層６にダメージが増加するのでコンタクト抵抗が増加する虞がある。
一方、本実施形態の半導体光素子５０の製造方法では、半導体に与えるダメージの低い蒸着法及びリフトオフ法を用いて、オーミック金属膜１５ｐを半導体メサ９の上面９ｂ上に形成するため、オーミック金属膜１５ｐの成膜時においてコンタクト層６へ与えるダメージを低減することができる。
また、本実施形態の半導体光素子５０の製造方法では、ポリマー保護膜１６を形成するときには、半導体メサ９の上面９ｂがオーミック金属膜１５ｐに覆われているので、スパッタ法によるポリマー保護膜１６の成膜により半導体メサ９の上面９ｂがダメージを受けることがない。
さらに、本実施形態の半導体光素子５０の製造方法では、ポリマー保護膜１６をエッチングするときには、半導体メサ９の上面９ｂがオーミック金属膜１５ｐに覆われているので、ポリマー保護膜１６のエッチングにより半導体メサ９の上面９ｂがダメージを受けることがない。従って、エッチングによるダメージの印加を１回削減することができる。
従って、本実施形態の半導体光素子５０の製造方法によれば、オーミック金属膜１５ｐと接触するコンタクト層６に与えられるダメージが低減されるので、コンタクト抵抗の増加を抑制することができる。
また、ベンゾシクロブテンからなる埋め込み樹脂領域１２上に、シリコンを含む絶縁性材料からなるポリマー保護膜１６をスパッタ法により成膜するため、埋め込み樹脂領域１２に対するポリマー保護膜１６の密着性を高めることができる。そして、埋め込み樹脂領域１２からのポリマー保護膜１６の剥がれが抑制されるので、ボンディングパッド１８に対するボンディングの作業性を向上させることができる。
また、半導体保護膜１１を形成する工程Ｓ４では、ＣＶＤ法によって半導体保護膜１１を成膜するので、半導体保護膜１１の形成時において半導体メサ９の上面９ｂに与えるダメージを抑制することができる。
また、オーミック金属膜１５ｐは、金を含む材料からなるので、ポリマー保護膜１６の形成によりオーミック金属膜１５ｐが受けるダメージを抑制することができる。
また、開口Ａからは半導体メサ９の上面９ｂ全体が露出されるので、半導体メサ９の上面９ｂ全体にオーミック金属膜１５ｐを形成することができる。従って、コンタクト抵抗の増大をさらに抑制することができる。
本実施形態の半導体光素子５０の製造方法によれば、埋め込み樹脂領域１２により平坦化されているので、半導体メサ９の上面９ｂに対して容易にアノード電極構造体２１を形成することができる。従って、コンタクト抵抗の増加の問題を解決しつつ、高周波特性が向上され、さらに製造コストに有利なウエハプロセス大口径化が可能になるので量産性に著しく寄与する。
以上、本発明を具体的に説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨に逸脱しない範囲において変更可能である。
本実施形態の製造方法により製造される半導体光素子は、表面側にアノード側の電極を設け、裏面側にカソード側の電極を設けたが、半導体光素子は、表面側にカソード側の電極を設け、裏面側にアノード側の電極を設ける構成であってもよい。
本実施形態の製造方法の説明では、半導体保護膜１１及びポリマー保護膜が誘電体絶縁材料であるＳｉＯ２やＳｉＮからなる構成を例示したが、半導体保護膜１１及びポリマー保護膜１６は、Ｓｉ，Ａｌ，Ｔｉ等を含むフッ化物、酸化物、窒化物からなる構成であってもよい。
本実施形態の製造方法では、半導体基板１上に光電変換回路を形成しても良い。この光電変換回路は、例えばヘテロ接合バイポーラトランジスタといったＩｎＰ系電子デバイス、キャパシタ、抵抗素子を含む。
本実施形態の製造方法は、上述した光変調器の他に、半導体レーザ、受光素子の製造に適用されてもよい。
本実施形態の製造方法は、半導体メサ９が一方向に延びた光導波路である場合を例に説明したが、半導体メサは、例えば、表面入射及び裏面入射を想定した円柱メサ構造であってもよい。
半導体基板１の導電性は、ｐ型の半導体基板であってもよく、Ｆｅをドープした半絶縁性の半導体基板であってもよい。半絶縁性の半導体基板の場合には、カソード電極は半導体基板の表面側に形成する。
１…半導体基板、９…半導体メサ、１１…半導体保護膜（第１絶縁膜）、１２…埋め込み樹脂領域、１５ｐ…オーミック金属膜、１６…ポリマー保護膜（第２絶縁膜）、１７…バリア金属膜、１８…ボンディングパッド、５０…半導体光素子、６０…マッハツェンダ光変調器、Ａ…開口（第１開口）、Ｂ…開口、Ｃ…開口（第２開口）、Ｐ…基板生産物、Ｓ１…半導体層成長工程、Ｓ２…マスク形成工程、Ｓ３…半導体メサ形成工程、Ｓ４…第１絶縁膜形成工程、Ｓ５…埋め込み樹脂領域形成工程、Ｓ６…埋め込み樹脂領域エッチング工程、Ｓ７…第１絶縁膜エッチング工程、Ｓ８…オーミック金属膜形成工程、Ｓ９…第２絶縁膜形成工程、Ｓ１０…コンタクトホール形成工程、Ｓ１１…バリア金属膜形成工程、Ｓ１２…ボンディングパッド形成工程、Ｓ１３…素子分離溝形成工程、Ｓ１４…オーミック金属膜形成工程、Ｓ１５…素子切断工程。
Claims (5)
- 光導波路のための半導体メサを有する基板生産物を準備する工程と、
前記半導体メサの側面及び前記半導体メサの上面を覆う第１絶縁膜を形成する工程と、
前記第１絶縁膜を形成した後に、前記基板生産物に樹脂を塗布して前記側面及び前記上面を埋め込む埋め込み樹脂領域を形成する工程と、
前記上面上の前記埋め込み樹脂領域をエッチングして、前記半導体メサの両側面に形成された第１絶縁膜の厚さを前記半導体メサの幅に加えた合計幅よりも大きい幅を有すると共に前記上面上の前記第１絶縁膜を露出させる第１開口を前記埋め込み樹脂領域に形成する工程と、
前記第１開口中の前記第１絶縁膜をエッチングにより除去して、前記半導体メサの前記上面を露出させる工程と、
ポジレジストを含むマスクを用いたリフトオフにより、前記第１開口に露出した前記半導体メサの前記上面上にオーミック金属膜を形成する工程と、
前記埋め込み樹脂領域の上面と前記第１開口の側壁面と前記オーミック金属膜とを覆う第２絶縁膜をスパッタ法によって形成する工程と、を有する、半導体光素子の製造方法。 - 前記埋め込み樹脂領域は、ベンゾシクロブテンからなり、
前記第２絶縁膜は、シリコンを含む絶縁性材料からなる、請求項１に記載の半導体光素子の製造方法。 - 前記第１絶縁膜を形成する工程では、化学気相成長法によって前記第１絶縁膜を成膜する、請求項１又は２に記載の半導体光素子の製造方法。
- 前記オーミック金属膜は、金を含む材料からなる、請求項１〜３のいずれか一項に記載の半導体光素子の製造方法。
- 前記オーミック金属膜上の前記第２絶縁膜をエッチングして、前記オーミック金属膜を露出させる第２開口を前記第２絶縁膜に形成する工程と、
チタンを含むバリア金属膜を前記第２開口に露出した前記オーミック金属膜上に形成する工程と、
ボンディングパッドを前記バリア金属膜上に形成する工程と、
を有する、請求項１〜４のいずれか一項に記載の半導体光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013096268A JP6205826B2 (ja) | 2013-05-01 | 2013-05-01 | 半導体光素子の製造方法 |
| US14/267,175 US9223088B2 (en) | 2013-05-01 | 2014-05-01 | Method for manufacturing semiconductor optical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013096268A JP6205826B2 (ja) | 2013-05-01 | 2013-05-01 | 半導体光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014219442A JP2014219442A (ja) | 2014-11-20 |
| JP6205826B2 true JP6205826B2 (ja) | 2017-10-04 |
Family
ID=51937951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013096268A Expired - Fee Related JP6205826B2 (ja) | 2013-05-01 | 2013-05-01 | 半導体光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9223088B2 (ja) |
| JP (1) | JP6205826B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6705693B2 (ja) * | 2016-05-02 | 2020-06-03 | 日本電信電話株式会社 | 光半導体素子および半導体モノリシック型光回路 |
| US10475669B2 (en) * | 2017-02-06 | 2019-11-12 | Sumitomo Electric Industries, Ltd. | Method for fabricating Mach-Zehnder modulator, Mach-Zehnder modulator |
| JP6862983B2 (ja) * | 2017-03-23 | 2021-04-21 | 住友電気工業株式会社 | 半導体光素子及びその製造方法 |
| GB2576652B (en) * | 2017-07-05 | 2021-12-22 | Rockley Photonics Ltd | Optoelectronic device |
| US20220413213A1 (en) * | 2021-06-25 | 2022-12-29 | Intel Corporation | Silicon photonic integrated circuits on substrates with structured insulators |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2555197B2 (ja) * | 1989-09-09 | 1996-11-20 | 三菱電機株式会社 | 半導体レーザ装置 |
| JPH08220358A (ja) | 1995-02-09 | 1996-08-30 | Hitachi Ltd | 導波路型光素子 |
| AU2003301089A1 (en) * | 2002-12-20 | 2004-07-22 | Cree, Inc. | Electronic devices including semiconductor mesa structures and conductivity junctions and methods of forming said devices |
| JP2008205025A (ja) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | 光半導体素子及びその製造方法 |
| JP5418887B2 (ja) * | 2009-05-27 | 2014-02-19 | 住友電気工業株式会社 | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
| JP5598297B2 (ja) * | 2010-12-08 | 2014-10-01 | 住友電気工業株式会社 | 半導体光変調素子及びその製造方法 |
| JP2013044803A (ja) * | 2011-08-22 | 2013-03-04 | Sumitomo Electric Ind Ltd | 光半導体素子の製造方法 |
-
2013
- 2013-05-01 JP JP2013096268A patent/JP6205826B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-01 US US14/267,175 patent/US9223088B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20150277046A1 (en) | 2015-10-01 |
| US9223088B2 (en) | 2015-12-29 |
| JP2014219442A (ja) | 2014-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5897414B2 (ja) | 光デバイスの製造方法 | |
| JP5598297B2 (ja) | 半導体光変調素子及びその製造方法 | |
| JP7267370B2 (ja) | 光半導体素子、光モジュール及び光半導体素子の製造方法 | |
| JP6205826B2 (ja) | 半導体光素子の製造方法 | |
| JP2010263153A (ja) | 半導体集積光デバイス及びその作製方法 | |
| JP6209843B2 (ja) | 半導体変調器を作製する方法、半導体変調器 | |
| JP2010157691A5 (ja) | ||
| WO2021037863A1 (en) | Method of manufacturing a iii-v based optoelectronic device on a silicon-on-insulator wafer | |
| JP2012248812A (ja) | 半導体光集積素子の製造方法 | |
| JP2013143393A (ja) | 半導体集積素子、及び半導体集積素子を作製する方法 | |
| JP2015162576A (ja) | 半導体光集積素子、半導体光集積素子を作製する方法 | |
| KR100912564B1 (ko) | 반도체 광 소자 및 그 제조 방법 | |
| JP2013044793A (ja) | 光半導体素子の製造方法 | |
| CN113906640B (zh) | 半导体光集成元件及半导体光集成元件的制造方法 | |
| JP6716040B2 (ja) | 光半導体素子の製造方法および光半導体素子 | |
| US9176360B2 (en) | Method for producing spot-size convertor | |
| JP2013016648A (ja) | 半導体光集積素子の製造方法 | |
| JP2010256760A (ja) | 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP6089953B2 (ja) | Ｉｉｉ−ｖ化合物半導体素子を作製する方法 | |
| JP5957856B2 (ja) | 半導体集積素子 | |
| JP2012079990A (ja) | 集積化光半導体装置 | |
| JP5906973B2 (ja) | 光分岐器及び光半導体集積回路装置 | |
| JP2012190875A (ja) | 半導体光集積回路装置及びその製造方法 | |
| JP2013044794A (ja) | 光半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6205826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |