JP2013016648A - 半導体光集積素子の製造方法 - Google Patents

半導体光集積素子の製造方法 Download PDF

Info

Publication number
JP2013016648A
JP2013016648A JP2011148491A JP2011148491A JP2013016648A JP 2013016648 A JP2013016648 A JP 2013016648A JP 2011148491 A JP2011148491 A JP 2011148491A JP 2011148491 A JP2011148491 A JP 2011148491A JP 2013016648 A JP2013016648 A JP 2013016648A
Authority
JP
Japan
Prior art keywords
semiconductor
mask
layer
stripe mesa
mesa structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011148491A
Other languages
English (en)
Inventor
Masahiro Yoneda
昌博 米田
Hirohiko Kobayashi
宏彦 小林
Kenji Koyama
健二 小山
Masateru Yanagisawa
昌輝 柳沢
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011148491A priority Critical patent/JP2013016648A/ja
Priority to US13/537,221 priority patent/US8637329B2/en
Publication of JP2013016648A publication Critical patent/JP2013016648A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体領域による埋込構造と、樹脂領域による埋込構造とを一基板上に形成する際に、樹脂領域の表面の平坦性を高める。
【解決手段】この製造方法は、所定方向に並んで形成された基板生産物８０の第１及び第２の半導体積層部上に、所定方向に延びるパターンＭ３１を含むマスクＭ３を形成し、マスクＭ３を介して第１及び第２の半導体積層部をエッチングしてストライプメサ構造２１，６１を形成する工程と、ストライプメサ構造６１を覆うマスクＭ４を用いて埋込半導体を選択的に成長させる工程と、基板生産物８０上に樹脂を塗布してストライプメサ構造６１の両側面を埋め込む工程とを備える。マスクＭ３は、第２の半導体積層部上のパターンＭ３１に対向する側縁と、所定方向と交差する方向に延びる端縁とを有するパターンを更に含む。マスクＭ４の端縁Ｍ４ｃは、当該端縁に対し第２の半導体積層部側に位置する。
【選択図】図１３

Description

本発明は、主に光ファイバ通信システムに使用されるモノリシック集積された半導体光集積素子の製造方法に関するものである。
特許文献１には、半導体レーザ素子部及び光変調素子部といった２種類の光素子部が一体的（モノリシック）に集積された構造を備える光導波路素子が記載されている。この光導波路素子において、半導体レーザ素子部及び光変調素子部は、ＩｎＧａＡｓＰバッファ層、ＩｎＰ保護層、ＩｎＧａＡｓＰ系コア層及びＩｎＰクラッド層を一枚のＩｎＰ基板上に順に積層した構造を有している。なお、半導体レーザ素子部のコア層は、光を発生する活性層として機能し、光変調素子部のコア層は、半導体レーザ素子部から伝搬した光を吸収する光吸収層として機能する。そして、光変調素子部のコア層（光吸収層）は、半導体レーザ素子部のコア層（活性層）に対し、バットジョイント（Ｂｕｔｔ−Ｊｏｉｎｔ）法を用いたエピタキシャル成長によって直接結合されている。また、この光導波路素子には、光の進行方向に延びる凸部（ストライプメサ構造）が形成されている。この凸部は、半導体レーザ素子部及び光変調素子部それぞれのコア層を含む。凸部の両側面には、素子の表面を平坦化するための埋込層が形成されている。
特開平４−１９９６８９号公報
バットジョイント法によって作製される半導体光集積素子では、特許文献１に記載された素子のように、二つ以上の光素子部に形成されたストライプメサ構造の両側面を同種の埋込層（例えば半絶縁性の半導体層）によって埋め込むほか、異種の埋込層によって埋め込むことも考えられる。例えば、半導体レーザ素子部のストライプメサ構造の両側面を半絶縁性半導体によって埋め込み、光変調素子部のストライプメサ構造の両側面をＢＣＢ等の樹脂（ポリマー）によって埋め込むといった方法が考えられる。
図２４および図２５は、このように半導体レーザ素子部および光変調器部それぞれのストライプメサ構造が異種の埋込層によって埋め込まれた構造を備える半導体光集積素子の一例を示す図である。図２４は、この半導体光集積素子１００の平面図である。図２５（ａ）は、図２４に示されるXV−XV線に沿った断面図であり、半導体光集積素子１００が備える半導体レーザ素子部１２０の光伝搬方向に垂直な断面を示している。図２５（ｂ）は、図２４に示されるXVI−XVI線に沿った断面図であり、半導体光集積素子１００が備える光変調素子部１４０の光伝搬方向に垂直な断面を示している。
図２４および図２５に示されるように、この半導体光集積素子１００は、一枚のｎ型半導体基板１１０と、該ｎ型半導体基板１１０の主面１１０ａ上において所定の光伝搬方向に並んで設けられた半導体レーザ素子部１２０および光変調素子部１４０とを備えている。
図２５（ａ）に示されるように、半導体レーザ素子部１２０は、上記した光伝搬方向に延びるストライプメサ構造１２１を有しており、このストライプメサ構造１２１は、主面１１０ａ上に設けられたｎ型半導体層（下部クラッド層）１２２と、ｎ型半導体層１２２上に設けられた活性層（コア層）１２３と、活性層１２３上に設けられたｐ型半導体層（上部クラッド層）１２４とを含んでいる。ストライプメサ構造１２１の両側面１２１ａ及び１２１ｂは、半絶縁性半導体から成る半導体埋込領域１２５及び１２６によって埋め込まれている。半導体埋込領域１２５及び１２６の表面は絶縁膜１２７によって覆われている。半導体埋込領域１２５及び１２６におけるストライプメサ構造１２１とは反対側の側面に沿って樹脂領域１３０が形成されており、半導体レーザ素子部１２０の表面が平坦化されている。ストライプメサ構造１２１上には絶縁膜１２７の開口が形成されており、該開口を介してアノード電極１２８がｐ型半導体層１２４と接触している。樹脂領域１３０上には、アノード電極１２８から延びる引出配線１２９ａが形成されており、該引出配線１２９ａ上には金属パッド１２９ｂが設けられている。ｎ型半導体基板１１０の裏面１１０ｂ上には、カソード電極１３１が設けられている。
図２５（ｂ）に示されるように、光変調素子部１４０は、上記した光伝搬方向に延びるストライプメサ構造１４１を有しており、このストライプメサ構造１４１は、主面１１０ａ上に設けられたｎ型半導体層（下部クラッド層）１４２と、ｎ型半導体層１４２上に設けられた光吸収層（コア層）１４３と、光吸収層１４３上に設けられたｐ型半導体層（上部クラッド層）１４４とを含んでいる。ストライプメサ構造１４１は、ｎ型半導体層１４２、光吸収層１４３およびｐ型半導体層１４４から成る半導体積層に対して、光伝搬方向に延びる一対の溝１５２，１５３が形成されることによって形成されている。これらの溝１５２，１５３の内面上には保護膜１４７が形成されており、更にこの保護膜１４７は、溝１５２，１５３の外側に位置するｐ型半導体層１４４上にわたって形成されている。また、溝１５２，１５３は樹脂領域１３０によって埋め込まれており、更に樹脂領域１３０は、溝１５２，１５３の外側に位置する保護膜１４７上にわたって形成されている。ストライプメサ構造１４１上には、樹脂領域１３０および保護膜１４７を貫通する開口が形成されており、該開口を介してアノード電極１４８がストライプメサ構造１４１のｐ型半導体層１４４と接触している。樹脂領域１３０上には、アノード電極１４８から延びる引出配線１４９ａが形成されており、該引出配線１４９ａ上には金属パッド１４９ｂが設けられている。ｎ型半導体基板１１０の裏面１１０ｂ上には、半導体レーザ素子部１２０と共通のカソード電極１３１が設けられている。
図２４および図２５に示された半導体光集積素子１００を作製する際には、まず、ｎ型半導体基板１１０の主面１１０ａ上に、ｎ型半導体層１２２、活性層１２３およびｐ型半導体層１２４を順に結晶成長させる。次に、半導体レーザ素子部１２０となる領域を覆うマスクをｐ型半導体層１２４上に形成し、ｎ型半導体層１２２、活性層１２３およびｐ型半導体層１２４のうち該マスクから露出した部分を、エッチングにより除去する。そして、上記マスクを残したまま、上記エッチングにより露出した主面１１０ａ上に、ｎ型半導体層１４２、光吸収層１４３およびｐ型半導体層１４４を順に結晶成長させる。このとき、光吸収層１４３の端面を活性層１２３の端面に直接結合させる。
続いて、図２６に示されるような平面形状を有するマスクＭａを、ｐ型半導体層１２４上およびｐ型半導体層１４４上に形成する。このマスクＭａは、所定方向Ａ１（光伝搬方向）に延びるパターンＭａ１と、一対のパターンＭａ２とを有する。パターンＭａ２は、パターンＭａ１のうちｐ型半導体層１４４上に設けられた部分の両側方に位置し、パターンＭａ１に対向する側縁Ｍａ２１と、所定方向Ａ１と交差する方向に延びる端縁Ｍａ２２とを有する。そして、このような形状のマスクＭａを介して各半導体層をエッチングすることにより、ストライプメサ構造１２１と、ストライプメサ構造１４１のための一対の溝１５２，１５３とを形成する。
続いて、ストライプメサ構造１４１および一対の溝１５２，１５３を覆うマスクを形成し、該マスクを用いて、半導体埋込領域１２５，１２６をストライプメサ構造１２１の両側面１２１ａ、１２１ｂ上に選択的に成長させる。ここで、図２７〜図３０は、この工程後におけるマスクＭｂおよび半導体埋込領域１２５，１２６の様子を示す図である。なお、図２７は、マスクＭｂおよび半導体埋込領域１２５，１２６を示す平面図であり、図２８は図２７に示されたXVII−XVII線に沿った断面図であり、図２９（ａ）および図２９（ｂ）は図２７に示されたXVIII−XVIII線およびXIX−XIX線にそれぞれ沿った断面図であり、図３０（ａ）および図３０（ｂ）は図２７に示されたXX−XX線およびXXI−XXI線にそれぞれ沿った断面図である。
図２７に示されるように、この例では、所定方向Ａ１におけるマスクＭｂの端縁Ｍｂ１が、該方向におけるｎ型半導体層１４２、光吸収層１４３およびｐ型半導体層１４４の壁面１４５の位置（すなわち図２６に示されたパターンＭａ２の端縁Ｍａ２２の位置）に対し、半導体レーザ素子部１２０側（図の上側）に位置している。このようにマスクＭｂを形成した場合、図２８に示されるようにマスクＭｂが壁面１４５及びその近傍を覆うこととなるので、半導体埋込領域１２５，１２６と壁面１４５との間に隙間Ｂが生じてしまう。そして、半導体埋込領域１２５，１２６上からｐ型半導体層１４４上にわたって樹脂領域１３０を塗布形成する際、この隙間Ｂには樹脂材料が入り込みにくいので、樹脂領域１３０の表面の平坦性が損なわれる一因となる。
本発明は、このような問題点に鑑みてなされたものであり、半導体領域による埋込構造を有する光素子部と、樹脂領域による埋込構造を有する光素子部とを一つの基板上に備える半導体光集積素子を製造する際に、樹脂領域の表面の平坦性を高め得る方法を提供することを目的とする。
上述した課題を解決するために、本発明による半導体光集積素子の製造方法は、第１の光導波層を含む第１の半導体積層部、及び第２の光導波層を含む第２の半導体積層部が半導体基板の主面上において所定方向に並んで形成された基板生産物の第１及び第２の半導体積層部上に、所定方向に延びるパターンを含む第１のマスクを形成し、該第１のマスクを介して第１及び第２の半導体積層部をエッチングすることによりストライプメサ構造を形成するメサ形成工程と、第２の半導体積層部のストライプメサ構造を覆う第２のマスクを形成したのち、第２のマスクを用いて第１の半導体積層部のストライプメサ構造の両側面を埋込半導体によって選択的に埋め込む第１の埋込工程と、基板生産物上に樹脂を塗布し、該樹脂によって第２の半導体積層部のストライプメサ構造の両側面を埋め込む第２の埋込工程とを備え、第１のマスクが、所定方向に延びるパターンのうち第２の半導体積層部上に設けられた部分に対向する側縁と、所定方向と交差する方向に延びる端縁とを有するパターンを更に含み、第２のマスクが、所定方向において第１のマスクの端縁に対し第２の半導体積層部側に位置する端縁を有することを特徴とする。
この製造方法では、メサ形成工程において使用される第１のマスクが、所定方向に延びるパターンと、該パターンのうち第２の半導体積層部上に設けられた部分に対向する側縁、および所定方向と交差する方向に延びる端縁を有するパターンとを含んでいる（例えば、図２６に示されたパターンＭａ２を参照）。そして、第１の埋込工程において使用される第２のマスクが、上記所定方向において第１のマスクの端縁に対し第２の半導体積層部側に位置する端縁を有している。このような第２のマスクは、第１のマスクの端縁によって形成される半導体積層部の壁面（例えば図２７に示された壁面１４５）及びその近傍を覆わない。このため、埋込半導体は該壁面上にも成長し、該壁面と埋込半導体との間には、図２７に示されたような隙間Ｂは生じない。したがって、上述した製造方法によれば、第２の埋込工程において第２の半導体積層部のストライプメサ構造の両側面を樹脂によって埋め込む際に、樹脂領域の表面の平坦性を高めることができる。
また、半導体光集積素子の製造方法は、第２のマスクが、所定方向に沿った側縁を更に有することを特徴としてもよい。埋込半導体を選択成長させる際には、半導体材料に起因する生成物がマスク上に生じる。その際、第２の半導体積層部の全体を覆うような広い面積のマスクを用いると、マスク上の生成物が増加し、埋込半導体の成長に影響を及ぼしてしまう。これに対し、第２のマスクが所定方向に沿った側縁を有する（すなわち、第２の半導体積層部のうちストライプメサ構造の近傍に限定して第２のマスクを形成する）ことによって、上述したような生成物を低減し、埋込半導体を好適に成長させることができる。
また、半導体光集積素子の製造方法は、埋込半導体がＦｅドープＩｎＰであり、第１の埋込工程において１，２ジクロロエタンを添加しつつ埋込半導体を成長させることを特徴としてもよい。これにより、第１の半導体積層部のストライプメサ構造の両側面上、および第１のマスクの端縁によって形成される半導体積層部の壁面上に、埋込半導体を好適に成長させることができる。
本発明によれば、半導体領域による埋込構造を有する光素子部と、樹脂領域による埋込構造を有する光素子部とを一つの基板上に備える半導体光集積素子を製造する際に、樹脂領域の表面の平坦性を高めることができる。
図１は、本発明の一実施形態に係る製造方法により製造される半導体光集積素子の構成を示す平面図である。 図２は、図１に示されたＩ−Ｉ線に沿った半導体光集積素子の断面図であり、光伝搬方向に沿った断面を示している。 図３は、図１に示されたII−II線に沿った半導体光集積素子の断面図であり、光伝搬方向に沿った断面を示している。 図４は、図１に示されたIII−III線に沿った半導体光集積素子の断面図であり、光伝搬方向に沿った断面を示している。 図５（ａ）および図５（ｂ）は、図１に示されたIV−IV線およびＶ−Ｖ線に沿った半導体光集積素子の断面図であり、光伝搬方向に垂直な断面を示している。 図６（ａ）および図６（ｂ）は、図１に示されたVI−VI線およびVII−VII線に沿った半導体光集積素子の断面図であり、光伝搬方向に垂直な断面を示している。 図７（ａ）及び図７（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図８（ａ）及び図８（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図９（ａ）及び図９（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１０（ａ）及び図１０（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１１（ａ）及び図１１（ｂ）は、一実施形態に係る製造方法のメサ形成工程を示す斜視図である。 図１２（ａ）及び図１２（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１３は、一実施形態に係る製造方法の第１の埋込工程を示す斜視図である。 図１４（ａ）及び図１４（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１５（ａ）及び図１５（ｂ）は、一実施形態に係る製造方法の第２の埋込工程を示す斜視図である。 図１６（ａ）及び図１６（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１７（ａ）及び図１７（ｂ）は、一実施形態に係る製造方法の各工程を示す斜視図である。 図１８は、半導体埋込領域を形成した直後の基板生産物の様子を示す平面図である。 図１９は、図１８に示されたVIII−VIII線に沿った基板生産物の断面図であり、光伝搬方向に沿った断面を示している。 図２０は、図１８に示されたIX−IX線に沿った基板生産物の断面図であり、光伝搬方向に沿った断面を示している。 図２１は、図１８に示されたＸ−Ｘ線に沿った基板生産物の断面図であり、光伝搬方向に沿った断面を示している。 図２２（ａ）および図２２（ｂ）は、図１８に示されたXI−XI線およびXII−XII線に沿った基板生産物の断面図であり、光伝搬方向に垂直な断面を示している。 図２３（ａ）および図２３（ｂ）は、図１８に示されたXIII−XIII線およびXIV−XIV線に沿った基板生産物の断面図であり、光伝搬方向に垂直な断面を示している。 図２４は、半導体レーザ素子部および光変調器部それぞれのストライプメサ構造が異種の埋込層によって埋め込まれた構造を備える半導体光集積素子の一例を示す平面図である。 図２５（ａ）および図２５（ｂ）は、図２４に示されたXV−XV線およびXVI−XVI線に沿った半導体光集積素子の断面図である。 図２６は、ストライプメサ構造を形成するためのマスクの形状を示す平面図である。 図２７は、半導体埋込領域を選択成長させるためのマスクの形状を示す平面図である。 図２８は、図２７に示されたXVII−XVII線に沿った断面図である。 図２９（ａ）および図２９（ｂ）は、図２７に示されたXVIII−XVIII線およびXIX−XIX線に沿った断面図である。 図３０（ａ）および図３０（ｂ）は、図２７に示されたXX−XX線およびXXI−XXI線に沿った断面図である。
以下、添付図面を参照しながら本発明による半導体光集積素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１〜図６は、本発明の一実施形態に係る製造方法により製造される半導体光集積素子１Ａの構成を示す図である。図１は、半導体光集積素子１Ａの平面図である。図２〜図４それぞれは、図１に示されたＩ−Ｉ線、II−II線およびIII−III線それぞれに沿った半導体光集積素子１Ａの断面図であり、光伝搬方向に沿った断面を示している。図５（ａ）、図５（ｂ）、図６（ａ）および図６（ｂ）それぞれは、図１に示されたIV−IV線、Ｖ−Ｖ線、VI−VI線、VII−VII線それぞれに沿った半導体光集積素子１Ａの断面図であり、光伝搬方向に垂直な断面を示している。
図１及び図２に示されるように、本実施形態の半導体光集積素子１Ａは、一枚のｎ型半導体基板１０を備えている。ｎ型半導体基板１０は、例えばＳｉドープＩｎＰといったｎ型III−Ｖ族化合物半導体から成る。また、主面１０ａは、例えばIII−Ｖ族化合物半導体結晶のＣ面を含む。半導体光集積素子１Ａは、更に、ｎ型半導体基板１０の主面１０ａ上において所定の光伝搬方向に並んで設けられた半導体レーザ素子部２０、接続用導波路部４０および光変調素子部６０を備えている。
図５（ａ）に示されるように、半導体レーザ素子部２０は、所定方向（光伝搬方向）に延びるストライプメサ構造２１を有しており、このストライプメサ構造２１は、主面１０ａ上に設けられたｎ型バッファ層（不図示）と、ｎ型バッファ層上に設けられたｎ型半導体領域２２と、ｎ型半導体領域２２上に設けられたコア層２３と、コア層２３上に設けられたｐ型半導体領域２４とを含んでいる。ストライプメサ構造２１の高さは、例えば３．０μｍ〜４．０μｍである。
ｎ型半導体領域２２は、光伝搬方向に沿って所定の周期で形成された回折格子（図２を参照）を有する回折格子層２２ａと、回折格子層２２ａの回折格子を埋め込むｎ型半導体層２２ｂとを含んで構成されている。回折格子層２２ａは例えばＳｉドープＩｎＧａＡｓＰといったｎ型III−Ｖ族化合物半導体から成り、ｎ型半導体層２２ｂは例えばＳｉドープＩｎＰといったｎ型III−Ｖ族化合物半導体から成る。回折格子層２２ａの厚さは例えば７０ｎｍであり、ｎ型半導体層２２ｂの厚さは例えば１２０ｎｍである。
コア層２３は、下部光閉じ込め層および上部光閉じ込め層と、これらの光閉じ込め層の間に挟まれた活性層とを含んで構成されている。これらの層は、例えばアンドープＩｎＧａＡｓＰから成る。下部光閉じ込め層および上部光閉じ込め層の厚さは、例えばそれぞれ５０ｎｍである。また、活性層は、例えば複数の井戸層および複数のバリア層が交互に積層された多重量子井戸（ＭＱＷ）構造を有する。
ｐ型半導体領域２４は、ｐ型半導体層２４ａと、ｐ型半導体層２４ａ上に設けられたｐ型半導体層１２とを含んで構成されている。ｐ型半導体層２４ａは、例えばＺｎドープＩｎＰといったｐ型III−Ｖ族化合物半導体から成る。ｐ型半導体層２４ａは半導体レーザ素子部２０にのみ設けられ、コア層２３に対するクラッドとして機能する。ｐ型半導体層１２は、図２に示されるように半導体レーザ素子部２０、接続用導波路部４０および光変調素子部６０にわたって共通の層として設けられ、ｐ型III−Ｖ族化合物半導体から成る。ｐ型半導体層１２は、例えばＺｎドープＩｎＰから成るクラッド層と、ＺｎドープＩｎＧａＡｓＰから成る中間層と、ＺｎドープＩｎＧａＡｓから成るコンタクト層とを含むことができる。
ストライプメサ構造２１の両側面２１ａ及び２１ｂは、半導体埋込領域２５及び２６によって埋め込まれている。半導体埋込領域２５及び２６は、例えばＦｅドープＩｎＰといった半絶縁性半導体から成る。ｎ型半導体基板１０の主面１０ａがＣ面を含む場合、ＦｅドープＩｎＰはストライプメサ構造２１の両側面２１ａ及び２１ｂ上において主に成長するので、半導体埋込領域２５及び２６には、側面２１ａ及び２１ｂに接する側面とは反対側の側面２５ａ及び２６ａが形成される。これらの側面２５ａ及び２６ａは、主面１０ａおよび側面２１ａ，２１ｂの双方に対して傾斜する。半導体埋込領域２５及び２６の表面（上面および側面２５ａ，２６ａ）は、保護膜１４によって覆われている。保護膜１４は、例えばＳｉＯ２、ＳｉＯＮ若しくはＳｉＮといった絶縁性のシリコン化合物から成る。
ｎ型半導体基板１０の主面１０ａ上には、半導体埋込領域２５，２６の側面２５ａ，２６ａに沿って樹脂領域３０が形成されており、この樹脂領域３０によって半導体レーザ素子部２０の表面が平坦化されている。樹脂領域３０は、例えばＡＬポリマー（旭硝子株式会社製）、ベンゾシクロブテン（Benzocyclobutene；ＢＣＢ）、またはポリイミドから成る。図４に示されるように、この樹脂領域３０は、半導体レーザ素子部２０、接続用導波路部４０および光変調素子部６０にわたって共通の樹脂領域として設けられる。
ストライプメサ構造２１上には保護膜１４の開口が形成されており、該開口内にはｐ型オーミック金属膜２８ａが設けられている。また、ｐ型オーミック金属膜２８ａ上には配線電極用金属膜２８ｂが設けられており、この配線電極用金属膜２８ｂは、ストライプメサ構造２１上から樹脂領域３０上にわたって形成されている。樹脂領域３０上に設けられた配線電極用金属膜２８ｂの上には、ワイヤボンディングパッド２８ｃが設けられている。ｐ型オーミック金属膜２８ａは、例えばＡｕＺｎ／Ａｕから成る。配線電極用金属膜２８ｂは、例えばＴｉ／Ｐｔ／Ａｕ若しくはＴｉＷ／Ｐｔ／Ａｕといった金属層上にＡｕ層がメッキされて成る。ワイヤボンディングパッド２８ｃは、例えば配線電極用金属膜２８ｂがＴｉ／Ｐｔ／Ａｕから成る場合にはＡｕメッキによって構成されることができ、また、配線電極用金属膜２８ｂがＴｉＷ／Ｐｔ／Ａｕから成る場合には配線電極用金属膜２８ｂのＡｕ層と一体として構成されることができる。ｎ型半導体基板１０の裏面１０ｂ上には、ｎ型オーミック金属膜１３が設けられている。ｎ型オーミック金属膜１３は、例えばＡｕＧｅ／Ａｕ若しくはＡｕＧｅ／Ｔｉ／Ｐｔ／Ａｕから成り、図２に示されるように半導体レーザ素子部２０および光変調素子部６０にわたって共通のｎ型オーミック金属膜として設けられる。
また、図６（ｂ）に示されるように、光変調素子部６０は、主面１０ａ上に設けられたｎ型バッファ層（不図示）と、ｎ型バッファ層上に設けられたｎ型半導体領域６２と、ｎ型半導体領域６２上に設けられたコア層６３と、コア層６３上に設けられたｐ型半導体領域６４とを有している。ｎ型半導体領域６２、コア層６３およびｐ型半導体領域６４には所定方向（光伝搬方向）に延びる一対の溝６６，６７が形成されており、これらの溝６６，６７に挟まれた領域は、該所定方向に延びるストライプメサ構造６１となっている。ストライプメサ構造６１の高さ（すなわち、一対の溝６６，６７の深さ）は、例えば３．０μｍ〜４．０μｍである。
ｎ型半導体領域６２は、例えばＳｉドープＩｎＰといったｎ型III−Ｖ族化合物半導体から成り、コア層６３に対するクラッドとして機能する。ｎ型半導体領域６２の厚さは例えば２００ｎｍである。コア層６３は、光吸収層を含んで構成されている。光吸収層は、例えば単一のアンドープＡｌＧａＩｎＡｓ層から成ることができ、或いは、例えばＡｌＧａＩｎＡｓから成る複数の井戸層および複数のバリア層が交互に積層された多重量子井戸（ＭＱＷ）構造によって構成されることができる。ｐ型半導体領域６４は、ｐ型半導体層６４ａと、ｐ型半導体層６４ａ上に設けられたｐ型半導体層１２とを含んで構成されている。ｐ型半導体層６４ａは、例えばＺｎドープＩｎＰといったｐ型III−Ｖ族化合物半導体から成る。
一対の溝６６，６７の内面（ストライプメサ構造６１の両側面を含む）の上、および一対の溝６６，６７の外側に位置するｐ型半導体領域６４上には、保護膜１４が形成されている。更に、この保護膜１４上には、樹脂領域３０が形成されている。この樹脂領域３０は、一対の溝６６，６７を埋め込むことにより、ストライプメサ構造６１の両側面を埋め込んでいる。
ストライプメサ構造６１上には樹脂領域３０および保護膜１４を貫通する開口が形成されており、該開口内にはｐ型オーミック金属膜６８ａが設けられている。また、ｐ型オーミック金属膜６８ａ上には配線電極用金属膜６８ｂが設けられており、この配線電極用金属膜６８ｂは、ストライプメサ構造６１上から樹脂領域３０上にわたって形成されている。樹脂領域３０上に設けられた配線電極用金属膜６８ｂの上には、ワイヤボンディングパッド６８ｃが設けられている。ｐ型オーミック金属膜６８ａは、例えばＡｕＺｎ／Ａｕから成る。配線電極用金属膜６８ｂは、例えばＴｉ／Ｐｔ／Ａｕ若しくはＴｉＷ／Ｐｔ／Ａｕといった金属層上にＡｕ層がメッキされて成る。ワイヤボンディングパッド６８ｃは、例えば配線電極用金属膜６８ｂがＴｉ／Ｐｔ／Ａｕから成る場合にはＡｕメッキによって構成されることができ、また、配線電極用金属膜６８ｂがＴｉＷ／Ｐｔ／Ａｕから成る場合には配線電極用金属膜６８ｂのＡｕ層と一体として構成されることができる。なお、ｎ型半導体基板１０の裏面１０ｂ上には、ｎ型オーミック金属膜１３が設けられている。
また、図５（ｂ）および図６（ａ）に示されるように、接続用導波路部４０は、所定方向（光伝搬方向）に並んで連続して延びるストライプメサ構造４１Ａ及び４１Ｂを有しており、これらのストライプメサ構造４１Ａ及び４１Ｂは、主面１０ａ上に設けられたｎ型バッファ層（不図示）と、ｎ型バッファ層上に設けられたｎ型半導体領域４２と、ｎ型半導体領域４２上に設けられたコア層４３と、コア層４３上に設けられたｐ型半導体領域４４とを含んでいる。なお、ストライプメサ構造４１Ｂは、光変調素子部６０から連続する一対の溝６６，６７がｎ型半導体領域４２、コア層４３およびｐ型半導体領域４４に形成されることによって形成されている。
ｎ型半導体領域４２は、ｎ型半導体層４２ａ及び４２ｂを含んで構成されている。ｎ型半導体層４２ａは、半導体レーザ素子部２０の回折格子層２２ａと同一の構成材料および厚さを有するが、回折格子は形成されていない。ｎ型半導体層４２ｂは、半導体レーザ素子部２０のｎ型半導体層２２ｂと同一の構成材料および厚さを有し、コア層４３に対するクラッドとして機能する。コア層４３は、例えば単一のアンドープＩｎＧａＡｓＰ層によって構成されることができる。ｐ型半導体領域４４は、ｐ型半導体層４４ａと、ｐ型半導体層４４ａ上に設けられたｐ型半導体層１２とを含んで構成されている。ｐ型半導体層４４ａは、例えばＺｎドープＩｎＰといったｐ型III−Ｖ族化合物半導体から成る。
ストライプメサ構造４１Ａ，４１Ｂの周辺構造は、半導体レーザ素子部２０寄りの部分であるストライプメサ構造４１Ａと、光変調素子部６０寄りの部分であるストライプメサ構造４１Ｂとで互いに異なる。ストライプメサ構造４１Ａの側面４１Ａａ，４１Ａｂ、およびストライプメサ構造４１Ｂの側面４１Ｂａ，４１Ｂｂは、共に半絶縁性半導体から成る半導体埋込領域２５及び２６によって埋め込まれている。これらの半導体埋込領域２５及び２６は、半導体レーザ素子部２０のものと共通である。但し、ストライプメサ構造４１Ｂの側面４１Ｂａ，４１Ｂｂは、光変調素子部６０から延びる一対の溝６６，６７によって形成されているので、半導体埋込領域２５及び２６は、これらの溝６６，６７を埋め込む。これに対し、ストライプメサ構造４１Ａの側面４１Ａａ，４１Ａｂを埋め込む半導体埋込領域２５及び２６は、ストライプメサ構造４１Ａから離れた領域にわたって広い範囲に設けられている。
前述したように、光変調素子部６０では、一対の溝６６，６７によってストライプメサ構造６１が構成される。すなわち、一対の溝６６，６７の外側（ストライプメサ構造６１とは反対側）には、ｎ型半導体領域６２、コア層６３およびｐ型半導体領域６４から成る丘状（テラス状）部分６５Ａ，６５Ｂ（図６（ｂ）を参照）が残存している。一方、半導体レーザ素子部２０ではこのような丘状部分が存在しない。したがって、半導体レーザ素子部２０と光変調素子部６０との間には、図３及び図４に示されるように、丘状部分６５Ａ，６５Ｂの端面６５Ａａ，６５Ｂａが形成される。本実施形態では、端面６５Ａａ，６５Ｂａは接続用導波路部４０に形成されている。
半導体埋込領域２５及び２６を形成する際、半導体埋込領域２５及び２６は、ストライプメサ構造２１の側面２１ａ及び２１ｂの上だけでなく、端面６５Ａａ及び６５Ｂａの上にも成長する。その結果、ストライプメサ構造４１Ａの側面４１Ａａ，４１Ａｂを埋め込む半導体埋込領域２５及び２６は、前述したようにストライプメサ構造４１Ａから離れた領域にわたって広い範囲に存在することとなる。なお、図４に示されるように、端面６５Ａａ，６５Ｂａ上に成長した半導体埋込領域２５及び２６は、光伝搬方向と交差する方向に延びる斜面２５ｂ及び２６ｂをそれぞれ有する。
接続用導波路部４０においても、半導体埋込領域２５及び２６の表面は、保護膜１４によって覆われている。そして、保護膜１４上には樹脂領域３０が形成されている。なお、接続用導波路部４０では、電極（オーミック金属膜）が形成されないので保護膜１４に開口は形成されていない。
以上の構成を備える半導体光集積素子１Ａを製造する方法について、以下に説明する。図７〜図１７は、本実施形態に係る製造方法の各工程を示す斜視図である。なお、以下の製造方法において、各半導体層を成長させる際には、例えば有機金属気相成長法（ＯＭＶＰＥ）が好適に用いられる。
まず、図７（ａ）に示されるように、半導体レーザ素子部２０のための半導体積層部３２をｎ型半導体基板１０の主面１０ａ上に形成する。なお、半導体積層部３２は、本実施形態における第１の半導体積層部である。具体的には、まず、ＩｎＰバッファ層、ＩｎＧａＡｓＰ回折格子層およびＩｎＰキャップ層を主面１０ａ上に成長させる。ＩｎＰバッファ層、ＩｎＧａＡｓＰ回折格子層およびＩｎＰキャップ層の厚さは、例えばそれぞれ５００ｎｍ、７０ｎｍおよび２０ｎｍである。次に、ＩｎＰキャップ層上にＳｉＮ膜を例えばＣＶＤにより形成し、このＳｉＮ膜上にレジストを塗布する。そして、半導体レーザ素子部２０となる領域のレジストに、干渉露光法を用いて回折格子パターンを形成する。このレジストをマスクとして、ＣＦ４系ガスを用いた誘導結合プラズマエッチング（ＩＣＰ−ＲＩＥ）によりＳｉＮ膜をエッチングする。このエッチングの深さがＳｉＮ膜を貫通した後、ＩＣＰ−ＣＶＤ中のガスをＯ２に切り替え、レジストをアッシングして除去する。こうして回折格子パターンをＳｉＮ膜に転写したのち、このＳｉＮ膜を介してＩｎＧａＡｓＰ回折格子層のエッチングを行う。このとき、エッチングの方法としては、例えばＣＨ４／Ｈ２系ガスを用いたＩＣＰ−ＲＩＥが好適である。また、エッチング深さは、例えばＩｎＧａＡｓＰ回折格子層を貫通しＩｎＰバッファ層に到達する程度が好適である。こうして、光伝搬方向に沿って所定の周期で形成された回折格子を有する回折格子層２２ａが形成される。その後、フッ酸を用いてＳｉＮ膜を除去し、また、エッチングにより損傷した回折格子層２２ａの表面を、硫酸と過酸化水素水溶液との混合液を用いてエッチングすることにより除去する。
こうして回折格子層２２ａ，４２ａを形成したのち、回折格子層２２ａ，４２ａ上に、ｎ型半導体層２２ｂ及び４２ｂ（ｎ型ＩｎＰ）、コア層２３（アンドープＩｎＧａＡｓＰ下部光閉じ込め層、ＩｎＧａＡｓＰコア層およびアンドープＩｎＧａＡｓＰ上部光閉じ込め層）、ｐ型半導体層２４ａ（ｐ型ＩｎＰ）、ｐ型ＩｎＧａＡｓＰ下キャップ層、およびｐ型ＩｎＰ上キャップ層（図示せず）を順に成長させる。なお、コア層２３は、本実施形態における第１の光導波層である。また、ｎ型半導体層２２ｂの厚さは例えば１２０ｎｍであり、下部光閉じ込め層および上部光閉じ込め層の厚さは例えば各５０ｎｍであり、下キャップ層および上キャップ層の厚さは例えば各２０ｎｍである。こうして、半導体積層部３２が形成される。
続いて、図７（ｂ）に示されるように、マスクＭ１を半導体積層部３２上に形成する。具体的には、まずマスクＭ１のためのシリコン化合物膜（例えばＳｉＯ２膜、ＳｉＯＮ膜、若しくはＳｉＮ膜）を半導体積層部３２上に形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうち半導体レーザ素子部２０上の部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分をエッチングにより除去する。その後、レジストを除去する。
続いて、図８（ａ）に示されるように、マスクＭ１を介して半導体積層部３２のエッチングを行う。具体的には、まず、半導体積層部３２の最表層であるｐ型ＩｎＰ上キャップ層に対し、塩酸、水および酢酸の混合液を用いたウェットエッチングを行う。このとき、混合液の塩酸、水および酢酸の体積比は例えば１：１：１０である。また、塩酸の濃度は例えば３６重量％である。次に、ｐ型ＩｎＧａＡｓＰ下キャップ層に対し、硫酸、過酸化水素水および水の混合液を用いたウェットエッチングを行う。このとき、硫酸、過酸化水素水および水の体積比は例えば１：１：１である。また、硫酸の濃度は例えば９６重量％である。その後、ｐ型半導体層２４ａに対し、臭化水素および水の混合液を用いたウェットエッチングを行う。このとき、臭化水素および水の体積比は例えば２：１であり、臭化水素の濃度は例えば４７重量％である。続いて、上部光閉じ込め層、活性層および下部光閉じ込め層に対し、塩酸、過酸化水素水および水の混合液を用いたウェットエッチングを行う。なお、半導体積層部３２に対する上記エッチングは、ｎ型半導体層２２ｂ（４２ｂ）において停止する。
続いて、図８（ｂ）に示されるように、接続用導波路部４０のための半導体積層部５２をｎ型半導体基板１０の主面１０ａ上に形成する。具体的には、マスクＭ１を残した状態で、ｎ型半導体層４２ｂ（ｎ型ＩｎＰ）上に、コア層４３（アンドープＩｎＧａＡｓＰ）、ｐ型半導体層４４ａ（ｐ型ＩｎＰ）、ｐ型ＩｎＧａＡｓＰ下キャップ層、およびｐ型ＩｎＰ上キャップ層（図示せず）を順に選択成長させる。こうして、半導体積層部３２に対して所定方向（光伝搬方向）に並ぶ半導体積層部５２が形成される。
続いて、フッ酸を用いてマスクＭ１を除去したのち、図９（ａ）に示されるように、マスクＭ２を半導体積層部３２，５２上に形成する。具体的には、まずマスクＭ２のためのシリコン化合物膜（例えばＳｉＯ２膜、ＳｉＯＮ膜、若しくはＳｉＮ膜）を半導体積層部３２，５２上に形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうち半導体レーザ素子部２０上および接続用導波路部４０上の部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分をエッチングにより除去する。その後、レジストを除去する。
続いて、図９（ｂ）に示されるように、マスクＭ２を介して半導体積層部５２のエッチングを行う。具体的には、まず、半導体積層部５２のｐ型ＩｎＰ上キャップ層およびｐ型ＩｎＧａＡｓＰ下キャップ層に対し、半導体積層部３２のときと同様にしてウェットエッチングを行う。その後、ｐ型半導体層４４ａに対し、ｐ型半導体層２４ａのときと同様にしてウェットエッチングを行う。続いて、コア層４３に対し、塩酸、過酸化水素水および水の混合液を用いたウェットエッチングを行う。このとき、塩酸、過酸化水素水および水の体積比は例えば１：５：５である。また、硫酸の濃度は例えば９６重量％である。続いて、ｎ型半導体層４２ｂに対し、臭化水素および水の混合液を用いたウェットエッチングを行う。このとき、臭化水素および水の体積比は例えば２：１である。続いて、回折格子層４２ａに対し、塩酸、過酸化水素水および水を用いたウェットエッチングを行う。このとき、塩酸、過酸化水素水および水の体積比は例えば１：５：５である。なお、この工程におけるエッチングは、回折格子層４２ａの下にあるＩｎＰのバッファ層もしくは基板１０上において停止する。
続いて、図１０（ａ）に示されるように、光変調素子部６０のための半導体積層部７２をｎ型半導体基板１０の主面１０ａ上に形成する。具体的には、マスクＭ２を残した状態で、主面１０ａ上に、ｎ型半導体領域６２（ｎ型ＩｎＰ）、コア層６３（アンドープＡｌＧａＩｎＡｓ）、およびｐ型半導体層６４ａ（ｐ型ＩｎＰ）を順に選択成長させる。その後、フッ酸を用いてマスクＭ２を除去する。なお、半導体積層部７２は、本実施形態における第２の半導体積層部であり、半導体積層部３２，５２に対して所定方向（光伝搬方向）に並んで形成される。また、コア層６３は、本実施形態における第２の光導波層である。
続いて、図１０（ｂ）に示されるように、半導体積層部３２上、半導体積層部５２上および半導体積層部７２上にわたって、ｐ型半導体層１２を成長させる。すなわち、半導体積層部３２上、半導体積層部５２上および半導体積層部７２上に、ｐ型ＩｎＰから成るクラッド層と、ｐ型ＩｎＧａＡｓＰから成る中間層と、ｐ型ＩｎＧａＡｓから成るコンタクト層とを順に成長させる。以上の工程によって、基板生産物８０が作製される。
続いて、図１１（ａ）に示されるように、基板生産物８０上にマスクＭ３を形成する。マスクＭ３は、本実施形態における第１のマスクであって、所定方向（光伝搬方向）に延びるストライプ状のパターンＭ３１と、パターンＭ３１の両脇に形成された一対のパターンＭ３２，Ｍ３３とを含んでいる。より詳細には、パターンＭ３１は、図５及び図６に示されたストライプメサ構造２１，４１Ａ，４１Ｂおよび６１の平面形状に応じた形状を有しており、光伝搬方向に延びる一対の側縁Ｍ３１ａおよびＭ３１ｂを有している。そして、このパターンＭ３１は、半導体積層部３２上、半導体積層部５２上、および半導体積層部７２上にわたって設けられている。一方、一対のパターンＭ３２，Ｍ３３は、半導体積層部７２上から半導体積層部５２上の一部にわたって設けられている。パターンＭ３２は、パターンＭ３１のうち半導体積層部５２上および半導体積層部７２上に設けられた部分の側縁Ｍ３１ａに対向する側縁Ｍ３２ａと、光伝搬方向と交差する方向（本実施形態では光伝搬方向に垂直な方向）に延びる端縁Ｍ３２ｂとを有している。同様に、パターンＭ３３は、パターンＭ３１のうち半導体積層部５２上および半導体積層部７２上に設けられた部分の側縁Ｍ３１ｂに対向する側縁Ｍ３３ａと、光伝搬方向と交差する方向（本実施形態では光伝搬方向に垂直な方向）に延びる端縁Ｍ３３ｂとを有している。なお、本実施形態では、端縁Ｍ３２ｂおよびＭ３３ｂは半導体積層部５２上に位置するが、端縁Ｍ３２ｂおよびＭ３３ｂは半導体積層部７２上若しくは半導体積層部３２上に位置してもよい。
マスクＭ３は、例えば次のようにして形成される。まず、マスクＭ３のためのシリコン化合物膜（例えばＳｉＯ２膜、ＳｉＯＮ膜、若しくはＳｉＮ膜）を半導体積層部３２，５２，７２上（本実施形態ではｐ型半導体層１２上）に形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうち上述したパターンＭ３１〜Ｍ３３に対応する部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分を、例えばフッ酸を用いたウェットエッチングにより除去する。その後、レジストを除去する。
続いて、図１１（ｂ）に示されるように、マスクＭ３を介して半導体積層部３２，５２および７２をエッチングすることにより、ストライプメサ構造２１および４１Ａを形成するとともに、一対の溝６６，６７を形成することによりストライプメサ構造４１Ｂおよび６１を形成する（メサ形成工程）。このとき、丘状部分６５Ａおよび６５Ｂも同時に形成される。この工程におけるエッチング方法としてはドライエッチングが好適であり、例えばＨＩ系のガスを用いたＩＣＰ−ＲＩＥがより好適である。エッチング深さは、例えば３．０μｍ〜４．０μｍである。この工程では、一度のエッチングによってストライプメサ構造２１，４１Ａ，４１Ｂおよび６１が一括して形成されるが、これらのストライプメサ構造２１，４１Ａ，４１Ｂおよび６１は、互いに組成が異なるコア層（ストライプメサ構造２１，４１Ａおよび４１ＢはＩｎＧａＡｓＰ、ストライプメサ構造６１はＡｌＧａＩｎＡｓ）をそれぞれ含む。そのため、ストライプメサ構造２１，４１Ａ，４１Ｂおよび６１の高さがほぼ等しくなるように、これらの組成に対するエッチングレート差が小さいエッチングガスを用いて、エッチング底面を平坦に形成することが好ましい。この工程ののち、フッ酸を用いてパターンＭ３２，Ｍ３３のみ除去する（図１２（ａ））。
続いて、図１２（ｂ）に示されるように、基板生産物８０上にマスクＭ４を形成する。マスクＭ４は、本実施形態における第２のマスクであって、半導体積層部７２のストライプメサ構造６１を覆う。より詳細には、マスクＭ４は、ストライプメサ構造６１の頂部上から一対の溝６６，６７の内面を経て丘状部分６５Ａおよび６５Ｂの表面上にわたって形成され、光伝搬方向に沿った一対の側縁Ｍ４ａおよびＭ４ｂと、光伝搬方向と交差する方向に延びる端縁Ｍ４ｃとを有する。端縁Ｍ４ｃは、図１１（ａ）に示されたマスクＭ３の端縁Ｍ３２ｂおよびＭ３３ｂの形成位置に対して、光伝搬方向における半導体積層部７２側に位置する。換言すれば、端縁Ｍ４ｃは、丘状部分６５Ａおよび６５Ｂの端面６５Ａａおよび６５Ｂａによって規定されるラインよりも半導体積層部７２側に位置する。したがって、図１２（ｂ）に示されるように、一対の溝６６，６７のうち半導体積層部３２寄りの一部は、マスクＭ４に覆われることなく露出する。なお、端縁Ｍ４ｃは、半導体積層部５２上および半導体積層部７２上の何れに位置してもよい。
また、本実施形態では、マスクＭ４が側縁Ｍ４ａおよびＭ４ｂを有しており、光伝搬方向と交差する方向においてマスクＭ４の幅が有限となっている。これにより、丘状部分６５Ａおよび６５Ｂのうちストライプメサ構造６１から離れた部分の表面も、マスクＭ４に覆われることなく露出する。なお、側縁Ｍ４ａと側縁Ｍ４ｂとの間隔は、例えば１０μｍである。
マスクＭ４は、例えば次のようにして形成される。まず、マスクＭ４のためのシリコン化合物膜（例えばＳｉＯ２膜、ＳｉＯＮ膜、若しくはＳｉＮ膜）を、基板生産物８０上の全面に例えば５０ｎｍの厚さでもって形成したのち、通常のフォトリソグラフィー技術を用いて、シリコン化合物膜のうちマスクＭ４に対応する部分をレジストにて保護する。そして、レジストから露出したシリコン化合物膜の部分を、例えばフッ酸を用いたウェットエッチングにより除去する。その後、レジストを除去する。
なお、マスクＭ４とマスクＭ３とは互いに異なる材料から成ることが好ましい。例えば、ＳｉＯ２によってマスクＭ３を形成し、ＳｉＯ２よりもエッチングレートが大きいＳｉＮによってマスクＭ４を形成するとよい。また、マスクＭ４の膜厚は、ストライプメサ構造６１に対する被覆が損なわれない程度に薄く抑えられることが望ましい。これらにより、ＳｉＮ膜をエッチングしてマスクＭ４を形成する際に、マスクＭ３のパターンＭ３１の減耗を抑え、次の工程においてストライプメサ構造２１上に埋込半導体が成長することを好適に防止できる。
続いて、図１３に示されるように、マスクＭ４から露出した領域上に、例えばＦｅドープＩｎＰといった半絶縁性の埋込半導体を成長させることによって、ストライプメサ構造２１，４１Ａおよび４１Ｂの両側面を選択的に埋め込み、半導体埋込領域２５，２６を形成する（第１の埋込工程）。ここで、図１８は、半導体埋込領域２５，２６を形成した直後の基板生産物８０の様子を示す平面図である。また、図１９〜図２１それぞれは、図１８に示されたVIII−VIII線、IX−IX線およびＸ−Ｘ線それぞれに沿った基板生産物８０の断面図であり、光伝搬方向に沿った断面を示している。図２２（ａ）、図２２（ｂ）、図２３（ａ）および図２３（ｂ）それぞれは、図１８に示されたXI−XI線、XII−XII線、XIII−XIII線、XIV−XIV線それぞれに沿った基板生産物８０の断面図であり、光伝搬方向に垂直な断面を示している。
図１３および図１８〜図２３に示されるように、この工程では、ストライプメサ構造２１および４１Ａの両側面が半導体埋込領域２５，２６によって埋め込まれるほか、丘状部分６５Ａ，６５Ｂの端面６５Ａａ，６５Ｂａも半導体埋込領域２５，２６によって埋め込まれる。また、一対の溝６６，６７の一部に半導体埋込領域２５，２６が成長することにより、ストライプメサ構造４１Ｂおよび６１の両側面が半導体埋込領域２５，２６によって埋め込まれる。この工程において、半導体埋込領域２５，２６としてＦｅドープＩｎＰを成長させる場合には、１，２ジクロロエタンを添加しながら成長させるとよい。これにより、ｎ型半導体基板１０の主面１０ａ上と比較して、ストライプメサ構造２１および４１Ａの両側面上、並びに丘状部分６５Ａおよび６５Ｂの端面６５Ａａ上および６５Ｂａ上における成長速度が速くなり、図４に示された半導体埋込領域２５，２６の斜面２５ｂ及び２６ｂ、並びに図５（ａ）に示された側面２５ａ及び２６ａが形成され易くなる。この工程ののち、フッ酸を用いてマスクＭ３のパターンＭ３１およびマスクＭ４を除去する（図１４（ａ））。
続いて、図１４（ｂ）に示されるように、シリコン化合物膜（例えばＳｉＯ２膜、ＳｉＯＮ膜、若しくはＳｉＮ膜）を基板生産物８０の全面に堆積することにより、保護膜１４を形成する。保護膜１４の厚さは、例えば２５０ｎｍである。
続いて、図１５（ａ）に示されるように、基板生産物８０上に樹脂を塗布して硬化させて樹脂領域３０を形成し、この樹脂領域３０によってストライプメサ構造６１の両側面を埋め込む（第２の埋込工程）。このとき、基板生産物８０上の全面に樹脂をスピンコーティングするので、一対の溝６６，６７のほか、ストライプメサ構造６１上、丘状部分６５Ａ，６５Ｂ上、および半導体埋込領域２５，２６の側面２５ａ，２６ａの外側に位置する主面１０ａ上の領域に、樹脂領域３０が形成される。また、図１５（ａ）に示されるように、ストライプメサ構造２１および４１Ａの両側方に形成される樹脂領域３０と、ストライプメサ構造４１Ｂおよび６１の両側方に形成される樹脂領域３０とでは、丘状部分６５Ａおよび６５Ｂの有無に起因してその高さが互いに異なっている。なお、樹脂領域３０に使用される樹脂材料としては、例えばＢＣＢやポリイミドといったポリマーが好ましい。また、樹脂領域３０に使用される樹脂材料は、Ｏ２ガスによるＲＩＥが可能なポリマーであることが好ましい。樹脂領域３０の厚さは例えば３μｍ〜４μｍである。
続いて、図１５（ｂ）に示されるように、樹脂領域３０に開口３０ａを形成することにより、ストライプメサ構造２１，４１Ａ，４１Ｂおよび６１上の保護膜１４を露出させる。具体的には、まず、樹脂領域３０の表面上にレジストを塗布し、通常のフォトリソグラフィー技術を用いて開口３０ａの平面形状に応じたレジストマスクを形成する。次に、このレジストマスクを介して例えばＯ２ガスやＣＦ４ガスを用いたＲＩＥを樹脂領域３０に施す。このときのエッチング深さは、保護膜１４が露出する程度である。また、Ｏ２ガスを用いてＲＩＥを行うことによって、保護膜１４とのエッチング選択性を高めることができる。
なお、本実施形態では、ストライプメサ構造２１および４１Ａ上に形成された樹脂領域３０の厚さと、ストライプメサ構造４１Ｂおよび６１上に形成された樹脂領域３０の厚さとが大きく異なるので、それぞれ個別にレジストマスク形成およびエッチングを行うことが好ましい。また、光変調素子部となる半導体積層部７２上においては、丘状部分６５Ａ，６５Ｂ上の樹脂領域３０のエッチングは行わず、ストライプメサ構造６１上の樹脂領域３０のみエッチングするとよい。これにより、後に形成される配線電極用金属膜６８ｂによる寄生容量を低減し、光変調素子部の高周波動作を好適に行うことができる。
続いて、図１６（ａ）に示されるように、保護膜１４のうちストライプメサ構造２１上に形成された部分、および保護膜１４のうちストライプメサ構造６１上に形成された部分に開口（コンタクトホール）を形成し、該開口内にｐ型オーミック金属膜２８ａおよび６８ａをそれぞれ形成する。保護膜１４の開口は、例えば該開口の平面形状に応じたパターンを有するレジストマスクをフォトリソグラフィー技術により形成し、該レジストマスクを用いて保護膜１４をエッチングすることにより好適に形成される。また、ｐ型オーミック金属膜２８ａおよび６８ａは、例えば上記レジストマスクを残した状態でＡｕ／Ｚｎ／Ａｕの金属蒸着を行い、該レジストマスク上に蒸着した金属をレジストマスクと共に除去するといった方法（いわゆるリフトオフ法）によって好適に形成される。
続いて、図１６（ｂ）に示されるように、ｐ型オーミック金属膜２８ａ上から樹脂領域３０上にわたって配線電極用金属膜２８ｂを形成する。また、ｐ型オーミック金属膜６８ａ上から樹脂領域３０上にわたって配線電極用金属膜６８ｂを形成する。これらの配線電極用金属膜２８ｂ，６８ｂは、例えば配線電極用金属膜２８ｂ，６８ｂの平面形状に応じたパターンを有するレジストマスクをフォトリソグラフィー技術により形成し、Ｔｉ／Ｐｔ／Ａｕの金属蒸着を行い、該レジストマスク上に蒸着した金属をレジストマスクと共にリフトオフすることによって好適に形成される。
続いて、図１７（ａ）に示されるように、配線電極用金属膜２８ｂ，６８ｂのうち樹脂領域３０上に形成された各部分の上に、ワイヤボンディングパッド２８ｃ，６８ｃを形成する。ワイヤボンディングパッド２８ｃ，６８ｃは、例えばメッキ形成に必要な通電用のＡｕ膜を基板生産物８０上の全面に蒸着し、フォトリソグラフィ技術を用いてこのＡｕ膜にワイヤボンディングパッド２８ｃ，６８ｃのパターンを形成したのち、Ａｕメッキを行うことによって好適に形成される。なお、通電用のＡｕ膜は、ワイヤボンディングパッド２８ｃ，６８ｃ形成後に、基板生産物８０上の全面においてＡｕをエッチングすることによって好適に除去される。
続いて、図１７（ｂ）に示されるように、ｎ型半導体基板１０の裏面１０ｂ上の全面に、ｎ型オーミック金属膜１３を形成する。具体的には、まず、基板生産物８０の主面側を支持板に貼り付け、ｎ型半導体基板１０の裏面１０ｂの研磨を行うことにより、ｎ型半導体基板１０の厚さを１００μｍ〜２００μｍまで薄くする。次に、ＡｕＧｅ／Ｔｉ／Ｐｔ／Ａｕの金属蒸着を行う。その後、基板生産物８０を支持板から剥がし、３００℃〜４００℃の熱処理を行うことによってオーミック金属膜の合金化を行う。こうして、図１〜図６に示された半導体光集積素子１Ａが完成する。
以上に説明した、本実施形態による半導体光集積素子１Ａの製造方法によって得られる効果について説明する。本実施形態の製造方法では、メサ形成工程において使用されるマスクＭ３が、光伝搬方向に延びるパターンＭ３１と、パターンＭ３２およびＭ３３とを含んでいる（図１１（ａ）を参照）。パターンＭ３２およびＭ３３は、パターンＭ３１のうち半導体積層部７２上に設けられた部分に対向する側縁Ｍ３２ａおよびＭ３３ａ、並びに光伝搬方向と交差する方向に延びる端縁Ｍ３２ｂおよびＭ３３ｂを有する。そして、第１の埋込工程において使用されるマスクＭ４は、光伝搬方向においてマスクＭ３の端縁Ｍ３２ｂおよびＭ３３ｂに対し半導体積層部７２側に位置する端縁Ｍ４ｃを有している（図１２（ｂ）を参照）。このようなマスクＭ４は、マスクＭ３の端縁Ｍ３２ｂ，Ｍ３３ｂによって形成される半導体積層部の丘状部分６５Ａ，６５Ｂの端面６５Ａａ，６５Ｂａ及びその近傍を覆わない。このため、半導体埋込領域２５，２６は端面６５Ａａ，６５Ｂａ上にも成長し、端面６５Ａａ，６５Ｂａと半導体埋込領域２５，２６との間には、図２７に示されたような隙間Ｂは生じない。したがって、本実施形態の製造方法によれば、第２の埋込工程において半導体積層部７２のストライプメサ構造６１の両側面を樹脂によって埋め込む際に、樹脂領域３０の表面の平坦性を高めることができる。また、端面６５Ａａ，６５Ｂａ及びその近傍において、保護膜１４を均一に形成することができる。
また、本実施形態のように、マスクＭ４は、光伝搬方向に沿った側縁Ｍ４ａ，Ｍ４ｂを有することが好ましい。半導体埋込領域２５，２６を選択成長させる際には、半導体材料に起因する生成物がマスク上に生じる。その際、半導体積層部７２の全体を覆うような広い面積のマスクを用いると、マスク上の生成物が増加し、半導体埋込領域２５，２６の成長に影響を及ぼしてしまう。また、マスクの境界付近における半導体の堆積量が増加し、半導体埋込領域２５，２６とその周辺との段差が大きくなってしまう。これに対し、マスクＭ４が光伝搬方向に沿った側縁Ｍ４ａ，Ｍ４ｂを有する（すなわち、半導体積層部７２のうちストライプメサ構造６１の近傍に限定してマスクＭ４を形成する）ことによって、上述したような生成物を低減し、半導体埋込領域２５，２６を好適に成長させることができる。
また、本実施形態のように、半導体埋込領域２５，２６がＦｅドープＩｎＰから成り、第１の埋込工程において１，２ジクロロエタンを添加しつつ半導体埋込領域２５，２６を成長させることが好ましい。これにより、半導体積層部３２のストライプメサ構造２１の両側面２１ａ，２１ｂ上、および丘状部分６５Ａ，６５Ｂの端面６５Ａａ，６５Ｂａ上に、半導体埋込領域２５，２６を好適に成長させることができる。
また、本実施形態のように、光変調素子部のストライプメサ構造６１が一対の溝６６，６７によって構成されており、一対の溝６６，６７の外側には丘状部分６５Ａ，６５Ｂが設けられていることが好ましい。これにより、ストライプメサ構造６１を埋め込む樹脂の体積を小さくし、熱による樹脂の体積変化を小さく抑えて配線電極用金属膜６８ｂが剥がれることを効果的に防止することができる。
本発明による半導体光集積素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では活性層等がIII−Ｖ族化合物半導体からなる半導体光集積素子を例示したが、本発明は、他の種類の半導体からなる半導体レーザ素子にも適用可能である。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
本発明は、半導体領域による埋込構造を有する光素子部と、樹脂領域による埋込構造を有する光素子部とを一つの基板上に備える半導体光集積素子を製造する際に、樹脂領域の表面の平坦性を高め得る方法として利用可能である。
１Ａ…半導体光集積素子、１０…ｎ型半導体基板、１２…ｐ型半導体層、１３…ｎ型オーミック金属膜、１４…保護膜、２０…半導体レーザ素子部、２１，４１Ａ，４１Ｂ，６１…ストライプメサ構造、２２，４２，６２…ｎ型半導体領域、２２ａ…回折格子層、２２ｂ…ｎ型半導体層、２３，４３，６３…コア層、２４，４４，６４…ｐ型半導体領域、２５，２６…半導体埋込領域、２８ａ，６８ａ…ｐ型オーミック金属膜、２８ｂ，６８ｂ…配線電極用金属膜、２８ｃ，６８ｃ…ワイヤボンディングパッド、３０…樹脂領域、３２…第１の半導体積層部、４０…接続用導波路部、５２…半導体積層部、６０…光変調素子部、６５Ａ，６５Ｂ…丘状部分、６６，６７…溝、７２…第２の半導体積層部、８０…基板生産物、Ｍ１〜Ｍ４…マスク。

Claims (3)

  1. 第１の光導波層を含む第１の半導体積層部、及び第２の光導波層を含む第２の半導体積層部が半導体基板の主面上において所定方向に並んで形成された基板生産物の前記第１及び第２の半導体積層部上に、前記所定方向に延びるパターンを含む第１のマスクを形成し、該第１のマスクを介して前記第１及び第２の半導体積層部をエッチングすることによりストライプメサ構造を形成するメサ形成工程と、
    前記第２の半導体積層部の前記ストライプメサ構造を覆う第２のマスクを形成したのち、前記第２のマスクを用いて前記第１の半導体積層部の前記ストライプメサ構造の両側面を埋込半導体によって選択的に埋め込む第１の埋込工程と、
    前記基板生産物上に樹脂を塗布し、該樹脂によって前記第２の半導体積層部の前記ストライプメサ構造の両側面を埋め込む第２の埋込工程と
    を備え、
    前記第１のマスクが、前記所定方向に延びるパターンのうち前記第２の半導体積層部上に設けられた部分に対向する側縁と、前記所定方向と交差する方向に延びる端縁とを有するパターンを更に含み、
    前記第２のマスクが、前記所定方向において前記第１のマスクの前記端縁に対し前記第２の半導体積層部側に位置する端縁を有する
    ことを特徴とする、半導体光集積素子の製造方法。
  2. 前記第２のマスクが、前記所定方向に沿った側縁を更に有することを特徴とする、請求項１に記載の半導体光集積素子の製造方法。
  3. 前記埋込半導体がＦｅドープＩｎＰであり、
    前記第１の埋込工程において１，２ジクロロエタンを添加しつつ前記埋込半導体を成長させることを特徴とする、請求項１または２に記載の半導体光集積素子の製造方法。
JP2011148491A 2011-07-04 2011-07-04 半導体光集積素子の製造方法 Pending JP2013016648A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011148491A JP2013016648A (ja) 2011-07-04 2011-07-04 半導体光集積素子の製造方法
US13/537,221 US8637329B2 (en) 2011-07-04 2012-06-29 Method for producing semiconductor optical integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011148491A JP2013016648A (ja) 2011-07-04 2011-07-04 半導体光集積素子の製造方法

Publications (1)

Publication Number Publication Date
JP2013016648A true JP2013016648A (ja) 2013-01-24

Family

ID=47438909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011148491A Pending JP2013016648A (ja) 2011-07-04 2011-07-04 半導体光集積素子の製造方法

Country Status (2)

Country Link
US (1) US8637329B2 (ja)
JP (1) JP2013016648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058216A1 (ja) * 2021-10-08 2023-04-13 日本電信電話株式会社 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5962022B2 (ja) * 2012-01-18 2016-08-03 住友電気工業株式会社 半導体光素子の製造方法
JP2014063052A (ja) * 2012-09-21 2014-04-10 Mitsubishi Electric Corp 光変調器の製造方法および光変調器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142182A (ja) * 2003-11-04 2005-06-02 Nec Corp 光半導体素子およびその製造方法
JP2010097174A (ja) * 2008-09-19 2010-04-30 Fujitsu Ltd 光導波路の製造方法及び光導波路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938185B2 (ja) 1990-11-29 1999-08-23 富士通株式会社 半導体発光装置
DE69414208T2 (de) * 1993-08-31 1999-03-25 Fujitsu Ltd Optischer Halbleitervorrichtung und Herstellungsverfahren
EP1271721A3 (en) * 1994-12-27 2010-05-26 Fujitsu Limited Optical semiconductor device
KR100337704B1 (ko) * 2000-07-04 2002-05-22 윤종용 전계흡수형 변조기가 집적된 레이저 다이오드의 제조 방법
JP4618854B2 (ja) * 2000-08-11 2011-01-26 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP4027639B2 (ja) * 2001-11-02 2007-12-26 富士通株式会社 半導体発光装置
JP4330376B2 (ja) * 2002-10-22 2009-09-16 富士通株式会社 光半導体装置及びその駆動方法
JP4199689B2 (ja) 2004-03-18 2008-12-17 本田技研工業株式会社 オートチョーク装置
JP4928988B2 (ja) * 2007-03-07 2012-05-09 日本オプネクスト株式会社 半導体光装置およびその製造方法
US7778295B2 (en) * 2007-05-14 2010-08-17 Finisar Corporation DBR laser with improved thermal tuning efficiency
JP5047704B2 (ja) * 2007-06-20 2012-10-10 日本オクラロ株式会社 光集積素子
JP5418887B2 (ja) * 2009-05-27 2014-02-19 住友電気工業株式会社 半導体レーザ素子の製造方法及び半導体レーザ素子
JP5597029B2 (ja) * 2010-05-27 2014-10-01 住友電気工業株式会社 波長可変半導体レーザ
JP5598297B2 (ja) * 2010-12-08 2014-10-01 住友電気工業株式会社 半導体光変調素子及びその製造方法
US8582618B2 (en) * 2011-01-18 2013-11-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive or refractive lens on the semiconductor laser device
JP2012227332A (ja) * 2011-04-19 2012-11-15 Sumitomo Electric Ind Ltd リッジ型半導体レーザ及びその製造方法
JP2012248812A (ja) * 2011-05-31 2012-12-13 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
JP2012252139A (ja) * 2011-06-02 2012-12-20 Sumitomo Electric Ind Ltd 半導体光変調器の製造方法及び半導体光変調器
JP5790336B2 (ja) * 2011-09-01 2015-10-07 住友電気工業株式会社 半導体光集積素子
JP2013070027A (ja) * 2011-09-08 2013-04-18 Furukawa Electric Co Ltd:The 光集積デバイス及び光集積デバイスの製造方法
JP2013143393A (ja) * 2012-01-06 2013-07-22 Sumitomo Electric Ind Ltd 半導体集積素子、及び半導体集積素子を作製する方法
JP5880063B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142182A (ja) * 2003-11-04 2005-06-02 Nec Corp 光半導体素子およびその製造方法
JP2010097174A (ja) * 2008-09-19 2010-04-30 Fujitsu Ltd 光導波路の製造方法及び光導波路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058216A1 (ja) * 2021-10-08 2023-04-13 日本電信電話株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8637329B2 (en) 2014-01-28
US20130012002A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
JP6610044B2 (ja) 半導体光変調器および半導体光変調器の製造方法
JP5598297B2 (ja) 半導体光変調素子及びその製造方法
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP2012248812A (ja) 半導体光集積素子の製造方法
US20150331298A1 (en) Semiconductor optical integrated device
JP2013149723A (ja) 光集積素子の製造方法
US10248000B2 (en) Semiconductor optical element and method for manufacturing the same
JP6330548B2 (ja) 変調器およびその製造方法
JP2013016648A (ja) 半導体光集積素子の製造方法
JP6205826B2 (ja) 半導体光素子の製造方法
JP5691741B2 (ja) 光半導体素子及びその製造方法
JP2013044793A (ja) 光半導体素子の製造方法
JP4238508B2 (ja) 光導波路型素子およびその製造方法
JP5790336B2 (ja) 半導体光集積素子
JP6493825B2 (ja) 半導体レーザ素子
JP4967565B2 (ja) 光半導体素子及びその製造方法
JP2021034388A (ja) 半導体光素子
JP2012079990A (ja) 集積化光半導体装置
JP4014861B2 (ja) 化合物半導体デバイス及びその作製方法
JP5047665B2 (ja) 半導体発光素子およびその製造方法
JP2018098264A (ja) 量子カスケード半導体レーザ
JP2018063300A (ja) 光導波路、光変調デバイスおよび光導波路の製造方法
JP5786425B2 (ja) 光集積素子の製造方法
JP2009038120A (ja) 半導体光集積素子およびその製造方法
JP2013044794A (ja) 光半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150728