JP5880063B2 - 光集積素子の製造方法 - Google Patents

光集積素子の製造方法 Download PDF

Info

Publication number
JP5880063B2
JP5880063B2 JP2012008030A JP2012008030A JP5880063B2 JP 5880063 B2 JP5880063 B2 JP 5880063B2 JP 2012008030 A JP2012008030 A JP 2012008030A JP 2012008030 A JP2012008030 A JP 2012008030A JP 5880063 B2 JP5880063 B2 JP 5880063B2
Authority
JP
Japan
Prior art keywords
etching
layer
cladding
cladding layer
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012008030A
Other languages
English (en)
Other versions
JP2013149723A (ja
Inventor
智和 勝山
智和 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012008030A priority Critical patent/JP5880063B2/ja
Priority to US13/740,567 priority patent/US8637337B2/en
Publication of JP2013149723A publication Critical patent/JP2013149723A/ja
Application granted granted Critical
Publication of JP5880063B2 publication Critical patent/JP5880063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2213—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on polyimide or resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光集積素子の製造方法に関するものである。
特許文献１には、バットジョイント構造を備えるリッジ型の光集積素子が記載されている。この文献に記載された光集積素子の製造方法では、まず半導体レーザ部を構成するためのｎ型ＩｎＰ下部クラッド層、活性層、回折格子層、及びｐ型ＩｎＰカバー層をｎ型ＩｎＰ基板上に成長させ、次に、ｎ型ＩｎＰ下部クラッド層、活性層及びｐ型ＩｎＰカバー層のうちレーザダイオード部として必要な部分以外の部分をウェットエッチングにより除去し、その除去された部分のｎ型ＩｎＰ基板上に、電界吸収型光変調器部を構成するためのｎ型ＩｎＰ下部クラッド層、活性層、及びｐ型ＩｎＰカバー層を再成長させる。そして、ｐ型ＩｎＰカバー層を除去したのち、半導体レーザ部の回折格子層に回折格子を形成し、半導体レーザ部から電界吸収型光変調器部にわたってｐ型ＩｎＰ上部クラッド層を成長させる。その後、所定の光導波方向に延びるリッジ構造を形成する。
特開２０１０−２８３１０４号公報
図２８は、バットジョイント構造を備える光集積素子の製造方法の一例を示す図である。このような光集積素子を製造する際には、図２８（ａ）に示されるように、まず第１の半導体素子部を構成するための下部クラッド層１１２、光導波層１１４、及び上部クラッド層１１６を半導体基板１０２上に成長させる。次に、図２８（ｂ）に示されるように、第１の半導体素子部１１０となるべき部分を覆うマスク１１８を形成し、このマスク１１８を用いて第１の半導体素子部１１０を除く他の部分をエッチングにより除去する。そして、図２８（ｃ）に示されるように、第２の半導体素子部１２０を構成するための下部クラッド層１２２、光導波層１２４、及び上部クラッド層１２６を、上記マスク１１８を用いて半導体基板１０２上に選択的に再成長させる。その後、種々の光導波路構造（例えば特許文献１に記載された光集積素子のようなリッジ構造）を形成する。
しかしながら、この製造方法において第２の半導体素子部１２０を構成するための各半導体層（下部クラッド層１２２、光導波層１２４、及び上部クラッド層１２６）を再成長させる際、図２８（ｃ）に示されるように、第１の半導体素子部１１０との境界付近において第２の半導体素子部１２０の各半導体層が這い上がる現象が生じる。そして、図２９に示されるように、その後にリッジ構造１３０を形成する際、這い上がった光導波層１２４と上部クラッド層１１６及び１２６とではエッチングレートが異なるため、この這い上がり部分が、リッジ構造１３０の両側面に隣接する領域（図中のＤ部分）において盛り上がってしまう。このような盛り上がりは、光導波モードの乱れを引き起こし、例えば半導体レーザの発振特性等に影響を及ぼすおそれがある。
本発明は、このような問題点に鑑みてなされたものであり、バットジョイント構造を備えるリッジ型の光集積素子を製造する際に、リッジ側面付近における盛り上がりを低減することを目的とする。
上述した課題を解決するために、本発明による第１の光集積素子の製造方法は、所定方向に並ぶ第１及び第２の領域を含む主面を有する半導体基板の第１及び第２の領域上に、第１の光導波層、第１の光導波層上に位置する第１及び第２のクラッド層、並びに第１及び第２のクラッド層とは組成が異なり第１のクラッド層と第２のクラッド層との間に位置する第１のエッチング停止層を含む第１の半導体積層部を成長させる第１の成長工程と、第１の半導体積層部のうち第１の領域上に成長した部分を覆う第１のエッチングマスクを第１の半導体積層部上に形成し、第１のエッチングマスクを用いて第１の半導体積層部のうち第２の領域上に成長した部分にエッチングを施すことにより第１の光導波層の端面を露出させる第１のエッチング工程と、第１の光導波層に結合される第２の光導波層、第２の光導波層上に位置する第３及び第４のクラッド層、並びに第３及び第４のクラッド層とは組成が異なり第３及び第４のクラッド層との間に位置する第２のエッチング停止層を含む第２の半導体積層部を、第１のエッチングマスクを用いて第２の領域上に選択的に成長させたのち、第１のエッチングマスクを除去する第２の成長工程と、所定方向を長手方向とする第２のエッチングマスクを第１及び第２の半導体積層部上に形成し、第２のエッチングマスクを用いて第２及び第４のクラッド層に対しエッチングを施すことによりリッジ構造を形成する第２のエッチング工程とを備え、第１のエッチング工程は、第１のエッチング停止層に対するエッチング速度が第１及び第２のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより第１のクラッド層と第２のクラッド層との間に庇を形成する第１の庇形成工程を含んでおり、第２の成長工程では、第１のクラッド層と第２のクラッド層との間に形成された庇を用いて第２の光導波層を形成することにより、半導体基板の主面から第２のエッチング停止層の上面までの高さが半導体基板の主面から第１のエッチング停止層の上面までの高さとほぼ同じとなり、第２のエッチング工程は、第２及び第４のクラッド層に対するエッチング速度が第１及び第２のエッチング停止層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行い、第１及び第２のエッチング停止層で該ウェットエッチングを停止する深さ制御工程を含むことを特徴とする。
上述した第１の光集積素子の製造方法では、第１の成長工程において成長される第１の半導体積層部が第１のエッチング停止層を含んでいる。第１のエッチング停止層は、第１及び第２のクラッド層とは組成が異なり、第１のクラッド層と第２のクラッド層との間に位置する。そして、第１のエッチング工程の際に、第１のエッチング停止層に対するウェットエッチングの速度を、その上下の層（第１及び第２のクラッド層）に対する速度よりも速くすることにより、第１のクラッド層と第２のクラッド層との間に庇を形成する。この庇は、第２の成長工程において第２の光導波層が成長するときに、第１の半導体素子部との境界付近における第２の光導波層の這い上がりを抑制する。これにより、第２のエッチング工程においてリッジ構造を形成するときに、リッジ構造の両側面に隣接する領域の盛り上がりを抑えて該領域を平坦に近づけることができる。したがって、上述した第１の光集積素子の製造方法によれば、光導波モードの乱れを抑え、半導体レーザの発振特性等への影響を低減することができる。
また、第１の光集積素子の製造方法は、半導体基板がＩｎＰ基板であり、第１〜第４のクラッド層がＩｎＰから成り、第１及び第２のエッチング停止層がＩｎＧａＡｓＰから成り、第１のエッチング工程の第１の庇形成工程において硫酸過水系エッチャントを用い、第２のエッチング工程の深さ制御工程において臭化水素を含むエッチャントを用いることを特徴としてもよい。これらのような半導体材料とエッチャントとの組み合わせによって、上述した第１の光集積素子の製造方法の作用効果を好適に得ることができる。
また、第１の光集積素子の製造方法は、第１の成長工程において成長する第１の半導体積層部が、第２のクラッド層上に位置し、第２のクラッド層とは組成が異なり金属電極とオーミック接合を成すコンタクト層を更に含んでおり、第１のエッチング工程は、コンタクト層に対するエッチング速度が第２のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより第２のクラッド層と第１のエッチングマスクとの間に庇を形成する第２の庇形成工程を更に含むことを特徴としてもよい。この第２の庇形成工程によって形成される庇は、第２の成長工程において第４のクラッド層が成長するときに、第１の半導体素子部との境界付近における第４のクラッド層の這い上がりを抑制するので、第１及び第２の半導体素子部の上面を平坦に近づけることができる。また、この製造方法では、金属電極とのオーミック接合の為に本来必要であるコンタクト層と、第２のクラッド層とのエッチング速度差を利用して第４のクラッド層の這い上がりを抑える庇を形成している。したがって、このような庇を形成するための専用の半導体層を第２のクラッド層とコンタクト層との間に形成する必要がないので、工程数を削減することができる。また、コンタクト層は、リッジ構造を構成する複数の半導体層の中で最も上部に位置する。したがって、リッジ構造の主要な部分を構成する第２のクラッド層の途中に庇形成のための半導体層が存在する場合と比較して、リッジ構造の側面をより平坦に近づけることができる。
また、本発明による第２の光集積素子の製造方法は、所定方向に並ぶ第１及び第２の領域を含む主面を有する半導体基板の第１及び第２の領域上に、第１の光導波層、第１の光導波層上に位置する第１のクラッド層、及び第１のクラッド層とは組成が異なり第１のクラッド層上に位置する第１のエッチング停止層を含む第１の半導体積層部を成長させる第１の成長工程と、第１の半導体積層部のうち第１の領域上に成長した部分を覆う第１のエッチングマスクを第１の半導体積層部上に形成し、第１のエッチングマスクを用いて第１の半導体積層部のうち第２の領域上に成長した部分にエッチングを施すことにより第１の光導波層の端面を露出させる第１のエッチング工程と、第１の光導波層に結合される第２の光導波層、第２の光導波層上に位置する第３のクラッド層、及び第３のクラッド層とは組成が異なり第３のクラッド層上に位置する第２のエッチング停止層を含む第２の半導体積層部を、第１のエッチングマスクを用いて第２の領域上に選択的に成長させたのち、第１のエッチングマスクを除去する第２の成長工程と、第１及び第２の半導体積層部上に、第１及び第２のエッチング停止層とは組成が異なる第５のクラッド層を成長させる第３の成長工程と、所定方向を長手方向とする第２のエッチングマスクを第１及び第２の領域上の第５のクラッド層上に形成し、第２のエッチングマスクを用いて第５のクラッド層に対しエッチングを施すことによりリッジ構造を形成する第２のエッチング工程とを備え、第１のエッチング工程は、第１のエッチング停止層に対するエッチング速度が第１のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより第１のクラッド層と第１のエッチングマスクとの間に庇を形成する庇形成工程を含んでおり、第２の成長工程では、第１のクラッド層と第２のクラッド層との間に形成された庇を用いて第２の光導波層を形成することにより、半導体基板の主面から第２のエッチング停止層の上面までの高さが半導体基板の主面から第１のエッチング停止層の上面までの高さとほぼ同じとなり、第２のエッチング工程は、第５のクラッド層に対するエッチング速度が第１及び第２のエッチング停止層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行い、第１及び第２のエッチング停止層で該ウェットエッチングを停止する深さ制御工程を含むことを特徴とする。
上述した第２の光集積素子の製造方法では、第１の成長工程において成長される第１の半導体積層部が第１のエッチング停止層を含んでいる。第１のエッチング停止層は、第１のクラッド層とは組成が異なり、第１のクラッド層上に位置する。そして、第１のエッチング工程の際に、第１のエッチング停止層に対するウェットエッチングの速度を、その下層（第１のクラッド層）に対する速度よりも速くすることにより、第１のクラッド層と第１のエッチングマスクとの間に庇を形成する。この庇は、第２の成長工程において第２の光導波層が成長するときに、第１の半導体素子部との境界付近における第２の光導波層の這い上がりを抑制する。これにより、第２のエッチング工程においてリッジ構造を形成するときに、リッジ構造の両側面に隣接する領域の盛り上がりを抑えて該領域を平坦に近づけることができる。したがって、上述した第２の光集積素子の製造方法によれば、光導波モードの乱れを抑え、半導体レーザの発振特性等への影響を低減することができる。
また、第２の光集積素子の製造方法では、第１の成長工程において、第２のエッチング工程におけるエッチング深さの制御の為の第１のエッチング停止層までを成長させ、その後の第３の成長工程において、第１のエッチング停止層上のクラッド層（第５のクラッド層）を成長させている。そして、第１のエッチング工程では、第１のエッチング停止層とその下層とのエッチング速度差を利用して庇を形成している。これにより、第２のエッチング工程により形成されるリッジ構造の途中（例えば、第１の光集積素子の製造方法における第２のクラッド層上）に庇形成の為の半導体層を配置する必要がないので、リッジ構造の両側面における当該半導体層に起因する段差を解消することができ、半導体レーザの発振特性といった光集積素子の動作特性を更に向上させることができる。
また、第２の光集積素子の製造方法は、半導体基板がＩｎＰ基板であり、第１のクラッド層、第３のクラッド層、及び第５のクラッド層がＩｎＰから成り、第１及び第２のエッチング停止層がＩｎＧａＡｓＰから成り、第１のエッチング工程の庇形成工程において硫酸過水系エッチャントを用い、第２のエッチング工程の深さ制御工程において臭化水素を含むエッチャントを用いることを特徴としてもよい。これらのような半導体材料とエッチャントとの組み合わせによって、上述した第２の光集積素子の製造方法の作用効果を好適に得ることができる。
本発明によれば、バットジョイント構造を備えるリッジ型の光集積素子を製造する際に、リッジ側面付近における盛り上がりを低減することができる。
図１は、本発明の第１実施形態に係る光集積素子の製造方法を示すフローチャートである。 図２（ａ）及び図２（ｂ）は、第１の成長工程を示す図である。 図３（ａ）及び図３（ｂ）は、第１の成長工程を示す図である。 図４は、第１のエッチング工程を示す図である。 図５（ａ）及び図５（ｂ）は、第１のエッチング工程を示す図である。 図６（ａ）及び図６（ｂ）は、第２の成長工程を示す図である。 図７（ａ）は、第３の成長工程を示す図である。図７（ｂ）は、第２のエッチング工程を示す図である。 図８は、第２のエッチング工程を示す図である。 図９（ａ）及び図９（ｂ）は、第２のエッチング工程を詳細に示す図である。 図１０（ａ）及び図１０（ｂ）は、第２のエッチング工程を詳細に示す図である。 図１１（ａ）及び図１１（ｂ）は、基板生産物に対する後工程を説明するための図である。 図１２（ａ）及び図１２（ｂ）は、基板生産物に対する後工程を説明するための図である。 図１３（ａ）及び図１３（ｂ）は、基板生産物に対する後工程を説明するための図である。 図１４は、本発明の第２実施形態に係る光集積素子の製造方法を示すフローチャートである。 図１５（ａ）は、第１の成長工程を示す図である。図１５（ｂ）は、第１のエッチング工程を示す図である。 図１６（ａ）及び図１６（ｂ）は、第１のエッチング工程を示す図である。 図１７（ａ）及び図１７（ｂ）は、第２の成長工程を示す図である。 図１８（ａ）及び図１８（ｂ）は、第２のエッチング工程を示す図である。 図１９（ａ）及び図１９（ｂ）は、第２のエッチング工程を詳細に示す図である。 図２０（ａ）及び図２０（ｂ）は、第２のエッチング工程を詳細に示す図である。 図２１は、本発明の第３実施形態に係る光集積素子の製造方法を示すフローチャートである。 図２２（ａ）は、第１の成長工程を示す図である。図２２（ｂ）は、第１のエッチング工程を示す図である。 図２３（ａ）及び図２３（ｂ）は、第１のエッチング工程を示す図である。 図２４（ａ）及び図２４（ｂ）は、第２の成長工程を示す図である。 図２５（ａ）は、第３の成長工程を示す図である。図２５（ｂ）は、第２のエッチング工程を示す図である。 図２６は、第２のエッチング工程を示す図である。 図２７（ａ）及び図２７（ｂ）は、第２のエッチング工程を詳細に示す図である。 図２８は、バットジョイント構造を備える光集積素子の製造方法の一例を示す図である。 従来の光集積素子の製造方法の問題点を説明するための図である。
以下、添付図面を参照しながら本発明による光集積素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
なお、以下に説明する製造方法において、各半導体層は例えば有機金属気相成長法（ＭＯＶＰＥ；Metal-Organic Vapor Phase Epitaxy）によって好適に成長される。また、ｎ型ドーパントとしては例えばＳｎやＳｉが適しており、ｐ型ドーパントとしては例えばＺｎが適している。また、括弧内に示される各半導体層の厚さの数値は例示であって、各半導体層の厚さは必要に応じて増減されることができる。
（第１の実施の形態）
図１は、本発明の第１実施形態に係る光集積素子の製造方法を示すフローチャートである。また、図２〜図１３は、図１に示された各工程の様子を示す斜視図若しくは断面図である。
＜第１の成長工程＞
この製造方法では、まず、図２（ａ）に示されるように、主面１０ａを有するウエハ状のｎ型ＩｎＰ基板１０を準備する。ｎ型ＩｎＰ基板１０は、本実施形態における半導体基板であり、その主面１０ａには、光集積素子における光導波方向である所定方向（図中の矢印Ｄ１）に並ぶ第１の領域１０ｂ及び第２の領域１０ｃが含まれる。なお、主面１０ａは、ＩｎＰ結晶の（００１）面を主に含む。また、所定方向Ｄ１は、ＩｎＰ結晶の＜１１０＞方向に沿っていることが好ましい。
次に、図２（ｂ）に示されるように、このｎ型ＩｎＰ基板１０の主面１０ａ上の全面（第１の領域１０ｂ及び第２の領域１０ｃ）に、バッファ層１２（厚さ５００ｎｍ）、回折格子層１４（厚さ８０ｎｍ）、及びキャップ層（厚さ１０ｎｍ、不図示）をこの順で成長させる（図１の工程Ｓ１１）。バッファ層１２及びキャップ層は、例えばｎ型ＩｎＰ基板１０と同一の半導体材料（ｎ型ＩｎＰ）から成る。回折格子層１４は、バッファ層１２及びキャップ層よりも屈折率が高い材料、例えばｎ型ＩｎＧａＡｓＰから成る。回折格子層１４の組成のバンドギャップ波長は例えば１３３０ｎｍである。なお、ｎ型ＩｎＰ基板１０、バッファ層１２、回折格子層１４、及びキャップ層のキャリア濃度は例えば５×１０１７ｃｍ−３である。
続いて、干渉露光法を用いてフォトリソグラフィを行うことにより回折格子層１４上にエッチングマスクを形成し、このエッチングマスクを用いて回折格子層１４にエッチング（好適にはドライエッチング）を施す。これにより、図３（ａ）に示されるように、回折格子層１４に回折格子を形成する（図１の工程Ｓ１２）。
続いて、図３（ｂ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａ上の全面に、スペーサ層１６（回折格子層１４の上面からの厚さ１００ｎｍ）、活性層１８、第１のクラッド層２０（厚さ６０ｎｍ）、第１のエッチング停止層２２（厚さ１０ｎｍ）、第２のクラッド層２４（厚さ４６０ｎｍ）、サイドエッチング層２６（厚さ２０ｎｍ）、及びキャップ層２８（厚さ２０ｎｍ）をこの順で成長させる（図１の工程Ｓ１３）。スペーサ層１６は、例えばｎ型ＩｎＰ基板１０と同一の半導体材料（ｎ型ＩｎＰ）から成る。第１のクラッド層２０及び第２のクラッド層２４は、例えばｎ型ＩｎＰ基板１０と同じ半導体材料で導電性が反対のもの（ｐ型ＩｎＰ）から成る。第１のエッチング停止層２２は、第１のクラッド層２０及び第２のクラッド層２４とは組成が異なり、第１のクラッド層２０と第２のクラッド層２４との間に位置する。より具体的には、第１のエッチング停止層２２は、第１のクラッド層２０及び第２のクラッド層２４に対してエッチング選択性を有する材料、例えばｐ型ＩｎＧａＡｓＰから成る。第１のエッチング停止層２２のバンドギャップ波長は例えば１１００ｎｍである。
サイドエッチング層２６は、第２のクラッド層２４に対してエッチング選択性を有する材料、例えばｐ型ＩｎＧａＡｓＰから成る。サイドエッチング層２６のバンドギャップ波長は例えば１１５０ｎｍである。キャップ層２８は、例えばｐ型ＩｎＰから成る。なお、スペーサ層１６、第１のクラッド層２０、第１のエッチング停止層２２、第２のクラッド層２４、サイドエッチング層２６、及びキャップ層２８のキャリア濃度は例えば５×１０１７ｃｍ−３である。
活性層１８は、本実施形態における第１の光導波層である。活性層１８は、例えばバリア層及び井戸層が交互に積層されて成る多重量子井戸（ＭＱＷ）構造を有する。バリア層は例えばＩｎＧａＡｓＰから成り、バンドギャップ波長は例えば１２００ｎｍである。井戸層は例えばＩｎＧａＡｓＰから成り、その組成は、例えば１５５０ｎｍの光を発生するように調整される。バリア層及び井戸層の厚さは例えばそれぞれ１０ｎｍ及び５ｎｍである。井戸層は、例えば１％の圧縮歪みを有しても良い。井戸層の数は例えば７層である。
なお、活性層１８より屈折率が小さい組成の光閉じ込め層を、活性層１８の上下に更に設けても良い。この光閉じ込め層は例えばＩｎＧａＡｓＰによって構成され、その組成のバンドギャップ波長は例えば１１５０ｎｍである。光閉じ込め層の厚さは、例えば上下それぞれ５０ｎｍである。
以上の工程により、図３（ｂ）に示される第１の半導体積層部４Ａが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第１の半導体積層部４Ａは、回折格子層１４、スペーサ層１６、活性層１８、第１のクラッド層２０、第１のエッチング停止層２２、第２のクラッド層２４、サイドエッチング層２６、及びキャップ層２８を含む。第１の半導体積層部４Ａのうち第１の領域１０ｂ上に形成された部分は、分布帰還型の半導体レーザ素子として機能する。
＜第１のエッチング工程＞
続いて、図４に示されるように、第１の半導体積層部４Ａのうち第１の領域１０ｂ上に成長した部分を覆う第１のエッチングマスクＭ１を第１の半導体積層部４Ａ上に形成する（図１の工程Ｓ１４）。この第１のエッチングマスクＭ１は、例えばＳｉＯ２から成る。一実施例では、化学気相成長法（ＣＶＤ；Chemical Vapor Deposition）によりＳｉＯ２を第１の半導体積層部４Ａ上に堆積させたのち、通常のフォトリソグラフィ技術を用いてこのＳｉＯ２層上にレジストマスクを形成し、このレジストマスクを用いてＳｉＯ２層をエッチングすることによって第１のエッチングマスクＭ１が好適に作製される。
続いて、図５（ａ）に示されるように、第１のエッチングマスクＭ１を用いて第１の半導体積層部４Ａのうち第２の領域１０ｃ上に成長した部分にウェットエッチングを施すことにより、活性層１８を露出させる（図１の工程Ｓ１５）。例えば本実施形態では、第１の半導体積層部４Ａを構成する各半導体層毎にエッチャントを変更しながら、バッファ層１２が露出するまでエッチングを行う。特に、サイドエッチング層２６及び第１のエッチング停止層２２をエッチングする際には、これらの層に対するエッチング速度がキャップ層２８、第２のクラッド層２４、及び第１のクラッド層２０に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行う。
一実施例では、キャップ層２８に対しては塩酸及び酢酸を含むエッチャントを使用し、主にＩｎＰから成る第２のクラッド層２４、第１のクラッド層２０、及びスペーサ層１６に対しては臭化水素を含むエッチャントを使用する。そして、主にＩｎＧａＡｓＰから成るサイドエッチング層２６及び第１のエッチング停止層２２に対しては、硫酸過水系エッチャントを使用する。これにより、これらの層に対するエッチング速度をキャップ層２８、第２のクラッド層２４及び第１のクラッド層２０に対するエッチング速度よりも速くすることができる。なお、主にＩｎＧａＡｓＰから成る活性層１８及び回折格子層１４に対しては、塩酸過水系エッチャントを使用するとよい。
ここで、図５（ｂ）は、図５（ａ）に示されるＩ−Ｉ線に沿った断面を示す側断面図である。本実施形態では、第１の半導体積層部４Ａのエッチング端面は主にＩｎＰ系半導体の（１１１）面から構成されており、順メサ構造を有する。また、サイドエッチング層２６をエッチングする際、そのエッチング速度がキャップ層２８及び第２のクラッド層２４に対するエッチング速度よりも速いので、サイドエッチング層２６の端面がキャップ層２８及び第２のクラッド層２４の端面よりも深くエッチングされ、図５（ｂ）の部分Ａ１に示されるようにキャップ層２８と第２のクラッド層２４との間に庇が形成されることとなる。同様に、第１のエッチング停止層２２をエッチングする際、そのエッチング速度が第２のクラッド層２４及び第１のクラッド層２０に対するエッチング速度よりも速いので、第１のエッチング停止層２２の端面が第２のクラッド層２４及び第１のクラッド層２０の端面よりも深くエッチングされ、図５（ｂ）の部分Ａ２に示されるように第２のクラッド層２４と第１のクラッド層２０との間に庇が形成されることとなる（第１の庇形成工程）。
＜第２の成長工程＞
続いて、図６（ａ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａの第２の領域１０ｃ上に、バッファ層３２（厚さ５０ｎｍ）、光導波層３４、第３のクラッド層３６（厚さ６０ｎｍ）、第２のエッチング停止層３８（厚さ１０ｎｍ）、及び第４のクラッド層４０（厚さは、キャップ層２８の上面と面一になるように調整される）を、第１のエッチングマスクＭ１を用いて選択的に成長させる（バットジョイント、図１の工程Ｓ１６）。バッファ層３２は、例えばｎ型ＩｎＰ基板１０と同一の半導体材料（ｎ型ＩｎＰ）から成る。第３のクラッド層３６及び第４のクラッド層４０は、例えばｎ型ＩｎＰ基板１０と同じ半導体材料で導電性が反対のもの（ｐ型ＩｎＰ）から成る。第２のエッチング停止層３８は、第４のクラッド層４０とは組成が異なり、第３のクラッド層３６と第４のクラッド層４０との間に位置する。より具体的には、第２のエッチング停止層３８は、第４のクラッド層４０に対してエッチング選択性を有する材料、例えばｐ型ＩｎＧａＡｓＰから成る。第２のエッチング停止層３８のバンドギャップ波長は例えば１１００ｎｍである。なお、バッファ層３２、第３のクラッド層３６、第２のエッチング停止層３８、及び第４のクラッド層４０のキャリア濃度は、例えば５×１０１７ｃｍ−３である。
光導波層３４は、本実施形態における第２の光導波層である。光導波層３４は、例えばバリア層及び井戸層が交互に積層されて成る多重量子井戸（ＭＱＷ）構造を有する。バリア層は例えばＩｎＧａＡｓＰから成り、バンドギャップ波長は例えば１４００ｎｍである。井戸層は例えばＩｎＧａＡｓＰから成り、バンドギャップ波長は例えば１５００ｎｍである。バリア層及び井戸層の厚さは例えばそれぞれ１０ｎｍ及び６ｎｍである。井戸層は、例えば１％の圧縮歪みを有しても良い。
ここで、図６（ｂ）は、図６（ａ）に示されるII−II線に沿った断面を示す側断面図である。前述した第１のエッチング工程によって、第２のクラッド層２４と第１のエッチングマスクＭ１との間には、庇が形成されている（図中の部分Ａ１）。この庇は、第２の成長工程において第４のクラッド層４０が成長するときに、第１の半導体素子部４Ａとの境界付近における第４のクラッド層４０の這い上がりを効果的に抑制する。また、前述した第１のエッチング工程によって、第１のクラッド層２０と第２のクラッド層２４との間には、別の庇が形成されている（図中の部分Ａ２）。この庇は、第２の成長工程において第２の光導波層３４が成長するときに、第１の半導体素子部４Ａとの境界付近における第２の光導波層３４の這い上がりを効果的に抑制する。
以上の工程により、図６に示される第２の半導体積層部６Ａが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第２の半導体積層部６Ａは、バッファ層３２、光導波層３４、第３のクラッド層３６、第２のエッチング停止層３８、及び第４のクラッド層４０を含む。この第２の半導体積層部６Ａは、例えば電界吸収型（ＥＡ；Electric Absorption）光変調素子として機能する。この後、第１のエッチングマスクＭ１を例えばフッ酸を用いて除去する。
＜第３の成長工程＞
続いて、図７（ａ）に示されるように、第１の半導体積層部４Ａ上から第２の半導体積層部６Ａ上にわたる主面１０ａ上の全面に、ｐ型クラッド層４２（厚さ１２００ｎｍ）及びｐ型コンタクト層４４（厚さ１００ｎｍ）をこの順で成長させる（図１の工程Ｓ１７）。ｐ型クラッド層４２は、例えば第２のクラッド層２４及び第４のクラッド層４０と同じ半導体材料（ｐ型ＩｎＰ）から成る。また、ｐ型コンタクト層４４は、ｐ型クラッド層４２とは組成が異なり、この工程の後に形成される金属製のアノード電極とオーミック接合を成す為の半導体材料から成る。ｐ型コンタクト層４４は、例えばｐ型ＩｎＧａＡｓから成る。なお、ｐ型クラッド層４２のキャリア濃度は例えば１×１０１８ｃｍ−３であり、ｐ型コンタクト層４４のキャリア濃度は例えば１．５×１０１９ｃｍ−３である。
＜第２のエッチング工程＞
続いて、図７（ｂ）に示されるように、所定方向Ｄ１を長手方向とする第２のエッチングマスクＭ２を第１の半導体積層部４Ａ上及び第２の半導体積層部６Ａ上（本実施形態ではｐ型コンタクト層４４上）に形成する（図１の工程Ｓ１８）。この第２のエッチングマスクＭ２は、例えばＳｉＯ２から成る。一実施例では、ＣＶＤによりＳｉＯ２をｐ型コンタクト層４４上に堆積させたのち、通常のフォトリソグラフィ技術を用いてこのＳｉＯ２層上にレジストマスクを形成し、このレジストマスクを用いてＳｉＯ２層をエッチングすることによって第２のエッチングマスクＭ２が好適に作製される。そして、図８に示されるように、この第２のエッチングマスクＭ２を用いてｐ型コンタクト層４４、ｐ型クラッド層４２、第２のクラッド層２４及び第４のクラッド層４０に対しエッチングを施すことにより、リッジ構造４６Ａを形成する（図１の工程Ｓ１９）。
なお、第２のエッチングマスクＭ２の両側方には、第２のエッチングマスクＭ２の側縁に沿った側縁を有する別のエッチングマスク（不図示）が、第２のエッチングマスクＭ２との間に間隔をあけて更に設けられる。したがって、リッジ構造４６Ａの両側面は、リッジ構造４６Ａの長手方向（所定方向Ｄ１）に沿って第１及び第２の半導体積層部４Ａ，６Ａに形成された溝５０の一方の側壁を構成することとなる。但し、図８では、リッジ構造４６Ａを明瞭に図示する為に、この溝５０の他方の側壁の図示を省略している。
ここで、図９及び図１０は、図８に示された第２のエッチング工程を詳細に示す図である。なお、図９（ａ）及び図９（ｂ）は、図８に示されるIII−III線に沿った断面を示しており、図１０（ａ）及び図１０（ｂ）は、図８に示されるIV−IV線に沿った断面を示している。この第２のエッチング工程では、図９（ａ）及び図１０（ａ）に示されるように、先ずｐ型コンタクト層４４、ｐ型クラッド層４２、第２のクラッド層２４及び第４のクラッド層４０に対してドライエッチングを行う。このドライエッチングの為のエッチングガスとしては、例えばＣＨ４／Ｈ２系ガスが好適である。このドライエッチングは、第１の半導体積層部４Ａのサイドエッチング層２６と第１及び第２のエッチング停止層２２，３８との間で停止される。このドライエッチングにより、リッジ構造のための側面４８ａ，４８ｂが主面１０ａに対してほぼ垂直に形成される。
次に、図９（ｂ）及び図１０（ｂ）に示されるように、ｐ型クラッド層４２、第２のクラッド層２４及び第４のクラッド層４０に対してウェットエッチングを行う（深さ制御工程）。このウェットエッチングの為のエッチャントとしては、第２及び第４のクラッド層２４，４０に対するエッチング速度が第１及び第２のエッチング停止層２２，３８に対するエッチング速度よりも速いエッチャントが好適であり、一実施例では臭化水素を含むエッチャントを用いることができる。このウェットエッチングは、第１及び第２のエッチング停止層２２，３８が露出した時点で停止される。このウェットエッチングにより、リッジ構造４６Ａの側面４６ａ，４６ｂが形成される。図に示されるように、側面４６ａ，４６ｂは、主面１０ａに対して逆メサ状となっており、例えばＩｎＰ結晶の（１１１）面を主に含んでいる。また、第１の半導体積層部４Ａでは、サイドエッチング層２６のエッチング速度が遅いためその幅が殆ど変化せず、図９（ｂ）に示されるようにサイドエッチング層２６の上下で段差が生じる。なお、上述したように側面４６ａ，４６ｂは（１１１）面を主に含んでいるため、リッジ構造４６Ａの下端部（第１のエッチング停止層２２に繋がる部分）の幅は、サイドエッチング層２６の幅（すなわち第２のエッチングマスクＭ２の幅）と、第２のクラッド層２４の厚さとによって一義的に規定される。したがって、第２のエッチングマスクＭ２の幅と第２のクラッド層２４の厚さとによって、リッジ構造４６Ａの横幅を精度良く制御することができる。
＜後工程＞
以上の工程により、第１及び第２の半導体積層部４Ａ，６Ａにリッジ構造４６Ａが形成されたウェハ状の基板生産物が作製される。図１１〜図１３は、この基板生産物に対する後工程（図１の工程Ｓ２０）を説明するための図である。図１１〜図１３（ａ）は、図８に示されたIII−III断面に相当する断面を示しており、図８に示されたIV−IV断面についてもこれらと同様の工程を行う。また、図１３（ｂ）は、図１３（ａ）に示されたＶ−Ｖ線に沿った断面を示している。
後工程では、まず、図１１（ａ）に示されるように、第１及び第２の半導体積層部４Ａ，６Ａを保護するための保護膜（パッシベーション膜）６２を第１及び第２の半導体積層部４Ａ，６Ａの表面に形成する。このとき、例えばＣＶＤによってＳｉＯ２から成る保護膜６２を形成するとよい。また、保護膜６２は、少なくともリッジ構造４６Ａの上面および両側面を覆うように形成されるとよい。
続いて、図１１（ｂ）に示されるように、ベンゾシクロブテン（ＢＣＢ）樹脂６４をスピンコートにより第１及び第２の半導体積層部４Ａ，６Ａの表面に塗布する。そして、熱処理を行うことによりＢＣＢ樹脂６４を硬化させる。この工程により、リッジ構造４６Ａの両側面に形成された溝５０をＢＣＢ樹脂６４が埋め込んで、基板生産物の表面が平坦化される。
続いて、図１２（ａ）に示されるように、フォトリソグラフィ技術を用いてＢＣＢ樹脂６４を露光・現像し、露光されたリッジ構造４６Ａ上のＢＣＢ樹脂６４を除去する。この工程によって、リッジ構造４６Ａ上の保護膜６２が露出する。
続いて、図１２（ｂ）に示されるように、ＢＣＢ樹脂６４をマスクとして使用しつつ、リッジ構造４６Ａ上の保護膜６２をエッチングにより除去する。このとき、保護膜６２に対して例えばＣＦ系ガスを用いたドライエッチングを行うとよい。この工程によって、リッジ構造４６Ａの上面（ｐ型コンタクト層４４）が露出する。
続いて、図１３（ａ）及び図１３（ｂ）に示されるように、リッジ構造４６Ａ上にオーミック電極６６を形成し、更に、オーミック電極６６上からＢＣＢ樹脂６４上に延びる金属配線６８を形成する。そして、図１３（ｂ）に示されるように、第１の半導体積層部４Ａ上のオーミック電極６６及び金属配線６８と、第２の半導体積層部６Ａ上のオーミック電極６６及び金属配線６８とを相互に分離する為に、オーミック電極６６及び金属配線６８の一部をエッチングにより除去する。更に、ｐ型コンタクト層４４の一部をエッチングにより除去することによって、第１の半導体積層部４Ａ上のｐ型コンタクト層４４と、第２の半導体積層部６Ａ上のｐ型コンタクト層４４とを相互に分離する。
以上の工程ののち、ウェハ状の基板生産物をチップ状に分割することによって、光集積素子が完成する。
以上に説明した本実施形態による製造方法では、第１の成長工程Ｓ１３において成長される第１の半導体積層部４Ａが、第１のエッチング停止層２２を含んでいる。第１のエッチング停止層２２は、第１のクラッド層２０及び第２のクラッド層２４とは組成が異なり、第１のクラッド層２０と第２のクラッド層２４との間に位置する。そして、第１のエッチング工程Ｓ１５の際に、第１のエッチング停止層２２に対するウェットエッチングの速度を、その上下の層（第１及び第２のクラッド層２０，２４）に対する速度よりも速くすることにより、第１のクラッド層２０と第２のクラッド層２４との間に庇を形成する（図５（ｂ）のＡ２部分を参照）。この庇は、第２の成長工程Ｓ１６において第２の光導波層３４が成長するときに、第１の半導体素子部４Ａとの境界付近における第２の光導波層３４の這い上がりを抑制する（図６（ｂ）のＡ２部分を参照）。これにより、第２のエッチング工程Ｓ１９においてリッジ構造４６Ａを形成する際に、図８に示されるようにリッジ構造４６Ａの両側面に隣接する領域（具体的には、溝５０の底面）の盛り上がりを抑えて、該領域を平坦に近づけることができる。したがって、本実施形態による光集積素子の製造方法によれば、光導波モードの乱れを抑え、半導体レーザの発振特性等への影響を低減することができる。
（第２の実施の形態）
図１４は、本発明の第２実施形態に係る光集積素子の製造方法を示すフローチャートである。また、図１５〜図２０は、図１４に示された各工程の様子を示す斜視図若しくは断面図である。
＜第１の成長工程＞
この製造方法では、まず、図２に示されたものと同様のｎ型ＩｎＰ基板１０を準備する。そして、第１実施形態と同様の方法により、このｎ型ＩｎＰ基板１０の主面１０ａ上の全面にバッファ層１２及び回折格子層１４を成長させたのち、回折格子層１４に回折格子を形成する（図１４の工程Ｓ２１、図３を参照）。
続いて、図１５（ａ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａ上の全面に、スペーサ層１６、活性層１８、第１のクラッド層２０、第１のエッチング停止層２２、第２のクラッド層７２（厚さ１８００ｎｍ）、及びｐ型コンタクト層７４（厚さ１００ｎｍ）をこの順で成長させる（図１４の工程Ｓ２２）。なお、スペーサ層１６、活性層１８、第１のクラッド層２０、及び第１のエッチング停止層２２の構造、組成、厚さ及びキャリア濃度は、前述した第１実施形態と同様である。第２のクラッド層７２は、第１実施形態の第２のクラッド層２４と同様の組成を有する。ｐ型コンタクト層７４は、第２のクラッド層７２上に位置しており、第２のクラッド層７２とは組成が異なりアノード電極（金属電極）とオーミック接合を成す層である。本実施形態において、ｐ型コンタクト層７４は、第２のクラッド層７２に対してエッチング選択性を有する材料（例えばｐ型ＩｎＧａＡｓ）から成る。なお、第２のクラッド層７２のキャリア濃度は例えば５×１０１７ｃｍ−３であり、ｐ型コンタクト層７４のキャリア濃度は例えば１．５×１０１９ｃｍ−３である。
以上の工程により、図１５（ａ）に示される第１の半導体積層部４Ｂが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第１の半導体積層部４Ｂは、回折格子層１４、スペーサ層１６、活性層１８、第１のクラッド層２０、第１のエッチング停止層２２、第２のクラッド層７２、及びｐ型コンタクト層７４を含む。第１の半導体積層部４Ｂのうち第１の領域１０ｂ上に形成された部分は、分布帰還型の半導体レーザ素子として機能する。
＜第１のエッチング工程＞
続いて、図１５（ｂ）に示されるように、第１の半導体積層部４Ｂのうち第１の領域１０ｂ上に成長した部分を覆う第１のエッチングマスクＭ３を第１の半導体積層部４Ｂ上に形成する（図１４の工程Ｓ２３）。この第１のエッチングマスクＭ３は、第１実施形態の第１のエッチングマスクＭ１と同様の材料および方法によって形成される。
続いて、図１６（ａ）に示されるように、第１のエッチングマスクＭ３を用いて第１の半導体積層部４Ｂのうち第２の領域１０ｃ上に成長した部分にウェットエッチングを施すことにより、活性層１８を露出させる（図１４の工程Ｓ２４）。このとき、第１の半導体積層部４Ｂを構成する各半導体層毎にエッチャントを変更しながら、例えばバッファ層１２が露出するまでエッチングを行う。特に、ｐ型コンタクト層７４及び第１のエッチング停止層２２をエッチングする際には、これらの層に対するエッチング速度が第２のクラッド層７２及び第１のクラッド層２０に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行う。
一実施例では、主にＩｎＰから成る第２のクラッド層７２、第１のクラッド層２０、及びスペーサ層１６に対しては臭化水素を含むエッチャントを使用する。そして、主にＩｎＧａＡｓから成るｐ型コンタクト層７４、及び、主にＩｎＧａＡｓＰから成る第１のエッチング停止層２２に対しては、硫酸過水系エッチャントを使用する。これにより、これらの層に対するエッチング速度を第２のクラッド層７２及び第１のクラッド層２０に対するエッチング速度よりも速くすることができる。なお、主にＩｎＧａＡｓＰから成る活性層１８及び回折格子層１４に対しては、塩酸過水系エッチャントを使用するとよい。
ここで、図１６（ｂ）は、図１６（ａ）に示されるVI−VI線に沿った断面を示す側断面図である。本実施形態においても、第１の半導体積層部４Ｂのエッチング端面は主にＩｎＰ系半導体の（１１１）面から構成されており、順メサ構造を有する。また、ｐ型コンタクト層７４をエッチングする際、そのエッチング速度が第２のクラッド層７２に対するエッチング速度よりも速いので、ｐ型コンタクト層７４の端面が第２のクラッド層７２の端面よりも深くエッチングされ、図１６（ｂ）の部分Ｂ１に示されるように、第１のエッチングマスクＭ３と第２のクラッド層７２との間に庇が形成されることとなる（第２の庇形成工程）。同様に、第１のエッチング停止層２２をエッチングする際、そのエッチング速度が第２のクラッド層７２及び第１のクラッド層２０に対するエッチング速度よりも速いので、第１のエッチング停止層２２の端面が第２のクラッド層７２及び第１のクラッド層２０の端面よりも深くエッチングされ、図１６（ｂ）の部分Ｂ２に示されるように、第２のクラッド層７２と第１のクラッド層２０との間に庇が形成されることとなる（第１の庇形成工程）。
＜第２の成長工程＞
続いて、図１７（ａ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａの第２の領域１０ｃ上に、バッファ層３２、光導波層３４、第３のクラッド層３６、第２のエッチング停止層３８、第４のクラッド層７６（厚さは、第２のクラッド層７２の上面と面一になるように調整される）、及びｐ型コンタクト層７８（厚さ１００ｎｍ）を、第１のエッチングマスクＭ３を用いて選択的に成長させる（図１４の工程Ｓ２５）。なお、バッファ層３２、光導波層３４、第３のクラッド層３６、第２のエッチング停止層３８の構造、組成、厚さ及びキャリア濃度は、前述した第１実施形態と同様である。
第４のクラッド層７６は、第１実施形態の第４のクラッド層４０と同様の組成を有する。ｐ型コンタクト層７８は、第４のクラッド層７６上に位置しており、第４のクラッド層７６とは組成が異なりアノード電極（金属電極）とオーミック接合を成す層である。ｐ型コンタクト層７８は、例えばｐ型ＩｎＧａＡｓから成る。なお、第４のクラッド層７６のキャリア濃度は例えば５×１０１７ｃｍ−３であり、ｐ型コンタクト層７８のキャリア濃度は例えば１．５×１０１９ｃｍ−３である。
ここで、図１７（ｂ）は、図１７（ａ）に示されるVII−VII線に沿った断面を示す側断面図である。前述した第１のエッチング工程によって、第２のクラッド層７２と第１のエッチングマスクＭ３との間には、庇が形成されている（図中の部分Ｂ１）。この庇は、第２の成長工程において第４のクラッド層７６が成長するときに、第１の半導体素子部４Ｂとの境界付近における第４のクラッド層７６の這い上がりを効果的に抑制する。また、前述した第１のエッチング工程によって、第１のクラッド層２０と第２のクラッド層７２との間には、別の庇が形成されている（図中の部分Ｂ２）。この庇は、第２の成長工程において第２の光導波層３４が成長するときに、第１の半導体素子部４Ｂとの境界付近における第２の光導波層３４の這い上がりを効果的に抑制する。
以上の工程により、図１７に示される第２の半導体積層部６Ｂが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第２の半導体積層部６Ｂは、バッファ層３２、光導波層３４、第３のクラッド層３６、第２のエッチング停止層３８、第４のクラッド層７６、及びｐ型コンタクト層７８を含む。この第２の半導体積層部６Ｂは、例えばＥＡ光変調素子として機能する。この後、第１のエッチングマスクＭ３を例えばフッ酸を用いて除去する。
＜第２のエッチング工程＞
続いて、図１８（ａ）に示されるように、所定方向Ｄ１を長手方向とする第２のエッチングマスクＭ４を第１の半導体積層部４Ｂ上及び第２の半導体積層部６Ｂ上に形成する（図１４の工程Ｓ２６）。この第２のエッチングマスクＭ４は、第１実施形態の第２のエッチングマスクＭ２と同様の材料および方法によって形成される。そして、図１８（ｂ）に示されるように、この第２のエッチングマスクＭ４を用いて、ｐ型コンタクト層７４及び７８、第２のクラッド層７２、並びに第４のクラッド層７６に対してエッチングを施すことにより、リッジ構造４６Ｂを形成する（図１４の工程Ｓ２７）。
ここで、図１９及び図２０は、図１８（ｂ）に示される第２のエッチング工程を詳細に示す図である。なお、図１９（ａ）及び図１９（ｂ）は、図１８（ｂ）に示されるVIII−VIII線に沿った断面を示しており、図２０（ａ）及び図２０（ｂ）は、図１８（ｂ）に示されるIX−IX線に沿った断面を示している。この第２のエッチング工程では、図１９（ａ）及び図２０（ａ）に示されるように、先ずｐ型コンタクト層７４及び７８、並びに第２のクラッド層７２及び第４のクラッド層７６に対してドライエッチングを行う。このドライエッチングの為のエッチングガスとしては、例えばＣＨ４／Ｈ２系ガスが好適である。このドライエッチングは、ｐ型コンタクト層７４，７８と第１及び第２のエッチング停止層２２，３８との間で停止される。このドライエッチングにより、リッジ構造のための側面４８ａ，４８ｂが主面１０ａに対してほぼ垂直に形成される。
次に、図１９（ｂ）及び図２０（ｂ）に示されるように、ｐ型コンタクト層７４及び７８、並びに第２のクラッド層７２及び第４のクラッド層７６に対してウェットエッチングを行う（深さ制御工程）。このウェットエッチングの為のエッチャントとしては、第２及び第４のクラッド層７２，７６に対するエッチング速度が第１及び第２のエッチング停止層２２，３８に対するエッチング速度よりも速いエッチャントが好適であり、一実施例では臭化水素を含むエッチャントを用いることができる。このウェットエッチングは、第１及び第２のエッチング停止層２２，３８が露出した時点で停止される。このウェットエッチングにより、リッジ構造４６Ｂの側面４６ａ，４６ｂが形成される。図に示されるように、側面４６ａ，４６ｂは、主面１０ａに対して逆メサ状となっており、例えばＩｎＰ結晶の（１１１）面を主に含んでいる。
以上の工程ののち、第１実施形態と同様の後工程（図１４の工程Ｓ２７）を行う。その後、ウェハ状の基板生産物をチップ状に分割することによって、光集積素子が完成する。
以上に説明した本実施形態による製造方法では、第１のエッチング工程Ｓ２４の際に、第１のエッチング停止層２２に対するウェットエッチングの速度を、その上下の層（第１及び第２のクラッド層２０，７２）に対する速度よりも速くすることにより、第１のクラッド層２０と第２のクラッド層７２との間に庇を形成する（図１６（ｂ）のＢ２部分を参照）。この庇は、第２の成長工程Ｓ２５において第２の光導波層３４が成長するときに、第１の半導体素子部４Ｂとの境界付近における第２の光導波層３４の這い上がりを抑制する（図１７（ｂ）のＢ２部分を参照）。これにより、第２のエッチング工程Ｓ２７においてリッジ構造４６Ｂを形成する際に、図１８（ｂ）に示されるようにリッジ構造４６Ｂの両側面に隣接する領域の盛り上がりを抑えて、該領域を平坦に近づけることができる。したがって、本実施形態による光集積素子の製造方法によれば、光導波モードの乱れを抑え、半導体レーザの発振特性等への影響を低減することができる。
また、本実施形態による製造方法では、第１の成長工程Ｓ２２において成長する第１の半導体積層部４Ｂがコンタクト層７４を含んでいる。そして、第１のエッチング工程Ｓ２４において、コンタクト層７４に対するエッチング速度が第２のクラッド層７２に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより、第２のクラッド層７２と第１のエッチングマスクＭ３との間に庇を形成する（図１６（ｂ）のＢ１部分を参照）。この庇は、第２の成長工程Ｓ２５において第４のクラッド層７６が成長するときに、第１の半導体素子部４Ｂとの境界付近における第４のクラッド層７６の這い上がりを抑制する（図１７（ｂ）のＢ１部分を参照）。これにより、第１及び第２の半導体素子部４Ｂ，６Ｂの上面を平坦に近づけることができるので、後工程における電極形成等を支障なく行うことができる。
また、本実施形態による製造方法では、金属電極とのオーミック接合の為に本来必要であるコンタクト層７４と、第２のクラッド層７２とのエッチング速度差を利用して第４のクラッド層７６の這い上がりを抑える庇を形成している。したがって、このような庇を形成するための専用の半導体層を第２のクラッド層７２とコンタクト層７４との間に形成する必要がないので、工程数を削減することができる。また、コンタクト層７４は、リッジ構造４６Ｂを構成する複数の半導体層の中で最も上部に位置する。したがって、リッジ構造４６Ｂの主要な部分を構成する第２のクラッド層の途中に庇形成のための半導体層が存在する場合と比較して、リッジ構造４６Ｂの側面４６ａ，４６ｂをより平坦に近づけることができる。
（第３の実施の形態）
図２１は、本発明の第３実施形態に係る光集積素子の製造方法を示すフローチャートである。また、図２２〜図２７は、図２１に示された各工程の様子を示す斜視図若しくは断面図である。
＜第１の成長工程＞
この製造方法では、まず、図２に示されたものと同様のｎ型ＩｎＰ基板１０を準備する。そして、第１実施形態と同様の方法により、このｎ型ＩｎＰ基板１０の主面１０ａ上の全面にバッファ層１２及び回折格子層１４を成長させたのち、回折格子層１４に回折格子を形成する（図２１の工程Ｓ３１、図３を参照）。
続いて、図２２（ａ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａ上の全面に、スペーサ層１６、活性層１８、第１のクラッド層２０、及び第１のエッチング停止層２２をこの順で成長させる（図２１の工程Ｓ３２）。なお、スペーサ層１６、活性層１８、及び第１のエッチング停止層２２の構造、組成、厚さ及びキャリア濃度は、前述した第１実施形態と同様である。また、第１のクラッド層２０の組成は前述した第１実施形態と同様であるが、厚さは第１実施形態と異なり、例えば１５０ｎｍ以下である。
以上の工程により、図２２（ａ）に示される第１の半導体積層部４Ｃが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第１の半導体積層部４Ｃは、回折格子層１４、スペーサ層１６、活性層１８、第１のクラッド層２０、及び第１のエッチング停止層２２を含む。第１の半導体積層部４Ｃのうち第１の領域１０ｂ上に形成された部分は、分布帰還型の半導体レーザ素子として機能する。
＜第１のエッチング工程＞
続いて、図２２（ｂ）に示されるように、第１の半導体積層部４Ｃのうち第１の領域１０ｂ上に成長した部分を覆う第１のエッチングマスクＭ５を第１の半導体積層部４Ｃ上に形成する（図２１の工程Ｓ３３）。この第１のエッチングマスクＭ５は、第１実施形態の第１のエッチングマスクＭ１と同様の材料および方法によって形成される。
続いて、図２３（ａ）に示されるように、第１のエッチングマスクＭ５を用いて第１の半導体積層部４Ｃのうち第２の領域１０ｃ上に成長した部分にウェットエッチングを施すことにより、活性層１８を露出させる（図２１の工程Ｓ３４）。このとき、第１の半導体積層部４Ｃを構成する各半導体層毎にエッチャントを変更しながら、例えばバッファ層１２が露出するまでエッチングを行う。特に、第１のエッチング停止層２２をエッチングする際には、第１のエッチング停止層２２に対するエッチング速度が第１のクラッド層２０に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行う。
一実施例では、主にＩｎＰから成る第１のクラッド層２０及びスペーサ層１６に対しては臭化水素を含むエッチャントを使用する。そして、主にＩｎＧａＡｓＰから成る第１のエッチング停止層２２に対しては、硫酸過水系エッチャントを使用する。これにより、第１のエッチング停止層２２に対するエッチング速度を第１のクラッド層２０に対するエッチング速度よりも速くすることができる。なお、主にＩｎＧａＡｓＰから成る活性層１８及び回折格子層１４に対しては、塩酸過水系エッチャントを使用するとよい。
ここで、図２３（ｂ）は、図２３（ａ）に示されるＸ−Ｘ線に沿った断面を示す側断面図である。本実施形態においても、第１の半導体積層部４Ｃのエッチング端面は主にＩｎＰ系半導体の（１１１）面から構成されており、順メサ構造を有する。また、第１のエッチング停止層２２をエッチングする際、そのエッチング速度が第１のクラッド層２０に対するエッチング速度よりも速いので、第１のエッチング停止層２２の端面が第１のクラッド層２０の端面よりも深くエッチングされ、図２３（ｂ）の部分Ｃ１に示されるように、第１のエッチングマスクＭ５と第１のクラッド層２０との間に庇が形成されることとなる（庇形成工程）。
＜第２の成長工程＞
続いて、図２４（ａ）に示されるように、ｎ型ＩｎＰ基板１０の主面１０ａの第２の領域１０ｃ上に、バッファ層３２、光導波層３４、第３のクラッド層３６、及び第２のエッチング停止層３８を、第１のエッチングマスクＭ５を用いて選択的に成長させる（図２１の工程Ｓ３５）。なお、バッファ層３２、光導波層３４、及び第２のエッチング停止層３８の構造、組成、厚さ及びキャリア濃度は、前述した第１実施形態と同様である。また、第３のクラッド層３６の組成は前述した第１実施形態と同様であり、その厚さは第１のクラッド層２０と同じ（１５０ｎｍ以下）である。
ここで、図２４（ｂ）は、図２４（ａ）に示されるXI−XI線に沿った断面を示す側断面図である。前述した第１のエッチング工程によって、第１のクラッド層２０と第１のエッチングマスクＭ５との間には、庇が形成されている（図中の部分Ｃ１）。この庇は、第２の成長工程において第２の光導波層３４が成長するときに、第１の半導体素子部４Ｃとの境界付近における第２の光導波層３４の這い上がりを効果的に抑制する。
また、上述したように、第３のクラッド層３６の厚さは１５０ｎｍ以下であることが好ましいが、このように第３のクラッド層３６を薄くするとその表面の平坦性が損なわれるおそれがある。そこで、第３のクラッド層３６の成長温度を活性層１８の成長温度よりも低くするとよい。これにより、（１１１）面上の成長速度が（００１）面上の成長速度よりも早くなり、第３のクラッド層３６表面の凹みを抑制することができる。
以上の工程により、図２４に示される第２の半導体積層部６Ｃが、ｎ型ＩｎＰ基板１０の主面１０ａ上に形成される。第２の半導体積層部６Ｃは、バッファ層３２、光導波層３４、第３のクラッド層３６、及び第２のエッチング停止層３８を含む。この第２の半導体積層部６Ｃは、例えばＥＡ光変調素子として機能する。この後、第１のエッチングマスクＭ５を例えばフッ酸を用いて除去する。
＜第３の成長工程＞
続いて、図２５（ａ）に示されるように、第１の半導体積層部４Ｃ上から第２の半導体積層部６Ｃ上にわたる主面１０ａ上の全面に、第５のクラッド層８２（厚さ１５００ｎｍ）及びｐ型コンタクト層８４（厚さ１００ｎｍ）をこの順で成長させる（図２１の工程Ｓ３６）。第５のクラッド層８２は、例えば第１のクラッド層２０及び第３のクラッド層３６と同じ半導体材料（ｐ型ＩｎＰ）から成る。また、ｐ型コンタクト層８４は、第５のクラッド層８２とは組成が異なり、この工程の後に形成される金属製のアノード電極とオーミック接合を成す。ｐ型コンタクト層８４は、例えばｐ型ＩｎＧａＡｓから成る。なお、第５のクラッド層８２のキャリア濃度は例えば１×１０１８ｃｍ−３であり、ｐ型コンタクト層８４のキャリア濃度は例えば１．５×１０１９ｃｍ−３である。
＜第２のエッチング工程＞
続いて、図２５（ｂ）に示されるように、所定方向Ｄ１を長手方向とする第２のエッチングマスクＭ６を、第１の半導体積層部４Ｃ上及び第２の半導体積層部６Ｃ上（本実施形態ではｐ型コンタクト層８４上）に形成する（図２１の工程Ｓ３７）。この第２のエッチングマスクＭ６は、第１実施形態の第２のエッチングマスクＭ２と同様の材料および方法によって形成される。そして、図２６に示されるように、この第２のエッチングマスクＭ６を用いて、ｐ型コンタクト層８４及び第５のクラッド層８２に対してエッチングを施すことにより、リッジ構造４６Ｃを形成する（図２１の工程Ｓ３８）。
ここで、図２７（ａ）及び図２７（ｂ）は、図２６に示される第２のエッチング工程を詳細に示す図である。なお、図２７（ａ）及び図２７（ｂ）は、図２６に示されるXII−XII線に沿った断面（第１の半導体積層部４Ｃの断面）を示している。第２の半導体積層部６Ｃのエッチング断面については、図２７（ａ）及び図２７（ｂ）と同様であるため図示を省略する。
この第２のエッチング工程では、図２７（ａ）に示されるように、先ずｐ型コンタクト層８４及び第５のクラッド層８２に対してドライエッチングを行う。このドライエッチングの為のエッチングガスとしては、例えばＣＨ４／Ｈ２系ガスが好適である。このドライエッチングは、ｐ型コンタクト層８４と第１及び第２のエッチング停止層２２，３８との間で停止される。このドライエッチングにより、リッジ構造のための側面４８ａ，４８ｂが主面１０ａに対してほぼ垂直に形成される。
次に、図２７（ｂ）に示されるように、ｐ型コンタクト層８４及び第５のクラッド層８２に対してウェットエッチングを行う（深さ制御工程）。このウェットエッチングの為のエッチャントとしては、第５のクラッド層８２に対するエッチング速度が第１及び第２のエッチング停止層２２，３８に対するエッチング速度よりも速いエッチャントが好適であり、一実施例では臭化水素を含むエッチャントを用いることができる。このウェットエッチングは、第１及び第２のエッチング停止層２２，３８が露出した時点で停止される。このウェットエッチングにより、リッジ構造４６Ｃの側面４６ａ，４６ｂが形成される。図に示されるように、側面４６ａ，４６ｂは、主面１０ａに対して逆メサ状となっており、例えばＩｎＰ結晶の（１１１）面を主に含んでいる。
以上の工程ののち、第１実施形態と同様の後工程（図２１の工程Ｓ３９）を行う。その後、ウェハ状の基板生産物をチップ状に分割することによって、光集積素子が完成する。
以上に説明した本実施形態による製造方法では、第１のエッチング工程Ｓ３４の際に、第１のエッチング停止層２２に対するウェットエッチングの速度を、その下層（第１のクラッド層２０）に対する速度よりも速くすることにより、第１のクラッド層２０と第１のエッチングマスクＭ５との間に庇を形成する（図２３（ｂ）のＣ１部分を参照）。この庇は、第２の成長工程Ｓ３５において第２の光導波層３４が成長するときに、第１の半導体素子部４Ｃとの境界付近における第２の光導波層３４の這い上がりを抑制する（図２４（ｂ）のＣ１部分を参照）。これにより、第２のエッチング工程Ｓ３８においてリッジ構造４６Ｃを形成する際に、図２６に示されるようにリッジ構造４６Ｃの両側面に隣接する領域の盛り上がりを抑えて該領域を平坦に近づけることができる。したがって、本実施形態による光集積素子の製造方法によれば、光導波モードの乱れを抑え、半導体レーザの発振特性等への影響を低減することができる。
また、本実施形態による製造方法では、第１の成長工程Ｓ３２において、第２のエッチング工程Ｓ３８におけるエッチング深さの制御の為の第１のエッチング停止層２２までを成長させ、その後の第３の成長工程Ｓ３６において、第１のエッチング停止層２２上のクラッド層（第５のクラッド層８２）を成長させている。そして、第１のエッチング工程Ｓ３４では、第１のエッチング停止層２２とその下層（第１のクラッド層２０）とのエッチング速度差を利用して庇（図２３（ｂ）のＣ１部分）を形成している。これにより、第２のエッチング工程Ｓ３８により形成されるリッジ構造４６Ｃの途中に庇形成の為の半導体層を配置する必要がないので、リッジ構造４６Ｃの両側面４６ａ，４６ｂにおける当該半導体層に起因する段差（例えば、第１実施形態における図９（ｂ）を参照）を解消することができる。したがって、半導体レーザの発振特性といった光集積素子の動作特性を更に向上させることができ、また、リッジ構造４６Ｃの形状安定性を高めることができる。更に、本実施形態によれば、第１の半導体積層部４Ｃの中途に庇を形成する必要がないので、第２の成長工程Ｓ３５において各半導体層を結晶性良く成長させ、積層欠陥の発生を低減することができる。
特に、本実施形態のように活性層１８と第１のエッチング停止層２２との間隔（すなわち第１のクラッド層２０の厚さ）を１５０ｎｍ以下とすることによって、リッジ構造４６Ｃと活性層１８との間隔を実用的な範囲に狭めることができるので、第１のエッチング停止層２２を、第１のエッチング工程Ｓ３４での庇の形成に加えて、第２のエッチング工程Ｓ３８でのエッチング深さの制御の為に好適に用いることができる。
以上、本発明に係る光集積素子の製造方法の好適な実施形態について、分布帰還型の半導体レーザ素子およびＥＡ光変調素子が集積された構造を例に挙げて説明したが、本発明は必ずしも上記実施形態に限られず、その要旨を逸脱しない範囲で様々な変更が可能である。
４Ａ，４Ｂ，４Ｃ…第１の半導体積層部、６Ａ，６Ｂ，６Ｃ…第２の半導体積層部、１０…基板、１０ａ…主面、１０ｂ…第１の領域、１０ｃ…第２の領域、１２…バッファ層、１４…回折格子層、１６…スペーサ層、１８…活性層、２０…第１のクラッド層、２２…第１のエッチング停止層、２４，７２…第２のクラッド層、２６…サイドエッチング層、２８…キャップ層、３２…バッファ層、３４…第２の光導波層、３６…第３のクラッド層、３８…第２のエッチング停止層、４０，７６…第４のクラッド層、４２…ｐ型クラッド層、４４，７４，７８，８４…ｐ型コンタクト層、４６Ａ，４６Ｂ，４６Ｃ…リッジ構造、６２…保護膜、６４…樹脂、６６…オーミック電極、６８…金属配線、８２…第５のクラッド層。

Claims (5)

  1. 所定方向に並ぶ第１及び第２の領域を含む主面を有する半導体基板の前記第１及び第２の領域上に、第１の光導波層、前記第１の光導波層上に位置する第１及び第２のクラッド層、並びに前記第１及び第２のクラッド層とは組成が異なり前記第１のクラッド層と前記第２のクラッド層との間に位置する第１のエッチング停止層を含む第１の半導体積層部を成長させる第１の成長工程と、
    前記第１の半導体積層部のうち前記第１の領域上に成長した部分を覆う第１のエッチングマスクを前記第１の半導体積層部上に形成し、前記第１のエッチングマスクを用いて前記第１の半導体積層部のうち前記第２の領域上に成長した部分にエッチングを施すことにより前記第１の光導波層の端面を露出させる第１のエッチング工程と、
    前記第１の光導波層に結合される第２の光導波層、前記第２の光導波層上に位置する第３及び第４のクラッド層、並びに前記第３及び第４のクラッド層とは組成が異なり前記第３及び第４のクラッド層との間に位置する第２のエッチング停止層を含む第２の半導体積層部を、前記第１のエッチングマスクを用いて前記第２の領域上に選択的に成長させたのち、前記第１のエッチングマスクを除去する第２の成長工程と、
    前記所定方向を長手方向とする第２のエッチングマスクを前記第１及び第２の半導体積層部上に形成し、前記第２のエッチングマスクを用いて前記第２及び第４のクラッド層に対しエッチングを施すことによりリッジ構造を形成する第２のエッチング工程と
    を備え、
    前記第１のエッチング工程は、前記第１のエッチング停止層に対するエッチング速度が前記第１及び第２のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより前記第１のクラッド層と前記第２のクラッド層との間に庇を形成する第１の庇形成工程を含んでおり、
    前記第２の成長工程では、前記第１のクラッド層と前記第２のクラッド層との間に形成された庇を用いて前記第２の光導波層を形成することにより、前記半導体基板の前記主面から前記第２のエッチング停止層の上面までの高さが前記半導体基板の前記主面から前記第１のエッチング停止層の上面までの高さとほぼ同じとなり、
    前記第２のエッチング工程は、前記第２及び第４のクラッド層に対するエッチング速度が前記第１及び第２のエッチング停止層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行い、前記第１及び第２のエッチング停止層で該ウェットエッチングを停止する深さ制御工程を含む
    ことを特徴とする、光集積素子の製造方法。
  2. 前記半導体基板がＩｎＰ基板であり、前記第１〜第４のクラッド層がＩｎＰから成り、前記第１及び第２のエッチング停止層がＩｎＧａＡｓＰから成り、
    前記第１のエッチング工程の前記第１の庇形成工程において硫酸過水系エッチャントを用い、
    前記第２のエッチング工程の前記深さ制御工程において臭化水素を含むエッチャントを用いる
    ことを特徴とする、請求項１に記載の光集積素子の製造方法。
  3. 前記第１の成長工程において成長する第１の半導体積層部が、前記第２のクラッド層上に位置し、前記第２のクラッド層とは組成が異なり金属電極とオーミック接合を成すコンタクト層を更に含んでおり、
    前記第１のエッチング工程は、前記コンタクト層に対するエッチング速度が前記第２のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより前記第２のクラッド層と前記第１のエッチングマスクとの間に庇を形成する第２の庇形成工程を更に含む
    ことを特徴とする、請求項１または２に記載の光集積素子の製造方法。
  4. 所定方向に並ぶ第１及び第２の領域を含む主面を有する半導体基板の前記第１及び第２の領域上に、第１の光導波層、前記第１の光導波層上に位置する第１のクラッド層、及び前記第１のクラッド層とは組成が異なり前記第１のクラッド層上に位置する第１のエッチング停止層を含む第１の半導体積層部を成長させる第１の成長工程と、
    前記第１の半導体積層部のうち前記第１の領域上に成長した部分を覆う第１のエッチングマスクを前記第１の半導体積層部上に形成し、前記第１のエッチングマスクを用いて前記第１の半導体積層部のうち前記第２の領域上に成長した部分にエッチングを施すことにより前記第１の光導波層の端面を露出させる第１のエッチング工程と、
    前記第１の光導波層に結合される第２の光導波層、前記第２の光導波層上に位置する第３のクラッド層、及び前記第３のクラッド層とは組成が異なり前記第３のクラッド層上に位置する第２のエッチング停止層を含む第２の半導体積層部を、前記第１のエッチングマスクを用いて前記第２の領域上に選択的に成長させたのち、前記第１のエッチングマスクを除去する第２の成長工程と、
    前記第１及び第２の半導体積層部上に、前記第１及び第２のエッチング停止層とは組成が異なる第５のクラッド層を成長させる第３の成長工程と、
    前記所定方向を長手方向とする第２のエッチングマスクを前記第１及び第２の領域上の前記第５のクラッド層上に形成し、前記第２のエッチングマスクを用いて前記第５のクラッド層に対しエッチングを施すことによりリッジ構造を形成する第２のエッチング工程と
    を備え、
    前記第１のエッチング工程は、前記第１のエッチング停止層に対するエッチング速度が前記第１のクラッド層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行うことにより前記第１のクラッド層と前記第１のエッチングマスクとの間に庇を形成する庇形成工程を含んでおり、
    前記第２の成長工程では、前記第１のクラッド層と前記第２のクラッド層との間に形成された庇を用いて前記第２の光導波層を形成することにより、前記半導体基板の前記主面から前記第２のエッチング停止層の上面までの高さが前記半導体基板の前記主面から前記第１のエッチング停止層の上面までの高さとほぼ同じとなり、
    前記第２のエッチング工程は、前記第５のクラッド層に対するエッチング速度が前記第１及び第２のエッチング停止層に対するエッチング速度よりも速いエッチャントを用いてウェットエッチングを行い、前記第１及び第２のエッチング停止層で該ウェットエッチングを停止する深さ制御工程を含む
    ことを特徴とする、光集積素子の製造方法。
  5. 前記半導体基板がＩｎＰ基板であり、前記第１のクラッド層、前記第３のクラッド層、及び前記第５のクラッド層がＩｎＰから成り、前記第１及び第２のエッチング停止層がＩｎＧａＡｓＰから成り、
    前記第１のエッチング工程の前記庇形成工程において硫酸過水系エッチャントを用い、
    前記第２のエッチング工程の前記深さ制御工程において臭化水素を含むエッチャントを用いる
    ことを特徴とする、請求項４に記載の光集積素子の製造方法。
JP2012008030A 2012-01-18 2012-01-18 光集積素子の製造方法 Active JP5880063B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012008030A JP5880063B2 (ja) 2012-01-18 2012-01-18 光集積素子の製造方法
US13/740,567 US8637337B2 (en) 2012-01-18 2013-01-14 Method for producing integrated optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008030A JP5880063B2 (ja) 2012-01-18 2012-01-18 光集積素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013149723A JP2013149723A (ja) 2013-08-01
JP5880063B2 true JP5880063B2 (ja) 2016-03-08

Family

ID=48780242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008030A Active JP5880063B2 (ja) 2012-01-18 2012-01-18 光集積素子の製造方法

Country Status (2)

Country Link
US (1) US8637337B2 (ja)
JP (1) JP5880063B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016648A (ja) * 2011-07-04 2013-01-24 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
JP5880065B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
JP2013235987A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 発光装置、スーパールミネッセントダイオード、およびプロジェクター
JP6251934B2 (ja) * 2013-07-30 2017-12-27 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法
JP6468180B2 (ja) * 2015-12-24 2019-02-13 三菱電機株式会社 光半導体装置の製造方法
CN112466882B (zh) * 2020-11-19 2023-08-25 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
CN113078553B (zh) * 2021-06-07 2021-08-13 陕西源杰半导体科技股份有限公司 一种铝量子阱激光器及其制备方法
JP7359333B1 (ja) * 2022-11-30 2023-10-11 三菱電機株式会社 光半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791647A (en) * 1986-06-17 1988-12-13 Nec Corporation Semiconductor laser
EP0473443B1 (en) * 1990-08-30 1999-03-24 Sharp Kabushiki Kaisha Buried-stripe type semiconductor laser device
JP2825436B2 (ja) * 1994-06-17 1998-11-18 古河電気工業株式会社 半導体導波路型光デバイスの製造方法
DE19619533A1 (de) * 1996-05-15 1997-11-20 Sel Alcatel Ag Monolithisch integriertes optisches Halbleiterbauelement
JP4514868B2 (ja) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
DE10108079A1 (de) * 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
EP1306944B1 (en) * 2000-06-08 2007-07-04 Nichia Corporation Semiconductor laser device, and method of manufacturing the same
JP4058245B2 (ja) 2001-02-22 2008-03-05 日本オプネクスト株式会社 半導体光集積素子の製造方法
KR100446615B1 (ko) * 2001-10-09 2004-09-04 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
JP2004273993A (ja) * 2003-03-12 2004-09-30 Hitachi Ltd 波長可変分布反射型半導体レーザ装置
JP4295278B2 (ja) * 2003-03-31 2009-07-15 日本電信電話株式会社 光半導体素子および光半導体集積回路
JP4239746B2 (ja) 2003-08-06 2009-03-18 日本電気株式会社 光導波路およびその製造方法
JP4977377B2 (ja) * 2006-02-22 2012-07-18 日本オプネクスト株式会社 半導体発光装置
JP2007324474A (ja) * 2006-06-02 2007-12-13 Sumitomo Electric Ind Ltd 光集積素子及びその製造方法
JP4978123B2 (ja) * 2006-09-13 2012-07-18 富士通株式会社 光半導体集積装置の製造方法
JP4899755B2 (ja) * 2006-09-28 2012-03-21 住友電気工業株式会社 半導体光素子を作製する方法
JP2009021454A (ja) * 2007-07-13 2009-01-29 Yokogawa Electric Corp 半導体光素子
JP2009054721A (ja) * 2007-08-24 2009-03-12 Fujitsu Ltd 半導体素子及び半導体素子の製造方法
US7668223B2 (en) * 2008-02-22 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated photonic semiconductor devices and methods for making integrated photonic semiconductors devices
JP2010283104A (ja) 2009-06-04 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP5691216B2 (ja) * 2010-03-29 2015-04-01 富士通株式会社 光半導体集積素子及びその製造方法

Also Published As

Publication number Publication date
US20130183783A1 (en) 2013-07-18
US8637337B2 (en) 2014-01-28
JP2013149723A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5880063B2 (ja) 光集積素子の製造方法
JP5177285B2 (ja) 光素子及びその製造方法
JP2010251609A (ja) 半導体レーザ
US20150331298A1 (en) Semiconductor optical integrated device
US8637338B2 (en) Method for producing integrated optical device
JP6065663B2 (ja) 半導体光導波路素子を作製する方法
JP5880065B2 (ja) 光集積素子の製造方法
JP2016024438A (ja) 半導体光素子
JP5691741B2 (ja) 光半導体素子及びその製造方法
JP2013044793A (ja) 光半導体素子の製造方法
JP6388007B2 (ja) 光デバイスの製造方法
JP2012079990A (ja) 集積化光半導体装置
JP2001284712A (ja) 分布帰還リッジ型半導体レーザ
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
JP3007928B2 (ja) 光半導体素子の製造方法
JP5962022B2 (ja) 半導体光素子の製造方法
JP6657537B2 (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP5786425B2 (ja) 光集積素子の製造方法
JP5924138B2 (ja) 光半導体集積回路装置及びその製造方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
JP2009088242A (ja) 光半導体装置およびその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
JP2002057405A (ja) 半導体レーザ装置及びその製造方法
JP2010098200A (ja) 分布帰還型半導体レーザ素子およびその製造方法
JPH04369886A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R150 Certificate of patent or registration of utility model

Ref document number: 5880063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250