JP4239746B2 - 光導波路およびその製造方法 - Google Patents
光導波路およびその製造方法 Download PDFInfo
- Publication number
- JP4239746B2 JP4239746B2 JP2003288068A JP2003288068A JP4239746B2 JP 4239746 B2 JP4239746 B2 JP 4239746B2 JP 2003288068 A JP2003288068 A JP 2003288068A JP 2003288068 A JP2003288068 A JP 2003288068A JP 4239746 B2 JP4239746 B2 JP 4239746B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- plane
- layer
- core layer
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Led Devices (AREA)
Description
これに対し、特許文献1は、接合面を(110)面以外の面とすることで、接合面で反射された導波光が導波路の外に放射されるようになり再び導波路に入射して元の方向に返ってくることを防止でき、反射光による不都合を解消できることが記載されている。また、同文献には、(110)面のような低指数面を接合面としたとき、接合面で半導体層の異常成長が起きやすいことが指摘されており、その対策として、接合面を(110)面以外の面とするのが有効であることが記載されている。
また本発明によれば、基板の(001)面上に、第一のコア層および第一のクラッド層を積層して導波路構造を形成する工程と、前記導波路構造を選択的に除去して第一の導波路を形成する工程と、前記基板上に、第二のコア層および第二のクラッド層を積層して、前記第一の導波路の端面とバットジョイント接合する第二の導波路を形成する工程と、を含み、前記第一および第二の導波路を、前記基板の<110>方向に延在するように形成するとともに、前記第一の導波路を形成する工程において;前記第一の導波路の端面を、(100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面とし、前記第一の導波路と前記第二の導波路との接合面において、前記第一の導波路のコア層の端面を、前記第一の導波路のクラッド層の端面よりも後退させることを特徴とする光導波路の製造方法が提供される。
このようにすれば、クラッド層の端面が基板に略垂直な面となっているため、接合面における半導体層の盛り上がりの程度を均一にし、素子間のばらつきを低減することが可能となる。
また、第一のコア層および第一のクラッド層をウエットエッチングにより選択的に除去して前記第一の導波路を形成することとしてもよい。また、第一のクラッド層をドライエッチングにより選択的に除去し、第一のコア層をウエットエッチングにより選択的に除去して、前記第一の導波路を形成することとしてもよい。こうすることにより、半導体層の盛り上がり量を低減することができる。
さらに本発明の製造方法において、第二のコア層および第二のクラッド層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成してもよい。こうすることにより、半導体層の盛り上がり量およびそのばらつきを効果的に低減することができる。
図1は、本実施形態に係るバットジョイントの構造を示す。図中、InP基板150上にInGaAsP活性層152(膜厚0.4μm)およびp−InPクラッド層154(膜厚1.5μm)が積層した構造の第一の導波路が形成されている。この導波路と光導波方向に隣接して、InGaAsPコア層160(膜厚0.4μm)およびp−InPクラッド層162(膜厚1.5μm)が積層した第二の導波路が形成されている。第一の導波路は、利得を有するInGaAsP活性層152を備え能動素子として機能する。一方、第二の導波路におけるInGaAsPコア層160は、利得を有しない層である。
第一の実施の形態では、導波路を構成するクラッド層をドライエッチングで、コア層をウエットエッチングで、それぞれ形成したが、両方ともドライエッチングで形成してもよく、また、両方ともウエットエッチングにより形成してもよい。
図4は、接合面近傍の半導体層の層構造を示す図である。本実施形態では、<010>方向と垂直な面、すなわち、(010)面またはこの面をサイドエッチングして得られる面を接合面としている。このような接合面とすることにより、半導体層の盛り上がりが抑制されている。
図4中右側には、InGaAsPコア層160およびp−InPクラッド層162が積層されている。光の導波方向は、図中左から右へ向かう方向である。図示するように、InGaAsPコア層160およびp−InPクラッド層162は、基板上部に向かって盛り上がった形状となっている。これは、これらの層の接合面157における成長の不安定さに起因するものである。接合面157が(110)面である場合、InGaAsPコア層160およびp−InPクラッド層162は、横方向に極めて早い成長速度で成長する結果、従来技術で述べたように、図5のような異常形状が発生する。
また、活性層の組成は適宜設計することができ、たとえば1.55μm組成InGaAsP層とすうことができる。また、InGaAsP層およびInP層を交互に積層した量子井戸構造の活性層とすることもできる。なお、半導体層の組成は目的・用途に応じて適宜選択される。
また、上記実施の形態では、接合面として(010)面を採用したが、これと等価な面またはこれらと所定範囲内の傾きを持つ面を採用することもできる。図7は、(100)面を採用した例であり、こうした構造の導波路構造とすることもできる。
第一の実施の形態で述べた方法により、図4Bの断面構造のバッドジョイントを作製した。図4Bにおいて、InGaAsP活性層152端面上部が、p−InPクラッド層154端面より0.3μm程度後退した位置にあり、接合面の傾きは、<001>方向に対して約20度であった。p−InPクラッド層154はドライエッチングにより加工し、InGaAsP活性層152はウエットエッチングにより加工した。
152 活性層
154 クラッド層
156 マスク
157 接合面
160 コア層
162 クラッド層
164 マスク
166 導波路構造
170 領域
180 第二の導波路
182 第一の導波路
Claims (11)
- 第一の導波路および第二の導波路がバットジョイント接合された光導波路であって、
前記第一および第二の導波路は、基板の(001)面上に閃亜鉛鉱型結晶構造の半導体からなるコア層およびクラッド層がこの順で積層した層構造を有し、
前記第一および第二の導波路は前記基板の<110>方向に延在しており、
前記第一の導波路と前記第二の導波路との接合面が、
(100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面を含み、
前記接合面において、前記第一の導波路のコア層の端面が、前記第一の導波路のクラッド層の端面よりも後退していることを特徴とする光導波路。 - 前記接合面において、前記第一の導波路のコア層の端面上部が、前記第一の導波路のクラッド層の端面よりも0.3μm以上後退していることを特徴とする請求項1に記載の光導波路。
- 前記第一の導波路のコア層は、発光層を含むことを特徴とする請求項1または2に記載の光導波路。
- 前記第一および第二の導波路のコア層が、
InxGa1−xAsyP1−y(xおよびyは0以上1以下の数)
からなることを特徴とする請求項1乃至3いずれかに記載の光導波路。 - 基板の(001)面上に、第一のコア層および第一のクラッド層を積層して導波路構造を形成する工程と、
前記導波路構造を選択的に除去して第一の導波路を形成する工程と、
前記基板上に、第二のコア層および第二のクラッド層を積層して、前記第一の導波路の端面とバットジョイント接合する第二の導波路を形成する工程と、
を含み、
前記第一および第二の導波路を、前記基板の<110>方向に延在するように形成するとともに、
前記第一の導波路を形成する工程において;
前記第一の導波路の端面を、(100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面とし、
前記第一の導波路と前記第二の導波路との接合面において、前記第一の導波路のコア層の端面を、前記第一の導波路のクラッド層の端面よりも後退させることを特徴とする光導波路の製造方法。 - 前記接合面において、前記第一の導波路のコア層の端面上部を、前記第一の導波路のクラッド層の端面よりも0.3μm以上後退させることを特徴とする請求項5に記載の光導波路の製造方法。
- 前記第一のコア層および前記第一のクラッド層をドライエッチングにより選択的に除去して前記第一の導波路を形成することを特徴とする請求項5または6に記載の光導波路の製造方法。
- 前記第一のコア層および前記第一のクラッド層をウエットエッチングにより選択的に除去して前記第一の導波路を形成することを特徴とする請求項5または6に記載の光導波路の製造方法。
- 前記第一のクラッド層をドライエッチングにより選択的に除去し、前記第一のコア層をウエットエッチングにより選択的に除去して、前記第一の導波路を形成することを特徴とする請求項5または6に記載の光導波路の製造方法。
- 前記第二のコア層および前記第二のクラッド層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成することを特徴とする請求項5乃至9いずれかに記載の光導波路の製造方法。
- 前記第一および第二のコア層が、
InxGa1−xAsyP1−y(xおよびyは0以上1以下の数)
からなることを特徴とする請求項5乃至10いずれかに記載の光導波路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288068A JP4239746B2 (ja) | 2003-08-06 | 2003-08-06 | 光導波路およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288068A JP4239746B2 (ja) | 2003-08-06 | 2003-08-06 | 光導波路およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005055764A JP2005055764A (ja) | 2005-03-03 |
JP4239746B2 true JP4239746B2 (ja) | 2009-03-18 |
Family
ID=34366863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288068A Expired - Fee Related JP4239746B2 (ja) | 2003-08-06 | 2003-08-06 | 光導波路およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239746B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149724A (ja) | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP5880063B2 (ja) | 2012-01-18 | 2016-03-08 | 住友電気工業株式会社 | 光集積素子の製造方法 |
JP5880065B2 (ja) | 2012-01-18 | 2016-03-08 | 住友電気工業株式会社 | 光集積素子の製造方法 |
-
2003
- 2003-08-06 JP JP2003288068A patent/JP4239746B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005055764A (ja) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070195847A1 (en) | Semiconductor laser diode and integrated semiconductor optical waveguide device | |
US7340142B1 (en) | Integrated optoelectronic device and method of fabricating the same | |
JPH11233883A (ja) | 半導体レーザ | |
JP4534985B2 (ja) | 導波路型光デバイスおよびその製造方法 | |
JP2008113041A (ja) | 導波管 | |
US20050220158A1 (en) | Optical integrated device | |
US7541204B2 (en) | Method of manufacturing an optical semiconductor element | |
JP4239746B2 (ja) | 光導波路およびその製造方法 | |
JP2003198057A (ja) | 半導体レーザ素子及びその製造方法 | |
JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
WO2020245935A1 (ja) | 光デバイス | |
JPH1187844A (ja) | 半導体光結合回路及びその製造方法 | |
JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 | |
JP2003069136A (ja) | 光集積デバイス及びその作製方法 | |
JP4534449B2 (ja) | Mmi型半導体レーザおよびその製造方法 | |
JP2009088242A (ja) | 光半導体装置およびその製造方法 | |
JP4151043B2 (ja) | 光半導体装置の製造方法 | |
US10684414B1 (en) | Interconnect between different multi-quantum well waveguides in a semiconductor photonic integrated circuit | |
WO2020255183A1 (ja) | 半導体光源素子および光半導体導波路窓構造の製造方法 | |
JP2001127378A (ja) | 半導体集積素子とその製造方法 | |
JP5165002B2 (ja) | 半導体デバイスの製造方法 | |
US20050220392A1 (en) | Optical integrated device | |
US20240176073A1 (en) | Semiconductor structure and method of manufacture | |
JP2000183443A (ja) | スポットサイズ変換器付き半導体レーザ装置、及びその製造方法 | |
JP2004214292A (ja) | 光変調器集積半導体発光素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |