JP4239746B2 - 光導波路およびその製造方法 - Google Patents

光導波路およびその製造方法 Download PDF

Info

Publication number
JP4239746B2
JP4239746B2 JP2003288068A JP2003288068A JP4239746B2 JP 4239746 B2 JP4239746 B2 JP 4239746B2 JP 2003288068 A JP2003288068 A JP 2003288068A JP 2003288068 A JP2003288068 A JP 2003288068A JP 4239746 B2 JP4239746 B2 JP 4239746B2
Authority
JP
Japan
Prior art keywords
waveguide
plane
layer
core layer
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003288068A
Other languages
English (en)
Other versions
JP2005055764A (ja
Inventor
和宏 芝
宏一 難波江
耕治 工藤
信也 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003288068A priority Critical patent/JP4239746B2/ja
Publication of JP2005055764A publication Critical patent/JP2005055764A/ja
Application granted granted Critical
Publication of JP4239746B2 publication Critical patent/JP4239746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Led Devices (AREA)

Description

本発明は、複数の導波路が接続した光導波路に関するものである。
従来、発光素子、レンズ、受光素子など個別部品で光システムを構成する場合、光軸合わせの工程が必要であった。この光軸合わせの工程では通常μm単位での位置合わせが必要であるため、製造時間とコストの低減が困難であるという問題があった。さらに、この光システムでは環境温度の変動により各個別部品を固定している材質の熱膨張、収縮により光軸がずれるという問題もあった。
こうした問題を解消するため、発光素子、受光素子、分波器、合波器等を同一基板上に集積する技術が提案されている。このようにすれば、光システムの最大の問題点であった光軸合わせの工程が無くなるため、光システム作製において低コスト化を図ることができる。さらに、この光システムでは集積化されていることにより、環境温度の変動による光軸ずれの変動を小さくすることが可能となる。
こうしたシステムを作製するにあたっては、素子と導波路とを、光損失を抑制しつつ接続することが重要な技術的課題となる。発光素子と光導波路の接合部には、従来、バットジョイント(突き合わせ結合)とよばれるジョイント構造が採用されてきた。バットジョイントとは、屈折率分布の異なる2以上の光導波路の端面同士を光軸方向に突き合わせて接合するジョイント構造をいう。
従来、(001)InP基板上に形成したInGaAsP系導波路のバットジョイントについて、いくつかの提案がなされている(特許文献1、2)。このようなバットジョイントは、まず、第一の導波路を半導体層のエピタキシャル成長により形成した後、マスクを用いて半導体層を部分的に除去し、第二の導波路を、マスクを用いてエピタキシャル成長することにより作製できる。InGaAsP系導波路では、レーザ出射端面を劈開面(110)面とする関係上、バットジョイントの接合面は、通常、(110)面となる。
これに対し、特許文献1は、接合面を(110)面以外の面とすることで、接合面で反射された導波光が導波路の外に放射されるようになり再び導波路に入射して元の方向に返ってくることを防止でき、反射光による不都合を解消できることが記載されている。また、同文献には、(110)面のような低指数面を接合面としたとき、接合面で半導体層の異常成長が起きやすいことが指摘されており、その対策として、接合面を(110)面以外の面とするのが有効であることが記載されている。
一方、特許文献2には、上記した半導体層の異常成長は、第一の導波路をエッチング加工する際、サイドエッチングにより半導体層端面がサイドエッチングされることが原因となって引き起こされることが記載されている。また、このサイドエッチング量は、特許文献1で述べているような反射防止の観点から接合面を光導波方向に対して斜めに設けたとき(接合面を上からみたとき)、より顕著となることが記載されている。同文献では、こうした問題に対し、ドライエッチングおよびウエットエッチングを併用することで第一の導波路のサイドエッチングを抑制し、光結合損失を低減できることが記載されている。
特開平9−197154号公報 図1 特開平11−87844号公報 段落0027、0044
ところが、本発明者の検討によれば、接合面を光導波方向に対して斜めに設けるだけでは接合面における半導体層の盛り上がりを十分に解消できないことが明らかになった。また、接合面を斜めに設けた場合、半導体層の盛り上がりの量が、素子ごとに大きくばらつくことが明らかになった。
このような半導体層の盛り上がりが生じると、接合面における光損失の程度が大きくなる。また、盛り上がりの程度がばらつくと、光結合損失の程度が変動し、素子性能のばらつきをもたらすという問題が生じる。
本発明は上記事情に鑑みなされたものであって、バットジョイントの接合面における半導体層の盛り上がりを低減するとともに、その盛り上がりの量のばらつきを抑制し、これにより光結合損失の少ないバットジョイントを安定的に作成する技術を提供することを目的とする。
本発明によれば、一の導波路および第二の導波路がバットジョイント接合された光導波路であって、前記第一および第二の導波路は、基板の(001)面上に閃亜鉛鉱型結晶構造の半導体からなるコア層およびクラッド層がこの順で積層した層構造を有し、前記第一および第二の導波路は前記基板の<110>方向に延在しており、前記第一の導波路と前記第二の導波路の接合面が、(100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面を含み、前記接合面において、前記第一の導波路のコア層の端面が、前記第一の導波路のクラッド層の端面よりも後退していることを特徴とする光導波路が提供される。
また本発明によれば、基板の(001)面上に、第一のコア層および第一のクラッド層を積層して導波路構造を形成する工程と、前記導波路構造を選択的に除去して第一の導波路を形成する工程と、前記基板上に、第二のコア層および第二のクラッド層を積層して、前記第一の導波路の端面とバットジョイント接合する第二の導波路を形成する工程と、を含み、前記第一および第二の導波路を、前記基板の<110>方向に延在するように形成するとともに、前記第一の導波路を形成する工程において;前記第一の導波路の端面を、(100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面とし、前記第一の導波路と前記第二の導波路との接合面において、前記第一の導波路のコア層の端面を、前記第一の導波路のクラッド層の端面よりも後退させることを特徴とする光導波路の製造方法が提供される。
本発明は、導波路接合面として上記のような特定の面を採用する。従来技術の項で述べたように、光の反射による不都合を回避する、あるいは、光導波方向に垂直な(110)面を接合面としたときの異常成長を抑制する観点から、接合面を斜めにすることは、従来の知見として知られていた。これに対し本発明は、単に接合面を斜めにするだけでなく、上記特定の面を選択することにより、半導体層の盛り上がりを顕著に抑制するとともに、その盛り上がりの程度のばらつきを低減し安定な素子性能を示すバットジョイントを提供するものである。実施形態、実施例にて後述するように、上記面を接合面とすることにより、接合面を安定的に良好な形状とすることができる。ここで、(100)面と等価な面とは、(100)面、(010)面、(−100)面および(0−10)面をいう。
本発明において、前記接合面に含まれる各導波路のクラッド層の端面が基板に対して略垂直な面となっている構成とすることができる。
このようにすれば、クラッド層の端面が基板に略垂直な面となっているため、接合面における半導体層の盛り上がりの程度を均一にし、素子間のばらつきを低減することが可能となる。
本発明において、前記導波路のコア層の端面上部前記クラッド層の端面よりも後退している構成とすることができる。たとえば、前記導波路のコア層の端面上部前記クラッド層の端面よりも0.3μm以上後退しているようにすることができる。
このようすれば、コア層がクラッド層に対して後退して形成されるため、この後退部分に一定程度の半導体材料が収容されることとなり、接合面における半導体層の盛り上がりをより一層低減することができる。
本発明の製造方法において、第一のコア層および第一のクラッド層をドライエッチングにより選択的に除去して前記第一の導波路を形成することとしてもよい。こうすることにより、半導体層の盛り上がりのばらつきを効果的に低減することができる。
また、第一のコア層および第一のクラッド層をウエットエッチングにより選択的に除去して前記第一の導波路を形成することとしてもよい。また、第一のクラッド層をドライエッチングにより選択的に除去し、第一のコア層をウエットエッチングにより選択的に除去して、前記第一の導波路を形成することとしてもよい。こうすることにより、半導体層の盛り上がり量を低減することができる。
さらに本発明の製造方法において、第二のコア層および第二のクラッド層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成してもよい。こうすることにより、半導体層の盛り上がり量およびそのばらつきを効果的に低減することができる。
本発明によれば、バットジョイントの接合面における半導体層の盛り上がりを低減するとともに、その盛り上がりの量のばらつきを抑制し、これにより光結合損失の少ないバットジョイントを安定的に提供することができる。
第一の実施の形態
図1は、本実施形態に係るバットジョイントの構造を示す。図中、InP基板150上にInGaAsP活性層152(膜厚0.4μm)およびp−InPクラッド層154(膜厚1.5μm)が積層した構造の第一の導波路が形成されている。この導波路と光導波方向に隣接して、InGaAsPコア層160(膜厚0.4μm)およびp−InPクラッド層162(膜厚1.5μm)が積層した第二の導波路が形成されている。第一の導波路は、利得を有するInGaAsP活性層152を備え能動素子として機能する。一方、第二の導波路におけるInGaAsPコア層160は、利得を有しない層である。
第一の導波路および第二の導波路は<110>方向に延在し、両者は(010)面を含む接合面により接合されている。InGaAsP活性層152およびInGaAsPコア層160は、(010)面に対し<100>方向の軸周りに約45度回転した面で接合している。一方、p−InPクラッド層154およびp−InPクラッド層162は、(010)面と実質的に等しい面(オフ角5度以内)で接合している。
図2は、図1のバットジョイントの形成方法を説明する図である。まず、図2Aのように、InP基板150上にInGaAsP活性層152、p−InPクラッド層154をこの順で積層し、その上に所定の形状にパターニングされたマスク156を設ける。次に、図2Bに示すように、マスク156をマスクとしてp−InPクラッド層154を選択的にドライエッチングする。エッチングガスとしては、メタン、塩素の一方、あるいは両方を含んだ混合ガスが好ましく用いられる。こうしたエッチングガスを用いることにより、後述するように接合面における半導体層のせり上がりを抑制することができる。なお、図2Bでは、p−InPクラッド層154のみがエッチングされた状態が示されているが、このときInGaAsP活性層152も同時に一部がドライエッチングされていても構わない。
次に、硫酸を含むエッチング液を用いて、マスク156をマスクとしてInGaAsP活性層152を選択的にウェットエッチングする(図2C)。以上により、(010)面およびこの面から半導体層の積層方向に傾斜を持った面を端面とするコア島が形成される。
図3は、図2につづくバットジョイントの形成方法を説明する図である。図2Cの状態から、マスク156を用い、得られた導波路構造の周囲にInGaAsPコア層160およびp−InPクラッド層162をこの順で埋込選択成長させる(図3A)。成長方法としては、MOVPE法等が用いられる。続いて、図3Bに示すように、マスク156およびp−InPクラッド層162の表面に、<110>方向に延在するストライプ状のマスク164を形成する。次に、図3Cに示すように、マスク164を用いてInGaAsP活性層152、p−InPクラッド層154、InGaAsPコア層160およびp−InPクラッド層162を選択的にドライエッチングし、図3Cに示す導波路構造166を形成する。エッチングガスとしては、メタン、塩素の一方、あるいは両方を含んだ混合ガスを用いることができる。
以上のプロセスにより、図1に示すバットジョイントが形成される。このバットジョイントは、(010)面またはこの面から所定範囲内で斜めに傾斜した面を接合面とするため、従来問題となっていたジョイント部分の半導体層の盛り上がりが顕著に低減される。また、接合面における半導体層の盛り上がりの程度に関し、素子間のばらつきを低減し、良好な性能の導波路を安定的に形成することが可能となる。さらに、本実施形態では、図2Cにおいて、InGaAsP活性層152をウェットエッチングにより、p−InPクラッド層154をドライエッチングによりそれぞれエッチングしているため、接合面における半導体層の盛り上がりの程度およびそのばらつきを、より一層低減することを可能としている。
半導体層の盛り上がりの問題について、以下、図面を参照して説明する。図5は、従来のバットジョイントの構造を示す図である。このバットジョイントは、光導波方向と垂直な(110)面を接合面とする。InP基板150上にInGaAsP活性層152およびp−InPクラッド層154が積層した構造の第一の導波路が形成され、その上にマスク156が設けられている。これに隣接して、InGaAsPコア層160およびp−InPクラッド層162を成長させた状態が図示されている。接合面が(110)面であるため、p−InPクラッド層162の横方向の成長が速く、図のようにInGaAsPコア層160およびp−InPクラッド層162が盛り上がった異常形状となっている。p−InPクラッド層162は、マスク156の上部を覆うように成長している。このため、接合面における光損失の程度が大きくなるという問題があった。本実施形態によるジョイントは、こうした異常形状の発生を最小限に抑制することができ、光損失の少ないジョイント構造を安定的に実現される。
第二の実施の形態
第一の実施の形態では、導波路を構成するクラッド層をドライエッチングで、コア層をウエットエッチングで、それぞれ形成したが、両方ともドライエッチングで形成してもよく、また、両方ともウエットエッチングにより形成してもよい。
図4は、接合面近傍の半導体層の層構造を示す図である。本実施形態では、<010>方向と垂直な面、すなわち、(010)面またはこの面をサイドエッチングして得られる面を接合面としている。このような接合面とすることにより、半導体層の盛り上がりが抑制されている。
図4中右側には、InGaAsPコア層160およびp−InPクラッド層162が積層されている。光の導波方向は、図中左から右へ向かう方向である。図示するように、InGaAsPコア層160およびp−InPクラッド層162は、基板上部に向かって盛り上がった形状となっている。これは、これらの層の接合面157における成長の不安定さに起因するものである。接合面157が(110)面である場合、InGaAsPコア層160およびp−InPクラッド層162は、横方向に極めて早い成長速度で成長する結果、従来技術で述べたように、図5のような異常形状が発生する。
図4の各分図は、InGaAsP活性層152およびp−InPクラッド層154のエッチング方法を変更したものである。図4Aは、InGaAsP活性層152およびp−InPクラッド層154をともにドライエッチングにより加工して得られた構造である。この方法を採用した場合、盛り上がり量のばらつきを顕著に抑制することができ、良好なジョイント性能を安定的に得ることができる。
図4Bは、InGaAsP活性層152はウェットエッチングによりp−InPクラッド層154はドライエッチングにより加工したものである。これは上記実施形態のプロセスに該当する。この方法によれば、盛り上がり量およびそのばらつきを効果的に低減することができる。また、InGaAsP活性層152およびInGaAsPコア層160の接合面が、庇状に張り出したp−InPクラッド層154の下部に形成されるため、良好な光結合率が安定的に得られる。図4Bでは、InGaAsP活性層152端面が、p−InPクラッド層154端面より、0.3μm以上後退した形状となっている。すなわち、InGaAsP活性層152端面上部が、p−InPクラッド層154端面から0.3μm以上後退した位置にある。このため、上記光結合率を安定させる効果が充分に得られる。
図4Cは、InGaAsP活性層152およびp−InPクラッド層154をともにウェットエッチングにより形成したものである。この方法を採用した場合、マスク157直下に、ウエットエッチングにより形成された凹部が生じる。そして、図4Cに示す領域170において、InGaAsPコア層160およびp−InPクラッド層162の境界がやや不明瞭となる。一方、第二の導波路を形成する際の半導体層の成長時に、マスク直下の凹部に半導体材料が取り込まれ、結果として、半導体層の盛り上がり量が小さくなるという利点が得られる。
以上のように、接合面における半導体層の盛り上がりの程度は、(110)面からのずれによって大きく変化する。図4において、InGaAsPコア層160の最大厚みをD、InGaAsP活性層152の厚みをdとしたとき、D/dの値を1以上1.6以下とすることにより、良好な光結合率を示すバットジョイントを得ることができる。図4において、Dは、D、Dよりも大きな値を示す傾向にあるが、成長するにあたり、成長ガス中に塩素等のハロゲンガスを添加することにより、Dの値を低減することが可能である。
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、上記実施形態では、InGaAsP系半導体層を用いて導波路を構成したが、他のIII−V族化合物半導体を用いてもよい。たとえば、III族原子がB,Al,Ga,In,Tlのいずれかを含み、V族がN,P,As,Sb,Biのいずれかを含むIII−V族化合物半導体を用いることもできる。具体的には、InGaAsP、AlGaInAs、AlGaInAsP、AlGaInP、InGaAsSb、InGaPSb、InGaAsN、AlGaInN、TlGaInAs、TlGaInAsN、TlGaInPN等を例示することができる。
また、活性層の組成は適宜設計することができ、たとえば1.55μm組成InGaAsP層とすうことができる。また、InGaAsP層およびInP層を交互に積層した量子井戸構造の活性層とすることもできる。なお、半導体層の組成は目的・用途に応じて適宜選択される。
また、上記実施の形態では、接合面として(010)面を採用したが、これと等価な面またはこれらと所定範囲内の傾きを持つ面を採用することもできる。図7は、(100)面を採用した例であり、こうした構造の導波路構造とすることもできる。
実施例1
第一の実施の形態で述べた方法により、図4Bの断面構造のバッドジョイントを作製した。図4Bにおいて、InGaAsP活性層152端面上部が、p−InPクラッド層154端面より0.3μm程度後退した位置にあり、接合面の傾きは、<001>方向に対して約20度であった。p−InPクラッド層154はドライエッチングにより加工し、InGaAsP活性層152はウエットエッチングにより加工した。
図6は、本実施例で評価した導波路の構造を上面からみた図である。第一の導波路182と第二の導波路180とが、導波路方向に縦列に接続した構成となっている。図6におけるθの値を変更して複数のバットジョイントを作成し、その断面構造を走査型顕微鏡により外観観察した。結果を表1に示す。
Figure 0004239746
表中、図4BにおけるInGaAsPコア層160の最大厚みをD、InGaAsP活性層152の厚みをdとした。
表1の結果から、接合面の角度を光導波方向に対して垂直とした場合、すなわち、接合面を(110)面とした場合、接合面の異常成長の程度(D/d)が顕著になることが明らかになった。また、θを0より大きな値として接合面を光導波方向に対し斜めに設けた場合、異常成長の程度は軽減するが、θを15度、30度、60度とした場合は、軽減効果は充分でなく、45度とした場合、すなわち、接合面を(010)面またはこの面に対して所定範囲内の傾きを持った面とした場合に顕著にD/dが小さくなることがわかる。
また、D/dの値のばらつきについては、上記(010)面等としたとき、他の面を採用したときに比べて顕著に小さくなることが明らかになった。この理由については、以下のように推察される。
図8は、図6における第一の導波路182と第二の導波路180との接合面を拡大して表した図である。図6におけるθを45度としたとき、接合面は(100)面と等価な面となり、接合面はひとつの平坦な原子面で構成される(図8において左端から右端に水平に延びる面)。ところが、θを45度と異なる値としたとき、接合面は、(100)等価面が1原子層の整数倍の高さの階段(ステップ)で繋がった凹凸面で構成されることとなる(図8における階段状の面)。ここで、接合面内において、ステップの高さや間隔(テラスの幅)は不均一である。図8では基板面内方向におけるステップおよびテラスの大きさのばらつきを示したが、このばらつきは、<001>方向においても同様に生じる。こうしたステップやテラスの大きさのばらつきが原因となって、接合面近傍における半導体層の成長速度のばらつきが生じ、半導体層の盛り上がりの程度がばらつくものと考えられる。
また、θが45度から離れるにしたがって、前記ステップの高さまたは密度が高く、テラス幅は狭くなる。具体的には、接合面を(010)として、θが大きくなるにつれて一分子層ステップあたりのテラスの幅は狭くなっていく。θが5度のときテラスの幅はステップ高さの11.4倍、7度のとき8.1倍、10度のとき5.7倍、15度のときは3.73倍となる。このため成長速度がばらつきやすくなり、マスク上への張り出し具合も激しくばらつくことになると考えられる。
実施形態に係るバットジョイントの構造を示す図である。 図1のバットジョイントの形成方法を説明する図である。 図2につづくバットジョイントの形成方法を説明する図である。 接合面近傍の半導体層の層構造を示す図である。 従来のバットジョイントの構造を示す図である。 実施例で評価した導波路の構造を上面からみた図である。 実施形態に係るバットジョイントの構造を示す図である。 接合面における半導体層成長速度のばらつきを説明する図である。
符号の説明
150 基板
152 活性層
154 クラッド層
156 マスク
157 接合面
160 コア層
162 クラッド層
164 マスク
166 導波路構造
170 領域
180 第二の導波路
182 第一の導波路

Claims (11)

  1. 第一の導波路および第二の導波路がバットジョイント接合された光導波路であって、
    前記第一および第二の導波路は、基板の(001)面上に閃亜鉛鉱型結晶構造の半導体からなるコア層およびクラッド層がこの順で積層した層構造を有し、
    前記第一および第二の導波路は前記基板の<110>方向に延在しており、
    前記第一の導波路と前記第二の導波路との接合面が、
    (100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面を含み、
    前記接合面において、前記第一の導波路のコア層の端面が、前記第一の導波路のクラッド層の端面よりも後退していることを特徴とする光導波路。
  2. 前記接合面において、前記第一の導波路のコア層の端面上部が、前記第一の導波路のクラッド層の端面よりも0.3μm以上後退していることを特徴とする請求項1に記載の光導波路。
  3. 前記第一の導波路のコア層は、発光層を含むことを特徴とする請求項1または2に記載の光導波路。
  4. 前記第一および第二の導波路のコア層が、
    InGa1−xAs1−y(xおよびyは0以上1以下の数)
    からなることを特徴とする請求項1乃至3いずれかに記載の光導波路。
  5. 基板の(001)面上に、第一のコア層および第一のクラッド層を積層して導波路構造を形成する工程と、
    前記導波路構造を選択的に除去して第一の導波路を形成する工程と、
    前記基板上に、第二のコア層および第二のクラッド層を積層して、前記第一の導波路の端面とバットジョイント接合する第二の導波路を形成する工程と、
    を含み、
    前記第一および第二の導波路を、前記基板の<110>方向に延在するように形成するとともに、
    前記第一の導波路を形成する工程において;
    前記第一の導波路の端面を、(100)面、(010)面、(−100)面および(0−10)面のいずれかから構成される(100)面と等価な面から前記基板面の垂線に対して傾き、かつ、前記(100)面と等価な面に対し前記基板面内方向に7度以内のオフ角を有する面とし、
    前記第一の導波路と前記第二の導波路との接合面において、前記第一の導波路のコア層の端面を、前記第一の導波路のクラッド層の端面よりも後退させることを特徴とする光導波路の製造方法。
  6. 前記接合面において、前記第一の導波路のコア層の端面上部を、前記第一の導波路のクラッド層の端面よりも0.3μm以上後退させることを特徴とする請求項5に記載の光導波路の製造方法。
  7. 前記第一のコア層および前記第一のクラッド層をドライエッチングにより選択的に除去して前記第一の導波路を形成することを特徴とする請求項5または6に記載の光導波路の製造方法。
  8. 前記第一のコア層および前記第一のクラッド層をウエットエッチングにより選択的に除去して前記第一の導波路を形成することを特徴とする請求項5または6に記載の光導波路の製造方法。
  9. 前記第一のクラッド層をドライエッチングにより選択的に除去し、前記第一のコア層をウエットエッチングにより選択的に除去して、前記第一の導波路を形成することを特徴とする請求項5または6に記載の光導波路の製造方法。
  10. 前記第二のコア層および前記第二のクラッド層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成することを特徴とする請求項5乃至9いずれかに記載の光導波路の製造方法。
  11. 前記第一および第二のコア層が、
    InGa1−xAs1−y(xおよびyは0以上1以下の数)
    からなることを特徴とする請求項5乃至10いずれかに記載の光導波路の製造方法。
JP2003288068A 2003-08-06 2003-08-06 光導波路およびその製造方法 Expired - Fee Related JP4239746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003288068A JP4239746B2 (ja) 2003-08-06 2003-08-06 光導波路およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003288068A JP4239746B2 (ja) 2003-08-06 2003-08-06 光導波路およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005055764A JP2005055764A (ja) 2005-03-03
JP4239746B2 true JP4239746B2 (ja) 2009-03-18

Family

ID=34366863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288068A Expired - Fee Related JP4239746B2 (ja) 2003-08-06 2003-08-06 光導波路およびその製造方法

Country Status (1)

Country Link
JP (1) JP4239746B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149724A (ja) 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 光集積素子の製造方法
JP5880063B2 (ja) 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
JP5880065B2 (ja) 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法

Also Published As

Publication number Publication date
JP2005055764A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
US20070195847A1 (en) Semiconductor laser diode and integrated semiconductor optical waveguide device
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
JPH11233883A (ja) 半導体レーザ
JP4534985B2 (ja) 導波路型光デバイスおよびその製造方法
JP2008113041A (ja) 導波管
US20050220158A1 (en) Optical integrated device
US7541204B2 (en) Method of manufacturing an optical semiconductor element
JP4239746B2 (ja) 光導波路およびその製造方法
JP2003198057A (ja) 半導体レーザ素子及びその製造方法
JP5169534B2 (ja) 集積型光半導体装置の製造方法及び集積型光半導体装置
WO2020245935A1 (ja) 光デバイス
JPH1187844A (ja) 半導体光結合回路及びその製造方法
JP2006091880A (ja) アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法
JP2003069136A (ja) 光集積デバイス及びその作製方法
JP4534449B2 (ja) Mmi型半導体レーザおよびその製造方法
JP2009088242A (ja) 光半導体装置およびその製造方法
JP4151043B2 (ja) 光半導体装置の製造方法
US10684414B1 (en) Interconnect between different multi-quantum well waveguides in a semiconductor photonic integrated circuit
WO2020255183A1 (ja) 半導体光源素子および光半導体導波路窓構造の製造方法
JP2001127378A (ja) 半導体集積素子とその製造方法
JP5165002B2 (ja) 半導体デバイスの製造方法
US20050220392A1 (en) Optical integrated device
US20240176073A1 (en) Semiconductor structure and method of manufacture
JP2000183443A (ja) スポットサイズ変換器付き半導体レーザ装置、及びその製造方法
JP2004214292A (ja) 光変調器集積半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees