JP4534449B2 - Mmi型半導体レーザおよびその製造方法 - Google Patents

Mmi型半導体レーザおよびその製造方法 Download PDF

Info

Publication number
JP4534449B2
JP4534449B2 JP2003304001A JP2003304001A JP4534449B2 JP 4534449 B2 JP4534449 B2 JP 4534449B2 JP 2003304001 A JP2003304001 A JP 2003304001A JP 2003304001 A JP2003304001 A JP 2003304001A JP 4534449 B2 JP4534449 B2 JP 4534449B2
Authority
JP
Japan
Prior art keywords
layer
waveguide
semiconductor laser
plane
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003304001A
Other languages
English (en)
Other versions
JP2005072526A (ja
Inventor
和宏 芝
宏一 難波江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003304001A priority Critical patent/JP4534449B2/ja
Publication of JP2005072526A publication Critical patent/JP2005072526A/ja
Application granted granted Critical
Publication of JP4534449B2 publication Critical patent/JP4534449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、基本モード導波路および多モード導波路を含むMMI型半導体レーザおよびその製造方法に関する。
光通信等に用いられる導波型半導体レーザは、基本モード条件を満たすように、あるいは、擬似的に基本モードとなるように、その導波路構造を設計するのが一般的である。信号光を多モードとすると多モード分散の影響を受けることとなり、また、ファイバーなどの他の光導波路やレンズに信号光を効率良く接続することが困難になるためである。
ところが、このような基本モードを満たす設計を行うと、半導体レーザの活性層の幅や厚さが規定されるため、レーザの高出力化に一定の限界が生じることとなる。
こうした課題を解決する素子構造として、MMI(Multi Mode Interference)型構造が採用されることがある。特許文献1には、MMI型半導体レーザが記載されている。この半導体レーザは、InGaAsP系半導体を用いた半導体レーザであり、基本モード導波路と、該基本モード導波路よりも広い導波路幅を有する多モード導波路を前記基本モード導波路に接続した構成を有している。導波路幅を広くした多モード導波路を基本モード導波路に接続することにより、基本モード導波路の一部の導波路幅を広げたのと同じ効果を発揮し、基本モード条件を変えることなく利得飽和レベル(飽和出力レベル)を改善し、レーザの高出力化を図ることが可能となる。
特開2000−323781号公報
ところが、こうした従来のMMI型半導体レーザでは、多モード導波路において、大きな光損失が発生したり、電流リークが生じたりすることがあった。また、光損失や電流リークの程度が素子によって変動し、素子性能のばらつきが生じることがしばしばあった。本発明はこうした課題を解決し、光損失や電流リークの少ない高効率のMMI型半導体レーザを提供することを目的とする。
本発明者らは、上記のような光損失や電流リークの起こる原因について検討し、MMI型半導体レーザのメサ側面において、周囲に配置されるInP埋め込み層が異常成長を起こすことが原因となっていることを見い出した。
図9は、従来のMMI型半導体レーザの概観図である。InPからなる基板100上に導波路を構成するメサ101が形成されている。メサ101は、中央部の多モード導波路と、その両端に接続する基本モード導波路とからなる。InGaAsP系半導体を用いた半導体レーザでは、通常、図示したように<110>方向を導波路方向とし、この方向と平行な側面および垂直な側面を有し(110)劈開面が光出射面となる半導体レーザ構造が採用される。ところが、このような半導体レーザ構造からなるメサの周囲にInP埋め込み層を形成する際、多モード導波路側面の(110)面において、半導体層の異常成長を起こしやすい。こうした異常成長が起こると、多モード導波路の端面近傍に異常形状のInP埋め込み層が形成される。図10は、こうしたInP埋め込み層の異常形状を示す図である。基板100上に下部クラッド層106、活性層108および上部クラッド層110が積層したメサの上部にマスク112が設けられている。このマスク112を用いて、メサ側壁に、p-InP層114およびn-InP層116からなる積層膜が形成される。なお、n-InP層116上部のp-InP層118およびp-InGaAs120は記載を省略している。図示したように、n-InP層116がマスク112を覆うように異常成長している。p-InP層114およびn-InP層116からなる積層膜は大きく盛り上がる。
本発明は、こうした半導体層の異常成長を抑制し、優れた素子特性を安定に得る技術を提供するものである。
本発明によれば、閃亜鉛鉱型結晶構造の半導体からなる活性層およびクラッド層がこの順で積層した導波路を備え、前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供する多モード導波路とを含み、前記多モード導波路は、(100)面と等価な面またはこれらの面に対し基板面の垂線に対して傾いており、基板面内方向に7度以内のオフ角を有する面により構成された側面を含み、前記多モード導波路が半導体層で埋め込まれていることを特徴とするMMI型半導体レーザが提供される。
また、本発明によれば、基板上に、活性層およびクラッド層を含む積層膜を形成する工程と、前記クラッド層および活性層を選択的に除去して、基本モード導波路および多モード導波路を含むメサ部を形成する工程と、前記メサ部の周囲を埋め込むように半導体層を形成する工程と、を含み、前記多モード導波路の端面が、(100)面と等価な面またはこれらの面に対し基板面の垂線に対して傾いており、基板面内方向に7度以内のオフ角を有する面を含む形態となるように前記メサ部を形成することを特徴とするMMI型半導体レーザの製造方法が提供される。
本発明によれば、多モード導波路の側面の少なくとも一部が、(100)面と等価な面またはこれらの面に対し基板面の垂線に対して傾いており、基板面内方向に7度以内のオフ角を有する面により構成されている。(100)面と等価な面とは、(100)面、(010)面、(−100)面および(0−10)面をいう。本発明で採用する面は、半導体層の異常成長が顕著に抑制される性質を有する上、埋め込み層の盛り上がりを安定的に低減することができる。これにより、多モード導波路端面における電流リークや光損失を効果的に低減することができる。上記面のこうした特性については、実施例にて後述する。
本発明においては、多モード導波路の端面がすべて上記の特定の面により構成されていることが好ましいが、端面の一部が光導波方向と垂直な面により構成されていてもよい。
多モード導波路の側面における活性層やクラッド層の端面形状は、様々な態様をとり得る。
たとえば、上記側面におけるクラッド層の端面は、<001>方向に対して5度以内のオフ角を有する面とすることができる。すなわち、(001)面に対して実質的に垂直な面とすることができる。このようにすれば、半導体層の盛り上がりの程度を均一にし、素子間のばらつきを低減することが可能となる。
また、上記側面における活性層の端面は、<001>方向に対して5度以内のオフ角を有する面とし、(001)面に対して実質的に垂直な面とすることができる。このようにすれば、半導体層の盛り上がりの素子間ばらつきを低減することが可能となる。
さらに、前記側面において、前記活性層の端面が、前記クラッド層の端面よりも後退している構成とすることができる。このようすれば、コア層がクラッド層に対して後退して形成されるため、この後退部分に一定程度の半導体材料が収容されることとなり、多モード導波路端面における半導体層の盛り上がりをより一層低減することができる。
なお、活性層を構成する材料としては、たとえば
InGa1−xAs1−y(xおよびyは0以上1以下の数)
が例示される。
本発明における多モード導波路は、入力ポートおよび出力ポートを備える構成とすることができ、それぞれ単数または複数とすることができる。
本発明の製造方法において、メサ周辺を埋め込む前記半導体層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成するようにしてもよい。こうすることにより、半導体層の盛り上がり量およびそのばらつきを効果的に低減することができる。
以上説明したように本発明によれば、多モード導波路の側面を特定の面で構成しているため、方向光損失や電流リークの少ない高効率のMMI型半導体レーザが安定的に提供される。
(第一の実施の形態)
図1〜図3、図8は、本実施形態に係るMMI型半導体レーザの構造を示す図である。本実施形態に係る半導体レーザは、1.48μm帯の埋め込み型レーザである。図1は、本実施形態に係る半導体レーザの平面図を示す。図2は図1に示す半導体レーザのA−A’断面図である。また、図3は図1のB−B’断面図である。さらに図8は、本実施形態に係る半導体レーザの導波構造を示す模式図である。
図1に示すように、本実施形態に係る半導体レーザは、多モード導波路104の両端に基本モード導波路102が接続された構成となっている。基本モード導波路102は、導波路に対して基本モードを提供する領域である。多モード導波路104は、基本モード導波路102よりも広い幅を有し、導波路に対して多モードを含むモードを提供する領域である。このレーザを構成する導波路は、1入力および1出力型のマルチモード干渉型導波路(1×1‐MMI)である。この半導体レーザの全長はたとえば0.5〜3mm程度とする。
図1におけるa1〜a4は、いずれも(100)面の等価面(以下、適宜{100}面という)またはこれらの面から傾斜した面である。傾斜面とする場合は、半導体層の積層方向に向かって導波路領域が広がる方向に傾斜した面とする。傾斜面とする場合は、半導体層の積層方向に向かって導波路領域が広がる方向に傾斜した面とする。本実施形態では、以下の面を採用する。
a1:(0−10)面
a2:(100)面
a3:(010)面
a4:(−100)面
図1中、bは光出射面であり、導波路を構成する半導体層の(110)面が露出している。
図2は図1のA−A’断面図である。図示するように、本実施形態に係る半導体レーザは、基板100上に下部クラッド層106、MQW構造の活性層108および上部クラッド層110が積層され、その両脇にp-InP層114およびn-InP層116からなる積層膜が設けられた構造を有している。p-InP層114およびn-InP層116からなる積層膜は電流狭窄構造が構成している。図に示すように、活性層108を含むメサの側壁にはp-InP層114が接するように形成されている。また、p-InP層118にはn-InP層116が接するように形成されている。さらに、これらの上に、p-InP層118およびp-InGaAs120が積層した構成となっている。活性層108はInGaAsPにより構成されている。なお、活性層108および下部クラッド層106、上部クラッド層110の積層方向は、<001>方向となっている。なお、本実施形態では、基板100に凸部が形成されているが、凸部のない平坦形状としてもよい。
図3は図1のB‐B’断面図である。多モード導波路104の側壁近傍では、図示したような積層構造となっている。すなわち、基板100上に下部クラッド層106、活性層108および上部クラッド層110が積層したメサの側壁に、p-InP層114およびn-InP層116からなる積層膜が形成されている。なお、n-InP層116上部のp-InP層118およびp-InGaAs120は記載を省略している。
図3において、p-InP層114はメサに接するように形成され、その上部にn-InP層116が形成されている。従来技術においては、このp-InP層114およびn-InP層116が図11に示したように異常成長を起こし、n-InP層116が上部クラッド層110を覆うような形態で形成されることが多かった。そのような形状になると、電流狭窄構造が好適に形成されず電流リークが大きくなる。また、当該側面で反射点が発生することによる光損失の程度も大きくなる。
これに対し本実施形態では、メサの側壁を{100}面またはこれらの面に対し<001>方向、すなわち活性層、クラッド層の積層方向に対して斜めに傾いた面であって基板面内方向に5度以内のオフ角を有する面としているため、そのような半導体層の異常成長が抑制され、図3に示すような正常な形状の積層構造が得られる。図に示すように、n-InP層116の上面は上部クラッド層110の上面よりもわずかに高い位置にあり、平坦な面として形成されている。なお、クラッド層の積層方向に対する傾斜角度は45度以内とすることが好ましい。
次に、図1から図3に示したMMI型半導体レーザの製造方法について、図4から図6を参照して説明する。始めに、図4に示すように、基板100上に下部クラッド層106、活性層108および上部クラッド層110を形成する。これらは、例えばMOVPE法等により形成することができる。各層の層厚は、例えば、下部クラッド層106は約100nm、活性層108は約200nm、上部クラッド層110は約600nmにそれぞれ設定することができる。
次に、図5に示すように、フォトリソグラフィー技術およびウエットエッチングを利用して、上部クラッド層110上にマスク112を設ける。マスク112は、例えば酸化シリコンなどにより形成する。
続いて、反応性イオンエッチング法により、上部クラッド層110、活性層108および下部クラッド層106を選択的にエッチングし、図5の状態とする。エッチングガスとしては、塩素を含む混合ガスを用いることができる。この時、基板100の一部がエッチングされ、基板100は凸形状となる。メサを形成する各層をいずれもドライエッチングにより加工するため、多モード導波路側面における各層の端面は、基板に対して実質的に垂直な面となる。すなわち、<001>方向に対して5度以内のオフ角を有する面となる。これにより、半導体層の盛り上がりの程度を均一にすることができる。
次に図6に示すように、活性層108を含むメサの両脇に、p-InP層114およびn-InP層116を順次成長させる。成長方法としては、MOVPE法を用いることができる。ここで、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により上記半導体層を形成してもよい。こうすることにより、異常成長をより効果的に抑制することができる。
ここで、前記メサにはp-InP層114のみが接しており、n-InP層116は接していない。そして、図6においてp-InP層114はその上面が露出しておらずn-InP層116に覆われた形態となっている。このような形態となるように、成長条件を調整する。
その後、マスク112をバッファードフッ酸等で除去し、続いてp-InP層118およびp-InGaAs120を順次形成することにより、図1および図2に示す半導体レーザが形成される。なお、図1における基本モード導波路102の出射面は低反射(AR)コーティングを施し、その反対側の端面には、高反射(HR)コーティングを施す。
本実施形態にかかる半導体レーザは、MMI構造を有するため、高出力化が可能である。そして、レーザの端面を(100)面およびその等価面で構成しているため、埋め込み層が異常形状となることを抑制でき、光損失や電流リークの少ない高効率で性能安定性に優れた半導体レーザが得られる。
また、多モード導波路104の側面を略垂直にした場合、活性層における横方向の光閉じ込めが確実になり、また、電流狭窄構造における電流リークを低減することができる。
本実施形態においては、多モード導波路104の側面を上記のような特定の面としている結果、従来の矩形状の多モード導波路104に対して角部が削除された形状となっている。この角部の領域は光密度が存在せず、発光に寄与しない領域であるため、この部分を削除することによって余計な電流を流さなくて済むようになり、素子の省電力化が図られるという利点も得られる。
(第二の実施形態)
第一の実施形態では、図5の工程において、上部クラッド層110、活性層108および下部クラッド層106をいずれもドライエッチングにより選択エッチングした。これに対し本実施形態では、上部クラッド層110をドライエッチングにより選択エッチングした後、マスク112をつけたまま、硫酸系を含むエッチング液を用いて活性層108および下部クラッド層106をウエットエッチングにより選択エッチングする。こうすることにより、活性層108の端面が、上部クラッド層110の端面よりも後退した形態とすることができる。この後退部分に一定程度の半導体材料が収容されることとなり、多モード導波路端面における半導体層の盛り上がりをより一層低減することができる。
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、上記実施形態では、InGaAsP系半導体層を用いて導波路を構成したが、閃亜鉛鉱型結晶構造の他のIII−V族化合物半導体を用いてもよい。たとえば、III族原子がB,Al,Ga,In,Tlのいずれかを含み、V族がN,P,As,Sb,Biのいずれかを含むIII−V族化合物半導体を用いることもできる。具体的には、InGaAsP、AlGaInAs、AlGaInAsP、AlGaInP、InGaAsSb、InGaPSb、InGaAsN、AlGaInN、TlGaInAs、TlGaInAsN、TlGaInPN等を例示することができる。
また、上記実施の形態では、活性層として1.48μm組成InGaAsP層を用いたが、発光波長は適宜選択することができる。また、活性層の構造として、たとえばInGaAsP層およびInP層を交互に積層した量子井戸構造の活性層とすることもできる。なお、半導体層の組成は目的・用途に応じて適宜設定することができる。
また、上記実施の形態では、多モード導波路の側面は{110}面をまったく含まない構成としたが、素子性能に悪影響をおよぼさない範囲で{110}面を含むようにしてもよい。
さらに、上記実施の形態では、電流狭窄構造をp型半導体およびn型半導体の積層構造で実現したが、たとえばFeドープInPを用いてもよい。
第一の実施の形態で述べた方法により、図8に示す構造のMMI型半導体レーザを作製した。半導体レーザの断面構造は、第一の実施形態で述べた図2、図3の構造と同様である。
図7中のθを変化させ、領域Gにおける断面構造を走査型顕微鏡により観察した。結果を表1に示す。図12は、実施例で評価した層構造を示す図である。表1に示すD,Lは、図12中に示した箇所の寸法である。
表1に示すように、45度すなわち(100)面にした場合、盛り上がりのばらつき(D/d)およびマスク上への張り出し(L)とも抑制することができ、ばらつきについても十分少ない値を得た。
Figure 0004534449
表1の結果から、端面の角度を光導波方向に対して垂直とした場合、すなわち、θを0度として端面を(110)面とした場合、端面の異常成長の程度(D/d)が顕著に大きくなることが明らかになった。また、θを0より大きな値として端面を光導波方向に対し斜めに設けた場合、異常成長の程度は軽減されるが、θを30度、60度とした場合は、異常成長の軽減効果は充分でなく、45度とした場合、すなわち、端面を(100)面とした場合に顕著にD/dが小さくなることがわかる。
また、D/dの値のばらつきについては、上記(100)面としたとき、他の面を採用したときに比べて顕著に小さくなることが明らかになった。この理由については以下のように推察される。
図12は、多モード導波路端面の様子を拡大して表した上面図である。図7におけるθを45度としたとき、領域Gの端面は(100)面となり、端面はひとつの平坦な原子面で構成される(図11において左端から右端に水平に延びる面)。ところが、θを45度からずらした値としたとき、端面は、(100)等価面が1原子層の整数倍の高さの階段(ステップ)で繋がった凹凸面で構成されることとなる(図11における階段状の面)。ここで、端面内において、ステップの高さや間隔(テラスの幅)は不均一である。図11では基板面内方向におけるステップおよびテラスの大きさのばらつきを示したが、このばらつきは、<001>方向においても同様に生じる。こうしたステップやテラスの大きさのばらつきが原因となって、端面近傍における半導体層の成長速度のばらつきが生じ、半導体層の盛り上がりの程度がばらつくものと考えられる。
また、θが45度から離れるにしたがって、前記ステップの高さまたは密度が高く、テラス幅は狭くなるため、より成長速度がばらつきやすくなり、マスク上への張り出し具合も激しくばらつくことになると考えられる。具体的には、接合面を(010)として、θが大きくなるにつれて、1分子層ステップあたりのテラスの幅は狭くなっていく。θが5°のときテラスの幅はステップ高さの11.4倍、7°のとき8.1倍、10°のとき5.7倍、15°のときは3.73倍となる。このため、成長速度がばらつきやすくなり、マスク上への張り出し具合も激しくばらつくことになると考えられる。
実施形態に係るMMI型半導体レーザの平面図を示す図である。 図1に示したMMI型半導体レーザの断面構造を示す図である。 図1に示したMMI型半導体レーザの多モード導波路側面近傍の断面構造を示す図である。 図1に示したMMI型半導体レーザの製造方法を示す図である。 図1に示したMMI型半導体レーザの製造方法を示す図である。 図1に示したMMI型半導体レーザの製造方法を示す図である。 実施例に係るMMI型半導体レーザの平面図を示す図である。 実施形態に係るMMI型半導体レーザの構造を示す図である。 従来のMMI型半導体レーザの概観図である。 InP埋め込み層の異常形状を示す図である。 多モード導波路端面を拡大して表した上面図である。 実施例で評価した層構造を示す図である。
符号の説明
100 基板
101 メサ
102 基本モード導波領域
104 多モード導波領域
106 下部クラッド層
108 活性層
110 上部クラッド層
112 マスク
114 p−InP層
116 n−InP層
118 p−InP層
120 p−InGaAs層

Claims (8)

  1. 閃亜鉛鉱型結晶構造の半導体からなる活性層およびクラッド層がこの順で積層した導波路を備え、
    前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供する多モード導波路とを含み、
    前記多モード導波路は、(100)面と等価な面またはこれらの面に対し基板面の垂線に対して傾いており、基板面内方向に7度以内のオフ角を有する面により構成された側面を含み、前記多モード導波路が半導体層で埋め込まれていることを特徴とするMMI型半導体レーザ。
  2. 前記側面に含まれる前記クラッド層の端面は、<001>方向に対して5度以内のオフ角を有する面となっていることを特徴とする請求項1に記載のMMI型半導体レーザ。
  3. 前記側面に含まれる前記活性層の端面は、<001>方向に対して5度以内のオフ角を有する面となっていることを特徴とする請求項1または2に記載のMMI型半導体レーザ。
  4. 前記側面において、前記活性層の端面が、前記クラッド層の端面よりも後退していることを特徴とする請求項1乃至3いずれかに記載のMMI型半導体レーザ。
  5. 前記活性層が、
    InGa1−xAs1−y(xおよびyは0以上1以下の数)
    からなることを特徴とする請求項1乃至4いずれかに記載のMMI型半導体レーザ。
  6. 前記多モード導波路は、1入力かつ1出力型である1×1マルチモード干渉型導波路であることを特徴とする請求項1乃至5いずれかに記載のMMI型半導体レーザ。
  7. 基板上に、活性層およびクラッド層を含む積層膜を形成する工程と、
    前記クラッド層および活性層を選択的に除去して、基本モード導波路および多モード導波路を含むメサ部を形成する工程と、
    前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
    を含み、
    前記多モード導波路の端面が、(100)面と等価な面またはこれらの面に対し基板面の垂線に対して傾いており、基板面内方向に7度以内のオフ角を有する面を含む形態となるように前記メサ部を形成することを特徴とするMMI型半導体レーザの製造方法。
  8. 前記半導体層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成することを特徴とする請求項7に記載のMMI型半導体レーザの製造方法。
JP2003304001A 2003-08-28 2003-08-28 Mmi型半導体レーザおよびその製造方法 Expired - Fee Related JP4534449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003304001A JP4534449B2 (ja) 2003-08-28 2003-08-28 Mmi型半導体レーザおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003304001A JP4534449B2 (ja) 2003-08-28 2003-08-28 Mmi型半導体レーザおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005072526A JP2005072526A (ja) 2005-03-17
JP4534449B2 true JP4534449B2 (ja) 2010-09-01

Family

ID=34407807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003304001A Expired - Fee Related JP4534449B2 (ja) 2003-08-28 2003-08-28 Mmi型半導体レーザおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4534449B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092928B2 (ja) * 2008-06-23 2012-12-05 日本電気株式会社 光半導体装置
CN110045464B (zh) * 2018-01-16 2020-09-29 上海交通大学 基于椭圆多模干涉的垂直水平双功能耦合器
JP6987322B1 (ja) * 2021-03-05 2021-12-22 三菱電機株式会社 光半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323781A (ja) * 1999-05-13 2000-11-24 Nec Corp 半導体レーザー及び半導体光増幅器並びにそれらの製造方法
JP2001111170A (ja) * 1999-10-07 2001-04-20 Fujitsu Ltd 光半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184896A (ja) * 1988-01-13 1989-07-24 Mitsubishi Electric Corp 半導体レーザ装置
JP3250270B2 (ja) * 1992-09-11 2002-01-28 三菱化学株式会社 半導体レーザ素子及びその製造方法
JPH07193329A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 半導体モードロックレーザ
JP3043561B2 (ja) * 1994-01-20 2000-05-22 沖電気工業株式会社 半導体レーザの製造方法
JP3674806B2 (ja) * 1997-05-01 2005-07-27 日本電信電話株式会社 半導体光導波路機能素子
JP3244115B2 (ja) * 1997-08-18 2002-01-07 日本電気株式会社 半導体レーザー

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323781A (ja) * 1999-05-13 2000-11-24 Nec Corp 半導体レーザー及び半導体光増幅器並びにそれらの製造方法
JP2001111170A (ja) * 1999-10-07 2001-04-20 Fujitsu Ltd 光半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005072526A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
JP4387472B2 (ja) 半導体レーザ
US7340142B1 (en) Integrated optoelectronic device and method of fabricating the same
JP4534985B2 (ja) 導波路型光デバイスおよびその製造方法
JP6206247B2 (ja) 半導体装置の製造方法
KR100651477B1 (ko) 반도체 레이저와 반도체 레이저의 제작 방법
JP5314435B2 (ja) 集積光デバイス及びその製造方法
US6498889B2 (en) Waveguide optical device and method of fabricating the same
JP4534449B2 (ja) Mmi型半導体レーザおよびその製造方法
US6432735B1 (en) High power single mode laser and method of fabrication
JP2006091880A (ja) アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法
JP2004186259A (ja) 半導体レーザ素子、その製造方法、および多波長集積化半導体レーザ装置
JP2005142182A (ja) 光半導体素子およびその製造方法
JP2006245136A (ja) 半導体光素子
JP2006229008A (ja) 半導体レーザ素子
JPH1187844A (ja) 半導体光結合回路及びその製造方法
JP4842983B2 (ja) 半導体光集積素子及びその作製方法
JP4151043B2 (ja) 光半導体装置の製造方法
JP4239746B2 (ja) 光導波路およびその製造方法
WO2020255183A1 (ja) 半導体光源素子および光半導体導波路窓構造の製造方法
JP2009088242A (ja) 光半導体装置およびその製造方法
JP4161672B2 (ja) 光集積素子の製造方法
KR100584376B1 (ko) 산화 차단층들을 갖는 레이저 다이오드의 제작 방법
JP5025898B2 (ja) 半導体レーザ素子の製造方法
JP4161671B2 (ja) 光集積素子の製造方法
JP5810482B2 (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees