JP3674806B2

JP3674806B2 - 半導体光導波路機能素子

Info

Publication number: JP3674806B2
Application number: JP11382997A
Authority: JP
Inventors: 直人吉本; 修三冨; 克明曲; 義夫板屋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1997-05-01
Filing date: 1997-05-01
Publication date: 2005-07-27
Anticipated expiration: 2017-05-01
Also published as: JPH10300959A

Description

【０００１】
【発明の属する技術分野】
本発明は、光通信、光交換、光情報処理等に用いる半導体光導波路機能素子に関するものである。
【０００２】
【従来の技術】
半導体光導波路機能素子の例として、半導体レーザと同様な電流注入による利得メカニズムを利用し、注入電流のＯＮ・ＯＦＦによって光の導波を制御する半導体光ゲートスイッチ（参考文献：M. Ikeda et al. Electronics Letter Vol.16 899-890(１９８１年））は、そのＯＮ／ＯＦＦ比の大きさ、低損失、小形、安価等の特徴から光通信、光交換、光情報処理等の要素デバイスとして注目されている。光ゲートスイッチは、光伝送路の中途に配置されるのが一般的であるため、その偏波無依存化が必須である。
【０００３】
近年、選択成長技術やドライエッチングを利用した極細ストライプ構造によるバルク活性層の方形化によって、０．５ｄＢ以下の低偏波依存性を実現が報告されている（参考文献：S. Kitamura et al. in Proceedings 22nd European Conference on Optical Communication ＥＣＯＣ'96 WeP.17，竹下他、１９９６年電子情報通信学会エレクトロニクスソサイエティ大会ｃ−２４１）。
【０００４】
一方、石英系ガラスを使用した光導波路と半導体素子を同一プラットフォーム上に実現するハイブリッド実装技術が進展している（参考文献：Y. Yamada et al. Electronics Letters Vol.31 1366-1367 （１９９５年））。
【０００５】
この際、実装時のアライメントを容易にし、かつ半導体素子と石英ガラス導波路との結合効率を向上させるため、半導体素子のスポットサイズを変換する機能導波路領域の付加が重要となる（参考文献：Y. Tohmori et al. Electronics Letters Vol.31 1069-1070（１９９５年））。
【０００６】
図１２に従来のハイブリッド実装の模式図を示す。
図１２中、符号１０１はゲート機能を有する活性領域、１０２はスポットサイズ変換機能を有するガイド領域、１０３は石英ガラス導波路を各々図示する。
図１２に示す構成の場合、半導体素子を実装する場合、左右の石英ガラス導波路１０３に光結合しなければならない。このため、アレイ化等により素子数が増加すると、結合のずれによる素子特性の劣化が懸念される。
さらに、スペース的にも半導体素子と石英系ガラス導波路との間が、双方の結合効率の劣化を許容できる範囲として２０〜３０μｍとわずかな領域しかとれず、実装を困難なものにしている。また、電流注入のための電気配線も横方向のみにしか取り出すことができず、電気配線を含めた構成自体にも自由度が少ない状況であった。
【０００７】
このため、図１３に示す片端結合型の半導体素子と石英系ガラス導波路とのハイブリッド構成が考えられた。図１３中、符号１１１はゲート機能を有する活性領域、１１２はスポットサイズ変換機能を有するガイド領域、１１３は石英ガラス導波路、１１４は高反射膜である。
この構成の場合、光結合が片側なので、上記に指摘され光結合特性の劣化や電気配線のスペースの自由度が小さいといった問題点を解決することができる。
【０００８】
【発明が解決しようとする課題】
ところが、ハイブリッド実装を行う場合、実装時の結合損失分を補償するために、半導体光ゲートスイッチの高利得化を進める必要がある。図１４は入出力端の反射率Ｒと利得リップル量ΔＧとの関係を示した図である。ここで、図１４において、入出力端の反射率Ｒとは、光が出射する場合の端面における反射を入出力端の反射率のことをいる。したがって、反射形の場合は、高反射膜とは反対の端面における反射率のことをいう。
また、利得リップル量ΔＧとは、波長のゆらぎや偏波のゆらぎによって生じる光の位相のずれに起因する利得のゆらぎ量をいい、最大値と最小値との差で評価するものである。
ここで、利得１０ｄＢを前提とすると、ΔＧを０．５ｄＢ以下に抑圧しようとした場合、図１２に示す透過型の場合、要求される反射率が１０^-3程度であるが、図１２に示した反射型の場合、反射率を１０^-5程度に低減しなければならない（なお、反射型の高反射膜の反射率は０．９９９とした。）。しかしながら、現状の誘電体多層膜を用いた反射率低減化技術のみでは、定常的にこの値を実現するには難しい。
【０００９】
結合特性の劣化や電気配線のスペースの自由度が小さいといった問題点を解決することができる片端結合型の半導体光ゲートスイッチの高利得化のため、その入出力端面の低反射率化が必要である。このため、斜め導波路構造を素子の一部に採用し、誘電体多層膜を用いた反射率低減化技術と併用して低反射率化を行う方法が考えられる。
【００１０】
ただし、斜め導波路構造は埋め込み成長時にマスクストライプ脇の異常成長が生じやすい。特に、偏波依存性を低減した極細ストライプ構造では、この異常成長で、作製歩留まりが大幅に劣化するといった問題があった。
【００１１】
【課題を解決するための手段】
前述の課題である反射率低減化のため本発明の半導体光導波路機能素子は、単数若しくは複数の機能処理部と、前記機能処理部のコア層のバンドギャップ波長より、少なくとも小さなバンドギャップ波長を有するコア層を持った光導波路部を具備する半導体光導波路機能素子において、前記光導波路部においてスポットサイズが変換されることを前提として、前記光導波路部はスポットサイズが小さいときには（閉じ込めも強いので）曲げ半径を小さく（曲率を大きく）し、スポットサイズが大きいときには（閉じ込めは弱いので）曲げ半径を大きく（曲率を小さく）するように、スポットサイズが変換されるのに合わせて、場所によって徐々に異なる大きさの曲率を有して曲がっている（曲げ半径を変える）こと、前記光導波路部の光入力端面および光出力端面は光軸に対して垂直でないことを特徴とする。
【００１３】
前記半導体光機能素子において、前記光導波路部の少なくとも一部のコア層の厚みあるいは幅、あるいは厚みと幅の双方が変化していることを特徴とする。
【００１４】
また、前述の課題である結合特性の劣化や電気配線のスペースの自由度が小さいといった問題点を解決するために、少なくともひとつの入出射端面に高反射膜が具備されていることを特徴とする。
【００１５】
前述の課題である斜め導波路構造は埋め込み成長時にマスクストライプ脇の異常成長が生じやすいといった問題を解決するために、半導体光導波路機能素子において、端面に対して垂直でない部分における前記光導波路部のストライプ幅を、端面に対して垂直である部分における前記光導波路部のストライプ幅に対して、広くすることを特徴とする。
【００１６】
本発明によれば、半導体光ゲートスイッチの光導波路部分をある曲率を有して曲がらせ、端面と光導波方向の光軸が垂直でないとすることにより、誘電体多層膜を用いた反射率低減化技術と併用して低反射率化を実現することが可能となる。
【００１７】
また、前記光導波路のコア層の厚みあるいは幅、あるいは厚みと幅の双方を変化させることにより、活性層部分のスポットサイズを拡大させ、石英系光導波路あるいは光ファイバとの結合特性を向上させることができる。また、スポットサイズが大きいほど、斜め端面での反射率を低減できる。
【００１８】
また、幅を変化させることにより、偏波依存性を低減した極細ストライプ構造で生じやすかったマスクストライプ脇の異常成長を低減することができ、作製歩留まりが大幅に向上させることができる。
【００１９】
また、透過型の半導体光ゲートスイッチでは、直線上の利得部分と両端の傾斜した光導波路部分を有するので、斜め導波路は埋め込み成長時に異常成長を起こしやすい。したがって、電流を注入する利得部分が斜めになっていると、異常成長のため電極が形成し難い。一方、光導波路部分は電極を形成する比較例がないので、斜め構造になっていてもよく、異常成長を起こしてはならない利得部分は直線で、低反射率化は両端の光導波路部分に担うようにしている。
【００２０】
ここで、半導体光導波路機能素子とは、電流を注入或いは電界を印加して光になんらかの制御を加える機能処理部と、その部分に光を導入或いは導出する光導波路が集積されている素子のことをいう。
また、透過型半導体光導波路機能素子とは、機能処理部の両側に光導波路が存在する素子をいい、反射型半導体光導波路機能素子とは、機能処理部の片側にのみ光導波路が存在する素子をいう。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明するが、本発明はこれに限定されるものではない。
【００２２】
［実施の形態１］
本発明の第１の実施の形態の上面概観図を図１（ａ）に示す。
図１（ａ）中、符号１３１は活性層部ストライプを図示する。
図１（ａ）及び（ｂ）に示すように、活性層部は入出力部近傍で曲げ半径Ｒは５００μｍで一定の曲率であり、角度は１０度でゆるやかにカーブしている。これにより、入出射端面と活性層部ストライプ１３１の角度θは１０度となり、活性層部３１の導波方向と光入出力端面部の光導波方向とが異なるものとなる。
ただし、入出射端面と活性層部ストライプ１３１がある角度を有することであれば、活性層ストライプ１３１全体が曲がっていても構わない。
【００２３】
また、曲げ半径Ｒ（曲率）も一定である必要はなく、徐々に変換させてもよい。例えば、光閉じ込め係数が大きいほど曲げによる損失が小さくなるわけであるから、スポットサイズが変換するのに合わせて曲げ半径を変えても良い。例えば放射線カーブのような形状でもよい。これにより短い距離で所望の角度とすることができる。
図１（ｃ）に示すように、所望の曲率で形状を変化させることで、短い距離で所望の光軸の端面角度とすることが可能となる。ただし、スポットサイズの小さいとき（図中ａ部）には、閉じ込めも強いので活性層部ストライプ１３１の曲げ半径Ｒを小さくしてもよい（急激に曲げてもよい）が、スポットサイズが大きいとき（図中ｂ部）には、閉じ込めは弱いので曲げ半径Ｒは大きくする必要がある。
【００２４】
なお、前述した実施の形態では、入出射端面と活性層部ストライプの角度を付けるために、曲げ構造を採用してきたが、図２に示すように、活性層ストライプ１４１に全反射ミラー１４２を用いたものでもよい。
【００２５】
［実施の形態２］
本発明の第２の実施の形態の上面概観図を図３に示す。
図３中、符号１１は活性層部、１２は導波路部、１３は高反射膜を各々図示する。
図３に示すように、導波路部１２は曲げ半径Ｒ＝５００μｍで角度θは１０度でゆるやかにカーブしている。また、ストライプ幅は活性層部１１、導波路部１２ともに０．４μｍである。
図４は、その側断面図である。
図４中２１は１．５５μｍ組成のＩｎＧａＡｓＰ活性層、２２は１．３μｍ組成のＩｎＧａＡｓＰガイド層、２３は高反射膜、２４はｐ側電極、２５はｐ−ＩｎＧａＡｓＰコンタクト層、２６はｐ−ＩｎＧａＡｓＰバッファ層、２７はｐ−ＩｎＰクラッド層、２８はｎ−ＩｎＰクラッド層、２９はｎ側電極を各々図示する。
ここで、前記活性層２１の厚さは０．４μｍである。また、該活性層２１に続く導波路部２２は選択領域成長を利用したバットジョイント技術によって、厚さは０．４μｍから入出力端面では０．２μｍに徐々に変化させている。
【００２６】
次に、図４中のＡ−Ａ′断面を図５に示し、図５中、符号３１は１．５５μｍ組成のｉ−ＩｎＧａＡｓＰ活性層、３２はｉ−ＩｎＰ埋め込み層、３３はＳｉＯ₂絶縁膜、３４はｐ側電極、３５はｐ−ＩｎＧａＡｓＰコンタクト層、３６はｐ−ＩｎＧａＡｓＰバッファ層、３７はｐ−ＩｎＰクラッド層、３８はｎ−ＩｎＰクラッド層、３９はｎ側電極を各々図示する。また、図４中のＢ−Ｂ′断面を図６に各々示し、図６中、符号４１は１．３μｍ組成のｉ−ＩｎＧａＡｓＰ活性層、４２はｉ−ＩｎＰ埋め込み層、４３はｐクラッド層、４４はｎクラッド層、４５はｎ側電極を各々図示する。
【００２７】
次に具体的な作製工程について述べる。
まず、ＭＯＶＰＥによりｎ−ＩｎＰクラッド層３８，４４、１．５５μｍ組成のＩｎＧａＡｓＰ活性層３１、ｐ−ＩｎＰクラッド層３７、ｐ−ＩｎＧａＡｓＰバッファ層３６、ｐ−ＩｎＧａＡｓＰコンタクト層３５を順次成長する。
次に選択領域成長用のＳｉＯ₂マスクを活性領域１１にパターニングする。ウェットエッチングあるいはドライエッチングにより、導波路部１２の１．５５μｍ組成のＩｎＧａＡｓＰ活性層３１、ｐ−ＩｎＰクラッド層３７、ｐ−ＩｎＧａＡｓＰバッファ層３６、ｐ−ＩｎＧａＡｓＰコンタクト層３５を取り除く。
次に、再びＭＯＶＰＥにより、１．３μｍ組成のｉ−ＩｎＧａＡｓＰガイド層４１を成長する。
次に、選択領域成長用のＳｉＯ₂マスクを剥がし、新たにストライプ形成用のＳｉＯ₂をパターニングする。
次に炭化水素系のドライエッチング装置によりストライプを形成する。
次にＭＯＶＰＥにより、ｉ−ＩｎＰ埋め込み層３２，４２を成長する。
次に、ＳｉＯ₂絶縁膜３３を蒸着した後、ストライプ直上のＳｉＯ₂をＣ₂Ｆ₆−ＲＩＥ装置により除去する。
その後、ｐ側電極３４とｎ側電極３９，４５を形成する。
【００２８】
［実施の形態３］
本発明の第３の実施の形態の側断面図を図７に示す。
図７中、符号５１は１．５５μｍ組成のＩｎＧａＡｓＰ活性層、５２はｎ−ＩｎＰ電流狭窄層、５３はＳｉＯ₂、５４はｐ側電極、５５はｐ−ＩｎＧａＡｓＰコンタクト層、５６はｐ−ＩｎＧａＡｓＰバッファ層、５７はｐ−ＩｎＰクラッド層、５８はｐ−ＩｎＰ電流狭窄層、５９はｎ−ＩｎＰクラッド層、６０はｎ側電極、６１はｐ−ＩｎＰクラッド層を各々図示する。
【００２９】
次に具体的な作製工程について述べる。
まず、ＭＯＶＰＥによりｎ−ＩｎＰクラッド層５９、１．５５μｍ組成のＩｎＧａＡｓＰ活性層５１、ｐ−ＩｎＰクラッド層６１を順次成長する。
次に選択領域成長用のＳｉＯ₂マスクを活性領域１１にパターニングする。ウェットエッチングあるいはドライエッチングにより、導波路部１２の１．５５μｍ組成のＩｎＧａＡｓＰ活性層５１、ｐ−ＩｎＰクラッド層６１を取り除く。
次に、再びＭＯＶＰＥにより、１．３μｍ組成のｉ−ＩｎＧａＡｓＰガイド層を成長する。
次に、選択領域成長用のＳｉＯ₂マスクを剥がし、新たにストライプ形成用のＳｉＯ₂をパターニングする。
次に炭化水素系のドライエッチング装置によりストライプを形成する。
次にＭＯＶＰＥにより、ｐ−ＩｎＰ電流狭窄層５８、ｎ−ＩｎＰ電流狭窄層５２を成長する。
次に、ストライプ形成用のＳｉＯ₂を除去した後、ｐ−ＩｎＰクラッド層５７、ｐ−ＩｎＧａＡｓＰバッファ層５６、ｐ−ＩｎＧａＡｓＰコンタクト層５５を成長する。
次に、ＳｉＯ₂絶縁膜５３を蒸着した後、ストライプ直上のＳｉＯ₂をＣ₂Ｆ₆−ＲＩＥ装置により除去する。
その後、ｐ側電極５４とｎ側電極６０を形成する。
【００３０】
図８に利得スペクトルを示す。注入電流５０ｍＡ時に利得中心波長１．５６μｍで利得１３ｄＢが得られた。
なお、入射光はＴＥ偏光されており、光強度は−２０ｄＢｍである。利得のリップルは最大でも０．２ｄＢ程度であった。
【００３１】
図９は、スポットサイズ４．０μｍの光ファイバーで結合して測定した電流−利得特性である。入射光強度−１０ｄＢｍ、注入電流５０ｍＡ時（ＯＮ時）、利得１０ｄＢを得、結合損失を考慮しても、ファイバー出力で０ｄＢとなり、損失補償が実現されている。
なお、電流０ｍＡ時（ＯＦＦ時）での光出力は−３５ｄＢであり、消光比（ＯＮ／ＯＦＦ比）は４５ｄＢであった。
【００３２】
［実施の形態４］
次に本発明の第４の実施の形態の上面概観図を図１０に示す。
図１０中、符号８１は活性層部、８２は導波路部、８３は高反射膜を各々図示する。
導波路部は曲げ半径Ｒは５００μｍで角度θは１０度でゆるやかにカーブしている。ストライプ幅は活性層部８１は０．４μｍであるが、導波路部８２は徐々に拡がっており、入出射部ではその幅が０．８μｍとなっている。
図１０中、Ｃ−Ｃ′の断面図を図１１に示す。
図１１中、符号９１は１．３μｍ組成のｉ−ＩｎＧａＡｓＰ活性層（厚さ０．１μｍ）、９２はｉ−ＩｎＰ埋め込み層、９３はｐクラッド層、９４はｎクラッド層、９５はｎ側電極を各々図示する。
【００３３】
【発明の効果】
以上、発明の実施の形態と共に説明したように、本発明によれば、半導体光導波路機能素子の光導波路部分をある曲率を有して曲がらせ、端面と光導波方向の光軸が垂直でないとすることにより、誘電体多層膜を用いた反射率低減化技術と併用して低反射率化を実現することが可能となり、半導体光導波路機能素子の高利得化が可能となった。
【００３４】
また、反射型構成が可能となったことから、光結合が片側なので、実装時の光結合が容易にあり、作製歩留まりが飛躍的に向上した。また、電気配線のスペースの自由度が両側結合の透過型の比較して大きくなった。
【００３５】
また、前記光導波路のコア層の厚みあるいは幅、あるいは厚みと幅の双方が変化させることにより、滑走層部の利得の偏波無依存性を維持しつつ、活性層部分のスポットサイズを拡大させ、石英系光導波路との結合特性を向上させることができた。また、幅を変化させることにより、偏波依存性を低減した極細ストライプ構造で生じやすかったマスクストライプ脇の異常成長を低減することができ、作製歩留まりが大幅に向上させることができた。
【図面の簡単な説明】
【図１】本発明の実施の形態１による光ゲートスイッチの上面概観図である。
【図２】本発明の実施の形態１による光ゲートスイッチの上面概観図である。
【図３】本発明の実施の形態２による光ゲートスイッチの上面概観図である。
【図４】本発明の実施の形態２による光ゲートスイッチの素子側断面図である。
【図５】本発明の実施の形態２による光ゲートスイッチの図４におけるＡ−Ａ′断面図である。
【図６】本発明の実施の形態２による光ゲートスイッチの図４におけるＢ−Ｂ′断面図である。
【図７】本発明の実施の形態３による光ゲートスイッチの活性層部の断面図である。
【図８】本発明の実施の形態３による光ゲートスイッチの利得スペクトル図である。
【図９】本発明の実施の形態３による光ゲートスイッチの電流−利得特性図である。
【図１０】本発明の実施の形態４による光ゲートスイッチの上面概観図である。
【図１１】本発明の実施の形態４による光ゲートスイッチの導波路部の図１０におけるＣ−Ｃ′断面図断面図である。
【図１２】従来例の両端結合透過型の光ゲートスイッチ図である。
【図１３】従来例の片端結合反射型の光ゲートスイッチ図である。
【図１４】入出力端の反射率Ｒと利得リップル量ΔＧとの関係図である。
【符号の説明】
１１活性領域
１２ガイド領域
１３高反射膜
２１１．５５μｍ組成ＩｎＧａＡｓＰ活性層
２２１．３０μｍ組成ＩｎＧａＡｓＰガイド層
２３高反射膜
２４ｐ側電極
２５ｐ−ＩｎＧａＡｓＰコンタクト層
２６ｐ−ＩｎＧａＡｓＰバッファ層
２７ｐ−ＩｎＰクラッド層
２８ｎ−ＩｎＰクラッド層
２９ｎ側電極
３１１．５５μｍ組成ＩｎＧａＡｓＰ活性層
３２ｉ−ＩｎＰ埋め込み層
３３絶縁膜
３４ｐ側電極
３５ｐ−ＩｎＧａＡｓＰコンタクト層
３６ｐ−ＩｎＧａＡｓＰバッファ層
３７ｐ−ＩｎＰクラッド層
３８ｎ−ＩｎＰクラッド層
３９ｎ側電極
４１１．３０μｍ組成ＩｎＧａＡｓＰガイド層
４２ｉ−ＩｎＰ埋め込み層
４３ｐ−ＩｎＰクラッド層
４４ｎ−ＩｎＰクラッド層
４５ｎ側電極
５１１．５５μｍ組成ＩｎＧａＡｓＰ活性層
５２ｎ−ＩｎＰ電流狭窄層
５３絶縁膜
５４ｐ側電極
５５ｐ−ＩｎＧａＡｓＰコンタクト層
５６ｐ−ＩｎＧａＡｓＰバッファ層
５７ｐ−ＩｎＰクラッド層
５８ｐ−ＩｎＰ電流狭窄層
５９ｎ−ＩｎＰクラッド層
６０ｎ側電極
６１ｐ−ＩｎＰクラッド層
８１活性領域
８２ガイド領域
８３高反射膜
９１１．３０μｍ組成ＩｎＧａＡｓＰガイド層
９２ｉ−ＩｎＰ埋め込み層
９３ｐ−ＩｎＰクラッド層
９４ｎ−ＩｎＰクラッド層
９５ｎ側電極
１０１活性領域
１０２ガイド領域
１０３石英ガラス導波路
１１１活性領域
１１２ガイド領域
１１３石英ガラス導波路
１１４高反射膜
１３１活性層部
１４１活性層部
１４２全反射ミラー

Claims

単数若しくは複数の機能処理部と、前記機能処理部のコア層のバンドギャップ波長より、少なくとも小さなバンドギャップ波長を有するコア層を持った光導波路部を具備する半導体光導波路機能素子において、前記光導波路部はスポットサイズが小さいときには曲げ半径を小さくし、スポットサイズが大きいときには曲げ半径を大きくするように、スポットサイズが変換されるのに合わせて、場所によって徐々に異なる大きさの曲率を有して曲がっていること、前記光導波路部の光入力端面および光出力端面は光軸に対して垂直でないことを特徴とする半導体光導波路機能素子。
請求項１の半導体光機能素子において、少なくともひとつの入出射端面に高反射膜が具備されていることを特徴とする半導体光導波路機能素子。
請求項１又は請求項２の半導体光機能素子において、前記光導波路部の少なくとも一部のコア層の厚みあるいは幅、あるいは厚みと幅の双方が変化していることを特徴とする半導体光導波路機能素子。
請求項１又は請求項２の半導体光導波路機能素子において、端面に対して垂直でない部分における前記光導波路部のストライプ幅を、端面に対して垂直である部分における前記光導波路部のストライプ幅に対して、広くすることを特徴とする半導体光導波路機能素子。