JP3674806B2 - 半導体光導波路機能素子 - Google Patents
半導体光導波路機能素子 Download PDFInfo
- Publication number
- JP3674806B2 JP3674806B2 JP11382997A JP11382997A JP3674806B2 JP 3674806 B2 JP3674806 B2 JP 3674806B2 JP 11382997 A JP11382997 A JP 11382997A JP 11382997 A JP11382997 A JP 11382997A JP 3674806 B2 JP3674806 B2 JP 3674806B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- layer
- semiconductor optical
- optical
- ingaasp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、光通信、光交換、光情報処理等に用いる半導体光導波路機能素子に関するものである。
【0002】
【従来の技術】
半導体光導波路機能素子の例として、半導体レーザと同様な電流注入による利得メカニズムを利用し、注入電流のON・OFFによって光の導波を制御する半導体光ゲートスイッチ(参考文献:M. Ikeda et al. Electronics Letter Vol.16 899-890(1981年))は、そのON/OFF比の大きさ、低損失、小形、安価等の特徴から光通信、光交換、光情報処理等の要素デバイスとして注目されている。光ゲートスイッチは、光伝送路の中途に配置されるのが一般的であるため、その偏波無依存化が必須である。
【0003】
近年、選択成長技術やドライエッチングを利用した極細ストライプ構造によるバルク活性層の方形化によって、0.5dB以下の低偏波依存性を実現が報告されている(参考文献:S. Kitamura et al. in Proceedings 22nd European Conference on Optical Communication ECOC'96 WeP.17,竹下他、1996年電子情報通信学会エレクトロニクスソサイエティ大会 c−241)。
【0004】
一方、石英系ガラスを使用した光導波路と半導体素子を同一プラットフォーム上に実現するハイブリッド実装技術が進展している(参考文献:Y. Yamada et al. Electronics Letters Vol.31 1366-1367 (1995年))。
【0005】
この際、実装時のアライメントを容易にし、かつ半導体素子と石英ガラス導波路との結合効率を向上させるため、半導体素子のスポットサイズを変換する機能導波路領域の付加が重要となる(参考文献:Y. Tohmori et al. Electronics Letters Vol.31 1069-1070(1995年))。
【0006】
図12に従来のハイブリッド実装の模式図を示す。
図12中、符号101はゲート機能を有する活性領域、102はスポットサイズ変換機能を有するガイド領域、103は石英ガラス導波路を各々図示する。
図12に示す構成の場合、半導体素子を実装する場合、左右の石英ガラス導波路103に光結合しなければならない。このため、アレイ化等により素子数が増加すると、結合のずれによる素子特性の劣化が懸念される。
さらに、スペース的にも半導体素子と石英系ガラス導波路との間が、双方の結合効率の劣化を許容できる範囲として20〜30μmとわずかな領域しかとれず、実装を困難なものにしている。また、電流注入のための電気配線も横方向のみにしか取り出すことができず、電気配線を含めた構成自体にも自由度が少ない状況であった。
【0007】
このため、図13に示す片端結合型の半導体素子と石英系ガラス導波路とのハイブリッド構成が考えられた。図13中、符号111はゲート機能を有する活性領域、112はスポットサイズ変換機能を有するガイド領域、113は石英ガラス導波路、114は高反射膜である。
この構成の場合、光結合が片側なので、上記に指摘され光結合特性の劣化や電気配線のスペースの自由度が小さいといった問題点を解決することができる。
【0008】
【発明が解決しようとする課題】
ところが、ハイブリッド実装を行う場合、実装時の結合損失分を補償するために、半導体光ゲートスイッチの高利得化を進める必要がある。図14は入出力端の反射率Rと利得リップル量ΔGとの関係を示した図である。ここで、図14において、入出力端の反射率Rとは、光が出射する場合の端面における反射を入出力端の反射率のことをいる。したがって、反射形の場合は、高反射膜とは反対の端面における反射率のことをいう。
また、利得リップル量ΔGとは、波長のゆらぎや偏波のゆらぎによって生じる光の位相のずれに起因する利得のゆらぎ量をいい、最大値と最小値との差で評価するものである。
ここで、利得10dBを前提とすると、ΔGを0.5dB以下に抑圧しようとした場合、図12に示す透過型の場合、要求される反射率が10-3程度であるが、図12に示した反射型の場合、反射率を10-5程度に低減しなければならない(なお、反射型の高反射膜の反射率は0.999とした。)。しかしながら、現状の誘電体多層膜を用いた反射率低減化技術のみでは、定常的にこの値を実現するには難しい。
【0009】
結合特性の劣化や電気配線のスペースの自由度が小さいといった問題点を解決することができる片端結合型の半導体光ゲートスイッチの高利得化のため、その入出力端面の低反射率化が必要である。このため、斜め導波路構造を素子の一部に採用し、誘電体多層膜を用いた反射率低減化技術と併用して低反射率化を行う方法が考えられる。
【0010】
ただし、斜め導波路構造は埋め込み成長時にマスクストライプ脇の異常成長が生じやすい。特に、偏波依存性を低減した極細ストライプ構造では、この異常成長で、作製歩留まりが大幅に劣化するといった問題があった。
【0011】
【課題を解決するための手段】
前述の課題である反射率低減化のため本発明の半導体光導波路機能素子は、単数若しくは複数の機能処理部と、前記機能処理部のコア層のバンドギャップ波長より、少なくとも小さなバンドギャップ波長を有するコア層を持った光導波路部を具備する半導体光導波路機能素子において、前記光導波路部においてスポットサイズが変換されることを前提として、前記光導波路部はスポットサイズが小さいときには(閉じ込めも強いので)曲げ半径を小さく(曲率を大きく)し、スポットサイズが大きいときには(閉じ込めは弱いので)曲げ半径を大きく(曲率を小さく)するように、スポットサイズが変換されるのに合わせて、場所によって徐々に異なる大きさの曲率を有して曲がっている(曲げ半径を変える)こと、前記光導波路部の光入力端面および光出力端面は光軸に対して垂直でないことを特徴とする。
【0013】
前記半導体光機能素子において、前記光導波路部の少なくとも一部のコア層の厚みあるいは幅、あるいは厚みと幅の双方が変化していることを特徴とする。
【0014】
また、前述の課題である結合特性の劣化や電気配線のスペースの自由度が小さいといった問題点を解決するために、少なくともひとつの入出射端面に高反射膜が具備されていることを特徴とする。
【0015】
前述の課題である斜め導波路構造は埋め込み成長時にマスクストライプ脇の異常成長が生じやすいといった問題を解決するために、半導体光導波路機能素子において、端面に対して垂直でない部分における前記光導波路部のストライプ幅を、端面に対して垂直である部分における前記光導波路部のストライプ幅に対して、広くすることを特徴とする。
【0016】
本発明によれば、半導体光ゲートスイッチの光導波路部分をある曲率を有して曲がらせ、端面と光導波方向の光軸が垂直でないとすることにより、誘電体多層膜を用いた反射率低減化技術と併用して低反射率化を実現することが可能となる。
【0017】
また、前記光導波路のコア層の厚みあるいは幅、あるいは厚みと幅の双方を変化させることにより、活性層部分のスポットサイズを拡大させ、石英系光導波路あるいは光ファイバとの結合特性を向上させることができる。また、スポットサイズが大きいほど、斜め端面での反射率を低減できる。
【0018】
また、幅を変化させることにより、偏波依存性を低減した極細ストライプ構造で生じやすかったマスクストライプ脇の異常成長を低減することができ、作製歩留まりが大幅に向上させることができる。
【0019】
また、透過型の半導体光ゲートスイッチでは、直線上の利得部分と両端の傾斜した光導波路部分を有するので、斜め導波路は埋め込み成長時に異常成長を起こしやすい。したがって、電流を注入する利得部分が斜めになっていると、異常成長のため電極が形成し難い。一方、光導波路部分は電極を形成する比較例がないので、斜め構造になっていてもよく、異常成長を起こしてはならない利得部分は直線で、低反射率化は両端の光導波路部分に担うようにしている。
【0020】
ここで、半導体光導波路機能素子とは、電流を注入或いは電界を印加して光になんらかの制御を加える機能処理部と、その部分に光を導入或いは導出する光導波路が集積されている素子のことをいう。
また、透過型半導体光導波路機能素子とは、機能処理部の両側に光導波路が存在する素子をいい、反射型半導体光導波路機能素子とは、機能処理部の片側にのみ光導波路が存在する素子をいう。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明するが、本発明はこれに限定されるものではない。
【0022】
[実施の形態1]
本発明の第1の実施の形態の上面概観図を図1(a)に示す。
図1(a)中、符号131は活性層部ストライプを図示する。
図1(a)及び(b)に示すように、活性層部は入出力部近傍で曲げ半径Rは500μmで一定の曲率であり、角度は10度でゆるやかにカーブしている。これにより、入出射端面と活性層部ストライプ131の角度θは10度となり、活性層部31の導波方向と光入出力端面部の光導波方向とが異なるものとなる。
ただし、入出射端面と活性層部ストライプ131がある角度を有することであれば、活性層ストライプ131全体が曲がっていても構わない。
【0023】
また、曲げ半径R(曲率)も一定である必要はなく、徐々に変換させてもよい。例えば、光閉じ込め係数が大きいほど曲げによる損失が小さくなるわけであるから、スポットサイズが変換するのに合わせて曲げ半径を変えても良い。例えば放射線カーブのような形状でもよい。これにより短い距離で所望の角度とすることができる。
図1(c)に示すように、所望の曲率で形状を変化させることで、短い距離で所望の光軸の端面角度とすることが可能となる。ただし、スポットサイズの小さいとき(図中a部)には、閉じ込めも強いので活性層部ストライプ131の曲げ半径Rを小さくしてもよい(急激に曲げてもよい)が、スポットサイズが大きいとき(図中b部)には、閉じ込めは弱いので曲げ半径Rは大きくする必要がある。
【0024】
なお、前述した実施の形態では、入出射端面と活性層部ストライプの角度を付けるために、曲げ構造を採用してきたが、図2に示すように、活性層ストライプ141に全反射ミラー142を用いたものでもよい。
【0025】
[実施の形態2]
本発明の第2の実施の形態の上面概観図を図3に示す。
図3中、符号11は活性層部、12は導波路部、13は高反射膜を各々図示する。
図3に示すように、導波路部12は曲げ半径R=500μmで角度θは10度でゆるやかにカーブしている。また、ストライプ幅は活性層部11、導波路部12ともに0.4μmである。
図4は、その側断面図である。
図4中21は1.55μm組成のInGaAsP活性層、22は1.3μm組成のInGaAsPガイド層、23は高反射膜、24はp側電極、25はp−InGaAsPコンタクト層、26はp−InGaAsPバッファ層、27はp−InPクラッド層、28はn−InPクラッド層、29はn側電極を各々図示する。
ここで、前記活性層21の厚さは0.4μmである。また、該活性層21に続く導波路部22は選択領域成長を利用したバットジョイント技術によって、厚さは0.4μmから入出力端面では0.2μmに徐々に変化させている。
【0026】
次に、図4中のA−A′断面を図5に示し、図5中、符号31は1.55μm組成のi−InGaAsP活性層、32はi−InP埋め込み層、33はSiO2 絶縁膜、34はp側電極、35はp−InGaAsPコンタクト層、36はp−InGaAsPバッファ層、37はp−InPクラッド層、38はn−InPクラッド層、39はn側電極を各々図示する。また、図4中のB−B′断面を図6に各々示し、図6中、符号41は1.3μm組成のi−InGaAsP活性層、42はi−InP埋め込み層、43はpクラッド層、44はnクラッド層、45はn側電極を各々図示する。
【0027】
次に具体的な作製工程について述べる。
まず、MOVPEによりn−InPクラッド層38,44、1.55μm組成のInGaAsP活性層31、p−InPクラッド層37、p−InGaAsPバッファ層36、p−InGaAsPコンタクト層35を順次成長する。
次に選択領域成長用のSiO2 マスクを活性領域11にパターニングする。ウェットエッチングあるいはドライエッチングにより、導波路部12の1.55μm組成のInGaAsP活性層31、p−InPクラッド層37、p−InGaAsPバッファ層36、p−InGaAsPコンタクト層35を取り除く。
次に、再びMOVPEにより、1.3μm組成のi−InGaAsPガイド層41を成長する。
次に、選択領域成長用のSiO2 マスクを剥がし、新たにストライプ形成用のSiO2 をパターニングする。
次に炭化水素系のドライエッチング装置によりストライプを形成する。
次にMOVPEにより、i−InP埋め込み層32,42を成長する。
次に、SiO2 絶縁膜33を蒸着した後、ストライプ直上のSiO2 をC2 F6 −RIE装置により除去する。
その後、p側電極34とn側電極39,45を形成する。
【0028】
[実施の形態3]
本発明の第3の実施の形態の側断面図を図7に示す。
図7中、符号51は1.55μm組成のInGaAsP活性層、52はn−InP電流狭窄層、53はSiO2 、54はp側電極、55はp−InGaAsPコンタクト層、56はp−InGaAsPバッファ層、57はp−InPクラッド層、58はp−InP電流狭窄層、59はn−InPクラッド層、60はn側電極、61はp−InPクラッド層を各々図示する。
【0029】
次に具体的な作製工程について述べる。
まず、MOVPEによりn−InPクラッド層59、1.55μm組成のInGaAsP活性層51、p−InPクラッド層61を順次成長する。
次に選択領域成長用のSiO2 マスクを活性領域11にパターニングする。ウェットエッチングあるいはドライエッチングにより、導波路部12の1.55μm組成のInGaAsP活性層51、p−InPクラッド層61を取り除く。
次に、再びMOVPEにより、1.3μm組成のi−InGaAsPガイド層を成長する。
次に、選択領域成長用のSiO2 マスクを剥がし、新たにストライプ形成用のSiO2 をパターニングする。
次に炭化水素系のドライエッチング装置によりストライプを形成する。
次にMOVPEにより、p−InP電流狭窄層58、n−InP電流狭窄層52を成長する。
次に、ストライプ形成用のSiO2 を除去した後、p−InPクラッド層57、p−InGaAsPバッファ層56、p−InGaAsPコンタクト層55を成長する。
次に、SiO2 絶縁膜53を蒸着した後、ストライプ直上のSiO2 をC2 F6 −RIE装置により除去する。
その後、p側電極54とn側電極60を形成する。
【0030】
図8に利得スペクトルを示す。注入電流50mA時に利得中心波長1.56μmで利得13dBが得られた。
なお、入射光はTE偏光されており、光強度は−20dBmである。利得のリップルは最大でも0.2dB程度であった。
【0031】
図9は、スポットサイズ4.0μmの光ファイバーで結合して測定した電流−利得特性である。入射光強度−10dBm、注入電流50mA時(ON時)、利得10dBを得、結合損失を考慮しても、ファイバー出力で0dBとなり、損失補償が実現されている。
なお、電流0mA時(OFF時)での光出力は−35dBであり、消光比(ON/OFF比)は45dBであった。
【0032】
[実施の形態4]
次に本発明の第4の実施の形態の上面概観図を図10に示す。
図10中、符号81は活性層部、82は導波路部、83は高反射膜を各々図示する。
導波路部は曲げ半径Rは500μmで角度θは10度でゆるやかにカーブしている。ストライプ幅は活性層部81は0.4μmであるが、導波路部82は徐々に拡がっており、入出射部ではその幅が0.8μmとなっている。
図10中、C−C′の断面図を図11に示す。
図11中、符号91は1.3μm組成のi−InGaAsP活性層(厚さ0.1μm)、92はi−InP埋め込み層、93はpクラッド層、94はnクラッド層、95はn側電極を各々図示する。
【0033】
【発明の効果】
以上、発明の実施の形態と共に説明したように、本発明によれば、半導体光導波路機能素子の光導波路部分をある曲率を有して曲がらせ、端面と光導波方向の光軸が垂直でないとすることにより、誘電体多層膜を用いた反射率低減化技術と併用して低反射率化を実現することが可能となり、半導体光導波路機能素子の高利得化が可能となった。
【0034】
また、反射型構成が可能となったことから、光結合が片側なので、実装時の光結合が容易にあり、作製歩留まりが飛躍的に向上した。また、電気配線のスペースの自由度が両側結合の透過型の比較して大きくなった。
【0035】
また、前記光導波路のコア層の厚みあるいは幅、あるいは厚みと幅の双方が変化させることにより、滑走層部の利得の偏波無依存性を維持しつつ、活性層部分のスポットサイズを拡大させ、石英系光導波路との結合特性を向上させることができた。また、幅を変化させることにより、偏波依存性を低減した極細ストライプ構造で生じやすかったマスクストライプ脇の異常成長を低減することができ、作製歩留まりが大幅に向上させることができた。
【図面の簡単な説明】
【図1】本発明の実施の形態1による光ゲートスイッチの上面概観図である。
【図2】本発明の実施の形態1による光ゲートスイッチの上面概観図である。
【図3】本発明の実施の形態2による光ゲートスイッチの上面概観図である。
【図4】本発明の実施の形態2による光ゲートスイッチの素子側断面図である。
【図5】本発明の実施の形態2による光ゲートスイッチの図4におけるA−A′断面図である。
【図6】本発明の実施の形態2による光ゲートスイッチの図4におけるB−B′断面図である。
【図7】本発明の実施の形態3による光ゲートスイッチの活性層部の断面図である。
【図8】本発明の実施の形態3による光ゲートスイッチの利得スペクトル図である。
【図9】本発明の実施の形態3による光ゲートスイッチの電流−利得特性図である。
【図10】本発明の実施の形態4による光ゲートスイッチの上面概観図である。
【図11】本発明の実施の形態4による光ゲートスイッチの導波路部の図10におけるC−C′断面図断面図である。
【図12】従来例の両端結合透過型の光ゲートスイッチ図である。
【図13】従来例の片端結合反射型の光ゲートスイッチ図である。
【図14】入出力端の反射率Rと利得リップル量ΔGとの関係図である。
【符号の説明】
11 活性領域
12 ガイド領域
13 高反射膜
21 1.55μm組成InGaAsP活性層
22 1.30μm組成InGaAsPガイド層
23 高反射膜
24 p側電極
25 p−InGaAsPコンタクト層
26 p−InGaAsPバッファ層
27 p−InPクラッド層
28 n−InPクラッド層
29 n側電極
31 1.55μm組成InGaAsP活性層
32 i−InP埋め込み層
33 絶縁膜
34 p側電極
35 p−InGaAsPコンタクト層
36 p−InGaAsPバッファ層
37 p−InPクラッド層
38 n−InPクラッド層
39 n側電極
41 1.30μm組成InGaAsPガイド層
42 i−InP埋め込み層
43 p−InPクラッド層
44 n−InPクラッド層
45 n側電極
51 1.55μm組成InGaAsP活性層
52 n−InP電流狭窄層
53 絶縁膜
54 p側電極
55 p−InGaAsPコンタクト層
56 p−InGaAsPバッファ層
57 p−InPクラッド層
58 p−InP電流狭窄層
59 n−InPクラッド層
60 n側電極
61 p−InPクラッド層
81 活性領域
82 ガイド領域
83 高反射膜
91 1.30μm組成InGaAsPガイド層
92 i−InP埋め込み層
93 p−InPクラッド層
94 n−InPクラッド層
95 n側電極
101 活性領域
102 ガイド領域
103 石英ガラス導波路
111 活性領域
112 ガイド領域
113 石英ガラス導波路
114 高反射膜
131 活性層部
141 活性層部
142 全反射ミラー
Claims (4)
- 単数若しくは複数の機能処理部と、前記機能処理部のコア層のバンドギャップ波長より、少なくとも小さなバンドギャップ波長を有するコア層を持った光導波路部を具備する半導体光導波路機能素子において、前記光導波路部はスポットサイズが小さいときには曲げ半径を小さくし、スポットサイズが大きいときには曲げ半径を大きくするように、スポットサイズが変換されるのに合わせて、場所によって徐々に異なる大きさの曲率を有して曲がっていること、前記光導波路部の光入力端面および光出力端面は光軸に対して垂直でないことを特徴とする半導体光導波路機能素子。
- 請求項1の半導体光機能素子において、少なくともひとつの入出射端面に高反射膜が具備されていることを特徴とする半導体光導波路機能素子。
- 請求項1又は請求項2の半導体光機能素子において、前記光導波路部の少なくとも一部のコア層の厚みあるいは幅、あるいは厚みと幅の双方が変化していることを特徴とする半導体光導波路機能素子。
- 請求項1又は請求項2の半導体光導波路機能素子において、端面に対して垂直でない部分における前記光導波路部のストライプ幅を、端面に対して垂直である部分における前記光導波路部のストライプ幅に対して、広くすることを特徴とする半導体光導波路機能素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11382997A JP3674806B2 (ja) | 1997-05-01 | 1997-05-01 | 半導体光導波路機能素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11382997A JP3674806B2 (ja) | 1997-05-01 | 1997-05-01 | 半導体光導波路機能素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10300959A JPH10300959A (ja) | 1998-11-13 |
JP3674806B2 true JP3674806B2 (ja) | 2005-07-27 |
Family
ID=14622094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11382997A Expired - Fee Related JP3674806B2 (ja) | 1997-05-01 | 1997-05-01 | 半導体光導波路機能素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3674806B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200209A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体光増幅素子 |
SE9902916L (sv) * | 1999-08-16 | 2001-02-17 | Ericsson Telefon Ab L M | Modulator och integrerad krets |
JP4146974B2 (ja) * | 1999-11-01 | 2008-09-10 | 日本オプネクスト株式会社 | 光半導体装置及び光伝送システム |
SE521023C2 (sv) * | 2000-07-07 | 2003-09-23 | Ericsson Telefon Ab L M | Optisk anordning samt framställning därav |
JP4660999B2 (ja) * | 2001-08-01 | 2011-03-30 | パナソニック株式会社 | 光導波路デバイス及びコヒーレント光源及び光学装置 |
JP4534449B2 (ja) * | 2003-08-28 | 2010-09-01 | 日本電気株式会社 | Mmi型半導体レーザおよびその製造方法 |
JP4489691B2 (ja) * | 2005-11-22 | 2010-06-23 | アンリツ株式会社 | 半導体光素子の製造方法 |
JP4938709B2 (ja) * | 2008-03-13 | 2012-05-23 | 日本電信電話株式会社 | 光半導体装置の作製方法 |
JP5299009B2 (ja) * | 2009-03-25 | 2013-09-25 | 日本電気株式会社 | 外部共振器型波長可変レーザ及びその製造方法 |
JP5513358B2 (ja) * | 2010-02-05 | 2014-06-04 | 日東電工株式会社 | 回路付サスペンション基板 |
JP2012048036A (ja) * | 2010-08-27 | 2012-03-08 | Fujikura Ltd | 光導波路素子 |
JP6585578B2 (ja) * | 2016-11-07 | 2019-10-02 | Nttエレクトロニクス株式会社 | 光デバイス、およびアライメント方法 |
-
1997
- 1997-05-01 JP JP11382997A patent/JP3674806B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10300959A (ja) | 1998-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8363314B2 (en) | Reflective semiconductor optical amplifier (R-SOA) and superluminescent diode (SLD) | |
JP6490705B2 (ja) | 半導体光集積素子およびその製造方法 | |
US9088132B2 (en) | Semiconductor optical element, integrated semiconductor optical element, and semiconductor optical element module | |
JP3244115B2 (ja) | 半導体レーザー | |
JP4893306B2 (ja) | 半導体レーザ、半導体光アンプ、及び光通信装置 | |
JP3674806B2 (ja) | 半導体光導波路機能素子 | |
JPH10200209A (ja) | 半導体光増幅素子 | |
JPH11511911A (ja) | ディープリッジ型ウェーブガイドを有する光半導体構成要素 | |
JP2947142B2 (ja) | 波長可変半導体レーザ | |
US6542533B1 (en) | Process for obtaining ultra-low reflectivity facets for electro-absorption modulated lasers | |
JPH11191656A (ja) | 光半導体素子 | |
GB2389962A (en) | Reduction of coupling loss of tapered active waveguide | |
JP2003142777A (ja) | 光半導体素子 | |
JP2965011B2 (ja) | 半導体光素子及びその製造方法 | |
JP2950302B2 (ja) | 半導体レーザ | |
JP3264321B2 (ja) | 導波路型半導体光集積素子およびその製造方法 | |
JP3116912B2 (ja) | 半導体光集積素子及びそれを用いた光通信用モジュール並びに光通信システムとその製造方法 | |
JPH06177473A (ja) | 半導体光制御デバイス | |
JPWO2005060058A1 (ja) | 半導体レーザーおよびその製造方法 | |
JP2760276B2 (ja) | 選択成長導波型光制御素子 | |
WO2023233525A1 (ja) | 光送信器 | |
KR20040074461A (ko) | 이득 고정형 반도체 광증폭기 | |
US20240210623A1 (en) | Optical Circuit | |
JP2757909B2 (ja) | 光半導体素子及びその製造方法 | |
JP3501955B2 (ja) | 半導体光機能素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050421 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050421 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050421 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |