JP6490705B2 - 半導体光集積素子およびその製造方法 - Google Patents

Description

本発明は、半導体光集積素子およびその製造方法に関する。

近年、光通信の高度化および低コスト化の観点から、半導体光集積素子に求められる性能が高くなっている。そして、１つの半導体素子に複数の光素子を集積するために、各素子の機能に適した導波路構造を同一半導体素子上で使い分けるということがなされている（例えば特許文献１参照）。例えば、半導体光集積素子における発光機能を担う領域では電流注入効率の高い埋め込み型導波路構造を用い、導波路を曲げる機能を担う領域では曲げ損失の低いハイメサ型導波路を用いるなど、同一半導体光集積素子上で導波路構造を使い分けている。

複数の導波路構造を同一の半導体光集積素子上に形成することが求められる場合として、例えば以下のものが知られている：埋め込み型導波路を用いてレーザ発振部を形成し、ハイメサ型導波路を用いてアレイ導波路回折格子（ＡＷＧ）を形成する場合（例えば特許文献２参照）、埋め込み型導波路を用いてレーザ発振器を形成し、ハイメサ型導波路を用いてリング共振器を形成する場合（例えば特許文献３参照）、埋め込み型導波路を用いてレーザ発振部を形成し、ハイメサ型導波路を用いて変調器を形成する場合（例えば特許文献４，５参照）など。

特開２０１３−２５２４２号公報 特開２００２−２３２０６９号公報 特開２０１１−１０８８２９号公報 特開２０１２−０７９９９０号公報 特開２０１０−２２６０６２号公報 特開２０１０−２２４２８０号公報

埋め込み型導波路とハイメサ型導波路とは特性が異なるので、１つの半導体光集積素子に集積された各素子に対して適切に使い分ければ、多機能かつ高性能な光集積素子を実現することができる。しかしながら、従来の方法によって埋め込み型導波路とハイメサ型導波路とを集積した場合、埋め込み型導波路とハイメサ型導波路とで最適な設計が異なるので、半導体光集積素子としての性能が十分に発揮できないという問題も生じる。

すなわち、同一の半導体光集積素子において、埋め込み型導波路に最適な設計を行った場合、ハイメサ型導波路にとっては最適な設計とはならず、ハイメサ型導波路の性能を抑制してしまうことになる。逆に、ハイメサ型導波路に最適な設計を行った場合、埋め込み型導波路にとっては最適な設計とはならず、埋め込み型導波路の性能を抑制してしまうことになる。このように、同一の半導体光集積素子に埋め込み型導波路とハイメサ型導波路とを構成した場合、埋め込み型導波路とハイメサ型導波路との間で性能のトレードオフの関係が生じてしまう。

本発明は、上記に鑑みてなされたものであって、その目的は、埋め込み型導波路とハイメサ型導波路との間における性能のトレードオフの関係を解消する半導体光集積素子およびその製造方法を提供することにある。

上述した課題を解決し、目的を達成するために、本発明に係る半導体光集積素子は、基板上に、少なくとも下部クラッド層、導波路コア層、および上部クラッド層を順次積層した半導体光集積素子であって、前記導波路コア層の両側近傍に半導体クラッド材料が埋め込まれた導波路構造を有する埋め込み型導波路部と、前記上部クラッド層を少なくとも含む半導体層がメサ状に突出した導波路構造を有するメサ型導波路部とを備え、前記埋め込み型導波路部における上部クラッド層の厚さは、前記メサ型導波路部における上部クラッド層の厚さよりも厚いことを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記メサ型導波路部は、前記導波路コア層を含む半導体層がメサ状に突出したハイメサ型の導波路構造を有することを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記埋め込み型導波路部に隣接した領域に、前記導波路コア層の代わりに半導体クラッド材料が充たしている窓構造を有する端面窓構造部をさらに備えることを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記埋め込み型導波路部は、導波路を伝播する光のスポットサイズを漸次変換するスポットサイズ変換器であることを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記埋め込み型導波路部における導波路コア層は、前記メサ型導波路部における導波路コア層よりも薄いことを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記埋め込み型導波路部の前記上部クラッド層に、前記上部クラッド層とはエッチング耐性が異なるエッチング停止層が挿入されていることを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記埋め込み型導波路部には少なくとも光増幅器が設けられ、前記メサ型導波路部には少なくとも変調器が設けられていることを特徴とする。

また、本発明に係る半導体光集積素子は、上記発明において、前記埋め込み型導波路部には少なくとも複数のレーザ発振器が設けられ、前記メサ型導波路部には少なくともアレイ導波路回折格子が設けられていることを特徴とする。

また、本発明に係る半導体光集積素子の製造方法は、埋め込み型導波路部とメサ型導波路部とを有する半導体光集積素子の製造方法であって、前記埋め込み型導波路部および前記メサ型導波路部を形成する領域において、基板上に、少なくとも下部クラッド層および導波路コア層を積層する第１工程と、前記埋め込み型導波路部を形成する領域における導波路コア層を含む半導体層をメサ状にエッチングする第２工程と、前記埋め込み型導波路部を形成する領域の導波路コア層の両側近傍に半導体クラッド材料を埋め込む第３工程と、前記埋め込み型導波路部および前記メサ型導波路部を形成する領域において、上部クラッド層を少なくとも含む半導体層を積層する第４工程と、前記メサ型導波路部を形成する領域における前記上部クラッド層の一部をエッチングにより除去する第５工程と、前記メサ型導波路部における導波路コア層の両側を除去して前記上部クラッド層を少なくとも含む半導体層をメサ状にエッチングする第６工程とをこの順番に含むことを特徴とする。

また、本発明に係る半導体光集積素子の製造方法は、上記発明において、前記第４工程は、前記第５工程のエッチングを停止するための、前記上部クラッド層とはエッチング耐性が異なるエッチング停止層を挿入する工程を含むことを特徴とする。

また、本発明に係る半導体光集積素子の製造方法は、上記発明において、前記第５工程と前記第６工程との間に、コンタクト層を前記上部クラッド層上に積層する工程をさらに含むことを特徴とする。

本発明に係る半導体光集積素子およびその製造方法は、埋め込み型導波路とハイメサ型導波路との間における性能のトレードオフの関係を解消することができるという効果を奏する。

図１は、第１実施形態に係る半導体光集積素子を示す上面模式図である。 図２は、導波路に垂直な面におけるＳＳＣの断面模式図である。 図３は、導波路に垂直な面におけるＳＯＡの断面模式図である。 図４は、導波路に垂直な面における変調器の断面模式図である。 図５は、第１工程における半導体光集積素子の製造進捗の様子を示す図である。 図６は、第１工程における半導体光集積素子の製造進捗の様子を示す図である。 図７は、第１工程における半導体光集積素子の製造進捗の様子を示す図である。 図８は、第２工程および第３工程における半導体光集積素子の製造進捗の様子を示す図である。 図９は、第４工程における半導体光集積素子の製造進捗の様子を示す図である。 図１０は、第５工程における半導体光集積素子の製造進捗の様子を示す図である。 図１１は、第５工程と第６工程の中間工程における半導体光集積素子の製造進捗の様子を示す図である。 図１２は、第６工程における半導体光集積素子の製造進捗の様子を示す図である。 図１３は、ＳＯＡにおける上部クラッド層の厚さとコンタクト層での吸収損失との関係示すグラフである。 図１４は、ＳＳＣにおける導波路コア層の厚さとスポットサイズとの関係を示すグラフである。 図１５は、第２実施形態に係る半導体光集積素子の上面模式図を示す図である。 図１６は、導波路に垂直な面におけるＤＦＢレーザの断面模式図である。 図１７は、導波路に垂直な面におけるＡＷＧの断面模式図である。 図１８は、導波路に垂直な面におけるＳＯＡの断面模式図である。 図１９は、導波路に垂直な面における端面窓構造部の断面模式図である。 図２０は、端面における光強度分布をＢＰＭにより計算した結果を示すグラフである。

以下、本発明に係る半導体光集積素子およびその製造方法の実施形態について、図面を参照しながら説明する。なお、以下に説明する実施形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係や比率などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。

埋め込み型導波路は、一例として、レーザ発振器や光増幅器のように電流注入を行う素子に適している。埋め込み型導波路構造は、低い表面再結合速度、低い電気抵抗、低い熱抵抗、および低い光散乱損失といった特長を有するので、電流注入を行う素子として適している。

また、埋め込み型導波路は鉛直方向の光閉じ込めと水平方向の光閉じ込めとを同じ構造で行うため、埋め込み型導波路に隣接して窓構造を形成することが容易である。一方、ハイメサ型導波路に隣接して窓構造部を形成しようとすると、窓構造部においてコア層の除去とハイメサ形成で左右をエッチングしないことを別々の工程で実施しなければならず、位置ずれなどが生じやすい。このような窓構造はレーザ発振器や光増幅器の端面における低反射化のために一般に用いられているので、この観点からも、埋め込み型導波路の方が、ハイメサ型導波路よりもレーザ発振器や光増幅器に適している。

埋め込み型導波路が適した半導体光素子の別の例は、スポットサイズ変換器（ＳＳＣ）である。ＳＳＣは、スポットサイズを拡大するためにコア層の幅が漸次小さくなるテーパ型と、逆にコア層の幅が漸次大きくなるフレア型がある。特に水平方向のスポットサイズ変換は埋め込み型導波路とハイメサ型導波路とで大きく特性が異なる。

テーパ型のＳＳＣは、導波路のモード屈折率の低下による光の染み出しを利用するが、ハイメサ型導波路のようにコア層とクラッド層との屈折率差が非常に大きい導波路構造では、モード屈折率をクラッド層の屈折率と同程度まで下げることが極めて困難であり、ハイメサ型導波路でテーパ型のスポットサイズ変換器を製造することは実質的に不可能である。

また、フレア型のＳＳＣでは、ハイメサ型導波路構造を用いることも可能であるが、ハイメサ型導波路ではビーム形状がガウシアン形状から外れやすいことや、フレア部分で多モードの影響が顕著に現れるというデメリットがある。結局、テーパ型のＳＳＣであっても、フレア型のＳＳＣであっても、埋め込み型導波路の方が、ハイメサ型導波路よりも適していることになる。

一方、ハイメサ型導波路が適した半導体光素子の一例は、曲げ導波路である。ハイメサ型導波路は、左右方向に関してコアとクラッドとの屈折率差が大きいので、曲げ損失が小さいという特性を有する。したがって、同一の許容曲げ損失であれば、ハイメサ型導波路は、埋め込み型導波路と比較して曲率半径を小さくし得る。つまり、ハイメサ型導波路を用いた半導体光素子は、埋め込み型導波路を用いたものと比較して、素子の小型化に有利であるという特徴がある。

ハイメサ型導波路を用いる半導体光素子の別の例は、光変調器である。光変調器は、高速変調のために高周波信号を素子に印加するので、高周波に対する電気的な応答特性が重要である。ハイメサ型導波路を用いた半導体光素子では導波路の近傍に寄生容量を増大させる構成物が少ないので、高周波応答が良好となる。結果、ハイメサ型導波路を用いた半導体光素子は、埋め込み型導波路を用いたものと比較して、光変調器に用いるのに適している。

以上のように、埋め込み型導波路が適した半導体光素子とハイメサ型導波路が半導体光素子とが存在する。以下で説明する第１実施形態は、ＳＳＣおよび半導体光増幅器（ＳＯＡ）を埋め込み型導波路構造で構成し、変調器をハイメサ型の導波路構造で構成した半導体光集積素子である。また、後に説明する第２実施形態は、分布帰還型（ＤＦＢ）レーザおよびＳＯＡを埋め込み型導波路構造で構成し、ＡＷＧをハイメサ型導波路構造で構成した半導体光集積素子である。

〔第１実施形態〕
（平面構造）
図１は、第１実施形態に係る半導体光集積素子を示す上面模式図である。なお、図１に示される上面模式図は、簡単化のために、導波路のみを図示し、電極などの他の構成要素を省略して示している。

図１に示すように、第１実施形態に係る半導体光集積素子１００は、埋め込み型導波路部１１０とメサ型導波路部１２０と埋め込み型導波路部１３０とを備えている。埋め込み型導波路部１１０，１３０は、導波路コア層の両側近傍に半導体クラッド材料が埋め込まれた導波路を有する領域であり、メサ型導波路部１２０は、導波路コア層および上部クラッド層を少なくとも含む半導体層がメサ状に突出した導波路を有する領域である。なお、本実施形態のメサ型導波路部１２０における導波路は、導波路コア層を少なくとも含む半導体層までがメサ状に突出した、いわゆるハイメサ型の導波路構造である。

埋め込み型導波路部１１０は、ＳＳＣ１１１とＳＯＡ１１２とを備えている。ＳＳＣ１１１は、埋め込み型導波路部１１０の入射端面から入射された導波光のスポットサイズを縮小し、ＳＯＡ１１２は、ＳＳＣ１１１によってスポットサイズが縮小された導波光の光強度を増幅する。ＳＯＡ１１２によって増幅された導波光は、メサ型導波路部１２０へ導波される。

メサ型導波路部１２０は、マッハツェンダ型の変調器１２１を備えている。図１に示すように、マッハツェンダ型の変調器１２１は、アーム導波路として２つの導波路１２１ａ，１２１ｂを備えている。マッハツェンダ型の変調器１２１に入力された導波光は、２つの導波路１２１ａ，１２１ｂに分岐され、その後、１つに結合される。２つの導波路１２１ａ，１２１ｂに分岐された導波光は、途中で電気信号に応じた電圧が加えられることにより位相差が生じ、再結合する際の干渉によって当該信号が重畳される。マッハツェンダ型の変調器１２１によって変調された導波光は、埋め込み型導波路部１３０へ導波される。

埋め込み型導波路部１３０は、ＳＳＣ１３１を備えている。ＳＳＣ１３１は、メサ型導波路部１２０から入力された導波光のスポットサイズを拡大して、半導体光集積素子１００から出射する。半導体光集積素子１００がＳＳＣ１３１を備えていることにより、半導体光集積素子１００をモジュール内に組み込むことが容易になる。

上記説明した構成の半導体光集積素子１００では、ＳＯＡ１１２の導波路は、埋め込み型であることにより、導波路脇での表面再結合速度が小さく、利得を得るための電力効率がよいという利点を享受することができる一方、変調器１２１の導波路は、メサ型であることにより、寄生容量が小さく、周波数応答が高いという利点を享受することができる。

なお、半導体光集積素子１００の埋め込み型導波路部１１０，１３０とメサ型導波路部１２０との境界には、両者を接続する埋め込み型導波路１１３，１３２およびメサ型導波路１２２，１２３が存在する。これら埋め込み型導波路１１３，１３２とメサ型導波路１２２，１２３との接続箇所では、メサ型導波路１２２，１２３の方が埋め込み型導波路１１３，１３２よりも幅広となるように構成してもよい。あるいは、接続箇所の導波路が太くなるように、埋め込み型導波路１１３，１３２およびメサ型導波路１２２，１２３の双方にフレア構造を設けても良い。これらの構造により、埋め込み型導波路部１１０，１３０とメサ型導波路部１２０との境界における接続損失が低減できる（特許文献６参照）。

さらに、埋め込み型導波路部１１０，１３０とメサ型導波路部１２０との間における導波路コア層の厚さの不整合を緩和するため、埋め込み型導波路部１１０，１３０とメサ型導波路部１２０の間に厚さ方向でのスポットサイズ変換を行うＳＳＣを追加して備えても良い。

（断面構造）
図２〜図４は、導波路に垂直な面におけるそれぞれＳＳＣ１１１、ＳＯＡ１１２、および変調器１２１の断面模式図である。図２に示すＳＳＣ１１１の断面模式図は、図１におけるＡ−Ａ断面に対応し、図３に示すＳＯＡ１１２の断面模式図は、図１におけるＢ−Ｂ断面に対応し、図４に示す変調器１２１の断面模式図は、図１におけるＣ−Ｃ断面に対応している。

（断面構造：ＳＳＣ）
図２に示すように、ＳＳＣ１１１は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ａ、および上部クラッド層１０４を順次積層した構造を有している。基板１０１の材料はＩｎＰであり、下部クラッド層１０２の材料はｎ−ＩｎＰである。なお、基板１０１の材料は、ｎ−ＩｎＰとしてもよい。また、高周波特性を重視する場合には、ｎ側電極を下部クラッド層１０２に設けて、基板１０１の材料を半絶縁ＩｎＰとしてもよい。

ＳＳＣ１１１の導波路コア層１０３ａは、ＧａＩｎＡｓＰを材料としたバルク構造である。ＧａＩｎＡｓＰの組成は入力される光の波長（例えば１．５５μｍ帯）において光を透過するように調整されている。導波路コア層１０３ａの幅は、スポットサイズが大きい側の端面において４μｍであり、スポットサイズが小さい側の端面において１．７μｍであり、その中間で幅がなめらかに遷移している。ＳＳＣ１１１の導波路コア層１０３ａの厚さは、スポットサイズが大きい側の端面において７５ｎｍであり、スポットサイズが小さい側の端面において１５０ｎｍであり、その中間で厚さがなめらかに遷移している。

上部クラッド層１０４の材料はｐ−ＩｎＰであり、内部には、上部クラッド層１０４とはエッチング耐性が異なり、エッチング速度が上部クラッド層１０４よりも遅い中間層１０５が水平に挿入されている。この中間層１０５は、上部クラッド層１０４のエッチングを停止させることが可能であるので、以降エッチング停止層と呼ぶ。このエッチング停止層を用いることにより、集積構造においても、上部クラッド層１０４の厚さを制御することが容易であり、良好な特性を得ることが可能である。なお、エッチング停止層１０５を用いる方法がより好ましいが、製造方法によっては、エッチング停止層１０５を省略することも可能である。上部クラッド層１０４の厚さはエッチング停止層１０５も含めて４．５μｍである。なお、エッチング停止層１０５を挿入する場合のエッチング停止層１０５の厚さは、例えば１０ｎｍである。

ＳＳＣ１１１の導波路コア層１０３ａは、導波路コア層１０３ａの両側近傍に下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７が埋め込まれた構造を有している。下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７の材料は、それぞれｐ−ＩｎＰおよびｎ−ＩｎＰである。

また、ＳＳＣ１１１の上面には、パシベーション膜１４１が形成されている。

（断面構造：ＳＯＡ）
図３に示すように、ＳＯＡ１１２は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ｂ、および上部クラッド層１０４を順次積層した構造を有している。なお、基板１０１、下部クラッド層１０２、および上部クラッド層１０４の材料はＳＳＣ１１１と同一である。

導波路コア層１０３ｂは、電流注入によって、入力される光の波長（例えば１．５５μｍ帯）において発光するように組成を調整されたＧａＩｎＡｓＰを材料とした多重量子井戸構造で構成されている。また、導波路コア層１０３ｂは、多重量子井戸構造を厚さ方向に挟むように形成された、組成を段階的に変化させた上部および下部ＳＣＨ（分離閉じ込めヘテロ構造）層を含む。導波路コア層１０３ｂの厚さはＳＣＨ層を含めて１５０ｎｍであり、幅は１．７μｍである。

上部クラッド層１０４の内部には、ＳＳＣ１１１と同様に、上部クラッド層１０４とはエッチング耐性が異なるエッチング停止層１０５が挿入されている。同様に、製造法によっては、このエッチング停止層１０５を省略することも可能である。上部クラッド層１０４の厚さはエッチング停止層１０５を含めて４．５μｍである。なお、エッチング停止層１０５を挿入する場合のエッチング停止層１０５の厚さは、例えば１０ｎｍである。

ＳＯＡ１１２の導波路コア層１０３ｂは、導波路コア層１０３ｂの両側近傍に下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７が埋め込まれた構造を有している。下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７の材料は、それぞれｐ−ＩｎＰおよびｎ−ＩｎＰである。下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７は電流ブロッキング層として機能し、導波路コア層１０３ｂに注入される電流の注入効率を高めている。

上部クラッド層１０４上には、ｐ−ＧａＩｎＡｓからなるコンタクト層１０８が設けられており、ｐ側電極１０９ｂと接触している。また、ＳＳＣ１１１の上面には、パシベーション膜１４１が適切に形成されている。さらにｐ側電極１０９ｂは、金メッキによるチップ上配線１４３ｂに接触している。

（断面構造：変調器）
図４に示すように、変調器１２１は、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ｃ、および上部クラッド層１０４を順次積層した構造を有している。なお、基板１０１上、下部クラッド層１０２、および上部クラッド層１０４の材料はＳＳＣ１１１と同一である。

導波路コア層１０３ｃは、入力される光の波長（例えば１．５５μｍ帯）において光を透過するように組成を調整され、電圧印加によって屈折率が変化するＡｌＧａＩｎＡｓを材料とした多重量子井戸構造で構成されている。導波路コア層１０３ｃの厚さは、埋め込み型導波路部１１０，１３０の導波路コア層１０３ａ，１０３ｂよりも厚い５００ｎｍであり、幅は１．５μｍである。

上部クラッド層１０４の厚さは、埋め込み型導波路部１１０，１３０の上部クラッド層１０４の厚さよりも薄い１．５μｍである。上部クラッド層１０４上には、ｐ−ＧａＩｎＡｓからなるコンタクト層１０８が設けられており、ｐ側電極１０９ｃと接触している。さらにｐ側電極１０９ｃは、金メッキによるチップ上配線１４３ｃに接触している。

変調器１２１は、上部クラッド層１０４と導波路コア層１０３ｃと下部クラッド層１０２の一部と含む半導体層がメサ状に突出したハイメサ型の導波路構造を有している。下部クラッド層１０２のエッチング深さは３００ｎｍである。

下部クラッド層１０２のエッチング深さは、高次モードを抑制するように設計されている。このハイメサ型導波路は、高次モードのモード屈折率が下部クラッド層１０２のエッチングを行っていない部分の屈折率よりも小さくなるように設計されている。そのために高次モードは屈折率が高い基板１０１側に漏れるので、基本モードとの損失差が大きく実質的に単一モードで動作する。下部クラッド層１０２のエッチング深さが大きいと、屈折率が高い基板１０１との距離が大きくなるために、高次モードの損失が小さくなり、実質的な単一モード性が低下する。一方、下部クラッド層１０２のエッチング深さが小さすぎると、曲げ導波路での損失が増加することがある。

なお、変調器１２１のハイメサ構造部の両側には、ＳｉＮｘを材料としたパシベーション膜１４１が形成されており、さらにその外側にポリイミドを材料とした低誘電率層１４２が形成されている。

以上、図１〜図４を参照しながら説明したように、本実施形態の半導体光集積素子１００ではメサ型導波路部１２０の上部クラッド層１０４の厚さよりも埋め込み型導波路部１１０，１３０の上部クラッド層１０４の厚さを大きくしたために、メサ型導波路部と埋め込み型導波路部の両者に最適な設計を行うことができるようになった。結果、本実施形態の半導体光集積素子１００は、埋め込み型導波路とハイメサ型導波路との間における性能のトレードオフの関係を解消することができる。

さらに、第１実施形態に係る半導体光集積素子１００では、埋め込み型導波路部１１０，１３０における導波路コア層１０３ａ，１０３ｂは、メサ型導波路部１２０の導波路コア層よりも薄い。これは、以下で説明するように各素子の特性を重視した設計を行っているからである。

ＳＯＡ１１２において、導波路コア層１０３ｂがある程度厚く光閉じ込め係数が大きい方が光増幅の利得を稼ぐためには有利であるが、過度に導波路コア層１０３ｂが厚いと電流注入時に導波路コア層１０３ｂのキャリアによる光吸収損失が大きくなる。また厚くするために量子井戸数を多くしすぎると、電流注入キャリアの量子井戸間の不均一が生じ、透明化電流も大きくなる。このように、ＳＯＡ１１２の導波路コア層１０３ｂの厚膜化には限度がある。

一方、変調器１２１の導波路コア層１０３ｃは、電流注入を行わないのでＳＯＡ１１２のような制限がないが、導波路コア層１０３ｃの静電容量を低くするためにノンドープ層を厚くする必要がある。電圧あたりの屈折率変化量を大きくするためには電圧のかかるノンドープ層の大半を導波路コア層１０３ｃにする必要があるので、導波路コア層１０３ｃを厚くしなくてはいけない。

そこで、第１実施形態に係る半導体光集積素子１００では、埋め込み型導波路部１１０における導波路コア層１０３ｂを、メサ型導波路部１２０の導波路コア層１０３ｃよりも薄くし、ＳＯＡ１１２における光吸収損失の抑制および透明化電流の低減と変調器１２１における静電容量の低減とを両立させている。

（製造方法）
次に、図５〜図１２を参照しながら、第１実施形態に係る半導体光集積素子１００の製造方法を説明する。図５〜図１２には、各工程におけるＳＳＣ１１１、ＳＯＡ１１２、および変調器１２１の製造進捗の様子が並列に記載されている。図５〜図１２の（ａ），（ｂ），（ｃ）は、それぞれＳＳＣ１１１（各図の（ａ））、ＳＯＡ１１２（各図の（ｂ））、および変調器１２１（各図の（ｃ））の製造進捗の様子を示しており、同一の図における（ａ），（ｂ），（ｃ）の図は、同一段階におけるＳＳＣ１１１、ＳＯＡ１１２、および変調器１２１を形成する領域の断面図を示している。なお、説明を容易にするために、製造途中であっても、同一の参照符号を用いてＳＳＣ１１１、ＳＯＡ１１２、および変調器１２１を指し示すものとする。

図５〜図７は、第１工程における半導体光集積素子１００の製造進捗の様子を示す図である。第１工程では、基板１０１上に、下部クラッド層１０２、導波路コア層１０３ａ，１０３ｂ，１０３ｃ、および上部クラッド層１０４の一部を順次積層する。

図５に示される工程では、まず、変調器１２１の導波路コア層１０３ｃがＳＳＣ１１１、ＳＯＡ１１２、変調器１２１を形成する領域全体に形成される。具体的には、ＩｎＰからなる基板１０１上に、有機金属気相成長（ＭＯＣＶＤ）法を用いて、下部クラッド層１０２としてのｎ−ＩｎＰ、導波路コア層１０３ｃとしてのＡｌＧａＩｎＡｓ、上部クラッド層１０４としてのｐ−ＩｎＰを順次積層していく。本工程で製造される導波路コア層１０３ｃは、ＡｌＧａＩｎＡｓを材料とした多重量子井戸構造である。また、本工程で積層する上部クラッド層１０４の厚さは、２００ｎｍ程度とする。

図６に示される工程では、ＳＳＣ１１１、ＳＯＡ１１２を形成する領域に形成された変調器１２１の導波路コア層１０３ｃが除去され、ＳＳＣ１１１、ＳＯＡ１１２を形成する領域にＳＯＡ１１２の導波路コア層１０３ｂが形成される。具体的には、ＳｉＮｘ膜のマスクＭ_１を全面に堆積した後、変調器１２１の領域よりもやや広い領域にパターニングを施し、このＳｉＮｘ膜をマスクＭ_１としてエッチングを行う。当該エッチングでは、ＳＳＣ１１１、ＳＯＡ１１２を形成する領域に形成された導波路コア層１０３ｃまでを除去して下部クラッド層１０２を露出する。

続いて、このＳｉＮｘ膜のマスクＭ_１をそのまま選択成長のマスクＭ_１として用い、ＭＯＣＶＤ法により、ＳＳＣ１１１、ＳＯＡ１１２を形成する領域の下部クラッド層１０２上に、ＳＯＡ１１２の導波路コア層１０３ｂおよび上部クラッド層１０４の一部を積層する。導波路コア層１０３ｂは、組成を段階的に変化させた下部ＧａＩｎＡｓＰ−ＳＣＨ層、ＭＱＷ活性層、および組成を段階的に変化させた上部ＧａＩｎＡｓＰ−ＳＣＨ層からなり、上部クラッド層１０４はｐ−ＩｎＰからなる。また、本工程で積層する上部クラッド層１０４の厚さは、５００ｎｍ程度とし、上部クラッド層１０４の上面を、変調器１２１の領域における上部クラッド層１０４の上面とほぼ一致させる。

図７に示される工程では、ＳＳＣ１１１を形成する領域に形成されたＳＯＡ１１２の導波路コア層１０３ｂが除去され、ＳＳＣ１１１を形成する領域にＳＳＣ１１１の導波路コア層１０３ａが形成される。具体的には、ＳｉＮｘ膜のマスクＭ_１を一度除去し、新たなＳｉＮｘ膜のマスクＭ_２を全面に堆積した後、変調器１２１およびＳＯＡ１１２の領域よりもやや広い領域にパターニングを施す。このとき、ＳＳＣ１１１の導波路コア層１０３ａの厚さが漸次変化するよう選択成長効果を得るために、ＳＳＣ１１１を形成する領域の近傍に、厚さを大きくする領域ほど素子に近くなるようにマスクパターンを配置しておく。そして、このＳｉＮｘ膜をマスクＭ_２としてエッチングを行い、ＳＯＡ１１２の導波路コア層１０３ｂまでを除去して下部クラッド層１０２を露出する。

続いて、このＳｉＮｘのマスクＭ_２をそのまま選択成長のマスクＭ_２として、ＭＯＣＶＤ法により、露出された下部クラッド層１０２上に、ＳＳＣ１１１を形成する領域にＳＳＣ１１１の導波路コア層１０３ａおよび上部クラッド層１０４の一部を積層する。導波路コア層１０３ａは、ＧａＩｎＡｓＰからなり、上部クラッド層１０４はｐ−ＩｎＰからなる。また、本工程で積層する上部クラッド層１０４の厚さは、５００ｎｍ程度とし、上部クラッド層１０４の上面を、変調器１２１およびＳＯＡ１１２の領域における上部クラッド層１０４の上面とほぼ一致させる。

図８は、第２工程および第３工程における半導体光集積素子１００の製造進捗の様子を示す図である。第２工程では、埋め込み型導波路における導波路コア層を含む層をメサ状にエッチングし、第３工程では、埋め込み型導波路部の導波路コア層の両側近傍に半導体クラッド材料を埋め込む。

ＳｉＮｘ膜のマスクＭ_２を一度除去し、新たにＳｉＮｘ膜のマスクＭ_３を全面に堆積し、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１、および各接続部の導波路の形状に対応したパターニングを施す。このとき、後にハイメサ型導波路を形成する変調器１２１およびその近傍の接続部における導波路１２２，１２３では、導波路の幅よりも幅広の形状にパターニングをしておく。

そして、このＳｉＮ膜をマスクＭ_３としてエッチングし、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１、および各接続部の導波路に対応するメサ構造を形成するとともに、下部クラッド層１０２に埋め込み層を埋め込む領域を形成する。

次に、このＳｉＮｘ膜のマスクＭ_３を今度は選択成長のマスクＭ_３として、ＭＯＣＶＤ法を用いて、下部クラッド層１０２の上に、下部埋め込みクラッド層１０６としてのｐ−ＩｎＰおよび上部埋め込みクラッド層１０７としてのｎ−ＩｎＰを積層する。

図９は、第４工程における半導体光集積素子１００の製造進捗の様子を示す図である。第４工程では、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１を形成する領域に、上部クラッド層１０４を含む半導体層を積層する。

具体的には、ＳｉＮｘ膜のマスクＭ_３を除去した後、ＭＯＣＶＤ法を用いて、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１を形成する領域に、上部クラッド層１０４としての厚さ１．３μｍのｐ−ＩｎＰと、エッチング停止層１０５としての厚さ１０ｎｍのｐ−ＧａＩｎＡｓＰと、上部クラッド層１０４としての厚さ２．２μｍのｐ−ＩｎＰを積層する。なお、エッチング停止層１０５は、上部クラッド層１０４とはエッチング耐性が異なる層であり、上部クラッド層１０４よりも難エッチングな層である。エッチング停止層は作製を容易にするためのものであり、素子の動作のために必要な層ではないので、十分にエッチング停止が得られる範囲でなるべく薄く設計する。同様に組成も、エッチング停止が得られる範囲でなるべく上部クラッド層に近いことが好ましい。上部クラッドがＩｎＰでエッチング停止層がＧａＩｎＡｓＰである場合には、ＧａＩｎＡｓＰの組成波長が長いほどＩｎＰと物理的（屈折率、バンドギャップ）、化学的（エッチング速度）な性質が異なる。好適な組成波長は、例えば１．１μｍである。

図１０は、第５工程における半導体光集積素子１００の製造進捗の様子を示す図である。第５工程では、メサ型導波路部１２０に形成される変調器１２１における上部クラッド層１０４の一部をエッチングにより除去する。

具体的には、新たにＳｉＮｘ膜のマスクＭ_４を全面に堆積し、変調器１２１を形成する領域以外の領域を覆うようにパターニングを行い、当該パターンをマスクＭ_４として、塩酸系のエッチャントによるウェットエッチングでエッチング停止層１０５までの上部クラッド層１０４としてのｐ−ＩｎＰを除去し、さらに硫酸と過酸化水素を含むエッチャントによりエッチング停止層１０５としてのｐ−ＧａＩｎＡｓＰを除去する。エッチング停止層１０５を設けることで、メサ型導波路部１２０の上部クラッドの厚さを再現性良く作製することができる。

図１１は、第５工程と第６工程の中間工程における半導体光集積素子１００の製造進捗の様子を示す図である。当該中間工程では、ＳＯＡ１１２および変調器１２１のコンタクト層１０８を積層する。なお、メサ型導波路部１２０にはコンタクト層１０８を必要としない素子が配置されることもある。その場合は、本工程を省略し、例えば第４工程の一部としてコンタクト層１０８を積層してもよい。

第５工程のエッチングのマスクＭ_４を除去した後、ＭＯＣＶＤ法により、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１を形成する領域の全面にコンタクト層１０８としてｐ−ＧａＩｎＡｓを積層する。その後、ＳＳＣ１１１に対応する領域のコンタクト層１０８をパターニングとエッチングにより除去する。

図１２は、第６工程における半導体光集積素子１００の製造進捗の様子を示す図である。第６工程では、変調器１２１を形成する領域における導波路コア層１０３ｃの両側を除去して、コンタクト層１０８と上部クラッド層１０４と導波路コア層１０３ｃと下部クラッド層１０２の一部とをメサ状にエッチングする。

まず、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１を形成する領域の全面にＳｉＮｘ膜のマスクＭ_５を堆積し、導波路コア層１０３ｃの両側に相当する領域に開口ができるようにパターニングを施す。このとき、ＳＯＡ１１２およびＳＳＣ１１１に対応する領域の周辺はＳｉＮｘで覆われている状態にする。

その後、当該ＳｉＮｘ膜をマスクＭ_５として、ドライエッチングによりコンタクト層１０８、上部クラッド層１０４、導波路コア層１０３ｃ、および下部クラッド層１０２の一部をエッチングしてハイメサ型導波路を形成する。このとき、下部クラッド層１０２のエッチング深さが設計値に一致するようにエッチング深さを制御する。エッチング深さ制御のためには活性層の位置を検出するエッチングモニタを用いることも好適である。エッチングの性質によってハイメサ近傍と離れた位置のエッチング深さが異なる場合には、ハイメサの脇の深さが設計値に一致するようにエッチングを行う。

上記工程の後、マスクＭ_５の除去、各部分にパシベーション膜、低誘電率膜やその開口部、電流注入や電圧印加のための電極などを形成し、表面の加工が終了した後に、基板１０１を研磨して所望の厚さにし、必要であれば基板１０１の裏面に電極を形成する。ここで、ＳＳＣ１１１、ＳＯＡ１１２、および変調器１２１の各素子の構造が完成する。さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行うことで、半導体光集積素子１００の製造が完了する。

以上の製造方法によれば、埋め込み型導波路部１１０，１３０とメサ型導波路部１２０とで上部クラッド層１０４の厚さが異なり、埋め込み型導波路部１１０，１３０に形成されるＳＯＡ１１２、ＳＳＣ１１１とメサ型導波路部１２０に形成される変調器１２１との夫々で適切な上部クラッド層１０４の厚さとすることができる。

なお、以上説明した製造方法では、上部クラッド層１０４を全面に積層して後にメサ型導波路部の領域をエッチングする方法を採用したが、他の製造方法も考えられる。

他の製造方法の一例では、上部埋め込みクラッド層１０７の形成までを行った後、全面に厚さ１．３μｍの上部クラッド層１０４とコンタクト層１０８とを形成する。その後、ＳｉＮｘ膜を全面に堆積し、埋め込み型導波路部１１０，１３０の領域に開口ができるようにパターニングを行う。その開口部におけるコンタクト層１０８をエッチングにより除去し、その上でさらに厚さ２．２μｍの上部クラッド層１０４とコンタクト層１０８をＭＯＣＶＤ法により積層する。その後の工程は、上記説明した製造方法と同一である。この製造方法では、エッチング停止層１０５を必要しない。

また別の製造方法の一例では、上部埋め込みクラッド層１０７の形成までを行った後、選択成長による膜厚制御を利用する。具体的には、メサ型導波路部１２０の領域では上部クラッド層１０４が厚さ１．３μｍであり、埋め込み型導波路部の領域では上部クラッド層１０４が厚さ３．５μｍとなるように、ｐ−ＩｎＰを積層し、その後、コンタクト層１０８としておよびｐ−ＧａＩｎＡｓを堆積する。その後の工程は、上記説明した製造方法と同一である。この製造方法でも、エッチング停止層１０５を必要しない。

また別の製造方法では、メサ構造の形成と埋め込みクラッド層の形成との順序を入れ替えることができる。この製法では、各導波路コア層の形成を行った後、全面に１．３μｍの上部クラッド層１０４とコンタクト層１０８とを積層する。そして、ＳｉＮｘ膜を堆積し、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１および各接続部の導波路に対応するパターニングを施す。その後、このＳｉＮ膜をマスクとしてエッチングし、変調器１２１、ＳＯＡ１１２、ＳＳＣ１１１および各接続部の導波路に対応するメサ構造を形成するとともに、下部クラッド層１０２を露出させる。

次に、メサ型導波路部１２０の領域に相当する部分にＳｉＯ_２からなる選択成長マスクを形成する。メサ構造を形成したＳｉＮｘ膜のマスクとＳｉＯ_２のマスクを選択成長のマスクとして、埋め込みＭＯＣＶＤ法を用いて、下部埋め込みクラッド層１０６および上部埋め込みクラッド層１０７を積層する。その後、一度選択成長マスクを全て除去した後、ＳｉＮｘを堆積し、埋め込み型導波路領域に開口ができるようにパターニングを行う。その開口部のｐ−ＧａＩｎＡｓをエッチングにより除去して、さらに厚さ２．２μｍの上部埋め込みクラッド層１０７とコンタクト層１０８を開口部にＭＯＣＶＤ法により積層する。

（特性の検討）
以下では、本実施形態に係る半導体光集積素子１００の特性について、随時比較例を示しながら説明する。

半導体光集積素子１００の変調器１２１における導波路は、ハイメサ型の導波路構造である。この変調器１２１における導波路の伝播損失は波長１．５５μｍにおいて０．７ｄＢ／ｍｍであった。一方、上部クラッド層の厚さを埋め込み型導波路部１１０，１３０の上部クラッド層１０４と同じ４．５μｍとしたハイメサ構造の導波路を有する比較例の素子では、伝播損失は１．５ｄＢ／ｍｍであり、本実施形態と比較して大きかった。

また、この比較例の素子では、素子ごとの導波路特性のばらつきが大きく、多モード導波路になってしまうものや、曲げ導波路の損失が大きくなる個体が多く発生していた。さらに、この比較例の導波路では、作製プロセス中にハイメサ構造が破壊されてしまう素子が多く存在していた。

上部クラッド層が厚い比較例におけるこのような不良は、以下のように説明できる。変調器１２１における上部クラッド層の厚さが１．５μｍの場合と、上部クラッド層の厚さが４．５μｍの場合とでは、ハイメサ構造を形成するために必要なエッチングの深さがそれぞれ２．５μｍと５．５μｍとなる。このように、上部クラッド層が厚い場合にはこのようにエッチングの深さが倍以上必要になるので、エッチング中のエッチングマスクの後退などが起こりやすく、結果、コア側面の表面粗さが大きくなる。このため、メサ脇の荒れに関係した散乱損失の量が大きくなったと考えられる。

また、必要なエッチング量が増加すると、下部クラッド層のエッチングの深さにばらつきが増加する。全体のエッチング深さのばらつきは下部クラッド層のエッチング深さのばらつきをも増加させる。さらに、ウェハ面内分布は、エッチングの深さのみならずＭＯＣＶＤの積層厚さにも存在するから、この２つの面内分布の形状が完全に一致しない限り、ばらつきが相加されて下部クラッド層のエッチング深さに大きく影響することになる。

例えばエッチングの深さと結晶成長に合わせて±５％のウェハ面内分布がある場合に、エッチング深さが２．５μｍであれば、ばらつきは±１２５ｎｍであるが、エッチングの深さが５．５μｍであれば、ばらつきは±２７５ｎｍとなる。このように下部クラッド層のエッチング深さがばらつくと、下部クラッド層のエッチングの深さの最適値から外れた導波路の素子が多くなり、結果として単一モード性や曲げ導波路損失が設計値からばらつく傾向がある。このため、比較例では導波路特性のばらつきが大きくなったと考えられる。

また、ハイメサ型導波路のメサのアスペクト比(縦の大きさと横の大きさの比)について考えると、上部クラッド層の厚さが１．５μｍの場合では１．６７であるのに対して、上部クラッド層の厚さが４．５μｍの場合では３．６７である。比較例のように２を大きく超えるようなアスペクト比のメサでは、細長いメサが基板上に突出しているために機械強度が低く、製造工程中に僅かな圧力が掛かっても破壊されてしまうのだと考えられる。

また、本実施形態の変調器１２１部分における直列抵抗は、長さ１ｍｍあたり２.２Ωであった。一方、比較例として上部クラッド層の厚さを４．５μｍとした素子では、直列抵抗は３．４Ωであった。ハイメサ型導波路では、上部クラッド層の幅が小さいので、ｐ−ＩｎＰの抵抗が大きくなりやすい。このため、上部クラッド層が厚い比較例ではｐ−ＩｎＰの抵抗がさらに顕著となって、直列抵抗が増加したものと考えられる。

高い直列抵抗がある場合には、集中電極型の電極構造ではＣＲ定数の増加により、また進行波電極型の電極構造では高周波の損失増加により、高周波の応答が悪くなる。しかしながら、本実施形態の変調器１２１は、上部クラッド層の厚さが薄く抑えられており、結果、直列抵抗が低いので、高速動作に好適である。

図１３は、ＳＯＡ１１２における上部クラッド層１０４の厚さとコンタクト層１０８での吸収損失との関係示すグラフである。

コンタクト層１０８は屈折率の高いＧａＩｎＡｓからなるので、導波路コア層１０３ｂとコンタクト層１０８とが近いと、導波路を伝播する光の一部がコンタクト層１０８に吸い込まれてしまう。コンタクト層１０８ではｐキャリア密度が大きいために価電子帯間吸収によって光が吸収されるからである。このため、上部クラッド層１０４が厚いほど、コンタクト層１０８での吸収損失は小さくなる。

図１３に示されるグラフから読み取れるように、ＳＯＡ１１２の上部クラッド層１０４の厚さを変調器１２１と同一の１．５μｍとした場合と比較すると、ＳＯＡ１１２の上部クラッド層１０４の厚さを４μｍとした場合、コンタクト層１０８での吸収損が３ｃｍ^−１程度減少し、実質的に０になる。

ＳＯＡ１１２の上部クラッド層１０４の厚さを変調器１２１と同一の厚さにできない理由は、導波路コア層の設計が大きく異なるからである。既に述べたように、変調器１２１部分の導波路コア層１０３ｃはＳＯＡ１１２部分の導波路コア層１０３ｂよりも厚い。この結果、変調器１２１においては導波路コア層１０３ｃへの光の閉じ込めが強く、結果として上部クラッド層１０４への光のしみだしが小さくなり、上部クラッド層１０４が薄くてもコンタクト層１０８での光の吸収が起こりにくい。

図１４は、ＳＳＣ１１１における導波路コア層１０３ａの厚さとスポットサイズとの関係を示すグラフである。図１４には、２種類の上部クラッド層の厚さでスポットサイズを計算した結果が記載してある。なお、ＳＳＣ１１１は、導波路コア層１０３ａの厚さを漸次薄くすることによって導波路コア層１０３ａへの光の閉じ込めを弱くし、スポットサイズを拡大する方法を採用している。

図１４に示されるグラフから読み取れるように、ＳＳＣ１１１の上部クラッド層１０４の厚さを変調器１２１と同一の１．５μｍとした場合と比較すると、ＳＯＡ１１２の上部クラッド層１０４の厚さを４μｍとした場合には、コア厚さが小さいときのスポットサイズの拡大効果が大きいことがわかる。

上部クラッド層１０４が薄い場合、上部クラッド層１０４のさらに上にあるＳｉＮからなるパシベーション膜１４１と空気とが半導体に対して非常に屈折率差が大きい第２のクラッド層として作用する。このため、上部クラッド層１０４の厚さが１．５μｍの場合、上部クラッド層１０４の上面を超えてスポットサイズが拡大することができない。一方、上部クラッド層１０４が十分に厚ければ、そのような制限が無いためにスポットサイズ拡大効果が顕著に得られる。

また、上部クラッド層１０４が１．５μｍの場合には、導波路コア層１０３ａの上側はスポットが上部クラッド層１０４の上面で制限されるが、導波路の下側にはそのような制限が無いためにスポットが広がり、スポット形状における上下方向の非対称性が非常に大きくなる。結果として、ＳＳＣ１１１から出射されるビーム形状はガウシアンビームから外れてしまう。

導波路コア層１０３ａの厚さが７５ｎｍの場合で比較すると、上部クラッド層１０４の厚さが４μｍのときには出力ビームのガウシアンビームとの最大結合効率であるガウシアンビーム結合率は９４．６％であるのに対し、上部クラッド層１０４の厚さが１．５μｍのときにはガウシアンビーム結合率は８９．９％となってしまう。

このようにガウシアンビーム結合率が低くなると、単一モード光ファイバはガウシアンビームに近いモードプロファイルなので、光ファイバへの結合効率が低下してしまう。したがって、上部クラッド層の厚さを１．５μｍとしたままでは、導波路コア層１０３ａの厚さをさらに薄くしてスポットサイズを拡大しても、光ファイバへの結合効率が犠牲となってしまう。

本実施形態の半導体光集積素子１００では、ＳＳＣ１１１の上部クラッド層１０４の厚さを変調器１２１の上部クラッド層１０４の厚さよりも厚くすることにより、スポットサイズが大きくモジュールの組み立てが容易であり、なおかつ光ファイバへの結合効率が高いという良好な特性が得られる。

以上説明したように、本実施形態の半導体光集積素子１００では、埋め込み型導波路部１１０，１３０における上部クラッド層１０４の厚さを、メサ型導波路部１２０における上部クラッド層１０４の厚さよりも厚くしたので、メサ型導波路部１２０と埋め込み型導波路部１１０，１３０の両者に最適な設計を行うことができる。

具体的には、ハイメサ型導波路を用いて変調器１２１を構成することにより、変調器１２１において低い導波路損失、良好な単一モード性、良好な高周波応答を実現すると同時に、埋め込み型導波路を用いてＳＯＡ１１２およびＳＳＣ１１１を構成するとこにより、ＳＯＡ１１２で低い吸収損失、ＳＳＣ１１１でスポットサイズが大きくファイバ結合効率が高いビームを実現することができた。

なお、本実施形態の半導体光集積素子１００では、メサ型導波路部１２０と埋め込み型導波路部１１０，１３０とにおける上部クラッド層１０４の厚さの差を３μｍとしたが。この差の値は適宜設計可能であり、クラッド層中でのエバネッセント波の距離に対する減衰度合いと同程度以上の値を選ぶことができる。たとえば、メサ型導波路部１２０と埋め込み型導波路部１１０，１３０とにおける上部クラッド層１０４の厚さの差が２００ｎｍ以上であれば、上記説明した効果を期待することができる。

なお、本実施形態の半導体光集積素子１００では、埋め込み型導波路構造と集積する導波路をハイメサ型の導波路としたが、コア層をエッチングしない、いわゆるローメサ構造とした場合においても、機械強度や電気抵抗についてハイメサ構造と共通の課題が生じるため、本実施形態と同様の効果が得られる。

本実施例において、変調器は単一のマッハツェンダ型の変調器としたが、複数のマッハツェンダ変調器からなるＩ−Ｑ変調器としてもよいし、さらに偏波多重のためにＩ−Ｑ変調器を２つ設けていてもよい。また、ＳＯＡ１１２と変調器１２１は平行な配置としたが、それぞれの光伝播方向が垂直をなす配置としてもよい。

〔第２実施形態〕
（平面構造）
図１５は、第２実施形態に係る半導体光集積素子の上面模式図を示す図である。なお、図１５に示される上面模式図は、簡単化のために、導波路のみを図示し、電極などの他の構成要素を省略して示している。

図１５に示すように、第２実施形態に係る半導体光集積素子２００は、埋め込み型導波路部２１０とメサ型導波路部２２０と埋め込み型導波路部２３０とを備えている。埋め込み型導波路部２１０，２２０は、導波路コア層の両側近傍に半導体クラッド材料が埋め込まれた導波路構造を有する領域であり、メサ型導波路部２２０は、導波路コア層および上部クラッド層を少なくとも含む半導体層がメサ状に突出した導波路構造を有する領域である。なお、本実施形態のメサ型導波路部２２０における導波路は、導波路コア層を少なくとも含む半導体層までがメサ状に突出したハイメサ型導波路である。

埋め込み型導波路部２１０は、ＤＦＢレーザ２１１を備えている。複数のＤＦＢレーザ２１１は、例えば１．５５μｍ波長帯において発振波長が各々異なり、また、ＤＦＢレーザ２１１の温度を変更することによって、ＤＦＢレーザ２１１の発振波長が変化する。したがって、複数のＤＦＢレーザ２１１は、複数のうち一つを選択することによって粗調を行い、温度変更によって微調を行い、全体として、連続的な波長範囲での発振を行う波長可変光源として動作する。複数のＤＦＢレーザ２１１から出射された導波光は、メサ型導波路部２２０へ導波される。

メサ型導波路部２２０は、ＡＷＧ２２１を備えている。図１５に示すように、ＡＷＧ２２１は、入力側スラブ導波路２２２とアレイチャンネル導波路２２３と出力側スラブ導波路２２４とを備えている。入力側スラブ導波路２２２および出力側スラブ導波路２２４は、横方向の光の閉じ込め力がない導波路であり、入力側スラブ導波路２２２および出力側スラブ導波路２２４に入出力された導波光は横方向に発散する。アレイチャンネル導波路２２３は、経路が曲げられて構成された多数の導波路から構成されており、波長に依存した光路長差が設けられている。したがって、この波長に依存した光路長差に対応する入力側スラブ導波路２２２の位置に、複数のＤＦＢレーザ２１１出射された異なる発振波長の導波光を入力すると、出力側スラブ導波路２２４では、同一の光線に結合されることになる。ＡＷＧ２２１で結合された導波光は、ＳＯＡ２３１を備える埋め込み型導波路部２３０へ出力される。

ここで、複数のＤＦＢレーザ２１１とＳＯＡ２３１との間に設けられたカプラが波長選択性の無いものであったとすると、ＤＦＢレーザ２１１とＳＯＡ２３１との結合効率はＤＦＢレーザの本数分の１以下になってしまう。例えば、ＤＦＢレーザ２１１の数が８であるとすると各ＤＦＢレーザ２１１とＳＯＡ２３１との結合効率は１／８以下（１２．５％以下）となる。半導体光集積素子２００では、複数のＤＦＢレーザ２１１とＳＯＡ２３１とをつなぐカプラとして、各々異なるＤＦＢレーザ２１１の波長ごとに高効率で透過するＡＷＧ２２１を用いているので、ＤＦＢレーザ２１１からＳＯＡ２３１への結合効率が高くなっている。

埋め込み型導波路部２３０は、ＳＯＡ２３１と端面窓構造部２３２とを備えている。ＳＯＡ２３１は、ＡＷＧ２２１によって結像された導波光を増幅し、端面窓構造部２３２は、ＳＯＡ２３１が増幅した導波光の素子端面における反射率を低減する。端面窓構造部２３２は、端面付近の導波路コア層を除去することによって形成されている。端面部には反射率を低減するため、低反射コートが施されるが、端面窓構造部２３２を設けることによって、反射率をさらに低減することができる。

本実施形態の半導体光集積素子２００では、ＤＦＢレーザ２１１とＳＯＡ２３１は埋め込み型の導波路構造にすることによって、導波路脇での表面再結合速度が小さいという利点を享受することができる。また、ＡＷＧ２２１はハイメサ型の導波路構造によって、小さい曲率半径と密集した導波路間隔が可能になり、著しい小型化が可能となっている。

なお、本実施形態でも第１実施形態と同様に、埋め込み型導波路部２１０，２３０とメサ型導波路部２２０との境界に両者を接続する導波路が存在している。この導波路については、第１実施形態と同様に、メサ型導波路部２２０の方が埋め込み型導波路部２１０，２３０よりも導波路が広くなるように構成することや、フレア構造を設けることによって、接続部分の損失を低減することができる。

（断面構造）
図１６〜図１９は、導波路に垂直な面におけるそれぞれＤＦＢレーザ２１１、ＡＷＧ２２１、ＳＯＡ２３１、および端面窓構造部２３２の断面模式図である。

（断面構造：ＤＦＢレーザ）
図１６に示すように、ＤＦＢレーザ２１１は、基板２０１上に、下部クラッド層２０２、導波路コア層２０３ａ、および上部クラッド層１０４を順次積層した構造を有している。基板２０１の材料はＩｎＰであり、下部クラッド層２０２の材料はｎ−ＩｎＰである。なお、基板２０１の材料は、ｎ−ＩｎＰとしてもよい。また、高周波特性を重視する場合には、ｎ側電極を下部クラッド層２０２に設けて、基板２０１の材料を半絶縁ＩｎＰとしてもよい。

導波路コア層２０３ａは、電流注入によって発光するＧａＩｎＡｓＰを材料とした多重量子井戸構造の活性層として構成されている。また、導波路コア層２０３ａの上面には不図示の回折格子層が設けられている。導波路コア層２０３ｂの厚さはＳＣＨ層を含めて１５０ｎｍであり、幅は１．７μｍである。

上部クラッド層２０４の材料はｐ−ＩｎＰであり、上部クラッド層２０４の内部に、上部クラッド層２０４とはエッチング耐性が異なるエッチング停止層２０５が挿入されている。第１実施形態と同様に、製造方法によっては、このエッチング停止層２０５を省略することも可能である。上部クラッド層２０４の厚さはエッチング停止層２０５も含めて４．５μｍである。なお、エッチング停止層２０５を挿入する場合のエッチング停止層２０５の厚さは、例えば１０ｎｍである。

ＤＦＢレーザ２１１の導波路コア層２０３ａは、導波路コア層２０３ａの両側近傍に下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７が埋め込まれた構造を有している。下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７の材料は、それぞれｐ−ＩｎＰおよびｎ−ＩｎＰである。下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７は電流ブロッキング層として機能し、導波路コア層２０３ａに注入される電流の注入効率を高めている。

上部クラッド層２０４上には、ｐ−ＧａＩｎＡｓからなるコンタクト層２０８が設けられており、ｐ側電極２０９ａと接触している。また、ＤＦＢレーザ２１１の上面および側面には、ＳｉＮｘを材料としたパシベーション膜２４１が適切に形成されており、隣接するＤＦＢレーザ２１１の各々が電気的に分離されている。さらにｐ側電極２０９ｃは、ボンディングワイヤ等の配線２４３ａに接触している。

（断面構造：ＡＷＧ）
図１７に示すように、ＡＷＧ２２１は、基板２０１上に、下部クラッド層２０２、導波路コア層１０３ｂ、および上部クラッド層２０４を順次積層した構造を有している。なお、基板２０１、下部クラッド層２０２、および上部クラッド層２０４の材料は、ＤＦＢレーザ２１１と同一である。

導波路コア層２０３ｂは、ＧａＩｎＡｓＰを材料としたバルク構造で構成されている。導波路コア層２０３ｂの厚さは２００ｎｍであり、幅は１．７μｍである。

上部クラッド層２０４の厚さは２．３μｍである。本実施形態では、第１実施形態よりも、メサ型導波路部２２０における上部クラッド層２０４の厚さが厚い。これは、本実施形態では、第１実施形態よりも、導波路コア層２０３ｂが薄いので、導波モードの光分布が広がりやすいためである。

上部クラッド層２０４上には、エッチング停止層２０５が設けられているが、このエッチング停止層２０５除去されても構わない。また、ＡＷＧ２２１の上面には、ＳｉＮｘを材料としたパシベーション膜２４１が適切に形成されている。

（断面構造：ＳＯＡ）
図１８に示すように、ＳＯＡ２３１は、基板２０１上に、下部クラッド層２０２、導波路コア層２０３ｃ、および上部クラッド層２０４を順次積層した構造を有している。なお、基板２０１、下部クラッド層２０２、および上部クラッド層２０４の材料は、ＤＦＢレーザ２１１と同一である。

導波路コア層２０３ｃは、電流注入によって発光するＧａＩｎＡｓＰを材料とした多重量子井戸構造で構成されている。導波路コア層２０３ｂの厚さはＳＣＨ層を含めて１５０ｎｍであり、幅は１．７μｍである。

上部クラッド層２０４の内部に、上部クラッド層２０４とはエッチング耐性が異なるエッチング停止層２０５が挿入されている。第１実施形態と同様に、製造法によっては、このエッチング停止層２０５を省略することも可能である。上部クラッド層２０４の厚さはエッチング停止層２０５も含めて４．５μｍである。なお、エッチング停止層２０５を挿入する場合のエッチング停止層２０５の厚さは、例えば１０ｎｍである。

ＳＯＡ２３１の導波路コア層２０３ｃは、導波路コア層２０３ａの両側近傍に下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７が埋め込まれた導波路構造を有している。下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７の材料は、それぞれｐ−ＩｎＰおよびｎ−ＩｎＰである。下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７は電流ブロッキング層として機能し、導波路コア層２０３ｃに注入される電流の注入効率を高めている。

上部クラッド層２０４上には、ｐ−ＧａＩｎＡｓからなるコンタクト層２０８が設けられており、ｐ電極２０９ｃと接触している。また、ＳＯＡ２３１の上面には、ＳｉＮｘを材料としたパシベーション膜２４１が適切に形成されている。さらにｐ側電極２０９ｃは、ボンディングワイヤ等の配線２４３ｃに接触している。

（断面構造：端面窓構造部）
図１９に示すように、端面窓構造部２３２は、基板２０１上に、下部クラッド層２０２、下部埋め込みクラッド層２０６、上部埋め込みクラッド層２０７、および上部クラッド層２０４を順次積層した構造を有している。なお、基板２０１、下部クラッド層２０２、下部埋め込みクラッド層２０６、上部埋め込みクラッド層２０７、および上部クラッド層２０４の材料は、ＤＦＢレーザ２１１と同一である。

図１９からわかるように、端面窓構造部２３２では、導波路コア層が存在せず、その代わりに、下部埋め込みクラッド層２０６および上部埋め込みクラッド層２０７が下部クラッド層２０２と上部クラッド層２０４との間を充たしている。

以上、図１６〜図１９を参照しながら説明したように、第２実施形態に係る半導体光集積素子２００では、埋め込み型導波路部２１０，２３０における上部クラッド層２０４の厚さは、メサ型導波路部２２０の上部クラッド層２０４の厚さよりも厚い。これは、各素子の特性を重視した設計を行っているからである。

（製造方法）
次に、本実施形態の半導体光集積素子２００の製造方法を説明する。なお、本実施形態の半導体光集積素子２００の製造方法は、第１実施形態の半導体光集積素子１００の製造方法と同様なので、適宜説明を省略するものとする。

まず、基板２０１上にＭＯＣＶＤ法により下部クラッド層２０２、ＤＦＢレーザ２１１およびＳＯＡ２３１の導波路コア層２０３ａ，２０３ｃ、上部クラッド層２０４の一部、および回折格子層を順次積層する。導波路コア層２０３ａ，２０３ｃは、ＧａＩｎＡｓＰを材料とした多重量子井戸構造であり、回折格子層はＧａＩｎＡｓからなる。

次に、ＳｉＮｘ膜を全面に堆積した後、ＤＦＢレーザ２１１部に形成する回折格子層の周期的な回折格子のパターンにあわせてＳｉＮｘ膜をパターニングするとともに、ＳＯＡ２３１部付近のＳｉＮｘを除去する。そして、ＳｉＮｘ膜をマスクとしてエッチングする。これにより、回折格子層に回折格子構造が形成される。その後、全面のＳｉＮｘ膜を除去した後に、ＭＯＣＶＤ法による回折格子埋め込み成長によって上部クラッド層２０４を積層する。

再度ＳｉＮｘ膜を全面に堆積した後、ＤＦＢレーザ２１１およびＳＯＡ２３１に対応した部分で、やや幅広のパターンになるようにパターニングを施す。そして、ＳｉＮｘ膜をマスクとしてエッチングしてＡＷＧを形成する領域の導波路コア層を除去して下部クラッド層２０２を露出する。続いてＳｉＮｘ膜のマスクをそのまま選択成長のマスクとして、ＭＯＣＶＤ法により、ＡＷＧ２２１の導波路コア層２０３ｂおよび上部クラッド層２０４を積層する。

次に、ＳｉＮｘ膜のマスクを除去した後、新たにＳｉＮｘ膜を堆積し、ＤＦＢレーザ２１１、ＳＯＡ２３１、および各接続部の導波路に対応するパターンになるようにパターニングを施す。このとき、後にハイメサ型導波路を形成するＡＷＧ２２１およびその近傍の接続部の導波路では、導波路コア層の幅よりも幅広にパターニングしておく。また、端面窓構造となる部分はパターンを除去しておく。

そして、このＳｉＮｘ膜をマスクとしてエッチングして、ＤＦＢレーザ２１１、ＳＯＡ２３１、および各接続部の導波路に対応するメサ構造を形成するとともに、下部クラッド層２０２を露出させる。次に、このＳｉＮｘ膜のマスクを選択成長のマスクとして、ＭＯＣＶＤ法を用いて、露出した下部クラッド層２０２の上に、下部埋め込みクラッド層２０６および上部埋め込みクラッド層を積層する。

次に、ＳｉＮｘ膜のマスクを除去した後、ＭＯＣＶＤ法を用いて、全面に上部クラッド層２０４、厚さ１０ｎｍのエッチング停止層２０５、上部クラッド層２０４、コンタクト層２０８を順次積層する。

その後、ハイメサ型導波路を形成する領域以外を覆うようにパターニングを行い、そのパターンをマスクとして、硫酸と過酸化水素を含むエッチャントによりｐ−ＧａＩｎＡｓからなるコンタクト層２０８を除去し、さらに塩酸系のエッチャントによるウェットエッチングでエッチング停止層２０５までの上部クラッド層２０４を除去する。

次に、全面にＳｉＮｘ膜を堆積し、ハイメサ型導波路の両側に相当する部分に開口ができるようにパターニングを施す。このとき、ＳＯＡ２３１およびＤＦＢレーザ２１１の領域の周辺はＳｉＮｘで覆われている状態にし、ＤＦＢレーザ２１１の左右のトレンチ領域には開口ができるようにする。

そして、このＳｉＮｘをマスクとして、ドライエッチングにより、エッチング停止層２０５、上部クラッド層２０４、導波路コア層、および下部クラッド層２０２の一部をエッチングしてメサ構造を形成する。

ここでは、ハイメサ構造の脇の下部クラッド層２０２のエッチング深さが設計値に一致するようにエッチングを行う。このとき、ＤＦＢレーザ２１１を電気的に分離するトレンチでは、コンタクト層２０８、上部クラッド層２０４からエッチング停止層２０５に達するまで少なくともエッチングする。さらに、トレンチ以外の部分を覆い、塩酸系のウェットエッチングによってこのトレンチのエッチング深さを大きくする。

その後、公知の方法により、各部分にパシベーション膜２４１やその開口部、電流注入のためのｐ電極２０９ａ、２０９ｃなどを形成する。表面の加工が終了した後に、基板２０１を研磨して所望の厚さにし、裏面に電極を形成する。

さらに、基板へき開によって端面形成し、端面コーティングや素子分離を行って半導体光集積素子２００の製造方法が完了する。

なお、本実施形態の半導体光集積素子２００の製造方法でも、第１実施形態と同様に、上記説明した製造方法の変形態様を利用することができる。

（特性の検討）
以下では、本実施形態に係る半導体光集積素子２００の特性について、随時比較例を示しながら説明する。

本実施形態の半導体光集積素子２００でも、第１実施形態と同様に、ハイメサ型導波路構造を有するＡＷＧ２２１の導波路において、低損失で特性ばらつきが小さく破壊されにくいという良好な性質が得られた。

また、全領域の上部クラッド層の厚さを２．３μｍとした比較例では、出射光ビームの形状が著しく乱れるという課題が生じた一方で、本実施形態の半導体光集積素子２００では、単峰性の出射光ビームが得られた。これは、上部クラッド層の厚さが薄い場合、窓構造において広がったビームが上部の半導体終端で反射される現象によるものと考えられる。

図２０は、端面における光強度分布をＢＰＭ(Beam Propagation Method)により計算した結果を示すグラフであり、横軸が鉛直方向（厚さ方向）の位置（単位μｍ）、縦軸が最大値を１に規格化した相対的な光強度を示している。上部クラッド層が薄い比較例では上面の反射が大きく、ビーム形状におけるピークが複数に分裂している。一方、本実施形態の半導体光集積素子２００のように上部クラッド層が十分な厚さを有している場合には、上面での反射の影響は少なく、多少の反射があったとしてもビーム形状は単峰性を維持している。

このように、窓構造部を有する場合には、窓構造部で広がった後のビームの幅を考慮して上部クラッド層の厚さを決める必要がある。広がった後のビームの１／ｅ^２半幅に対して、２倍以上の厚さの上部クラッド層を有することが好適である。

また、製造を容易にするためには、ＤＦＢレーザ２１１の上部クラッド層１０４の厚さとＳＯＡ２３１の上部クラッド層１０４の厚さを同じにすることが好ましい。また、メサ型導波路部２２０と埋め込み型導波路部２１０，２３０とにおける上部クラッド層１０４の厚さの差が２００ｎｍ以上であれば、上記説明した効果を期待することができる。

以上述べたように、本実施形態の半導体光集積素子２００ではメサ型導波路部の上部クラッド層の厚さよりも埋め込み型導波路部の上部クラッド層の厚さを大きくしたために、メサ型導波路部と埋め込み型導波路部の両者に最適な設計を行うことができるようになった。

具体的には、本実施形態の半導体光集積素子２００では、ハイメサ型導波路を用いてＡＷＧ２２１を構成していることにより、ＡＷＧ２２１において低い導波路損失、良好な単一モード性を実現すると同時に、埋め込み型導波路を用いてＤＦＢレーザ２１１およびＳＯＡ２３１を構成しているので、低反射な端面を有しつつファイバ結合効率が高い単峰性のビームを実現することが可能となっている。

以上のように、本発明に係る半導体光集積素子およびその製造方法は、複数の導波路構造を同一の素子上に形成する半導体光集積素子に有用である。

１００，２００ 半導体光集積素子
１０１，２０１ 基板
１０２，２０２ 下部クラッド層
１０３ａ，１０３ｂ，１０３ｃ，２０３ａ，２０３ｂ，２０３ｃ 導波路コア層
１０４，２０４ 上部クラッド層
１０５，２０５ エッチング停止層
１０６，２０６ 下部埋め込みクラッド層
１０７，２０７ 上部埋め込みクラッド層
１０８，２０８ コンタクト層
１０９，２０９ ｐ電極
１１０，１３０，２１０，２３０ 埋め込み型導波路部
１１１，１３１ ＳＳＣ
１１２，２３１ ＳＯＡ
１２０，２２０ メサ型導波路部
１２１ 変調器
１４１，２４１ パシベーション膜
１４２ 低誘電率層
２１１ ＤＦＢレーザ
２２１ ＡＷＧ
２３２ 端面窓構造部

Claims (10)

1. 基板上に、少なくとも下部クラッド層、導波路コア層、および上部クラッド層を順次積層した半導体光集積素子であって、
   前記導波路コア層の両側近傍に半導体クラッド材料が埋め込まれた導波路構造を有する埋め込み型導波路部と、
   前記上部クラッド層を少なくとも含む半導体層がメサ状に突出した導波路構造を有するメサ型導波路部と、を備え、
   前記埋め込み型導波路部における上部クラッド層の厚さは、前記メサ型導波路部における上部クラッド層の厚さよりも厚く、
   前記埋め込み型導波路部の前記上部クラッド層に、前記上部クラッド層とはエッチング耐性が異なり、エッチング速度が前記上部クラッド層よりも遅い中間層が挿入されている
   ことを特徴とする半導体光集積素子。
2. 前記メサ型導波路部は、前記導波路コア層を含む半導体層がメサ状に突出したハイメサ型の導波路構造を有することを特徴とする請求項１に記載の半導体光集積素子。
3. 前記埋め込み型導波路部に隣接した領域に、前記導波路コア層の代わりに半導体クラッド材料が充たしている窓構造を有する端面窓構造部をさらに備えることを特徴とする請求項１または請求項２に記載の半導体光集積素子。
4. 前記埋め込み型導波路部は、導波路を伝播する光のスポットサイズを漸次変換するスポットサイズ変換器であることを特徴とする請求項１〜３のいずれか１つに記載の半導体光集積素子。
5. 前記埋め込み型導波路部における導波路コア層は、前記メサ型導波路部における導波路コア層よりも薄いことを特徴とする請求項１〜４のいずれか１つに記載の半導体光集積素子。
6. 前記中間層は、エッチング停止層であることを特徴とする請求項１〜５のいずれか１つに記載の半導体光集積素子。
7. 前記埋め込み型導波路部には少なくとも光増幅器が設けられ、前記メサ型導波路部には少なくとも変調器が設けられていることを特徴とする請求項１〜６のいずれか１つに記載の半導体光集積素子。
8. 前記埋め込み型導波路部には少なくとも複数のレーザ発振器が設けられ、前記メサ型導波路部には少なくともアレイ導波路回折格子が設けられていることを特徴とする請求項１〜６のいずれか１つに記載の半導体光集積素子。
9. 埋め込み型導波路部とメサ型導波路部とを有する半導体光集積素子の製造方法であって、
   前記埋め込み型導波路部および前記メサ型導波路部を形成する領域において、基板上に、少なくとも下部クラッド層および導波路コア層を積層する第１工程と、
   前記埋め込み型導波路部を形成する領域における導波路コア層を含む半導体層をメサ状にエッチングする第２工程と、
   前記埋め込み型導波路部を形成する領域の導波路コア層の両側近傍に半導体クラッド材料を埋め込む第３工程と、
   前記埋め込み型導波路部および前記メサ型導波路部を形成する領域において、上部クラッド層を少なくとも含む半導体層を積層する第４工程と、
   前記メサ型導波路部を形成する領域における前記上部クラッド層の一部をエッチングにより除去する第５工程と、
   前記メサ型導波路部を形成する領域における導波路コア層の両側を除去して前記上部クラッド層を少なくとも含む半導体層をメサ状にエッチングする第６工程と、
   をこの順番に含み、
   前記第４工程は、前記第５工程のエッチングを停止するための、前記上部クラッド層とはエッチング耐性が異なるエッチング停止層を挿入する工程を含む
   ことを特徴とする半導体光集積素子の製造方法。
10. 前記第５工程と前記第６工程との間に、コンタクト層を前記上部クラッド層上に積層する工程をさらに含むことを特徴とする請求項９に記載の半導体光集積素子の製造方法。

Images