JP2021026155A - 半導体光素子およびその製造方法 - Google Patents

Abstract

【課題】マスク上での埋め込み層の成長の抑制が可能な半導体光素子およびその製造方法を提供する。【解決手段】基板の上に第１半導体層を形成する工程と、前記第１半導体層の上にマスクを形成する工程と、前記マスクを用いて前記第１半導体層から第１メサを形成する工程と、前記第１半導体層のうち前記マスクから露出する部分に、前記第１メサを埋め込む埋め込み層を形成する工程と、前記第１メサから第２メサを形成する工程と、を有する半導体光素子の製造方法。【選択図】 図２

Description

本発明は半導体光素子およびその製造方法に関する。

半導体層で形成され、光を変調する光変調器が開発されている（特許文献１）。

特開平１１−２５１６８６号公報

半導体光素子ではコア層などを含むメサを埋め込む埋め込み層を設ける。メサなど埋め込み層を積層しない部分にはマスクを設け、マスクを設けない部分に埋め込み層を成長させる。しかし、マスクの上にも埋め込み層が成長する恐れがあり、マスク上での埋め込み層の成長により以降のプロセスが困難となる。そこで、マスク上での埋め込み層の成長の抑制が可能な半導体光素子およびその製造方法を提供することを目的とする。

本発明に係る半導体光素子の製造方法は、基板の上に第１半導体層を形成する工程と、前記第１半導体層の上にマスクを形成する工程と、前記マスクを用いて前記第１半導体層から第１メサを形成する工程と、前記第１半導体層のうち前記マスクから露出する部分に、前記第１メサを埋め込む埋め込み層を形成する工程と、前記第１メサから第２メサを形成する工程と、を有する。

本発明に係る半導体光素子は、基板と、前記基板上に形成された台形状のメサと、前記台形状のメサ上に形成されたハイメサ構造のアーム導波路と、を具備し、前記アーム導波路はコア層を含む半導体層を含むものである。

上記発明によれば、マスク上での埋め込み層の成長の抑制が可能である。

図１（ａ）は実施例１に係る半導体光素子を例示する平面図である。図１（ｂ）から図１（ｅ）は半導体光素子を例示する断面図である。 図２（ａ）は半導体光素子の製造方法を例示する平面図である。図２（ｂ）から図２（ｅ）は半導体光素子の製造方法を例示する断面図である。 図３（ａ）から図３（ｄ）は半導体光素子の製造方法を例示する断面図である。 図４（ａ）から図４（ｄ）は半導体光素子の製造方法を例示する断面図である。 図５（ａ）から図５（ｄ）は半導体光素子の製造方法を例示する断面図である。 図６は半導体光素子の製造方法を例示する平面図である。 図７（ａ）から図７（ｄ）は半導体光素子の製造方法を例示する断面図である。 図８（ａ）から図８（ｄ）は半導体光素子の製造方法を例示する断面図である。 図９は半導体光素子の製造方法を例示する平面図である。 図１０（ａ）から図１０（ｄ）は半導体光素子の製造方法を例示する断面図である。 図１１（ａ）から図１１（ｄ）は半導体光素子の製造方法を例示する断面図である。 図１２（ａ）は実施例２に係る半導体光素子の製造方法を例示する平面図であり、図１２（ｂ）は半導体光素子の製造方法を例示する断面図であり、図１２（ｃ）および図１２（ｄ）はマスクを拡大した平面図である。 図１３（ａ）は半導体光素子の製造方法を例示する断面図であり、図１３（ｂ）はマスクを拡大した平面図である。

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。

本願発明の一形態は、（１）基板の上に第１半導体層を形成する工程と、前記第１半導体層の上にマスクを形成する工程と、前記マスクを用いて前記第１半導体層から第１メサを形成する工程と、前記第１半導体層のうち前記マスクから露出する部分に、前記第１メサを埋め込む埋め込み層を形成する工程と、前記第１メサから第２メサを形成する工程と、を有する半導体光素子の製造方法である。第１メサの両側など広い範囲に埋め込み層を形成するため、マスクの面積は小さくてよい。このためマスク上における埋め込み層の成長を抑制することができる。
（２）前記マスクの面積は前記基板の面積の２５％以下でもよい。マスクの面積が小さいため、マスク上における埋め込み層の成長を抑制することができる。
（３）前記埋め込み層を形成する工程は、有機金属気相成長法により、化合物半導体層である前記埋め込み層を形成する工程でもよい。
（４）前記第１半導体層は、順に積層された下部クラッド層、コア層、および上部クラッド層を含み、前記埋め込み層は前記下部クラッド層の上に形成される。埋め込み層は半導体層であるため、半導体層である下部クラッド層の上に成長しやすく、マスクの上には成長しない。
（５）前記第１半導体層および前記埋め込み層の上に第２半導体層を形成する工程を有し、前記第２メサは第１メサおよび前記第２半導体層から形成されてもよい。埋め込み層および第１メサが平坦な面を形成し、その上に第２半導体層を設けるため、半導体光素子の平坦性が向上する。
（６）前記埋め込み層を形成する工程の後であって、前記第２メサを形成する工程の前に、前記第１半導体層にイオンを注入する工程を有してもよい。埋め込み層および第１メサが平坦な面を形成し、この平坦な面にイオン注入を行うため、注入深さが均一に近づく。
（７）前記第１メサおよび前記第２メサは、前記半導体光素子のうちアーム導波路、スクライブライン、電極が形成される領域、およびスポットサイズ変換器になる部分に形成され、前記第２メサを形成する工程の後、前記導波路および前記スクライブラインから前記埋め込み層を除去する工程を有してもよい。埋め込み層を設ける範囲が大きいため、マスクの面積を小さくすることができる。このためマスクの上における埋め込み層の成長を抑制することができる。また、導波路から埋め込み層が除去されるため、光の変調効率が向上する。スクライブラインから埋め込み層が除去されるため、劈開などが容易である。
（８）基板と、前記基板上に形成された台形状のメサと、前記台形状のメサ上に形成されたハイメサ構造のアーム導波路と、を具備し、前記アーム導波路はコア層を含む半導体層を含む、半導体光素子である。これによりアーム導波路から光が漏れにくくなる。
（９）前記基板上であって電極が形成される領域と、前記基板上に形成された埋め込み層と、をさらに具備し、前記電極が形成される領域は、前記基板上に形成された複数の第１メサと、前記複数の第１メサの間に形成された前記埋め込み層とを含んでもよい。これにより電極を安定して設けることができる。
（１０）前記基板上に形成され前記アーム導波路に光学的に結合されたスポットサイズ変換器をさらに具備し、前記スポットサイズ変換器は、片側に前記コア層、前記片側とは反対側に前記埋め込み層が配置されたメサ形状を有してもよい。スポットサイズ変換器により光を広げることができる。

［本願発明の実施形態の詳細］
本発明の実施形態に係る半導体光素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（光変調器）
図１（ａ）は実施例１に係る半導体光素子１００を例示する平面図である。図１（ａ）に示すように、半導体光素子１００は、スポットサイズ変換器１０および１８、マッハツェンダ変調器１５、分波器１２ａ、合波器１２ｂを有する。マッハツェンダ変調器１５は、アーム導波路１４ａおよび１４ｂ、電極１６ａおよび１６ｂを有する。Ｘ軸方向はアーム導波路１４ａおよび１４ｂの延伸方向であり、Ｙ軸およびＺ軸はＸ軸に直交する。Ｚ軸方向は半導体層およびマスクなどの積層方向である。

半導体光素子１００の端部はスクライブライン１１であり、スクライブライン１１に沿ってウェハが劈開されることで、半導体光素子１００が個片化される。半導体光素子１００の辺の長さＬ１は例えば２ｍｍであり、長さＬ２は例えば１ｍｍである。スポットサイズ変換器１０は半導体光素子１００の一方の端部に設けられる。スポットサイズ変換器１８は他方の端部に設けられ、スポットサイズ変換器１０に対向する。

スポットサイズ変換器１０とスポットサイズ変換器１８とは、分波器１２ａ、合波器１２ｂおよび導波路により接続される。分波器１２ａおよび合波器１２ｂには、マッハツェンダ変調器１５の２つのアーム導波路１４ａおよび１４ｂが結合する。アーム導波路１４ａおよび１４ｂは例えば互いに平行であり、かつ離間している。スポットサイズ変換器１０は、分波器１２ａおよび導波路を介してアーム導波路１４ａおよび１４ｂに光学的に結合されている。スポットサイズ変換器１８は、合波器１２ｂおよび導波路を介してアーム導波路１４ａおよび１４ｂに光学的に結合されている。

半導体光素子１００の２つの領域１３には電極１６ａおよび１６ｂが設けられている。電極１６ａの一部はアーム導波路１４ａに重なり、電極１６ｂの一部はアーム導波路１４ｂに重なる。

アーム導波路１４ａおよび１４ｂ、領域１３、分波器１２ａ、合波器１２ｂ、スポットサイズ変換器１０および１８は、半導体層の積層構造を含み、積層構造はメサを形成する。メサは例えば不図示の絶縁膜で覆われ、かつベンゾシクロブテン（ＢＣＢ）などの樹脂で埋め込まれる。断面図では樹脂および絶縁膜の図示は省略する。

図１（ｂ）から図１（ｄ）は半導体光素子１００を例示する断面図である。図１（ｂ）は、図１（ａ）の線Ａ−Ａに沿う、アーム導波路１４ａおよび１４ｂの断面を図示する。図１（ｃ）は、図１（ａ）の線Ｂ−Ｂに沿う、スクライブライン１１の断面を図示する。図１（ｄ）は、図１（ａ）の線Ｃ−Ｃに沿う、領域１３の断面を図示する。図１（ｅ）は、図１（ａ）の線Ｄ−Ｄに沿う、スポットサイズ変換器１０の断面を図示する。断面図では図の簡略化のためハッチングは省略する。

図１（ｂ）に示すように、アーム導波路１４ａおよび１４ｂは、基板２０の上に順に積層されたクラッド層２１（下部クラッド層）、コア層２２、クラッド層２４および２６（上部クラッド層）、コンタクト層２８を含む、ハイメサ構造の導波路である。１つのアーム導波路の幅Ｗ０は例えば１．５μｍである。基板２０およびクラッド層２１は例えば台形状のメサを形成する。台形状のメサは、クラッド層２１からなる平坦な上面と、クラッド層２１および基板２０からなる斜面とを有する。アーム導波路の片側におけるクラッド層２１の幅Ｗ１は例えば３０μｍである。クラッド層２１はアーム導波路１４ａおよび１４ｂを接続する。図１（ｂ）では不図示の電極１６ａおよび１６ｂがコンタクト層２８の上に設けられる。

図１（ｃ）に示すように、スクライブライン１１は基板２０およびクラッド層２１のメサを含み、コア層２２、クラッド層２４および２６、コンタクト層２８は含まない。

図１（ｄ）に示すように、領域１３は複数のメサ２３および埋め込み層３０を含む。図１（ｄ）においてメサ２３は３つであるが、２つでもよいし４つ以上でもよい。メサ２３はクラッド層２１、コア層２２、クラッド層２４により形成される。複数のメサ２３同士はクラッド層２１により接続される。複数のメサ２３は離間し、メサ２３間に埋め込み層３０が設けられている。メサ２３および埋め込み層３０はＹ軸方向に交互に並ぶ。メサ２３間の埋め込み層３０の上部中央には微小な窪みが形成される。メサ２３および埋め込み層３０の上にクラッド層２６が設けられている。１つのメサ２３の幅Ｗ２は例えば５０μｍであり、隣り合うメサ２３間の距離Ｄ１は例えば１０μｍである。図１（ｄ）では不図示の電極１６ａまたは１６ｂがクラッド層２６の上に設けられる。

図１（ｅ）に示すように、スポットサイズ変換器１０は、クラッド層２１、コア層２２、クラッド層２４および２６、埋め込み層３０で形成されたメサ２５を有する。メサ２５の幅Ｗ３は例えば５μｍである。Ｙ軸方向において、メサ２５の片側に埋め込み層３０が配置され、反対側にクラッド層２１、コア層２２およびクラッド層２４が配置され、埋め込み層３０およびクラッド層２４の上にクラッド層２６が設けられる。スポットサイズ変換器１８もスポットサイズ変換器１０と同じ構成である。

基板２０は例えば鉄（Ｆｅ）がドープされたインジウムリン（ＩｎＰ）で形成された、半絶縁性の半導体基板である。クラッド層２１は、例えば厚さ５００ｎｍのｎ型ＩｎＰで形成されている。コア層２２は例えばアルミニウムガリウムインジウム砒素（ＡｌＧａＩｎＡｓ）およびＡｌＩｎＡｓを含む多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有し、厚さは例えば５００ｎｍである。クラッド層２４は例えば厚さ１８０ｎｍのアンドープＩｎＰ層および厚さ５００ｎｍのｐ型ＩｎＰ層で形成されている。クラッド層２６は例えば厚さ５００ｎｍのｐ型ＩｎＰで形成されている。コンタクト層２８は例えば厚さ２００ｎｍのｐ型ＩｎＧａＡｓで形成されている。埋め込み層３０は例えば厚さ１００ｎｍのＩｎＰ層と厚さ１５ｎｍのＩｎＧａＡｓＰ層とを積層したものである。

（製造方法）
図２（ａ）、図６および図９は半導体光素子１００の製造方法を例示する平面図であり、これらの図における線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃおよび線Ｄ−Ｄは図１（ａ）と同じ部分に位置する。図２（ｂ）から図５（ｄ）、図７（ａ）から図８（ｄ）、図１０（ａ）から図１１（ｄ）は半導体光素子１００の製造方法を例示する断面図である。これら断面図はそれぞれ線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃおよび線Ｄ−Ｄに沿った断面を図示する。

図２（ｂ）から図２（ｅ）に示すように、例えば有機金属気相成長法（ＯＭＶＰＥ：Oxide Metal Vapor Phase Deposition）などにより、基板２０の（１００）面の上にクラッド層２１、コア層２２およびクラッド層２４（第１半導体層）をエピタキシャル成長する。さらに、クラッド層２４の上に絶縁体のマスク４０を形成する。なお、平面図においてマスクは交差した斜線で示す。

図２（ａ）に示すように、マスク４０は、アーム導波路が設けられる領域、電極が設けられる領域１３、スクライブライン１１、スポットサイズ変換器が設けられる領域を覆う。マスク４０の面積は例えば０．５ｍｍ^２であり、基板２０の面積の２５％を占める。図２（ｂ）に示すマスク４０の幅Ｗ４は例えば２つのアーム導波路１４ａおよび１４ｂの幅の合計より大きく、２０μｍ以上、５０μｍ以下である。図２（ｃ）に示すマスク４０の幅Ｗ５は例えば１０μｍである。

図２（ａ）および図２（ｄ）に示すように、領域１３においてマスク４０はストライプ状である。マスク４０の幅Ｗ６は例えば５０μｍであり、隣り合うマスク４０間の距離Ｄ２は例えば１０μｍである。図２（ｅ）に示すように、マスク４０はストライプ状である。マスク４０の幅Ｗ７は例えば５μｍであり、幅Ｗ８は例えば１０μｍであり、マスク４０間の距離Ｄ３は例えば１０μｍである。

図３（ａ）から図３（ｄ）に示すように、例えばドライエッチングにより、メサ３２、３４、複数のメサ２３、および複数のメサ２７を形成する（第１メサ）。ドライエッチングはクラッド層２１の途中まで進行し、マスク４０下の部分はエッチングされずメサとなる。図３（ａ）に示すメサ３２の高さＨ１は例えば３μｍであり、メサ３４、２３および２７の高さも同程度である。

図４（ａ）から図４（ｄ）に示すように、例えばＯＭＶＰＥ法などにより埋め込み層３０をエピタキシャル成長する。ウェハを炉に設置し、炉内に原料ガスを流通させる。成長条件の例を以下に示す。
原料ガス：ホスフィン（ＰＨ_３）、アルシン（ＡｓＨ_３）、トリメチルインジウム（Ｉｎ（ＣＨ_３）_３）、トリメチルガリウム（Ｇａ（ＣＨ_３）_３）
ガスの流量：キャリアガスである水素の流量が２０Ｌ／ｍｉｎ
温度：６００℃
圧力：１００ｍｂａｒ

埋め込み層３０の成長時に、マスク４０はメサの上に設けられている。マスク４０に覆われる部分に埋め込み層３０は成長せず、マスク４０から露出する部分に埋め込み層３０が成長する。原料ガスはマスク４０の上を通過するため、マスク４０の表面に埋め込み層３０は成長しにくい。マスク４０が広いとマスク４０の上に不要な埋め込み層３０が成長する恐れがある。マスク４０上での埋め込み層３０の成長を抑制するため、マスク４０の面積は基板２０の面積の２５％以下とすることが好ましい。

埋め込み層３０はメサ３２、３４、２３および２７の両側を埋め込む。例えば図４（ａ）に示すように、メサ３２近傍、およびメサ３２から離れた部分それぞれにおいて埋め込み層３０は平坦であり、これらの間では斜面を有する。埋め込み層３０はメサ３２の近傍で厚く、メサ３２から離れるほど薄くなる。例えばメサ３２からの距離が５μｍ以内の範囲における埋め込み層３０の厚さＴ１はメサ３２の高さ±０．２μｍである。例えばメサ３２から２０μｍ以上離れた位置における埋め込み層３０の厚さＴ２は例えば０．６μｍである。図４（ｂ）の埋め込み層３０も同程度の厚さである。図４（ｃ）および図４（ｄ）において埋め込み層３０はメサの間に位置し、メサと同程度の厚さを有する。図４（ｃ）において、メサ２３間の埋め込み層３０の上部中央には微小な窪みが形成される。図４（ａ）から図４（ｄ）において、埋め込み層３０の斜面の傾斜は、埋め込み層３０を構成する半導体結晶の成長の方向によって決まり、斜面は成長の方向に対してほぼ垂直である。

図５（ａ）から図５（ｄ）に示すように、マスク４０を除去した後、メサおよび埋め込み層３０の上に、ＯＭＶＰＥ法などによりクラッド層２６およびコンタクト層２８（第２半導体層）を順にエピタキシャル成長する。クラッド層２６およびコンタクト層２８はメサおよび埋め込み層３０の表面に沿う。コンタクト層２８の表面は、例えばメサから５μｍの範囲で平坦であり、かつメサから例えば２０μｍ以上離れた部分で平坦であり、これらの間では傾斜している。

図６から図７（ｄ）に示すようにコンタクト層２８の上にマスク４２を設ける。図７（ａ）に示すようにマスク４２はメサ３２と重なる位置に開口部４２ａを有し、開口部４２ａからコンタクト層２８が露出する。図７（ｄ）に示すようにマスク４２は複数のメサ２７のうち１つ（メサ２７ａ）と重なる位置に開口部４２ｂを有し、開口部４２ｂからコンタクト層２８が露出する。メサ２７ａ以外の部分はマスク４２に覆われる。図７（ｂ）および図７（ｃ）に示すように、メサ３４および２３はマスク４２に覆われる。

マスク４２の形成後、例えば水素イオン（Ｈ^＋、プロトン）などのイオンを注入する。イオンはメサの延伸方向に対して例えば７°傾いた方向から注入する。イオン注入によりメサ３２および２７に高抵抗領域が形成される。マスク４２で覆われた部分にはイオンが注入されない。

図８（ａ）から図８（ｄ）に示すように、例えばエッチングなどによりコンタクト層２８の一部を除去する。図８（ａ）に示すようにコンタクト層２８はメサ３２上に残存する。図８（ｂ）から図８（ｄ）に示すように、メサ３２の上以外の部分ではコンタクト層２８を除去する。

図９に示すように、アーム導波路、分波器、合波器、スポットサイズ変換器および電極が形成される部分にマスク４４を設ける。図１０（ａ）に示すように、２つのマスク４４は離間し、かつメサ３２の一部を覆う。図１０（ｂ）に示すようにスクライブライン１１にはマスク４４を設けない。図１０（ｃ）に示すように、メサ２３はマスク４４で覆われる。図１０（ｄ）に複数のメサ２７のうち１つであるメサ２７ａの一部に重なるようにマスク４４を設ける。

図１１（ａ）から図１１（ｄ）に示すように、ドライエッチングにより、マスク４４から露出する部分を除去する。図１１（ａ）に示すようにメサ３２からアーム導波路１４ａおよび１４ｂ（第２メサ）が形成され、埋め込み層３０は除去される。図１１（ｂ）に示すようにスクライブライン１１のメサ３４および埋め込み層３０は除去され、基板２０およびクラッド層２１が残存する。図１１（ｃ）に示すように、メサ２３およびその間の埋め込み層３０は残存し、マスク４４から露出するクラッド層２６、埋め込み層３０、クラッド層２１および基板２０がエッチングされる。図１１（ｄ）に示すように複数のメサ２７のうちメサ２７ａと埋め込み層３０とクラッド層２６とからメサ２５（第２メサ）を形成する。他のメサ２７は除去する。埋め込み層３０の上面が平坦な領域（メサ３２、３４、２４および２７）から離れた位置では、埋め込み層３０が除去された後の上面は平坦である。埋め込み層３０の斜面は、図１１（ａ）から図１１（ｄ）に示されるように、クラッド層２１および基板２０に斜面として転写される。これにより、図１１（ａ）に示すように、アーム導波路１４ａ、１４ｂは、クラッド層２１および基板２０の斜面を有する台形状のメサの上に載る。

マスク４４を除去し、絶縁膜および樹脂層などを設け、図１（ａ）に示すように領域１３に電極１６ａおよび１６ｂを設ける。スクライブライン１１においてウェハを劈開する。これにより半導体光素子１００が形成される。

図１（ｄ）および図１（ｅ）に示すように、埋め込み層３０は領域１３およびスポットサイズ変換器に残存し、図１（ｂ）および図１（ｃ）に示すように他の部分からは除去される。したがって、埋め込み層３０を領域１３およびスポットサイズ変換器だけに設けてもよい。しかし、埋め込み層３０を設ける範囲を小さくするためには、マスク４０を図２（ａ）に示す例よりも大きくする。マスク４０の面積が大きくなることで、埋め込み層３０がマスク４０の表面にも成長する恐れがある。こうした異常成長により、例えば後のプロセス工程でマスク４０を除去しにくくなる。またはマスク４０の端部で埋め込み層３０が盛り上がり、埋め込み層３０の平坦性が低下することがある。

実施例１によれば、メサ３２、３４、２３および２７を形成し、これらの上にマスク４０を形成し、メサの両側に埋め込み層３０を成長する。その後、埋め込み層３０をエッチングすることでハイメサ型のアーム導波路１４ａおよび１４ｂ、スポットサイズ変換器のメサ２５を形成する。埋め込み層３０を広い範囲にわたって形成するため、マスク４０の面積を小さくすることができる。したがって、マスク４０の上における埋め込み層３０の成長を抑制することができる。

マスク４０の面積は例えば基板２０の面積の２５％以下などである。これによりマスク４０の上における埋め込み層３０の成長を効果的に抑制することができる。マスク４０の長さが、原料ガスの拡散距離よりも小さいことが好ましい。マスク４０の面積が占める割合は２０％以下、３０％以下などでもよい。

埋め込み層３０はＯＭＶＰＥ法で成長する。マスク４０の面積が小さいため、埋め込み層３０の原料ガスはマスク４０を通過し、マスク４０の表面に堆積しにくい。したがってマスク４０上における埋め込み層３０の成長が抑制される。

基板２０上にｎ型ＩｎＰのクラッド層２１、ＡｌＧａＩｎＡｓ／ＡｌＩｎＡｓのコア層２２、アンドープＩｎＰおよびｐ型ＩｎＰのクラッド層２４を成長する。図４（ａ）から図４（ｄ）に示すように埋め込み層３０はクラッド層２１の上に成長する。埋め込み層３０は例えばＩｎＰおよびＩｎＧａＡｓＰなどを含む半導体層であり、半導体層であるクラッド層２１の上に成長しやすく、絶縁体であるマスク４０の上には成長しにくい。したがって埋め込み層３０の異常成長を抑制することができる。なお、各半導体層には上記以外のＩＩＩ−Ｖ族化合物半導体などを用いてもよい。

図５（ａ）から図５（ｄ）に示すように、メサ３２、３４、２３および２７、埋め込み層３０の上にクラッド層２６およびコンタクト層２８を成長する。埋め込み層３０はメサの近傍でメサとともに平坦な面を形成し、かつメサから２０μｍ以上離れた位置でも平坦な面を有する。クラッド層２６およびコンタクト層２８はこれらの面に沿って成長し、平坦になる。したがって半導体光素子１００の平坦性が向上する。このため、例えば不図示の絶縁膜、電極１６ａおよび１６ｂなどの密着性が向上する。

図７（ａ）から図７（ｄ）に示すようにイオン注入を行う。マスク４０上における埋め込み層３０の成長が抑制されるため、平坦性が向上する。特に、イオンを注入するメサ３２および２７の両側に埋め込み層３０が形成され、埋め込み層３０はメサとともに平坦な面を形成する。このためイオンの注入深さが均一に近づく。イオン注入は、埋め込み層３０の成長、クラッド層２６およびコンタクト層２８の成長後に行う。イオン注入後に例えば数百度など高温でのプロセスは実施しない。したがって熱履歴によるイオンの離脱が抑制される。

図４（ａ）から図４（ｄ）に示すように埋め込み層３０はメサ３２、３４、２３および２７を埋め込む。一方、図１（ｂ）から図１（ｅ）に示すようにプロセス終了後において埋め込み層３０は領域１３、スポットサイズ変換器１０および１８に残存し、アーム導波路１４ａおよび１４ｂおよびスクライブライン１１からは除去される。すなわち、埋め込み層３０の成長する範囲は、半導体光素子１００における埋め込み層３０の範囲よりも大きい。したがってマスク４０の面積を小さくすることができ、マスク４０の上における埋め込み層３０の成長を抑制することができる。

埋め込み層３０がアーム導波路１４ａおよび１４ｂの両側から除去されるため、アーム導波路１４ａおよび１４ｂを伝搬する光が埋め込み層３０に漏れにくく、変調の効率が向上する。スクライブライン１１から埋め込み層３０が除去されるため、劈開でバリが発生しにくく、直線的な面が得られる。領域１３にメサ２３および埋め込み層３０を形成することで、広く平坦な面を形成することができる。したがって電極１６ａおよび１６ｂを安定して設けることができる。また、電極１６ａおよび１６ｂとクラッド層２１との距離を大きくすることで、寄生容量を低減し、高速変調を可能とする。スポットサイズ変換器１０に埋め込み層３０を含むメサ２５を形成することで、光を広げることができる。

図１２（ａ）は実施例２に係る半導体光素子の製造方法を例示する平面図であり、実施例１の図２の工程に対応する。図１２（ｂ）は半導体光素子の製造方法を例示する断面図であり、図１２（ａ）の線Ｅ−Ｅに沿った断面を示す。

図１２（ａ）に示すようにアーム導波路間の領域にテラス５０を形成する。図１２（ｂ）に示すメサ３２ａおよび３２ｂは図３（ａ）に示すメサ３２から分岐する。メサ３２ａおよび３２ｂの間にテラス５０が形成される。メサ３２ａおよび３２ｂは、クラッド層２１、コア層２２およびクラッド層２４を含む。テラス５０は複数の埋め込み層３０および複数のメサ５２を含む。メサ５２はクラッド層２１、コア層２２およびクラッド層２４から形成される。テラス５０の幅Ｗ９は例えば３００μｍであり、埋め込み層３０の幅Ｗ１０は例えば１０μｍである。

実施例２ではマスク４０に代えてマスク４６を用いる。図１２（ｃ）および図１２（ｄ）はマスク４６を拡大した平面図であり、これらのいずれかを用いる。図１２（ｃ）においてマスク４６はＹ軸方向に沿って並ぶストライプ部４６ａを有し、図１２（ｄ）においてマスク４６はＸ軸方向に沿って並ぶストライプ部４６ｂを有する。

図１２（ａ）および図１２（ｂ）では図１２（ｃ）のマスク４６を用いている。図３（ａ）から図３（ｂ）に示すプロセスに対応するドライエッチングにより、マスク４６の下にメサ３２ａ、３２ｂおよび複数のメサ５２が形成される。メサ５２の間に埋め込み層３０をエピタキシャル成長する。埋め込み層３０の厚さはメサ５２の高さ±０．２μｍ程度であり、テラス５０の表面は平坦に近い。他の工程は実施例１と同じである。なお、図１２（ｄ）のマスク４６を用いても、複数のメサ５２および埋め込み層３０を含むテラス５０を形成することができる。

実施例２によれば、マスク４６はストライプ部４６ａまたは４６ｂを有するため、例えばテラス５０の上の全体を覆うマスクよりも面積が小さくなる。したがってマスク４６の上での埋め込み層３０の成長を抑制することができる。また、テラス５０を設けることで放熱性が向上する。平坦なテラスをアーム導波路１４ａおよび１４ｂ間に設けることで、例えば絶縁膜および金属層などとテラス５０との密着性が高くなる。

次に実施例２の変形例について説明する。図１３（ａ）は半導体光素子の製造方法を例示する断面図であり、図１２（ａ）の線Ｅ−Ｅに対応する断面を示す。図１３（ａ）に示すようにテラス５０は複数の埋め込み層３０および複数のメサ５４を含む。メサ５４の幅Ｗ１１は例えば１００μｍである。

図１３（ｂ）はマスク４６を拡大した平面図である。マスク４６は複数の格子部４６ｃを含む。ドライエッチングにおいて格子部４６ｃの下にメサ５４が形成される。メサ５４の間に埋め込み層３０を成長する。他の工程は実施例１と同じである。変形例によれば、マスク４６は格子部４６ｃを有しており、テラス５０の上の全体を覆うマスクよりも面積が小さくなる。したがってマスク４６の上での埋め込み層３０の成長を抑制することができる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０、１８ スポットサイズ変換器
１１ スクライブライン
１２ａ 分波器
１２ｂ 合波器
１３ 領域
１４ａ、１４ｂ アーム導波路
１６ａ、１６ｂ 電極
２０ 基板
２１、２４、２６ クラッド層
２２ コア層
２３、２５、２７、３２、３２ａ、３２ｂ、３４、５２、５４ メサ
２８ コンタクト層
３０ 埋め込み層
４０、４２、４４、４６ マスク
４６ａ、４６ｂ ストライプ部
４６ｃ 格子部
１００ 半導体光素子

Claims (10)

1. 基板の上に第１半導体層を形成する工程と、
   前記第１半導体層の上にマスクを形成する工程と、
   前記マスクを用いて前記第１半導体層から第１メサを形成する工程と、
   前記第１半導体層のうち前記マスクから露出する部分に、前記第１メサを埋め込む埋め込み層を形成する工程と、
   前記第１メサから第２メサを形成する工程と、を有する半導体光素子の製造方法。
2. 前記マスクの面積は前記基板の面積の２５％以下である請求項１に記載の半導体光素子の製造方法。
3. 前記埋め込み層を形成する工程は、有機金属気相成長法により、化合物半導体層である前記埋め込み層を形成する工程である請求項１または請求項２に記載の半導体光素子の製造方法。
4. 前記第１半導体層は、順に積層された下部クラッド層、コア層、および上部クラッド層を含み、
   前記埋め込み層は前記下部クラッド層の上に形成される請求項１から請求項３のいずれか一項に記載の半導体光素子の製造方法。
5. 前記第１半導体層および前記埋め込み層の上に第２半導体層を形成する工程を有し、
   前記第２メサは第１メサおよび前記第２半導体層から形成される請求項１から請求項４のいずれか一項に記載の半導体光素子の製造方法。
6. 前記埋め込み層を形成する工程の後であって、前記第２メサを形成する工程の前に、前記第１半導体層にイオンを注入する工程を有する請求項１から請求項５のいずれか一項に記載の半導体光素子の製造方法。
7. 前記第１メサおよび前記第２メサは、前記半導体光素子のうちアーム導波路、スクライブライン、電極が形成される領域、およびスポットサイズ変換器になる部分に形成され、
   前記第２メサを形成する工程の後、前記導波路および前記スクライブラインから前記埋め込み層を除去する工程を有する請求項１から請求項６のいずれか一項に記載の半導体光素子の製造方法。
8. 基板と、
   前記基板上に形成された台形状のメサと、
   前記台形状のメサ上に形成されたハイメサ構造のアーム導波路と、を具備し、
   前記アーム導波路はコア層を含む半導体層を含む、半導体光素子。
9. 前記基板上であって電極が形成される領域と、
   前記基板上に形成された埋め込み層と、をさらに具備し、
   前記電極が形成される領域は、前記基板上に形成された複数の第１メサと、前記複数の第１メサの間に形成された前記埋め込み層とを含む、請求項８に記載の半導体光素子。
10. 前記基板上に形成され前記アーム導波路に光学的に結合されたスポットサイズ変換器をさらに具備し、
    前記スポットサイズ変換器は、片側に前記コア層、前記片側とは反対側に前記埋め込み層が配置されたメサ形状を有する、請求項９に記載の半導体光素子。

Images