JP2011107412A - 半導体光素子の製造方法 - Google Patents

半導体光素子の製造方法 Download PDF

Info

Publication number
JP2011107412A
JP2011107412A JP2009262254A JP2009262254A JP2011107412A JP 2011107412 A JP2011107412 A JP 2011107412A JP 2009262254 A JP2009262254 A JP 2009262254A JP 2009262254 A JP2009262254 A JP 2009262254A JP 2011107412 A JP2011107412 A JP 2011107412A
Authority
JP
Japan
Prior art keywords
mesa
mask
stripe
semiconductor optical
masks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009262254A
Other languages
English (en)
Inventor
Shinya Sudo
信也 須藤
Kenji Sato
健二 佐藤
Kenji Okamoto
健志 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009262254A priority Critical patent/JP2011107412A/ja
Publication of JP2011107412A publication Critical patent/JP2011107412A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】複数の段差を有する導波路構造において、簡易かつ精度よく、コア層と上部クラッド層におけるメサ中心のずれを小さくする。
【解決手段】下部クラッド層103とコア層102と上部クラッド層101とを積層し、上部クラッド層101上に、互いに並行に配置される第一及び第二のストライプ状マスク105a、105bと、第一のストライプ状マスク105aと第二のストライプ状マスク105bとの間に配置される第三のストライプ状マスク106とからなる3本のストライプ状マスク107を形成し、第一、第二のストライプ状マスク105a、105b及び第三のストライプ状マスク106をマスクとして第一メサを形成し、第一及び第二のストライプ状マスク105a、105bをそれぞれ除去し、第一及び第二のストライプ状マスク105a、105bを除去した後に、第三のストライプ状マスク106をマスクとして、第一メサの上部に位置し、第一メサよりも幅の狭い第二メサを形成する。
【選択図】図4

Description

本発明は、半導体光素子の製造方法、その半導体光素子に関する。
幹線系における波長多重(WDM)光通信システムでは、高速化、大容量化が進んでいる。このシステムで用いられる光変調器は、低電圧駆動、高速動作、小型化、光変調特性が波長に依存しないことが必要である。さらに、近年は帯域利用効率の高い多値符号化変調にも対応できることが求められている。
現在実用化されている光変調方式は、変調原理の観点から、光源(レーザ)を直接変調する方式、電界吸収型光変調器又はマッハツェンダー干渉計を利用した光変調器(マッハツェンダー光変調器)に分類される。中でも、マッハツェンダー(MZ)光変調器は、光変調器幹線系のような長距離伝送に使用でき、かつ、光変調特性の波長依存性が小さい点で優れている。
MZ光変調器には、ニオブ酸リチウム(LiNbO,以下LN)を用いたLN光変調器がよく用いられているが、その素子長が比較的長いため、光通信システムに組み込む上では小型化の点で課題があった。
一方、化合物半導体を用いた半導体MZ光変調器は、小型化できる上に、発光デバイスとのモノリシック集積が可能である。半導体MZ光変調器では、光導波路のコアの部分に効果的に電界が印加され、屈折率が変化することで実効的な光路長が変化するような素子層構造となっている。
半導体MZ光変調器には、実効的な光路長が変化させる、すなわち、位相の変調に適した光導波路が必要である。位相変調に適した光導波路の特徴として、特性面では、電界印加時に屈折率変化が高く光損失が少ないこと、及び、単一モード性であることが挙げられる。また、作製面では、作製が容易であること、及び、トレランスが大きいことが挙げられる。
導波路構造は、その光閉じ込めタイプから、リブ型(リッジ型)、ハイメサ型、埋め込み型に分けられる。図10に示すリブ型導波路は、再成長工程が不要なため素子作製プロセス工程が簡略化できる点で優れている。また、リブ型導波路は、コア層2が露出しない構造であることから、酸化しやすい半導体材料(例えばInP基板上のInGaAlAs系材料など)においても、素子信頼性を劣化させない。図10において、1は上部クラッド層であり、2はコア層であり、3は下部クラッド層である。また、リブ型導波路は、エッチング側面のラフネスの影響を受けにくい構造であるという特長がある。そこで、半導体MZ光変調器にリブ型導波路構造を採用することが期待されている。
ところで、リブ型導波路は、図11に示すような二段メサ型導波路構造にすることができる。二段メサ型導波路構造において、上部クラッド層1は、光導波路方向にメサ型形状を有するようにその一部が除去されている。コア層2は、上部クラッド層1のメサ幅と異なるメサ幅を光導波路方向に有するように形成される。
半導体MZ光変調器に適する活性層は、低電界においても十分な屈折率変化を実現する必要があるため、井戸層数を多くして光閉じ込めを高くする。しかし、その場合には、リブ型導波路を用いると、単一モード性を実現するのが難しくなる。そこで、高屈折率変化、低損失、及び、単一モード性の特徴を満たすための条件を同時に実現するため、電圧を印加する領域では、二段メサ型導波路のコア層2のメサ幅を相対的に広くするかわりに、電圧を印加しない領域では、コア層2のメサ幅を相対的に狭くする方法が有効である(特許文献1)。
この二段メサ型導波路の製造方法に関して、これまでいくつかの方法が提案されている。
例えば特許文献2には、マスクを複数回形成することなく、1回のマスク形成だけで簡便に左右対称な二段メサ構造を形成する方法が記載されている。この方法では、半導体基板上に組成が異なる化合物半導体層をエッチングレートが順に大きくなるように連続して堆積させ、マスクを形成した後に、堆積した化合物半導体層のウェットエッチングを行う方法が記載されている。
また、特許文献3には、活性層及びその上下に設けられた一対のクラッド層を有する半導体レーザ装置における二段メサ構造を作製する手法が開示されている。この手法では、上部クラッドのメサをウェットエッチングすることによりマスク内側にサイドエッチングさせた上で、ドライエッチングを行い、上部クラッド層のメサ幅よりも広いメサ幅になる活性層のメサを形成する。
特願2009−051909 特開平8−316219号公報 特開平7−183611号公報
しかしながら、上記記載の技術は、以下の点で改善の余地を有していた。二段メサ型導波路を含む、二段の段差を有する構造を作製するためには、通常2回のエッチングを用いる。エッチング毎にマスクを形成する方法としては、例えば、図12及び図13に示す方法、又は、図14に示す方法が考えられる。
図12及び図13に示す方法では、結晶成長などで作製されたコア層2を含む基板に対し、最初に上部クラッド層1のメサを規定するマスク5aを形成して(図12(a))、上部クラッド層1のエッチングを行う(図12(b))。ついで、マスク5aを除去した後(図12(c))、コア層2のメサ端面の位置を規定するマスク5bを再形成して(図13(a))、コア層2のエッチングを行い(図13(b))、最後に不必要なマスク5bを除去する。
図14に示す方法では、最初にコア層2のメサを規定するマスク5を形成し(図14(a))、上部クラッド層1のエッチングを行う(図14(b))。ついで、パターニングによりマスク5を再加工(図14(c))して上部クラッド層1のメサを規定するマスク5を形成し、上部クラッド層1及びコア層2のメサエッチングを行った後(図14(d))、マスク5を除去する。
図12〜図14に示す方法では、いずれも、1回目のエッチングの後、段差の付いている基板に対して、目合わせ精度の高いパターニング(図13(a)、図14(c))を施す。段差により面内でレジスト膜厚が変化することから、パターニング精度は低下するため、図11で示すように、コア層2のメサ中心と上部クラッド層1のメサ中心との間にずれ(ΔD)が生じてしまう。その結果、半導体光素子として種々の素子特性が低下する。また、段差に相対的に近い領域と段差から相対的に離れた領域との間でパターニング精度に差がでてしまい、面内ばらつきも大きくなり歩留まりが低下する。
また、特許文献2記載の方法では、作製する構造によって層構造が規定されてしまい設計が難しく、光導波路として機能できない場合もある。
また、特許文献3記載の方法では、ウェットエッチングすることよって上部クラッド層のみを選択的にエッチングして上部クラッド層にメサを作製するため、面方位の影響を受けやすく歩留まりが低下する。特に、光変調器のように曲線導波路を多く含む構造を作成する場合は、さらに、面方位の影響を受けやすくなる。
このように、上記の二段メサ型導波路構造の製造方法は、作製毎のばらつきが大きく半導体光素子を安定して製造するのが困難な方法であった。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、複数の段差を有する導波路構造において、簡易かつ精度よく、メサ中心のずれを小さくすることである。
本発明によれば、下部クラッド層とコア層と上部クラッド層とを積層する工程と、
前記上部クラッド層上に、互いに並行に配置される第一及び第二のストライプ状マスクと、前記第一のストライプ状マスクと前記第二のストライプ状マスクとの間に配置される第三のストライプ状マスクとを含む複数のストライプ状マスクを形成する工程と、
前記第一及び前記第二のストライプ状マスクをマスクとして第一メサを形成する第一のエッチング工程と、
前記第一のエッチング工程の後に前記第一及び前記第二のストライプ状マスクをそれぞれ除去する工程と、
前記第一及び前記第二のストライプ状マスクを除去した後に、前記第三のストライプ状マスクをマスクとして、前記第一メサの上部に位置し、前記第一メサよりも幅の狭い第二メサを形成する第二のエッチング工程と、
を含む、半導体光素子の製造方法が提供される。
また、本発明によれば、上記の半導体光素子の製造方法を用いる半導体光集積素子の製造方法が提供される。
また、本発明によれば、上記の方法を用いて製造された半導体光素子が提供される。
また、本発明によれば、
下部クラッド層と、
前記下部クラッド層の上部に形成されたメサ状のコア層と、
前記コア層の上部にメサ状に形成され、前記コア層よりもメサ幅が小さい上部クラッド層と、
を有し、
光の導波方向に対して垂直な断面において、前記コア層のメサ中心と、前記上部クラッド層のメサ中心との差をΔDとし、前記上部クラッド層のメサ幅をWribとしたとき、ΔD/Wrib<±0.2を満たす、半導体光素子が提供される。
さらに、本発明によれば、上記の半導体光素子を複数含み、複数の前記半導体光素子のコア層及びクラッド層のいずれかのメサ幅が互いに異なる、半導体光集積素子が提供される。
本発明によれば、複数の段差を有する導波路構造において、簡易かつ精度よく、コア層と上部クラッド層におけるメサ中心のずれを小さくすることができる。
第一の実施形態に係る半導体光素子の製造方法を説明する図である。 第一の実施形態に係る半導体光素子の製造方法を説明する図である。 第一の実施形態に係る半導体光素子の製造方法を説明する図である。 実施の形態に係る半導体光素子の製造方法を説明する図である。図4(a)は、図1(b)の平面図である。図4(b)は、実施の形態に係る方法で製造される半導体素子の断面図である。 実施の形態に係る半導体光素子の製造方法を説明する図である。 実施の形態に係る半導体光素子の製造方法を説明する図である。 第二の実施形態に係る半導体光素子の製造方法を説明する図である。 実施の形態に係る半導体素子の製造方法を説明する図である。 実施の形態に係る方法を用いて製造される半導体光集積素子の平面図である。 リブ型導波路の模式的な断面図である。 二段メサ型導波路の模式的な断面図である。 二段メサ型導波路の製造方法の一例を説明する図である。 二段メサ型導波路の製造方法の一例を説明する図である。 二段メサ型導波路の製造方法の一例を説明する図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第一の実施形態)
図1〜4は、第一の実施形態に係る半導体光素子の製造方法を説明する図である。図4(a)は、図1(b)の平面図である。図4(b)は、本実施形態の方法で製造される半導体光素子の断面図である。本実施形態に係る半導体光素子の製造方法は、半導体基板上(図示せず)に、下部クラッド層103とコア層102と上部クラッド層101とを積層する工程と(図1(a))、上部クラッド層101上に、互いに並行に配置される第一及び第二のストライプ状マスク105a、105bと、第一のストライプ状マスク105aと第二のストライプ状マスク105bとの間に配置される第三のストライプ状マスク106からなる3本のストライプ状マスク107を形成する工程と(図1(b))、第一、第二のストライプ状マスク105a、105b及び第三のストライプ状マスク106をマスクとして第一メサを形成する第一のエッチング工程と(図1(c))、第一のエッチング工程の後に第一及び第二のストライプ状マスク105a、105bをそれぞれ除去する工程と(図3(a))、第一及び第二のストライプ状マスク105a、105bを除去した後に、第三のストライプ状マスク106をマスクとして、第一メサの上部に位置し、第一メサよりも幅の狭い第二メサを形成する第二のエッチング工程と(図3(b))を含む。
以下、各工程について詳細に説明する。
まず、図1(a)で示すように、半導体基板(図示せず)上に下部クラッド層103と、コア層102と、上部クラッド層101とを結晶成長などにより順に積層し、上部クラッド層101上に誘電体膜107aを形成する。
下部クラッド層103は、たとえば、n−InPとする。
コア層2は、上部クラッド層101及び下部クラッド層103よりも屈折率が高くなるように、材料及び構造を設計する。コア層102の材料には、たとえば、InGaAsP、InGaAlAs又はInGaNAs等を用いることができる。コア層102は、量子井戸層であってもよいしバルク層であってもよい。電界印加に対する効率の良い位相変調器を実現するためには、コア層102の光閉じ込め係数は、大きくとることが好ましい。具体的にはコア層102に量子井戸を用いた場合には、井戸幅は、QCSE(量子閉じ込めシュタルク効果)が観測されるサイズとし、例えば、4nm〜15nmとする。井戸数については、変調の効率と電界強度とのバランスを考慮して、6〜20層とする。
上部クラッド層101は、たとえば、p−InPとする。上部クラッド層101の厚みは、光モードの一部が上部クラッド層101の上面に達しない程度に厚くすることにより、光の損失を小さくすることができる。また、上部クラッド層101の抵抗が高くならない程度に厚くすることで、高速変調を行う点で有利となる。そこで、上部クラッド層101の厚みは、概ね、1μm〜3μmの範囲で設定することができる。
誘電体膜107aには、たとえば、シリコン酸化膜(SiO)、シリコン窒化膜(SiNx)を用いることができる。
ついで、リソグラフィー技術を用いて誘電体膜107aを3本のストライプ状にパターニングを行い、ストライプ状マスク107を形成する(図1(b))。ストライプ状マスク107は、第一及び第二のストライプ状マスク105a、105bと第三のストライプ状マスク106からなる。図4で示すように、第一のストライプ状マスク105aは、下段メサ10の一のメサ端面の位置を規定するマスクストライプであり、第三のストライプ状マスク106は、上段メサ20のメサ端面の位置を規定するマスクストライプである。第二のストライプ状マスク105bは、第一のストライプ状マスク105aで規定される下段メサ10のメサ端面の反対側のメサ端面の位置を規定するマスクストライプである。そこで、形成する下段メサ10のメサ幅(Wmesa)及び上段メサ20のメサ幅(Wrib)に合わせてストライプ状マスク107の幅を設計する(図4(a))。
上段メサ20のメサ幅(Wrib)は、0.5μm以上が好ましい。こうすることで、素子内におけるメサ幅のばらつきを許容できる範囲にすることができる。また、上段メサ20のメサ幅(Wrib)は、0.5μm〜3.0μmとすると好ましく、0.5μm〜2.0μmとするとより好ましい。こうすることで、基本モードの光を導波させつつ、高次モードの光を放射(非導波)させることができる。そこで、第三のストライプ状マスク106の幅は、0.5μm〜3.0μmとすると好ましく、0.5μm〜2.0μmとするとより好ましい。図4(a)で示すように、第一のストライプ状マスク105aと第二のストライプ状マスク105bとの間の中心線と、第三のストライプ状マスク106の中心線とは、略一致するように形成する。略一致とは、必要とされる精度が、対象とする光導波路の特性に応じて決定されるものである。上記中心線のずれはできる限り小さいことが好ましいが、具体的には、第一のストライプ状マスク105aと第二のストライプ状マスク105bとの中心線(L1)と、第三のストライプ状マスク106の中心線(L2)との位置ずれΔd(μm)が第三のストライプ状マスク106の幅Wrib(μm)に対して、±0.2以下になるようにする(図5)。
ついで、ドライエッチングにより、3本のストライプ状マスク107でマスクされていない上部クラッド層101をエッチングする(第一のエッチング工程)。エッチングは、ストライプ状マスク107の外側にある上部クラッド層101がエッチングされる、あるいは、ごく薄く上部クラッド層101が残る深さまでエッチングするのが望ましい。但し、マイクロローディング効果によるエッチング速度差によって得られたストライプ溝108の上部クラッド層の残り厚(d)は、既に除去した第一あるいは第二のストライプ状マスク105a、105bの外側に必要なエッチング深さ(d)よりも大きくなっていることが好ましい(図1(c))。こうしたことを考慮してΔgを決定する(図4(a))。
このドライエッチングでは、マイクロローディング効果を利用して、ストライプ状マスク107の外側に露出している上部クラッド層101をエッチングする速度が、第一及び第二のストライプ状マスク105a、105bと第三のストライプ状マスク106との間のストライプ溝108に露出している上部クラッド層101をエッチングする速度よりも大きくなるようにする。このエッチング速度比は、ストライプ溝108ができるだけエッチングされないことが好ましく、具体的にはストライプ溝108に露出している上部クラッド層101のエッチング速度がストライプ状マスク107の外側に露出している上部クラッド層101のエッチング速度に対して、0.8倍以下にすると好ましい。
図6には、マイクロローディングの効果を測定した結果を示す。横軸には、各ストライプのピッチΔg(μm)を示し、縦軸には、マスクから面内方向に充分離れた上部クラッド層101のエッチング深さ(d)に対するストライプ間のエッチング深さ(d)の比(d/d)を示している。図6では、上部クラッド層101として、p−InPを用いている。エッチングガスは、四塩化ケイ素とアルゴンの混合ガスを用いている。図6で示すように、ストライプ状マスクのピッチ(Δg)が小さくなるほど、エッチング速度に差が生じ、エッチング速度比が1からずれてくる。一方、Δgが小さすぎるとパターニングの精度に起因したΔgの幅のばらつきが生じやすくなる。そこで、Δgは、0.5μm〜1.0μm程度とすることにより、パターニングのばらつきを無視できる程度にしつつ、ストライプ溝108に露出している上部クラッド層101のエッチング速度がストライプ状マスク107の外側に露出している上部クラッド層101のエッチング速度に対して、0.8倍以下にすることができる。こうすることで、ストライプ溝108の底面のコア層102が露出してしまう前に、第一及び第二のストライプ状マスク105a、105bの外側の上部クラッド層をほぼ除去することができる。また、Δgは、0.5μm〜0.6μm程度とすることで、d/dを0.7倍以下にすることができる。こうすることで、第一及び第二のストライプ状マスク105a、105bの外側の上部クラッド層が除去される前に、ストライプ溝108の底面のコア層102が露出してしまうことを確実に防止することができる。このようにして、下段メサ10のメサ側壁の位置を規定するメサ構造(第一メサ10a)が得られる。ストライプ状マスク107から面内方向に充分離れた上部クラッド層101のエッチング深さ(d)に対するストライプ間のエッチング深さ(d)の比(d/d)をk、上部クラッド層101の厚さをdclad1、コア層102の厚さをdcoreとすると、1回目のエッチング深さd、2回目のエッチング深さddとし、コア層とクラッド層のエッチング速度が同じであるならば、2回目のエッチング後に最低限満たすべき条件は、
(k×d+d)≦dclad1
(d+d)≧(dclad1+dcore
≦dclad1
となる。よって、kが満たすべき条件は、
k≦(1−dcore/d)≦(1−dcore/dclad1)となる。
coreは、変調器の屈折率変化の効率を考えると、0.3μmあることが望ましく、dclad1は、1.5μm程度以上あることが望ましいことから、kは0.8以下であることが好ましい。実際には、コア層102と上部クラッド層101のエッチング速度は、エッチングの手法にもよるが、コア層102のエッチング速度の方が上部クラッド層101のエッチング速度よりも小さいことが多く、その場合は、kはさらに小さいことが好ましい。
ついで、レジスト109aを塗布し、第一のストライプ状マスク105aと第三のストライプ状マスク106との間、及び、第二のストライプ状マスク105bと第三のストライプ状マスク106との間に形成されたストライプ溝108を埋め込みつつ、第三のストライプ状マスク106をレジスト109aで覆う(図2(a))。ついで、リソグラフィー技術を用いて、第一及び第二のストライプ状マスク105a、105bの一部又は全部を露出させる(図2(b))。フッ化水素酸(HF)を用いたウェットエッチングにより、第一及び第二マスク105a、105bを選択的に除去する(図2(c))。このとき、第三マスク106がレジスト109で保護され、かつ、第一及び第二のストライプ状マスク105a、105bの一部がエッチャントに触れるようにレジスト109がパターン形成されていればよい。したがって、レジスト109aのパターニングは、第一あるいは第二のストライプ状マスク105a、105bの幅程度の精度があればよい。
ついで、レジスト109を除去し(図3(a))、第二のストライプ状マスク106を利用してドライエッチングを行い、露出しているコア層102のエッチングを行うと同時に第三のストライプ状マスク106をマスクとして上部クラッド層101をエッチングする。前述したように、マイクロローディング効果によるエッチング速度差によって得られたストライプ溝108の上部クラッド層の残り厚は、既に除去した第一あるいは第二のストライプ状マスク105a、105bの外側に必要なエッチング深さよりも大きくなっているため、必要なエッチング深さをエッチングした後もストライプ溝108の底面とコア層102の表面の間には上部クラッド層がちょうどなくなるか、あるいは、若干残る形状を作製することができる。(第二のエッチング工程)。具体的には、露出しているコア層102がエッチングされて下部クラッド層103が露出し、かつ、ストライプ溝108の底面とコア層102の表面との間の距離dcradが0≦dcrad≦300nmとなるまでエッチングを行う(図3(b))。このとき、図1(c)及び図3(c)で示す、d,d、d、dには、dをエッチングした際に、d+dが上部クラッド層101の厚さに達しないことが好ましい。すなわち、コア層102と上部クラッド層101が同じエッチング速度でエッチングされる場合、本エッチングにてエッチングする層厚dは、d<(上部クラッド層101の厚さdclad1)−dであることが好ましい。これにより、下段メサ10のメサ側壁を備える構造(第二メサ20a)が形成されるとともに、図1(c)で示す第一メサ10aがエッチングされて上段メサ20のメサ側壁が形成される(第一メサ10b)。
次にウェットエッチングによって、マスクされていない上部クラッド層101及び下部クラッド層103を除去する。このとき、コア層102を構成する材料がウェットエッチングの条件で除去されないようにエッチング液を選択する。
ついで、第三のストライプ状マスク106を除去して図4(b)に示す二段メサ導波路構造を形成する。下段メサ10は、上部クラッド層101、コア層102及び下部クラッド層103から構成される。また、上段メサ20は、上部クラッド層101で構成される。
ついで、上段メサ20が形成された上部クラッド層101に電極(図示せず)を形成する。具体的には、第三のストライプ状マスク106を除去した後、SiNx膜を形成し、ポリイミドなどを用いて段差緩和した後、SiNx膜にて絶縁し、SiNx膜をエッチングして電流注入窓を形成する。ついで、形成された電流注入窓上に電極(たとえば、Ti/Au)を堆積する。電極が不要な領域では、電極をパターニングによって除去する。
また、上部クラッド層101と電極との間には、コンタクト層(図示しない)が形成されていてもよい。コンタクト層には、たとえば、InGaAsを用いることができる。コンタクト層が上部クラッド層101と異なる材料からなる場合には、結晶成長によって、上部クラッド層101を形成した後に続けて形成を行っておく。こうすることで、ストライプ状マスク107と上部クラッド層101との密着性が悪い場合であっても、コンタクト層をマスクとして利用することができる。
ついで、半導体基板を研磨して薄膜化した後、裏面に電極を堆積し、本実施形態の半導体光素子を完成させる。
つづいて、本実施形態の作用効果について説明する。本実施形態では、上部クラッド層101上に、互いに並列して配置される第一及び第二のストライプ状マスク105a、105bと、第一のストライプ状マスク105aと第二のストライプ状マスク105bとの間に配置される第三のストライプ状マスク106とを含む複数のストライプ状マスク107を同時に形成した後、2つのエッチング工程を行いメサ幅の異なる二段のメサを形成する。これにより、段差の形成前に、二段メサの側壁を二段同時に規定できるマスクを形成することができる。したがって、パターニング工程でメサ中心の目合わせをする必要がなくなり、簡易かつ精度よく、下段メサ10と上段メサ20とのメサの中心のずれを小さくすることができる。
従来の二段メサ導波路構造を製造する方法では、一段目(上部クラッド層)のメサ端面の位置を規定するマスクと二段目(コア層)のメサ端面の位置を規定するマスクとを別々に形成させる必要があった。そのため、比較的安価な密着露光法、又は、ステッパ(g線)などを用いるとメサパターンの重ね合わせに関してメサ中心がずれる、及び、そのずれ量が大きくばらつくことが問題となっていた。たとえば、図12及び図13に示す手法では、マスク5bの形成時において前記コア層のメサ中心と、前記上部クラッド層のメサ中心の距離が決定され、図14に示す手法でも、図14(c)におけるマスク5のパターニングにおいて、前記コア層のメサ中心と、前記上部クラッド層のメサ中心の距離が決定される。なお、二回目のマスク加工では、既に1回目のマスク加工後のエッチングによってウェハに段差が生じているため、パターニングの精度が低下することが多く、メサ中心のずれはさらに生じやすくなる。
コア層のメサ幅(Wmesa)と上部クラッド層のメサ幅(Wrib)のメサ中心がずれてしまうと、半導体光素子として種々の特性が低下してしまう。例えば、MMI型合分波器を例にすると、コア層のメサと上部クラッド層のメサのメサ中心がずれることによって、MMIの入射位置に誤差が生じるなどの影響により、挿入損失が大きくなったり、分岐比が設計値からずれたりするという影響がある。
また、光集積素子を例にすると、二段メサ型導波路と、他の導波路とが接続する場合の接続部においては、2つの導波路の接合点にてそれぞれの導波路の軸を制御して光モードがなめらかに接続されるようにすることが重要である。しかしながら、図11で示すようなずれが生じると、光の反射点、又は、放射点となってしまう。
また、コア層のメサにおいても光を閉じ込める設計を行った場合、上部クラッド層とコア層の中心位置がずれていると高次モード(特に奇モード)を励起しやすくなり、単一モード導波路として動作しにくくなってしまう。これは特に、曲線導波路の曲率を大きくして素子サイズを小さくする場合に起こりやすい。
一方、本実施形態の製造方法では、段差を形成する前のパターニングのみで高い精度が要求されるパターニングを行うため、パターニングの精度が低下しない条件で二段メサのメサ側壁の位置を規定するマスクを形成することができる。また、公知の露光マスクの作製精度は非常に高いため、ストライプマスクの間隔や幅のずれの絶対値は、ΔD/Wribが0.2以下となる精度で充分作製可能である(ΔDは、光の導波方向に対して垂直な断面における、下段メサ10のメサ中心と、上段メサ20のメサ中心との差である。ΔWribは、上段メサ20のメサ幅である。)。
本実施形態の方法を利用した光変調器の一例として、図9に示す半導体MZ干渉型光変調器を用いて以下に説明する。図9は、その平面図である。図9に示す半導体MZ干渉型光変調器は、たとえば、n−InP基板のような半導体基板に二段メサ型導波路構造がモノリシックに形成されている。
この半導体光変調器は大きく分けて、4つの異なる領域が形成されており、本実施形態により作製した半導体光素子が連続して接合した構成となっている。領域1は、電界をかけて位相を回転させる位相変調器領域、領域2は、変調器の光の入出力部であるSSC(スポットサイズコンバーター)領域、領域3、4は、受動導波路領域である。領域1の両側には、領域3が設けられている。すなわち、領域1の光導波路を伝搬した光が領域3の光導波路に入射されるように構成されている。
領域1のクラッド層上及び半導体基板の裏面には、Ti,Auなどの金属電極(図示しない)が形成されている。たとえば、領域1には、0〜−10Vの電界を印加することができる。
領域2は、光を入力又は出力する部位で、電界を印加せずかつ電流を注入しない領域である。コア層のメサのメサ幅及び上部クラッド層のメサのメサ幅は、素子端面の光モードの形状を制御させるために、それらメサ幅を軸方向に変更してもよい。領域2から出力または入力される光の波長は、理論上制限はないが、光ファイバ通信の応用には、実用上、1.25μm〜1.65μmとすると好ましい。
領域4は、多モード干渉(MMI:Multi Mode Interference)光導波路領域である。この領域は、片側に入力された光を2分割して反対側のアームに出力する分波器として、または、適切な位相差をもった二つの光を上下のアームに入力し、反対側のアームから合波した光を取り出す合波器として動作する。
領域1と領域4との間の接続領域である領域3、及び、領域2と領域4との間には、領域1及び領域2の2つの導波路を適切な間隔にするために曲線状の二段メサ型光導波路が設けられている。曲線状の二段メサ型光導波路は、曲がり部分を伝搬する際に多モードが励起されやすいため、多モードがカットオフされるよう、基本モードのみを伝搬できる領域とする。
領域1におけるA−A'断面図は、図4(b)に対応する。領域2〜4も、図4(b)で示す二段メサ型光導波路で構成されるが、各領域において下段メサ10及び上段メサ20のメサ幅(Wrib、Wmesa)は互いに異なる。例えば、領域1のコア層102のメサ幅Wmesaは、領域2、4のコア層102のメサ幅Wmesaよりも広く形成してもよい。これにより、領域1では、領域4よりもエッチング端面に起こるリーク電流の影響を低減することができ、電界強度を高めて動作電圧を効果的に抑制することができる。また、領域2、4では、領域1よりもメサ幅Wmesaを狭めるだけで、領域1の導波路が多モードを許容する導波路になったとしても、高次モードをカットオフすることができる。こうすることで、低電圧化、低挿入損失化かつ高消光比の変調器とすることができる。
また、下段メサ10における上部クラッド層101の層厚dcladは、薄くする程、高次の光モードが存在しにくくなる。そこで、下段メサ10の上部クラッド層101を層厚dcladは、0≦dclad≦300nmとすることすることにより、導波路を伝搬する光のモードを制御することができる。
領域4に形成されるMMI型合分波器の分岐比を図11の構造を用いてシミュレーションした一例を図8に示す。図8で示すように、上段メサ20のメサ幅Wribに対する上段メサ20のメサ中心と下段メサ10のメサ中心とのずれ量ΔDの比(ΔD/Wrib、図8の横軸)が±0.2よりも大きくなると、合分波器の分岐比が1:1(分岐比ずれが0)からずれ始める。これにより、光変調器の0状態の光強度の増加がおこり、光強度のON、OFFの判別誤差に影響することになる。
一方、本実施形態の方法を用いて図9に示す光変調器を作製することで、上段メサ20のメサ幅(Wrib)に対する上段メサ20のメサ中心と下段メサ10のメサ中心のずれ量ΔD/Wribを±0.2以下にすることができる。したがって、分岐比について設計値からのずれを無視しうる程度にすることができ、変調器特性を向上させることができる。
また、本実施形態の方法を用いて図9に示す変調器を作成することで、各領域におけるメサ側壁の位置を精度よく作製することができる。したがって、電界印加効率及び良好な消光比を有する半導体光変調器を容易に得ることができる。
(第二の実施形態)
図7は、第二の実施形態の半導体光素子の製造方法を説明する図である。本実施形態では、第一の実施形態と同じ内容については適宜省略し、第一の実施形態と異なる点のみを説明する。本実施形態では、図1(b)で示す構造を作製した後、誘電体マスク207を上部クラッド層101をエッチングする前に形成する(図7(a))。誘電体膜207の材料としては、ストライプ状マスク107の材料に対してウェットエッチングのエッチング速度差があるものを用いる。たとえば、ストライプ状マスク107をシリコン窒化膜とするとき、誘電体マスク207はシリコン酸化膜とする。
誘電体マスク207は、第一のストライプ状マスク105a、105bと第三のストライプ状マスク106との間を埋め込み、かつ、第三のストライプ状マスク106を覆うように形成される。具体的には、3本のストライプ状マスク107の全体を覆うように誘電体膜(図示せず)を形成し、リソグラフィー技術を用いて誘電体膜を加工し、第三のストライプ状マスク106に対向していない第一及び第二のストライプ状マスク105a、105bの側面を露出させる。こうすることで誘電体マスク207を形成する(図7(a))。ついで、ドライエッチングを用いて、露出している第一のストライプ状マスク105a、105bの側面に沿って、マスクされていない上部クラッド層101をエッチングする(図7(b)、第一のエッチング工程)。これにより、下段メサ10のメサ側壁の位置が規定される構造(第一メサ10c)が形成される。
ついで、誘電体マスク207を選択エッチングで除去した後、図2(a)〜(c)と同様に、第一のストライプ状マスク105a、105bを除去する(図7(c))。ついで、露出した上部クラッド層101をエッチングして、上段メサ20を形成するとともに、第一メサ10cもエッチングして下段メサ10を形成する(図7(d)、第二のエッチング工程)。このとき、ドライエッチング法のみでエッチングを行っても良いし、ウェットエッチングによる選択エッチングを併用しても良い。その後、第三のストライプ状マスク106をウェットエッチングにより除去して導波路構造を作製する。こうすることで、図4(b)で示すように、下段メサ10の中心と上段メサ20のメサ中心とが略一致した二段メサ型光導波路を作製することができる。
本実施形態の方法においても、第一のストライプ状マスク105a、105b及び第三のストライプ状マスク106を同時に形成することで、上段メサ20のメサ側壁の位置及び第一メサ10のメサ側壁の位置をメサエッチング前のパターニングによって一度に規定することができる。したがって、メサ中心が略同一の二段メサ導波路構造を容易かつ精度よく作製することができる。
また、第一の実施形態の方法は、図3(b)で示す工程において、d+dが上部クラッド層101の厚さに達しない関係にある構造体にしが適用できないが、本実施形態の方法では、このような制限なく、二段メサ光導波路構造を有する半導体光素子を製造することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施形態では、光導波路の材料として、クラッド層としてInP、コア層としてInGaAsP、InGaAlAs、InGaNAsなどを例に挙げている。しかしながら、本発明の導波路は、コア層とクラッド層とを持つ光導波路一般に適用することができるので、この材料に限るわけではない。
上記実施形態では、誘電体マスクを例に挙げて説明したが、マスクには、誘電体膜だけでなく、金属や半導体を用いることも可能である。
また、上記実施形態では、光変調器として半導体MZ干渉型光変調器を例に挙げて説明したが、これに限るわけではなく、二段メサ型光導波路構造を用いた、電界印加ないしは電流注入によりその屈折率を変調させる変調器、又は、光を吸収することにより光振幅を変調させる電界吸収型光変調器にも本発明を適用することができる。
また、本発明の方法で製造した半導体光素子は、半導体レーザ、発光ダイオード等の発光素子、又は、受光素子として適用することができる。
また、本発明は、上記実施形態の半導体光変調器を他の部材とともに集積した半導体光集積素子でも実現することができる。この半導体光集積素子は、たとえば、上記実施形態に係る半導体光変調器に加え、その半導体光変調器の損失を補償するための半導体光増幅器と、半導体光変調器と半導体光増幅器との間に設けられた反射鏡とを含んでいてもよい。
さらに、上記実施形態の半導体光変調器を外部共振器型レーザの利得媒質に用いてもよい。また、上記実施形態の半導体光変調器の位相調整領域(図9中領域1)と波長可変フィルタとを組み合わせた半導体光変調器集積波長可変トランスミッタとしてもよい。このように、上記実施形態の半導体光変調器と他の部材とをモノリシック集積することで、電界印加時の高屈折率変化及び低導波損失と単一モード化特性とを同時に実現できる半導体光変調機能を集積することができる。したがって、特性が良好な半導体光集積素子を実現することができる。
なお、当然ながら、上述した実施の形態は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態は、各部の構造などを具体的に説明したが、その構造などは本発明を満足する範囲で各種に変更することができる。本発明によれば、良好な位相変調ができる光導波路を作製できるので、位相変調を用いた光伝送システムに小型、低損失、低電圧駆動といったメリットを生かされた形で利用することができる。
(実施例1)
二段メサ型半導体光導波路を含む半導体MZ干渉型半導体光変調器を第一の実施形態で説明した方法により作製する。二段メサ型半導体光導波路の構造は、図4(b)で示す構造を用いる。また、半導体MZ干渉型半導体光変調器の構造は、図9で示す構造を用いる。n−InP基板上にエピタキシャル成長を行った井戸数10層、井戸幅10nmであるInGaAlAs/InGaAlAsからなるコア層102を用意する。下部クラッド層103は、n−InPとし、上部クラッド層101は、p−InPとする。上部クラッド層の厚さは、2.5μmとする。上部クラッド層101の上部には、コンタクト層としてInGaAs層を50nm程度堆積する。この積層された基板を整形するにあたり、第一の実施形態で説明した方法を用いる。第二メサ20のメサ幅は、領域1、領域3及びその他の受動導波路領域では、1.3μmとし、領域2では、1.3μmから1.0μmになるテーパ構造になるようにする。また、第一メサ10のメサ幅は、4μmになるようにする。ストライプ状マスク107としてSiNx膜を用いる。
まず、SiNx膜を形成し(図1(a))、3本のストライプ状にパターニングを行う(図1(b))。各ストライプの隙間(Δg)は、0.6μm程度になるように露光を行う。このとき、第一及び第二のストライプ状マスク105a、105bの幅は、それぞれ、SSC領域内で0.9〜0.75μm、第三のストライプ状マスク106の幅は、SSC領域内で1.0〜1.3μmへと変化することになる。ここで形成されたレジストパターンをマスクとして、CF(四フッ化炭素)などを原料ガスとするドライエッチング法によってSiNx膜を加工する。ついで、ドライエッチングを行い図1(c)の形状を形成する。ドライエッチングは、ここではInPからなるクラッド層をエッチングすることになるが、いくつかのエッチングガスを組み合わせ公知の手法を用いれば良い。例えば、メタン、水素、塩素の混合ガスを導入してプラズマを形成するなどして実現する。エッチング深さ(d)は2.0μmとする。このとき、ストライプ溝108のエッチング深さ(d)は、概ね1.4μm程度となる。ついで、第一及び第二のストライプ状マスク105a、105bを除去するためにレジスト109aを形成し(図2(a))、第一及び第二のストライプ状マスク105a、105b上の一部を開口する(図2(b))。この状態では、保護すべき第三のストライプ状マスク106にはエッチャントは触れないため、バッファードフッ酸で第一及び第二のストライプ状マスク105a、105bのみを除去できる。ここで行ったレジストマスクのパターニングは、第一及び第二のストライプ状マスク105a、105の一部を開口すれば良いため、各ストライプの隙間(Δg)である0.6μm程度と上部メサ20のメサ端面の位置を規定するマスクストライプの幅の最小値0.75μmとを加えた最大1.35μmの幅で露光のずれを許容できる、すなわち、最大±0.65μm以下の精度があれば良い。ついで、約1μmの深さの追加エッチングをドライエッチング法で行う(図3(b))。この時点でストライプ溝のエッチング深さ(d)は約2.4μmであり、コア層102に達しない。ついで、ウェットエッチングによってコア層102及びコンタクト層をマスクとしてクラッド層101をエッチングすることによって、図2の形状からなる二段メサ型光導破路が作製される。この導波路に、ファイバから光を導入し、かつ、導波路に電界をかけて屈折率を変化させることができるように、上部クラッド層101上に電極を形成する。具体的には、エッチング後にSiNx膜を形成し、ポリイミドで段差緩和した後、SiNx膜にて絶縁し、クラッド上部のみSiNx膜をエッチングして電流注入窓を形成し、その上に電極Ti/Auを堆積、その後、不要な領域の電極をパターニングによって除去し、その後、基板を研磨して薄膜化、その後、裏面に電極を堆積する。両端面ともヘキ開後、ARコート(無反射コーティング)を行い、MZ変調器を得る。得られたMZ変調器の上段メサ20のメサ幅に対する下段メサ10のメサ中心と上段メサ20のメサ中心とのずれ量ΔD/Wribは、±0.2以下である。
(実施例2)
実施例1と同様の層構造を用いて、第二の実施形態で説明した方法により半導体MZ干渉型半導体光変調器を形成する。領域1の位相変調器領域と、領域3及びその他の受動導波路領域のクラッド領域のメサ幅は1.3μmに、領域2のSSC領域のメサ幅は、そのSSC領域内で1.3μmから1.0μmになるテーパ構造になるようにする。また、コア領域のメサ幅は4μmになるようにする。誘電体マスク207としてSiO膜を用い、ストライプ状マスク107としてSiNx膜を用いる。まず、SiNx膜107aを形成し、3本のストライプ状にパターニングを行う。各ストライプの隙間は、0.6μm程度になるように露光を行う。このとき、第一及び第二のストライプ状マスク105a、105bのストライプの幅は、SSC領域内で0.9〜0.75μmへと変化し、第三のストライプ状マスク106を規定するマスクストライプの幅は、SSC領域内で1.0〜1.3μmへと変化することになる。次に、SiO膜を形成し、3本のストライプの隙間がSiO2膜によって覆われるようにパターニングを行うことで誘電体マスク207を形成する(図7(a))。ついで、ドライエッチングを行い、図7(b)の形状を形成する。エッチング深さは、下段メサ10のメサ深さに相当する分をエッチングする。ここでは2.0μmとする。この後、SiO膜を、バッファードフッ酸で除去する。SiNx膜とのエッチングレート差が大きいので、SiO膜だけを選択して除去できる。次に、第一のストライプ状マスク105a、105bに相当するSiNx膜を除去するためにレジスト109を形成し(図2(a)、第一のストライプ状マスク105a、105b上の一部を開口する(図2(b))。この状態では、保護すべき第三のストライプ状マスク106にはエッチャントは触れないため、長時間エッチングを行うことにより、バッファードフッ酸で第一及び第二のストライプ状マスク105a、105bのみを除去できる(図2(c))。ここで行ったレジストマスクのパターニングは、第一及び第二のストライプ状マスク105a、105bの一部を開口すれば良いため、ストライプ溝108の溝幅0.6μm程度と第一及び第二のストライプ状マスク105a、105bの幅の最小値0.75μmとを加えた最大1.35μmの幅で露光のずれを許容できる。この後、第二メサ20の高さに相当するエッチングを行う。ここでは2μmの深さをドライエッチング法で行った。ドライエッチング法のみでエッチングを行っても良いが、ウェットエッチングによる選択エッチングを併用しても良い。このようにして導波路構造を作製することで、各領域に使われている二段メサ型光導波路において、下段メサ10のメサ中心と上段メサ20のメサ中心とを略一致させることができる。この導波路に、ファイバから光を導入し、かつ、導波路に電界をかけて屈折率を変化させることができるように、クラッド上部に電極を形成する。具体的には、エッチング後にSiNx膜を形成し、ポリイミドで段差緩和した後、SiNx膜にて絶縁し、クラッド上部のみSiNx膜をエッチングして電流注入窓を形成する。ついで、該電流注入窓上に電極Ti/Auを堆積した後、不要な領域の電極をパターニングによって除去する。その後、基板を研磨して薄膜化して、裏面に電極を堆積する。両端面ともヘキ開後、ARコート(無反射コーティング)を行い、MZ変調器を得る。得られたMZ変調器の上段メサ20のメサ幅に対する下段メサ10のメサ中心と上段メサ20のメサ中心とのずれ量ΔD/Wribは、±0.2以下である。
本発明の他の態様を以下に例示する。
(1)第一のクラッド層と、
前記第一のクラッド層の上部に形成されたメサ状のコア層と、
前記コア層の上部にメサ状に形成され、前記コア層のメサ幅よりもメサ幅が狭い第二のクラッド層と、
を備える二段メサ型構造を形成する工程において、
前記コア層のメサの端面と第二のクラッド層のメサ端面を同時に決定するエッチング阻止マスクを形成する工程と、
該マスクが形成された基板の該マスクで被覆されていない領域の一部を除去するエッチング工程を含むことを特徴とする半導体光素子の製造方法。
(2)(1)に記載の半導体光素子の製造方法において、
前記コア層のメサの端面と第二のクラッド層のメサ端面を同時に決定するエッチング阻止マスクで保護される領域とは別の領域を保護するための別のエッチング阻止マスクを形成する工程を含むことを特徴とする、半導体光素子の製造方法。
(3)前記半導体光素子が半導体光変調器であることを特徴とする半導体光素子の製造方法。
(4)前記半導体光変調器は光の合分波器を含むことを特徴とする半導体光素子の製造方法。
(5)(1)〜(4)いずれかに記載の半導体光素子の製造方法を用いる半導体光集積素子の製造方法。
(6)第一のクラッド層と、
前記第一のクラッド層の上部に形成されたメサ状のコア層と、
前記コア層の上部にメサ状に形成され、前記コア層のメサ幅よりもメサ幅が狭い第二のクラッド層と、
を備える二段メサ型光導波路を有し、
該光導波路は、前記コア層のメサの端面と第二のクラッド層のメサ端面を同時に決定するエッチング阻止マスクを用いて作製され、前記光導波路のコア層のメサの中心と、前記第二のクラッド層のメサの中心の位置が略一致していることを特徴とする半導体光素子。
(7)二段メサ型光導波路を構成要素とした分波器を含む、(6)に記載の半導体光素子
(8)(6)〜(7)に記載の半導体光素子において、
前記二段メサ型光導波路を構成要素とした位相変調器を含む、半導体光変調器。
(9)前記単一モード光導波路領域に曲線状の前記二段メサ型光導波路が設けられている、(6)〜(8)いずれかに記載の半導体光素子。
(10)前記二段メサ型光導波路を有し、
前記光導波路のコア層のメサの中心と、前記第二のクラッド層のメサの中心の位置ずれΔDがコア層のメサ幅Wribを用いて、
ΔD/Wrib≦±0.2
である光導波路を含むことを特徴とする(6)〜(9)いずれかに記載の半導体光素子。
(11)(6)〜(10)いずれかに記載の光素子を含む、半導体光集積素子。
1 上部クラッド層
2 コア層
3 下部クラッド層
5 マスク
5a マスク
5b マスク
10 下段メサ
10a、10b、10c 第一メサ
20a 第二メサ
20 上段メサ
101 上部クラッド層
102 コア層
103 下部クラッド層
105a 第一のストライプ状マスク
105b 第二のストライプ状マスク
106 第三のストライプ状マスク
107 複数のストライプ状マスク
107a 誘電体膜
108 ストライプ溝
109 レジスト
109a レジスト
207 誘電体マスク

Claims (16)

  1. 下部クラッド層とコア層と上部クラッド層とを積層する工程と、
    前記上部クラッド層上に、互いに並行に配置される第一及び第二のストライプ状マスクと、前記第一のストライプ状マスクと前記第二のストライプ状マスクとの間に配置される第三のストライプ状マスクとを含む複数のストライプ状マスクを形成する工程と、
    前記第一及び前記第二のストライプ状マスクをマスクとして第一メサを形成する第一のエッチング工程と、
    前記第一のエッチング工程の後に前記第一及び前記第二のストライプ状マスクをそれぞれ除去する工程と、
    前記第一及び前記第二のストライプ状マスクを除去した後に、前記第三のストライプ状マスクをマスクとして、前記第一メサの上部に位置し、前記第一メサよりも幅の狭い第二メサを形成する第二のエッチング工程と、
    を含む、半導体光素子の製造方法。
  2. 前記第一及び前記第二のストライプ状マスクをそれぞれ除去する工程において、前記第三のストライプ状マスクを覆い、かつ、前記第一のストライプ状マスクの少なくとも一部及び前記第二のストライプ状マスクの少なくとも一部をそれぞれ露出させるレジストを形成し、露出した前記第一及び第二のストライプ状マスクをそれぞれ除去する、請求項1記載の半導体光素子の製造方法。
  3. 前記第一のエッチング工程の前に、前記第三のストライプ状マスクを覆い、かつ、前記第三のストライプ状マスクに対向していない前記第一及び第二のストライプ状マスクの側面を露出させる誘電体マスクを形成する工程をさらに含み、前記第一のエッチング工程において、前記第一及び前記第二ストライプ状マスク及び前記誘電体マスクをマスクとして前記第一メサを形成する、請求項1又は2に記載の半導体光素子の製造方法。
  4. 前記第一のエッチング工程において、前記第一、前記第二及び前記第三のストライプ状マスクをマスクとして前記第一メサを形成する、請求項1又は2に記載の半導体光素子の製造方法。
  5. 前記第一のエッチング工程において、前記第一及び第二のストライプ状マスクの側面のうち前記第三のストライプ状マスクに対向していない前記側面に沿って前記上部クラッド層をエッチングするとともに、前記複数のストライプ状マスク間に露出している前記上部クラッド層をエッチングし、前記第一及び第二のストライプ状マスクの前記第三のストライプ状マスクに対向していない前記側面に沿って前記上部クラッド層をエッチングする速度が前記複数のストライプ状マスク間に露出している前記上部クラッド層をエッチングする速度よりも大きい、請求項4に記載の半導体光素子の製造方法。
  6. 前記ストライプ状マスクは、0.5μm〜1.0μmの間隔で形成される、請求項1乃至5いずれかに記載の半導体光素子の製造方法。
  7. 前記第二のエッチング工程において、前記第一メサをエッチングする、請求項1乃至6いずれかに記載の半導体光素子の製造方法。
  8. 前記半導体光素子が半導体光変調器である、請求項1乃至7いずれかに記載の半導体光素子の製造方法。
  9. 前記半導体光変調器は、光の合分波器を含む、請求項8に記載の半導体光素子の製造方法。
  10. 請求項1乃至9いずれかに記載の半導体光素子の製造方法を用いる半導体光集積素子の製造方法。
  11. 請求項1乃至9いずれかに記載の方法を用いて製造された半導体光素子。
  12. 下部クラッド層と、
    前記下部クラッド層の上部に形成されたメサ状のコア層と、
    前記コア層の上部にメサ状に形成され、前記コア層よりもメサ幅が小さい上部クラッド層と、
    を有し、
    光の導波方向に対して垂直な断面において、前記コア層のメサ中心と、前記上部クラッド層のメサ中心との差をΔDとし、前記上部クラッド層のメサ幅をWribとしたとき、ΔD/Wrib≦±0.2を満たす、半導体光素子。
  13. 分波器を構成する、請求項12に記載の半導体光素子。
  14. 位相変調器を構成する、請求項12に記載の半導体光素子。
  15. 曲線状の光導波路を構成する、請求項12に記載の半導体光素子。
  16. 請求項12に記載の半導体光素子を複数含み、複数の前記半導体光素子のコア層及びクラッド層のいずれかのメサ幅が互いに異なる、半導体光集積素子。
JP2009262254A 2009-11-17 2009-11-17 半導体光素子の製造方法 Pending JP2011107412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009262254A JP2011107412A (ja) 2009-11-17 2009-11-17 半導体光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009262254A JP2011107412A (ja) 2009-11-17 2009-11-17 半導体光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2011107412A true JP2011107412A (ja) 2011-06-02

Family

ID=44230943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262254A Pending JP2011107412A (ja) 2009-11-17 2009-11-17 半導体光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2011107412A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045689A (ja) * 2017-09-01 2019-03-22 王子ホールディングス株式会社 反射防止構造体
JP2021026155A (ja) * 2019-08-07 2021-02-22 住友電気工業株式会社 半導体光素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045689A (ja) * 2017-09-01 2019-03-22 王子ホールディングス株式会社 反射防止構造体
US11243334B2 (en) 2017-09-01 2022-02-08 Oji Holdings Corporation Antireflective structure
JP2021026155A (ja) * 2019-08-07 2021-02-22 住友電気工業株式会社 半導体光素子およびその製造方法

Similar Documents

Publication Publication Date Title
JP5287460B2 (ja) 半導体レーザ
JP5686347B2 (ja) 双安定素子
KR101401223B1 (ko) 광 반도체 장치 및 광 도파로 장치
JP6490705B2 (ja) 半導体光集積素子およびその製造方法
WO2014208601A1 (ja) 高次偏波変換素子、光導波路素子、及びdp-qpsk変調器
JP5177285B2 (ja) 光素子及びその製造方法
US8401352B2 (en) Optical waveguide device, its manufacture method, laser module and optical transmission system
JP5626203B2 (ja) 半導体光変調器、半導体光集積素子、およびこれらの製造方法
JP2007072433A (ja) 光集積素子及び光制御素子
JPWO2008111447A1 (ja) 光導波路及びその製造方法
JP2008066318A (ja) 半導体波長可変レーザ
JP3244115B2 (ja) 半導体レーザー
JP3244116B2 (ja) 半導体レーザー
WO2006016453A1 (ja) 半導体レーザ、半導体光アンプ、及び光通信装置
US20110064360A1 (en) Optical semiconductor element and method for manufacturing the same
Chakravarty et al. Hybrid material integration in silicon photonic integrated circuits
JP2011107412A (ja) 半導体光素子の製造方法
US8731344B2 (en) Method for manufacturing semiconductor optical modulator and semiconductor optical modulator
US10725241B2 (en) Asymmetrical spot-size converter and method of manufacturing spot-size converter
JPWO2005060058A1 (ja) 半導体レーザーおよびその製造方法
JP6260631B2 (ja) 光導波路デバイス
JP2016161915A (ja) 光導波路素子および光学デバイス
JPH10142434A (ja) 光合波素子
JP4453937B2 (ja) 光集積素子及びその製造方法
JP2007094440A (ja) 光導波路、光デバイスおよび光導波路の製造方法