JPS63129683A - 埋め込み構造半導体レ−ザの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発に！Ａは大面積に均一な組成及び層厚を有するエビ
膜を成長可能な有機金属気相成長法による埋め込み構造
半導体レーザの製造方法に関するものである。

（従来技術お工び発明が解決しょうとする問題点）レー
ザとしては低しきい値で発振し、かつ、安定なモードで
動作するものが望ましい。以上の条件を濡九丁ものとし
て活性層金、油性層よりも屈折率の小さい材料で埋め込
んだ、埋め込み構造レーザが提案されている。今までに
報告されている埋め込み構造レーザの代表的なものを第
８図及び第９図に示す。

第８図は、エム・ヒラオ（Ｍ、　Ｈｉｒａｏ　）等に工
って報告されたもの（Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、ｔ
　１９８０゜ｖｏｌ、　５１．　ｐ　４５３９　）で必
る０図中、ｌはｎ形ＩｎＰバッファ層、２はＧａＩｎＡ
ｓＰ　ｔｂ性層、３はｐ形ＩｎＰクラッド層、４はｐ形
ＩｎＰ電流ブロック層、５はｎ形ＩｎＰ　ｗＬ電流閉込
め層である。活性層２が屈折率の小さいＩｎＰ層１．３
．４．５によって囲まれ友埋め込み構造になっている。

この構造において、ブロック層４及び電流閉じ込め層５
は液相エピタキシャル＠（ＬＰＥ法）によって成長さｒ
ｔ、１ＬＰＥ法ではメサ上部につけた誘電体膜に結晶が
成長しないことを利用している。

又、第９図はアイ・ミド（１，Ｍｉｔｏ　）等によって
報告されたもので（ＩＥＥＥｓ　Ｊ、　Ｌｉｇｈｔ　ｗ
ａｖｅ　、。

ＬＴ−１ｐ　１９５　（１９８３Ｊ　）、第８図と同様
に活性層２がＩｎＰによって埋め込まれているが、最後
にクラッド層３を含めてすべてを埋め込む構造になって
いる。ここでは、電流ブロック／Ｉ４．電流閉じ込め層
５の成長には、過飽和度の小さい二相融液を用いたＬＰ
Ｅ法が用いられており、この場合、メサ上部と高さが一
致するまでメサ上部には結晶が成長しないことを利用し
ている。

ところが、有機金属気相エピタキシャル法（ＭＯＶＰＥ
＠）にぶって、第１０図に示すメサ上部に５ｉ０１膜７
をつけ友達メサ構造を電流ブロック層で埋め込む場合、
メサの高さがＩｐｍ程度以上であるとメサ側面方向にそ
って角状の異常成長がおこシ、埋め込み成長ができない
（Ｍ、　０ｉｓｈｉａｎｄ　Ｋ、　Ｋｕｒｏｉｗａｅ　
Ｊ、　Ｅｌｅｃｔｒｏｃｈｅｍ、　Ｓｏｃ、＋　ｐ１２
０１〜１２１４　ｖｏｌ、　１３２．　Ｎａ　５．１９
８５　）　０　　このため、後工程のホト、リソグラフ
ィーやエツチングにおいて障害をきたしていた。また、
第１１図のように垂直にメサを切った場合も、側壁部分
の成長が速く、当該を流ブロック層とその上に形成する
電流閉じ込め層でつくるｐｎ接合をメサ側面に形成する
ことはできなかった。このため、レーザー発光に寄与し
ない漏れ電流が多くなるという欠点があった。

なお、ＭＯＶＰＢ法でＩｎＰ層を堆積する場合には、酸
化シリコン膜上にはＩｎＰＪｍは余り堆積しないという
性質がある。

（発明の目的） 本発明の目的は、有機金属気相エピタキシャル法（ＭＯ
ＶＰＥ＠）を用いた埋め込み構造半導体レーザの製造方
法を提供することにある。

（問題点を解決するための手段） 上記の目的分達成するため、本発明Ｆｉ第１の導電型の
化合物半導体基板上又は該化合物半導体基板上に第１の
導電型のバッファ層が形成されてなる基板上に、活性層
、その上に第２の導電型のクラッド層を堆積する工程と
、該クラッド層上にエツチングストッパ層を堆積する工
程と、該エツチングストッパ層、該クラッド層。

該活性層及び該バッフ７層の表面又は該化合物半導体基
板の表面を選択的にエツチングしてメチ構造を形成する
工程と、該メサ構造が形成された基板上に有機金縞気相
エピタキシャル法により該メサ構造を覆うように第２の
導電型の電流ブロック層を堆積する工程と、該電流ブロ
ック層上にｍｌの導電型の電流閉じ込め層を堆積する工
程と、該メサ構造上部の該電流閉じ込め層及び該Ｘ流ブ
ロック層を選択的にエツチングして除去する工程と、該
メサ構造上部の該エツチングストッパ層を該を流ブロッ
ク層及び該電流閉じ込め層をマスクとしてエツチングし
て除去する工程と、該メサ構造上部が除去されｔ基板上
に該メサ構造上部の除去さｎた部分が埋まるように第２
の４１１Ｅ型の埋め込み層を堆積する工程とを備えるこ
とを特徴とする埋め込み構造半導体レーザの製造方法を
発明の要旨とするものでるる〇 次に本発明の実施例について説明する。なお実施例は一
つの例示であって５本発明の精神を逸脱しない範囲で１
棟々の変更あるいは改良を行いうろことは百９までもな
い。

處１図から第５因に本発明による半纏体レーザの製造方
法を順に退って示す。まず第１図Ａに示すように、　　
（１００７面ｎ形ＩｎＰ基板上にｓｅドープｎ形ＩｎＰ
バッファ層１（ｄコ２μｍハアンドープＧａ１ｎＡｓＰ
の活性ｈａ　２　（ｄ：０．１１１ｍ　）　−ｐ形Ｉｎ
Ｐクラッド＃３　（ｄ＝１．０／Ｊｍ）、選択エツチン
グにエリエツチングを止める友めのＧａＩｎＡｓＰ　：
ｒ−ツチングストツバ）ｍ　８　（ｄ：０．１　ｐｍ　
）を有慎金禰気相エピタキシャル法によって成長する。

次に第２因ＡＭＣおいて成長面にプラズマＣＶＤ法に工
って、酸化シリコン膜（図には示されていない）を付け
、ホトリングラフィの技術に工って（０１１）方向に酸
化シリコン膜のストライプ幅約１〜２　ｐｍのストライ
プマスクを形成しｔｌチのＢｒメチル液によって活性層
の下までエツチングし、台形状のメ？領域を形成する。

そして、次に酸化シリコン膜をプラズマエツチング法に
よって除去する。

次に第３因Ａに示すように、ＭＯＶＰＥ法によジ、…１
記のメサ領域すべてを囲むように、ｐ形ＩｎＰ電流ブロ
ック層４（ｄ＝１１１ｒＲ）、ｎ形ＩｎＰ電流閉じ込め
層５（ｄ：１μｍ）を形成する。この場合のＭＯＶＰＥ
法の堆積条件としては、例えば、ソースガスとしてホス
フィン中のリン：トリメチルインジウムのインジウム＝
　５５０　：　１　（。

モル比）金用い、ｐ形ＩｎＰを堆積する場合にはドーピ
ングガスとしてジエチルジンクを％　ｎ形ＩｎＰ　’に
堆積する場合にはドーピングガスとしてセレン化水素（
ＨｔＳｅ　）　ｋ　、キャリアガスとして水素を用い、
堆積室内圧力を５０　Ｔｏｒｒとし、基板温度を約６８
５℃として堆積を行なう。

次に、プラズマＣＶＤ法によｐ、＊化シリコン膜？付け
、こｔｌ−（ｌ−マスクとしてホトリングラフィの技術
によって、メサ領域の上部にあたる部分を取り除く。次
に、ＨＣＬ　：　ＨｔＯ＝　２　：　１の溶液を用いて
、メサ領域の最上面のＩｎＧａＡｓＰエッチンクストツ
ハＩ−８が４出するまで、メサ頭載上面のｎ形ＩｎＰ’
ｌ流閉じ込め増５．ｐ形ＩｎＰ電流ブロックノー４をエ
ツチングする。次に、ＨｇＳＯ４：　ＨｔＯｔ　：　Ｈ
ｔＯ＝　３　：　１　：　１　（３０’Ｃ）　Ｏ溶液を
用いて、メサ鎖酸最上面のＩｎＧａＡｓＰエツチングス
トッパ層８をエツチングし、次に酸化シリコン膜を除去
して第４図ＡＯ構造を得る。久に第５因Ａに示すように
、ＭＯＶＰＥ法によって、ｐ形ＩｎＰ埋め込み層６．ｐ
＋形ＧａＩｎＡｓＰキャップＩ曽９をウェハ全体に成長
する。次に基板の側を研磨して、ウェハの厚さを約８０
μｍとした後、成長側にＡｕ　／　Ｚｎ　／　Ｎｉ　ｉ
ｔｔｌ０を基板の側にＡｕ／Ｇｅ　／　Ｎｉ電極１１ヲ
真空蒸層し、Ｈ３中４２０℃で熱処理し電極を形成する
。その後へき開により、Ｖ−ザチツプを作製する。

上記に示しｆｃように、レーザを作製することによジ、
気相エピタキシャル法による、メサ領域側面の異常成長
等に関係なく、メサ領域を埋め込むことができ、気相エ
ピタキシャル法だけで容易に埋め込み構造半導体レーザ
を作製することができる。

なお％第１図Ｂ−第５図Ｂにおいては、中央にメサ領域
を形成するため、内側にエツチングに工り凹部１５．１
５’を形成した点がＡ図と異るのみで、他の工程はＡ図
と同様である。

又、上記のガでは、電流ブロックとしてＩｎＰのｐｎｎ
逆回４７１層用いたが、ｐ形ＩｎＰ電流ブロック層４と
ｎ形ＩｎＰ電流閉じ込め層５の代りに半絶縁性のＩｎＰ
層を用いてもよい。さらに、埋め込み層６にｎ形ＩｎＰ
を用いて埋め込んだ場合は、活性層の上面の埋め込み膚
部分にｐ形ニークラッド層３に到達するまでＺｎの拡散
２行えばよい。

上記の例は、　ＧａＩｎＡｓＰ　／　ＩｎＰ系について
述べたが％ＧａＡｓ　／　ＡｔＧａＡｓ系など他の結晶
系を用いてもよい。また、液相成長法にも利用できる。

又、ここでは、ｎ形基板を用いた側で説明し九が、ｐ形
基板を用いても、同様のことが可能である。父、第６図
Ａ、Ｂは活性層２のａｍを狭くする几めに２台形状メサ
を形成しｔ後、ＨｚＳＯ＋：　ＨｔＯ：　ＨｔＯｔ−３
：　１　：　１、加℃のエツチング液により選択的に活
性層のみをエツチングして活性層の１２の部分をエツチ
ングし、その後、水素ガス雰囲気６８０℃で約Ｊ分間質
ｍｓ送（マストランスポートノヲ行い選択的に除去した
１２の部分ｔ′埋め込んで埋め込み部分１３を形成し、
第７因Ａ、Ｈに示す構造を得る。その後前述した方法で
埋め込み構造を形成したものである。

（発明の効果） 以上説明し友ように１本発明によれば、気相エピタキシ
ャル法のみによって、埋め込み構造半導体レーザが作製
可能であるから、液相エピタキシャル法に比べて、一度
に大面積の成長を行うことができ、多量のレーザを作製
することができる効果を有するものである。

【図面の簡単な説明】

第１因乃至第７図は本発明による半導体レーザの作製手
順を示す断面図、＠８図と第９図は従来の埋め込み構造
レーザの前面図、＠１０図は逆メサ領域を気相エピタキ
シャル法で埋め込んだ場合の断面図、９１１図は垂直メ
サ領域を気相エピタキシャル法で埋め込んだ場合の断面
図を示す。 １・・・・・・ｎ　形ＩｎＰ　／＜ツファ層２・・・・
・・ＧａＩｎＡｓＰ活性層 ３・・・・・・ｐ　形ＩｎＰクラッド膚４・・・・・・
ｐ形ＩｎＰ電流ブロック層５・・・・・・ｎ形ＩｎＰ電
流閉じ込め層６・・・・・・ｐ形ＩｎＰ埋め込み層 ７・・・・・・酸化シリコン膜 ８・・・・・・ＧａＩｎＡｓＰエツチングストツバ層９
・・・・・・ｐ＋形ＧａＩｎＡｓＰキャップＩ曽１０−
−−　・−Ａｕ／Ｚｎ／Ｎｉ　Ｐ　１ａ電極１１　＝・
−＝　Ａｕ／　Ｇｅ／Ｎｉ　ｎ側電極Ｌ・・・・・・選
択的に活性層ｔ−線除去た部分１３・・・・・・質量輸
送法（マストランスポート）により埋め込みを行った部
分 １４・・・・・・基板 第 （Ａ） （Ａ）　　　第 （Ａ）第 閏　　（Ｂ） 区　　　　　　　　　　　区 Ｌｎ　　　　　　　　　　　　　　　　　　ＣＤ昧　　
　　　　　　　　表

Claims (1)

【特許請求の範囲】
1. 　第１の導電型の化合物半導体基板上又は該化合物半導
   体基板上に第１の導電型のバッファ層が形成されてなる
   基板上に、活性層、その上に第２の導電型のクラッド層
   を堆積する工程と、該クラッド層上にエッチングストッ
   パ層を堆積する工程と、該エッチングストッパ層、該ク
   ラッド層、該活性層及び該バッファ層の表面又は該化合
   物半導体基板の表面を選択的にエッチングしてメサ構造
   を形成する工程と、該メサ構造が形成された基板上に有
   機金属気相エピタキシャル法により該メサ構造を覆うよ
   うに第２の導電型の電流ブロック層を堆積する工程と、
   該電流、ブロック層上に第１の導電型の電流閉じ込め層
   を堆積する工程と、該メサ構造上部の該電流閉じ込め層
   及び該電流ブロック層を選択的にエッチングして除去す
   る工程と、該メサ構造上部の該エッチングストッパ層を
   該電流ブロック層及び該電流閉じ込め層をマスクとして
   エッチングして除去する工程と、該メサ構造上部が除去
   された基板上に該メサ構造上部の除去された部分が埋ま
   るように第２の導電型の埋め込み層を堆積する工程とを
   備えることを特徴とする埋め込み構造半導体レーザの製
   造方法。