JP5306869B2 - 光集積回路 - Google Patents

Description

本発明は、異なる構造を有する複数の光導波路素子が光学的に結合した接合部分を有する光集積回路に関するものである。

光通信ネットワークの普及や進展に伴って、光通信システムで使用される光部品の高機能化が進んでいる。光部品のうち、発光素子、受光素子、光増幅素子、光変調素子といった光能動素子は、半導体レーザや半導体フォトダイオードに代表されるように、以前から半導体材料をベースとした光素子を中心に実用化されてきている。また近年では、光能動素子だけでなく、光導波路や光合・分岐回路などの光受動素子も、良好な特性なものが半導体基板上で実現され、製品化されてきている。

従来、これらの光素子は、別個独立した素子またはモジュールとして開発・製品化が行われていた。しかし最近では高機能化の他にも、小型化、低消費電力化、低コスト化のニーズが強い。これらのニーズに応えるべく上記のような光能動素子、光受動素子などの様々な機能を持った光素子を同一基板上にモノリシック集積して、光集積回路とするための技術開発が盛んに進められている。

上述のようなモノリシック集積される光素子は、導波路型光素子である点では共通であるが、各々の光素子に要求される性能や製造工程上の制約によって、採用される導波路構造についても光素子ごとで異なっている。例えば、ＩｎＧａＡｓＰ系材料を活性領域に使用したＩｎＰ基板上の発光あるいは光増幅素子については、電流狭窄特性が良好な埋め込みメサ型の導波路構造が広く採用されている。一方、ＩｎＧａＡｌＡｓなどのＡｌを含む材料を活性領域に使用したＩｎＰ基板上の光素子では、酸化しやすいＡｌを含む層が製造工程途中で表面に露出しないローメサ型の導波路構造が使用されることが多い。また、受動光導波路や逆バイアスで動作させる光変調器に関しては、曲率半径を小さくしても低損失なハイメサ型の導波路構造がよく用いられる。

例えば、特許文献１には、光増幅領域と、曲導波路と、分波器とが同一基板上にモノリシック集積された半導体リングレーザが記載されている。この半導体リングレーザにおいては、電流注入により良好な光利得を与え、かつ高信頼性を実現するために、光増幅領域では埋め込みメサ型導波路構造が使用されている。一方で、曲率半径を小さくした場合でも放射損失を小さく保つために、曲導波路や分波器ではハイメサ型導波路構造が使用されている。

半導体リングレーザにおいて、互いに異なる複数の導波路構造を組み合わせて用いずに、各光素子を単一の導波路構造に統一して集積化することも可能である。しかしながらこの場合、作製工程を簡略化できるかもしれないが、各光素子に対して最適な導波路構造を採用しないこととなるので、光素子特性が低下するおそれがある。例えば、活性領域を含む全ての光素子をハイメサ型導波路構造で作製すると、十分な光利得特性や信頼性が得られないおそれがある。一方で、全ての光素子を埋め込みメサ型導波路構造で作製すると、曲導波路部分の放射損失が増大するために、曲率半径を大きくする必要があるので、光集積回路の十分な小型化が実現できないおそれがある。ゆえに、各光素子の性能実現に適した導波路構造を適宜組み合わせて、異なる導波路構造を同一基板上に集積して光集積回路を作製することにより、光素子毎に個別最適化された特性を同時に実現することが可能となる。

特開２００２−１１８３２４号公報

しかしながら、本発明者が鋭意検討したところ、互いに異なる導波路構造を有する光素子をモノリシック集積する場合、光素子を単に接合させただけでは、接合部分で好ましくない結合損失が発生してしまい、内部損失が増大するため、光集積回路としての特性が低下することを見出した。したがって、良好な特性の光集積回路を実現するために、この接合部分で生じる結合損失を十分小さくすることが重要である。

なお、光導波路の接合部分で生じる結合損失の要因にはいくつかあるが、主要なものとして、光導波路間でのスポットサイズ不整合と軸ずれが挙げられる。

まずスポットサイズ不整合について説明する。導波路構造が違えば、導波路断面の屈折率分布にも違いが生じ、これにより光導波路を伝搬するモードの電界強度分布にも違いが生じてくる。

図１６は、異なる導波路構造である、埋め込みメサ型導波路６０とハイメサ型導波路７０との接合部分における電界強度分布を説明する図である。なお、図１６（ａ）は、接合部分における埋め込みメサ型導波路６０とハイメサ型導波路７０の横方向の導波路構造を示しており、図１６（ｂ）は、図１６（ａ）におけるＸ７−Ｘ７線断面とＸ８−Ｘ８線断面とを示している。また、符号４は、基板を示し、符号７１、７２、７３は、それぞれハイメサ型導波路７０のコア層、下部クラッド層、上部クラッド層を示し、符号６８は埋め込みメサ型導波路６０のコア層６１の周囲に形成されるクラッド構造を簡略化して示したものである。また、埋め込みメサ型導波路６０のコア層６１の幅であるメサ幅Ｗ７とハイメサ型導波路７０のコア層７１の幅であるメサ幅Ｗ８は同じとする。また、図１６（ｂ）において、メサ構造の高さ方向におけるコア層６１の中心線とコア層７１の中心線とは、いずれも線Ｌ８上にあり、コア層６１とコア層７１との高さは一致している。

埋め込みメサ型導波路６０では、コア層６１もクラッド構造６８も半導体から成るため、クラッド構造６８に対するコア層６１の比屈折率差は比較的小さく、数パーセント程度である。一方、ハイメサ型導波路７０ではコア層７１の両サイドのクラッドは屈折率が非常に小さい空気または絶縁膜であるため、クラッドに対するコア層７１の比屈折率差は数十パーセントと非常に大きい。したがって、メサ幅Ｗ７、Ｗ８が同じであっても、埋め込みメサ型導波路６０とハイメサ型導波路７０とでは、基本モードの電界強度分布Ｅ５、Ｅ６の分布の幅は大きく異なり、それゆえ基本モードのスポットサイズも大きく異なる。その結果、接合部分において、電界強度分布Ｅ５、Ｅ６の重なり積分は小さくなり、スポットサイズの大きな不整合が生じる。

つぎに、軸ずれによる結合損失について説明する。図１７は、図１６に示す埋め込みメサ型導波路６０とハイメサ型導波路７０とに軸ずれが生じている状態を説明する図である。図１７に示すように、接合させる導波路のコア層６１、７１間に軸ずれが生じてしまう場合、電界強度分布Ｅ５、Ｅ６の重なり積分が減少してしまうため、結合損失は図１６の場合よりもさらに増大する。なお、この軸ずれは、高さ方向と横方向との両方において生じる可能性がある。高さ方向の軸ずれは主に半導体を結晶成長させる際の層厚精度に起因して生じるが、この層厚精度は十分に高精度にできるので、軸ずれは生じにくい。一方、横方向の軸ずれは、主にメサ構造の作製工程での加工精度に起因して発生するが、高さ方向と比較するとより発生しやすい。なお、このように作製工程での加工精度に起因する軸ずれが生じた場合、光集積回路の作製歩留まりが低下するおそれがある。

本発明は、上記に鑑みてなされたものであって、作製歩留まりが高く、良好な特性を有する光集積回路を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る光集積回路は、半導体基板上に、幅方向における第１の比屈折率差と第１のコア幅とを有する第１の光導波路素子と、幅方向における第２の比屈折率差と第２のコア幅とを有する第２の光導波路素子が形成されており、前記第１の光導波路素子と前記第２の光導波路素子とが光学的に結合する接合部分を少なくとも１箇所以上有する光集積回路において、前記第２の比屈折率差は前記第１の比屈折率差よりも大きく、前記接合部分において第２のコア幅は前記第１のコア幅よりも広いことを特徴とする。

また、本発明に係る光集積回路は、上記の発明において、前記第１の光導波路素子と前記第２の光導波路素子との幅方向のスポットサイズが等しいことを特徴とする。

また、本発明に係る光集積回路は、上記の発明において、前記第１の光導波路素子は埋め込みメサ型であり、前記第２の光導波路素子がハイメサ型であることを特徴とする。

また、本発明に係る光集積回路は、上記の発明において、前記第１の光導波路素子はローメサ型であり、前記第２の光導波路素子はハイメサ型であることを特徴とする。

また、本発明に係る光集積回路は、上記の発明において、前記第１および第２の光導波路素子は、シングルモード動作するように前記第１および第２の比屈折率差並びに前記第１および第２のコア幅が設定されていることを特徴とする。

また、本発明に係る光集積回路は、上記の発明において、前記第１および第２の光導波路素子の少なくともいずれか一方は、前記接合部分におけるコア幅が非接合部分におけるコア幅よりも広いことを特徴とする。

また、本発明に係る光集積回路は、上記の発明において、前記第１および第２の光導波路素子は、前記非接合部分においてシングルモード動作するように前記第１および第２の比屈折率差並びに前記第１および第２のコア幅が設定されていることを特徴とする。

本発明によれば、作製歩留まりが高く、良好な特性を有する光集積回路を実現できるという効果を奏する。

図１は、実施の形態１に係る光集積回路の模式的な平面図である。 図２は、図１に示す光集積回路のＸ１−Ｘ１線断面図である。 図３は、図１に示す光集積回路のＸ２−Ｘ２線断面図である。 図４は、図１に示す光集積回路における、ＳＯＡ部と光導波路素子部との接合部分における電界強度分布を説明する図である。 図５は、メサ幅の一方の値を固定して、他方の値を変化させた場合の接合部分での結合損失の変化の計算結果を示す図である。 図６は、図１に示す光集積回路の製造方法の一例を説明する図である。 図７は、実施の形態２に係る光集積回路の模式的な平面図である。 図８は、図７に示す光集積回路のＸ５−Ｘ５線断面図である。 図９は、図７に示す光集積回路のＸ６−Ｘ６線断面図である。 図１０は、図７に示す光集積回路における、ＳＯＡ部と光導波路素子部との接合部分における電界強度分布を説明する図である。 図１１は、メサ幅の組み合わせペアの条件１〜６に対する、軸ずれ量がゼロの場合の結合損失ｌ１と、結合損失がｌ１から０．５ｄＢだけ増加する軸ずれ量δ１とを示す図である。 図１２は、図１１に示す各条件１〜６についての、軸ずれ量と結合損失との関係を示す図である。 図１３は、図７に示す光集積回路の製造方法の一例を説明する図である。 図１４は、図７に示す光集積回路の製造方法の一例を説明する図である。 図１５は、実施の形態１において置き換えることができる別のＳＯＡ部の模式的な断面図である。 図１６は、異なる導波路構造である、埋め込みメサ型導波路とハイメサ型導波路との接合部分における電界強度分布を説明する図である。 図１７は、図１６に示す埋め込みメサ型導波路とハイメサ型導波路とに軸ずれが生じている状態を説明する図である。

以下に、図面を参照して本発明に係る光集積回路の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。

（実施の形態１）
はじめに、本実施の形態１に係る光集積回路について説明する。図１は、本実施の形態１に係る光集積回路の模式的な平面図である。また、図２は、図１に示す光集積回路１００のＸ１−Ｘ１線断面図であり、図３は、光集積回路１００のＸ２−Ｘ２線断面図である。図１〜３に示すように、この光集積回路１００は、能動領域ＡＡ１と受動領域ＰＡ１とを有している。能動領域ＡＡ１には、埋め込みメサ型導波路構造を有する第１の光導波路素子としての半導体光増幅素子（ＳＯＡ：Semiconductor Optical Amplifier）部１０が形成されており、受動領域ＰＡ１には、ハイメサ型導波路構造を有する第２の光導波路素子としての光導波路素子部２０が形成されている。なお、光導波路素子部２０は曲導波路部を有する。

ＳＯＡ部１０は、裏面にｎ側電極１を形成したｎ−ＩｎＰからなる基板２上に、バッファ層としての役割も果たしているｎ−ＩｎＰからなる下部クラッド層３と、ＩｎＧａＡｓＰからなる多重量子井戸ＭＱＷ−ＳＣＨ構造を有する活性層１１と、ｐ−ＩｎＰからなる上部クラッド層１２、１３と、ＩｎＧａＡｓからなるコンタクト層１４とが順次積層した構造を有している。下部クラッド層３の一部からコンタクト層１４まではメサ構造を構成しており、メサ構造の両側はＦｅドープのｐ−ＩｎＰからなる下部電流阻止層１５ａとｎ−ＩｎＰからなる上部電流阻止層１５ｂとからなる電流阻止層１５によって埋め込まれており、埋め込みメサ型導波路構造となっている。なお、活性層１１が導波路構造におけるコア層となっており、活性層１１の幅は長さ方向にわたってほぼ一定である。また、コンタクト層１４上にはｐ側電極１６が形成されている。

一方、光導波路素子部２０は、ＳＯＡ部１０と共通のｎ側電極１を形成した基板２上に、下部クラッド層３と、ＩｎＧａＡｓＰからなり、長さ方向にわたってほぼ一定の幅を有するコア層２１と、ｐ−ＩｎＰからなる上部クラッド層２２と、ＳＯＡ部１０と共通の上部クラッド層１３とが順次積層した構造を有している。上部クラッド層１３から下部クラッド層３の一部に至るまでコア層２１を貫通するようにメサ形状を形成したハイメサ構造を構成しており、表面全体が、ＳｉＮｘからなる保護膜２４で覆われている。また、光導波路素子部２０の曲率半径はたとえば１２５μｍである。

そして、ＳＯＡ部１０と、光導波路素子部２０とは、同一基板２上にモノリシックに集積された構成となっており、２箇所の接合部分Ｃ１において光学的に結合している。

この光集積回路１００は、以下のように動作する。まず、ｎ側電極１とｐ側電極１６との間に電圧を印加し、ＳＯＡ部１０を励起状態とした上で、一方のＳＯＡ部側からたとえば波長１．５５μｍ帯の光を入力すると、このＳＯＡ部１０は光を導波しながら増幅し、光導波路素子部２０へ増幅した光を出力する。光導波路素子部２０は、増幅した光を曲げながら導波し、もう一方のＳＯＡ部１０へ出力する。このもう一方のＳＯＡ部１０は、増幅した光を導波しながら更に増幅し、一端から出力する。このように、光集積回路１００は、光増幅器として機能するものである。

つぎに、図４は、図１に示す光集積回路１００における、ＳＯＡ部１０と光導波路素子部２０との接合部分Ｃ１における電界強度分布を説明する図である。なお、図４（ａ）は、接合部分Ｃ１におけるＳＯＡ部１０と光導波路素子部２０の横方向の導波路構造を示しており、図４（ｂ）は、図４（ａ）におけるＸ３−Ｘ３線断面とＸ４−Ｘ４線断面とを示している。また、符号１８は、活性層１１の周囲に形成されるクラッド構造を簡略化して示したものである。また、図４（ｂ）において、メサ構造の高さ方向における活性層１１の中心線とコア層２１の中心線とは、いずれも線Ｌ１上にあり、活性層１１とコア層２１との高さは一致している。また、高さ方向においては、ＳＯＡ部１０と光導波路素子部２０とでほぼスポットサイズ整合するようにその比屈折率差、および各層厚が設定されている。

そして、この光集積回路１００においては、ＳＯＡ部１０が、幅方向における比屈折率差Δ１と、活性層１１の幅としてメサ幅Ｗ１とを有し、光導波路素子部２０が、幅方向における比屈折率差Δ２と、コア層２１の幅としてメサ幅Ｗ２とを有しているとすると、Δ１は約１％であり、Δ２は約３０％であり、メサ幅Ｗ１の値は２μｍであり、メサ幅Ｗ２の値は３．５μｍである。すなわち、Δ２はΔ１よりも大きく、接合部分Ｃ１においてメサ幅Ｗ２はメサ幅Ｗ１より広くなっている。その結果、この光集積回路１００においては、図１６、１７に示すように、同一のメサ幅を有し異なる構造の導波路を接合する場合に比べて、接合部分Ｃ１において、基本モードの電界強度分布Ｅ１、Ｅ２の形状がより一致する。したがって、ＳＯＡ部１０と光導波路素子部２０との幅方向のスポットサイズがより整合し、結合損失が小さくなる。また、軸ずれが無いときのスポットサイズの整合性がより高いので、軸ずれが生じても結合損失の増加はより抑制される。また、これによって軸ずれに対する許容量（トレランス）が増加するため、素子作製上の加工精度が緩和されるため、光集積回路の作製歩留まりが向上する等のメリットが得られる。

なお、上記のように比屈折率差Δ１、Δ２、およびメサ幅Ｗ１、Ｗ２が設定されているので、ＳＯＡ部１０および光導波路素子部２０はシングルモード動作するようになっており、より好ましい。

以上のように、この光集積回路１００は、ＳＯＡ部１０では半導体レーザ等で特性および信頼性で実績がある埋め込みメサ型導波路構造を採用しているため、非常に良好な光増幅特性を得られる。また、光導波路素子部２０では、非常に低損失で曲げに強いハイメサ型導波路構造を採用しているため、１２５μｍという非常に小さな曲率半径にしても低損失を維持することが可能である。ゆえに、この光集積回路１００は、それぞれのメサ構造に由来する利点を併せ持ち、かつ接合部分での結合損失も低く抑えられ、良好な特性を有するものとなる。

（メサ幅の設計）
つぎに、メサ幅Ｗ１、Ｗ２の設計方法について説明する。図５は、メサ幅Ｗ１、Ｗ２の一方の値を固定して、他方の値を変化させた場合の接合部分での結合損失の変化の計算結果を示す図である。なお、図５において、実線は埋め込みメサ構造のメサ幅Ｗ１の値を２μｍで固定した場合を示し、破線はハイメサ構造のメサ幅Ｗ２の値を２μｍで固定した場合を示している。また、この計算において、活性層１１および電流阻止層１５の屈折率をそれぞれ３．４、３．１７とし、比屈折率差Δ１を１％としている。また、コア層２１および保護膜２４の屈折率をそれぞれ３．３、１．９として、比屈折率差Δ２を３０％としている。

はじめに、図５の破線を用いて、メサ幅Ｗ２の値を２μｍで固定した場合について説明する。メサ幅Ｗ１、Ｗ２の値がいずれも２μｍで等しい場合は、結合損失は０．７９ｄＢと比較的大きくなる。メサ幅Ｗ１の値を２μｍから小さくしていくと結合損失は一旦減少し、その後増加する。そして、メサ幅Ｗ１の値が１．３μｍの場合にスポットサイズ整合状態となり、結合損失は極小値の０．５６ｄＢとなる。

つぎに、図５の実線を用いて、メサ幅Ｗ１の値を２μｍで固定した場合について説明する。メサ幅Ｗ２の値が３．５μｍ以下では、メサ幅Ｗ２の値を広くしていくと結合損失は減少し、３．５μｍ以上にまでメサ幅Ｗ２を広くすると再び結合損失が増加する。メサ幅Ｗ２の値が３．５μｍの場合にスポットサイズ整合状態となり、結合損失が極小値の０．０７ｄＢとなる。

これらの計算結果より、異なる導波路構造の接合においては、メサ幅を単純に一致させた場合では大きな結合損失が発生してしまうことが確認された。また、メサ幅Ｗ２の値が２μｍの場合に結合損失が最小となるメサ幅Ｗ１の値は１．３μｍであり、メサ幅Ｗ１の値が２μｍの場合に結合損失が最小となるメサ幅Ｗ２の値は３．５μｍであることが確認された。したがって、メサ幅を設計する際には、それぞれの導波路の電界強度分布どうしの重なり積分が最大となるようなメサ幅を選択することにより、接合部分で発生する結合損失を最小限に抑えられることとなる。

なお、スポットサイズ整合については、完全に等しくなって結合損失が極小値になることがより好ましいが、極小値から０．５ｄＢ程度、またはより好ましくは０．２ｄＢ程度だけ増加する程度の整合状態であれば許容される。

（製造方法）
つぎに、この光集積回路１００の製造方法について説明する。図６は、図１に示す光集積回路１００の製造方法の一例を説明する図である。

まず、ＭＯＣＶＤ結晶成長装置を用い、図６（ａ）に示すように、基板２上に、下部クラッド層３、活性層１１、上部クラッド層１２を結晶成長する。つぎに、図６（ｂ）に示すように、能動領域ＡＡ１を形成する領域を保護するＳｉＮｘからなるマスクＭ１を形成し、それ以外の受動領域ＰＡ１の上部クラッド層１２、活性層１１をエッチングにより除去する。つぎに、図６（ｃ）に示すように、受動領域ＰＡ１においてエッチングにより除去した部分にコア層２１、上部クラッド層２２をバットジョイント成長により形成する。つぎに、マスクＭ１を除去した後、図６（ｄ）に示すように、全面に上部クラッド層１３、コンタクト層１４を結晶成長する。つぎに、図６（ｅ）に示すように、受動領域ＰＡ１におけるコンタクト層１４をエッチングにより除去した後、ストライプ状に形成したＳｉＮｘ膜（図示しない）をマスクとして、下部クラッド層３の上側一部に到る深さまでドライエッチングを行い、図６（ｆ）に示すように、能動領域ＡＡ１、受動領域ＰＡ１にメサ幅Ｗ１、Ｗ２のメサ構造を形成する。なお、図６（ｆ）は接合部分を拡大して示した上面図であるが、光導波路素子部２０の曲導波路部分の曲率半径はたとえば１２５μｍとする。

つぎに、受動領域ＰＡ１のみを覆うようにＳｉＮｘ膜を保護膜２４として形成し、この保護膜２４と、能動領域ＡＡ１のコンタクト層１４上にストライプ状に形成したＳｉＮｘ膜をマスクとして、能動領域ＡＡ１のメサ構造の両側のみに下部電流阻止層１５ａと上部電流阻止層１５ｂとで埋め込み成長を行う。さらに、ｐ側電極１６を形成し、基板２の裏面を研磨した後に裏面全体にｎ側電極１を形成し、図１に示す光集積回路１００が完成する。

（実施例１）
本発明の実施例１として、図１に示す光集積回路１００と同様の構造の光集積回路を上記製造方法にて作製した。そして、このＳＯＡ部と光導波路素子部との接合部分での結合損失を見積もったところ、０．１ｄＢ以下と非常に小さい値であり、図５に示した計算結果ともほぼ整合していた。

（実施の形態２）
つぎに、本実施の形態２に係る光集積回路について説明する。図７は、本実施の形態２に係る光集積回路の模式的な平面図である。また、図８は、図７に示す光集積回路２００のＸ５−Ｘ５線断面図であり、図９は、光集積回路２００のＸ６−Ｘ６線断面図である。図７〜９に示すように、この光集積回路２００は、光集積回路１００と同様に、能動領域ＡＡ２と受動領域ＰＡ２とを有しており、能動領域ＡＡ２には、埋め込みメサ型導波路構造を有する第１の光導波路素子としてのＳＯＡ部３０が形成されており、受動領域ＰＡ２には、ハイメサ型導波路構造を有する第２の光導波路素子としての光導波路素子部４０が形成されている。なお、光導波路素子部４０は曲導波路部を有する。

ＳＯＡ部３０は、ＳＯＡ部１０と同様に、裏面にｎ側電極１を形成した基板２上に、下部クラッド層３と、活性層３１と、上部クラッド層３２とが順次積層した構造を有している。下部クラッド層３の一部から上部クラッド層３２まではメサ構造を構成しており、メサ構造の両側は下部電流阻止層３５ａと上部電流阻止層３５ｂとからなる電流阻止層３５によって埋め込まれており、埋め込みメサ型の導波路構造となっている。なお、活性層３１が導波路構造におけるコア層となっている。さらに、上部クラッド層３２と電流阻止層３５との上には、上部クラッド層３３、コンタクト層３４、ｐ側電極３６が形成されており、ｐ側電極３６以外の部分の表面は保護膜３７で覆われている。

一方、光導波路素子部４０は、光導波路素子部２０と同様に、ＳＯＡ部３０と共通のｎ側電極１を形成した基板２上に、下部クラッド層３と、コア層４１と、上部クラッド層４２と、ＳＯＡ部３０と共通の上部クラッド層３３とが順次積層した構造を有している。上部クラッド層３３から下部クラッド層３の一部に至るまでコア層４１を貫通するようにメサ形状を形成したハイメサ構造を構成しており、表面全体が保護膜４４で覆われている。また、光導波路素子部４０の曲率半径はたとえば１２５μｍである。

そして、ＳＯＡ部３０と、光導波路素子部４０とは、同一基板２上にモノリシックに集積された構成となっており、２箇所の接合部分Ｃ２において光学的に結合している。また、この光集積回路２００も、光集積回路１００と同様に動作し、光増幅器として機能するものである。

つぎに、図１０は、この光集積回路２００における、ＳＯＡ部３０と光導波路素子部４０との接合部分Ｃ２における電界強度分布を説明する図である。なお、符号３８は、活性層３１の周囲に形成されるクラッド構造を簡略化して示したものである。なお、メサ構造の高さ方向において、活性層３１とコア層４１との高さは一致している。

ここで、ＳＯＡ部３０は、幅方向における比屈折率差Δ３を有している。また、活性層３１は、接合部分Ｃ２に向かって、等幅部３１ａ、フレア部３１ｂ、幅広部３１ｃを有している。そして、非接合部分である等幅部３１ａはメサ幅Ｗ３を有し、フレア部３１ｂのメサ幅は等幅部３１ａ側から幅広部３１ｃに向かって緩やかに広くなっており、幅広部３１ｃはメサ幅Ｗ４を有している。なお、Δ３は約１％であり、メサ幅Ｗ３の値は２μｍであり、メサ幅Ｗ４の値は８μｍである。

一方、光導波路素子部４０は、幅方向における比屈折率差Δ４を有している。また、コア層４１は、接合部分Ｃ２に向かって、等幅部４１ａ、フレア部４１ｂ、幅広部４１ｃを有している。そして、非接合部分である等幅部４１ａはメサ幅Ｗ５を有し、フレア部４１ｂのメサ幅は等幅部４１ａ側から幅広部４１ｃに向かって緩やかに広くなっており、幅広部４１ｃはメサ幅Ｗ６を有している。なお、Δ４は約３０％であり、メサ幅Ｗ５の値は２μｍであり、メサ幅Ｗ６の値は９．１μｍである。

上記のように、Δ４はΔ３よりも大きく、接合部分Ｃ２においてメサ幅Ｗ６はメサ幅Ｗ４より広くなっている。その結果、この光集積回路２００においては、光集積回路１００と同様に、接合部分Ｃ２において、基本モードの電界強度分布Ｅ３、Ｅ４の形状がより一致する。したがって、ＳＯＡ部３０と光導波路素子部４０とのスポットサイズがより整合し、結合損失が小さくなる。また、このように接合部分Ｃ２において幅広部３１ｃ、４１ｃを有しているので、活性層３１とコア層４１との間で軸ずれ量δが生じても結合損失の増加がより一層抑制される。

また、この光集積回路２００では、非接合部分である等幅部３１ａ、４１ａのメサ幅Ｗ３、Ｗ５の値をいずれも２μｍとしている。ハイメサ型導波路である光導波路素子部４０においては、比屈折率差Δ４は約３０％と大きいので、メサ幅Ｗ５が２μｍであると高次モードが存在しうる。しかし、この光集積回路２００では、光導波路素子部４０を、基本モードの導波損失に比べて高次モードの導波損失が十分大きく成るように設計しているので、実質的にシングルモード動作するものとなる。また、メサ幅Ｗ３、Ｗ５を、基本モードのみが伝搬するような値として、シングルモード動作するようにしてもよい。また、その他、使用する導波路構造と形成する素子の要求特性等に応じてメサ幅Ｗ３、Ｗ５を適宜設計することができる。

また、フレア部３１ｂ、４１ｂについては、あまり短くしすぎると高次モードが励振されて基本モードの導波損失が増加し、長すぎると回路全体のサイズが大きくなるので、基本モードを保ちながら水平方向のスポットサイズが広がるように長めに設計すると良い。フレア部の広がり角度については、比屈折率差にも依るが、両側でおおよそ０．４〜１°程度（メサの片側でいうと０．２〜０．５°程度）とするとよい。本実施の形態２の光集積回路２００では、ＳＯＡ部３０のフレア部３１ｂ、光導波路素子部４０のフレア部４１ｂの長さはどちらも５００μｍとしたので、フレア角は両側でそれぞれ０．６９°と０．８１°である。

（軸ずれ量と結合損失との関係）
つぎに、軸ずれ量と結合損失との関係について説明する。ここでは、光集積回路２００において、様々な値のメサ幅Ｗ４、Ｗ６の組み合わせに対して、接合部分Ｃ２における軸ずれ量δを変化させながら結合損失との関係を計算した。なお、この計算において、活性層３１および電流阻止層３５の屈折率をそれぞれ３．４、３．１７とし、比屈折率差Δ３を１％としている。また、コア層４１および保護膜４４の屈折率をそれぞれ３．３、１．９として、比屈折率差Δ４を３０％としている。

図１１は、メサ幅Ｗ４、Ｗ６の組み合わせペアの条件１〜６に対する、軸ずれ量がゼロの場合の結合損失ｌ１と、結合損失がｌ１から０．５ｄＢだけ増加する軸ずれ量δ１とを示す図である。また、図１２は、図１１に示す各条件１〜６についての、軸ずれ量と結合損失との関係を示す図である。なお、線Ｌ２〜Ｌ７が、それぞれ条件１〜６に対応している。

ここで、条件１は、メサ幅Ｗ４とメサ幅Ｗ６とが同一の２μｍの場合である。また、条件２〜６は、各メサ幅Ｗ４に対応させて、軸ずれ量がゼロの場合に結合損失が最小となるようにメサ幅Ｗ６を設定した、すなわちスポットサイズ整合状態となっているペアの場合である。

図１１、１２に示すように、条件１〜６のいずれの場合においても、軸ずれ量の増加につれて結合損失が増加している。また、メサ幅が広いペアほど、軸ずれ量がゼロの場合の結合損失の値が小さく、かつ、軸ずれ量の増加に対して結合損失が増加する割合が小さくなっている。言い換えれば、メサ幅を広くするほど、軸ずれトレランスが増加することがわかる。例えば、メサ幅Ｗ４が２μｍ、メサ幅Ｗ６が３．５μｍである条件２の場合では、軸ずれ量が０．４μｍ程度で結合損失が０．５ｄＢとなるが、メサ幅Ｗ４が１０μｍ、メサ幅Ｗ６が１１μｍである条件６の場合では、軸ずれ量が０．４μｍ程度では結合損失は０．０５ｄＢと条件２の場合の約１／１０であり、軸ずれ量が１．２μｍで結合損失が０．５ｄＢとなる。つまり、結合損失０．５ｄＢでの軸ずれトレランスは３倍広いと言える。以上のように、異なる導波路構造の接合部分では、メサ幅を広げつつスポットサイズ整合を取った状態で接合させた方が、結合損失および軸ずれトレランスが良好になる。ゆえに、本実施の形態２に係る光集積回路２００は、より低結合損失および高作製歩留まりを実現できる。

（製造方法）
つぎに、この光集積回路２００の製造方法について説明する。はじめに、光集積回路１００を製造する場合のように、図６（ａ）〜（ｃ）と同様の工程を行なう。つぎに、ＳｉＮｘからなるマスクを除去した後、図１３に示すように、能動領域ＡＡ２においてはフレア形状付きのメサストライプパターン形状を有し、受動領域ＰＡ２においてはメサ幅Ｗ６よりも十分に広い幅を有するマスクＭ２を形成し、これをマスクとして能動領域ＡＡ２にメサ構造を形成するためのドライエッチングを行なう。つぎに、このドライエッチングで使用したマスクをそのまま利用して、メサ構造の両側のみに下部電流阻止層１５ａと上部電流阻止層１５ｂとで埋め込み成長を行う。つぎに、マスクを除去した後、全体に上部クラッド層３３、コンタクト層３４を成長する。つぎに、受動領域ＰＡ２におけるコンタクト層３４をエッチングにより除去した後、図１４に示すように、受動領域ＰＡ２においてはフレア形状付きのメサストライプパターン形状を有し、能動領域ＡＡ２においてはメサ構造周辺の領域を保護するような形状のマスクＭ３をリソグラフィーにより作製し、これをマスクとして受動領域ＰＡ２にメサ構造を形成するためのドライエッチングを行なう。

上述したように、受動領域ＰＡ２と能動領域ＡＡ２とで、別々のストライプパターンでメサ構造を形成するので、ストライプパターンがメサに垂直な方向にずれる場合があり、軸ずれが生じることとなるが、幅広部３１ｃ、４１ｃの効果によって、結合損失の増加は抑制される。

つぎに、全体にＳｉＮｘからなる保護膜３７、４４を形成した後、コンタクト層３４上の保護膜３７を一部除去してｐ側電極３６を形成し、基板２の裏面を研磨した後に裏面全体にｎ側電極１を形成し、図７に示す光集積回路２００が完成する。

（実施例２、比較例１）
本発明の実施例２として、図７に示す光集積回路２００と同様の構造の光集積回路を上記製造方法にて作製した。なお、接合部分において意図的に軸ずれが生じるようにした。その結果、軸ずれ量を１μｍ以下とした場合には、接合部分における結合損失は最大でも０．６ｄＢであり、図１１、１２に示す計算値（０．５ｄＢ）ともよく整合していた。

また、比較例１として、図１に示す光集積回路１００と同様の構造の光集積回路を実施例２と同様の製造方法にて作製した。すなわち、この比較例１に係る光集積回路は、幅広部とフレア部とを持たないものである。また、実施例２と同様に、接合部分において意図的に軸ずれが生じるようにした。その結果、軸ずれ量を１μｍ以下とした場合には、接合部分における結合損失は最大で３ｄＢも生じた。

なお、上記実施の形態１、２では、光集積回路は埋め込みメサ型導波路構造とハイメサ型導波路構造とを組み合わせたものであるが、埋め込みメサ型導波路構造の代わりにローメサ型導波路構造を用いても良い。

図１５は、たとえば実施の形態１において、ＳＯＡ部１０と置き換えることができる別のＳＯＡ部５０の模式的な断面図である。このＳＯＡ部５０は、ＳＯＡ部１０と同様に、裏面にｎ側電極１を形成した基板２上に、下部クラッド層３ａと、活性層５１と、上部クラッド層５２、５３と、コンタクト層５４とが順次積層した構造を有している。コンタクト層５４および上部クラッド層５３に対してメサ形状を形成しており、活性層５１をメサエッチングすることなく、上部クラッド層５２の上でメサエッチングを止めたローメサ構造となっている。コンタクト層５４上にはｐ側電極５６が形成されており、ｐ側電極５６以外の部分の表面は保護膜５７で覆われている。活性層５１は、たとえばＩｎＧａＡｌＡｓなどのＡｌを含む材料を含んでいるが、ローメサ構造の採用によって活性層５１がメサエッチング時に表面に露出することがないため、酸化が防止されている。

なお、このＳＯＡ部５０を作製する際は、図６（ｅ）に示す工程まで行なった後、ストライプ状に形成したＳｉＮｘ膜（図示しない）をマスクとして、上部クラッド層５３までをドライエッチングしてローメサ構造を形成し、その後ローメサ構造をマスクして、受動領域ＰＡ１におけるハイメサ構造を形成するように追加のドライエッチングを行なえばよい。なお、ローメサ構造を採用する場合、そのメサ幅については、ローメサ型導波路とハイメサ型導波路の各電界強度分布を計算し、スポットサイズが整合するようなメサ幅に設定すればよい。一般的にローメサ型導波路では、埋め込みメサ導波路ほど比屈折率差が小さくないので、スポットサイズ整合が取れるときのローメサ構造のメサ幅は、埋め込みメサ構造を採用する場合と比較して、よりハイメサ構造のメサ幅に近い値となる。

また、上記実施の形態１、２では、光集積回路は半導体増幅器として機能するものであるが、本発明はこれに限らず、発光素子、受光素子、光増幅素子、光変調素子といった光能動素子、および光導波路や光合・分岐回路などの光受動素子を任意に組み合わせて接合した光集積回路に適用できる。

また、上記実施の形態１、２では、光導波路はメサ構造を有するものであるが、本発明はこれに限られず、他の構造、たとえばメサ形成ではなく、不純物注入や量子井戸構造の無秩序化、半導体層の酸化に伴う屈折率変化により形成した導波路構造を有する光導波路を用いた場合にも適用できる。すなわち、幅方向における第１の比屈折率差と第１のコア層の幅（コア幅）とを有する第１の光導波路と、幅方向における第２の比屈折率差と第２のコア幅とを有する第２の光導波路とが光学的に結合する接合部分を少なくとも１箇所以上有し、第２の比屈折率差が第１の比屈折率差よりも大きく、接合部分において第２のコア幅が第１のコア幅よりも広い光集積回路であれば、本発明の効果を奏するものとなる。

１ ｎ側電極
２、４ 基板
３、３ａ 下部クラッド層
１０、３０、５０ ＳＯＡ部
１１、３１、５１ 活性層
１２、１３、２２、３２、３３、４２、５２、５３ 上部クラッド層
１４、３４、５４ コンタクト層
１５、３５ 電流阻止層
１５ａ、３５ａ 下部電流阻止層
１５ｂ、３５ｂ 上部電流阻止層
１６、３６、５６ ｐ側電極
１８、３８ クラッド構造
２０、４０ 光導波路素子部
２１、４１ コア層
２４、３７、４４、５７ 保護膜
３１ａ、４１ａ 等幅部
３１ｂ、４１ｂ フレア部
３１ｃ、４１ｃ 幅広部
１００、２００ 光集積回路
ＡＡ１、ＡＡ２ 能動領域
Ｃ１、Ｃ２ 接合部分
Ｅ１〜Ｅ４ 電界強度分布
Ｌ１〜Ｌ７ 線
Ｍ１〜Ｍ３ マスク
ＰＡ１、ＰＡ２ 受動領域
Ｗ１〜Ｗ６ メサ幅

Claims (3)

1. 半導体基板上に、幅方向における第１の比屈折率差と第１のコア幅とを有する第１の光導波路と、幅方向における第２の比屈折率差と第２のコア幅とを有する第２の光導波路が形成されており、前記第１の光導波路と前記第２の光導波路とが光学的に結合する接合部分を少なくとも１箇所以上有する光集積回路において、前記第２の比屈折率差は前記第１の比屈折率差よりも大きく、前記接合部分において第２のコア幅は前記第１のコア幅よりも広く、
   前記第１および第２の光導波路は、前記接合部分におけるコア幅が非接合部分におけるコア幅よりも広く、シングルモード動作するように前記第１および第２の比屈折率差並びに前記第１および第２のコア幅が設定されていることを特徴とする光集積素子。
2. 前記第１の光導波路と前記第２の光導波路との幅方向のスポットサイズが等しいことを特徴とする請求項１に記載の光集積回路。
3. 前記第１の光導波路は埋め込みメサ型であり、前記第２の光導波路がハイメサ型であることを特徴とする請求項１または２に記載の光集積回路。

Images