JPH01184896A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH01184896A JPH01184896A JP610288A JP610288A JPH01184896A JP H01184896 A JPH01184896 A JP H01184896A JP 610288 A JP610288 A JP 610288A JP 610288 A JP610288 A JP 610288A JP H01184896 A JPH01184896 A JP H01184896A
- Authority
- JP
- Japan
- Prior art keywords
- current blocking
- blocking layer
- ridge
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 17
- 238000005253 cladding Methods 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000002019 doping agent Substances 0.000 abstract 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 241000217377 Amblema plicata Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、内部電流狭窄型の半導体レーザ装置に関す
るものである。
るものである。
従来例によるこの種の内部電流狭窄型半導体レーザ装置
として、こ−では、アイ・イー・イー・イー、ジャーナ
ル、オブ、クアンタム、エレクトo ニクス(IEEE
、JOURNAL OF QtlANTUMELECT
RONICS)誌Vo1.QE−23,1987,に記
載されている。〒3(〒binTapered Th1
ckness Active La5er)型半導体レ
ーザ装置の概要構成を第7図、および第8図に示しであ
る。
として、こ−では、アイ・イー・イー・イー、ジャーナ
ル、オブ、クアンタム、エレクトo ニクス(IEEE
、JOURNAL OF QtlANTUMELECT
RONICS)誌Vo1.QE−23,1987,に記
載されている。〒3(〒binTapered Th1
ckness Active La5er)型半導体レ
ーザ装置の概要構成を第7図、および第8図に示しであ
る。
こ−で、第7図(a)および(b)は同上〒3型型半体
レーザ装置での各製造プロセス段階の概要をそれぞれに
示す部分斜視図、同図(c)は同上〒3型型半体レーザ
装置の概要構成を示す全体斜視図であり、また、第8図
(a)は同↑型半導体♂−ザ装鐙での平面構成の概略を
示す説明図、同図(b)ないしくd)は同第8図(a)
における■B−■B、VIC−■C1■D−[0線部の
それぞれに断面図である。
レーザ装置での各製造プロセス段階の概要をそれぞれに
示す部分斜視図、同図(c)は同上〒3型型半体レーザ
装置の概要構成を示す全体斜視図であり、また、第8図
(a)は同↑型半導体♂−ザ装鐙での平面構成の概略を
示す説明図、同図(b)ないしくd)は同第8図(a)
における■B−■B、VIC−■C1■D−[0線部の
それぞれに断面図である。
すなわち、これらの第7図(a)ないしくC)、および
第8図(a)ないしくd)に示す従来例でのT3型型半
体レーザ装置の構成において、符号1はp−GaAl1
基板を示していて、2はn−GaAs電流阻止層、3は
p−A 、11 GaAs下部クラッド層、4はp−A
!LGaAs活性層、5はn−A I GaAs上部ク
ラッド層、8はn−GaAsコンタクト層で、これらに
よりダブルヘテロ接合を形成しており、また、7は前記
基板l上での幅の狭い素子端部のリッジ部、8は同上基
板1上での幅の広い素子内部のりッジ部、9はこれらの
端部リッジ7と内部リッジ8とを結ぶテーパー状のリッ
ジ部、10はV形溝を示し、さらに、 2aは端部リッ
ジ部7での側面上の電流阻止層部分、2bは内部リッジ
部8での側面上の電流阻止層部分、2Cはテーパー状リ
ッジ部9での側面上の電流阻止層部分である。
第8図(a)ないしくd)に示す従来例でのT3型型半
体レーザ装置の構成において、符号1はp−GaAl1
基板を示していて、2はn−GaAs電流阻止層、3は
p−A 、11 GaAs下部クラッド層、4はp−A
!LGaAs活性層、5はn−A I GaAs上部ク
ラッド層、8はn−GaAsコンタクト層で、これらに
よりダブルヘテロ接合を形成しており、また、7は前記
基板l上での幅の狭い素子端部のリッジ部、8は同上基
板1上での幅の広い素子内部のりッジ部、9はこれらの
端部リッジ7と内部リッジ8とを結ぶテーパー状のリッ
ジ部、10はV形溝を示し、さらに、 2aは端部リッ
ジ部7での側面上の電流阻止層部分、2bは内部リッジ
部8での側面上の電流阻止層部分、2Cはテーパー状リ
ッジ部9での側面上の電流阻止層部分である。
続いて、前記構成による従来例でのT3型型半体レーザ
装置の製造プロセスの概要とその動作について述べる。
装置の製造プロセスの概要とその動作について述べる。
こ−で、この種のTa型半導体レしサ装置においては、
素子端部での活性層の薄膜化による光密度の低減化によ
って、端面破壊を防止すると共に、装置の高出力動作を
意図しており、この活性層の端部薄膜化については、基
板上に形成される各リッジ部の幅を規制することで、そ
の後の各層の液相成長速度を制御させるようにしている
。
素子端部での活性層の薄膜化による光密度の低減化によ
って、端面破壊を防止すると共に、装置の高出力動作を
意図しており、この活性層の端部薄膜化については、基
板上に形成される各リッジ部の幅を規制することで、そ
の後の各層の液相成長速度を制御させるようにしている
。
しかして、前記各リッジ部は、第7図(a)に示されて
いるように、まず、端部にあって幅の狭い端部リッジ部
7を、また、内部にあって幅の広い内部リッジ部8を、
さらに、これらの端部リッジ部7と内部リッジ部8とを
結ぶテーパー状リッジ部8をそれぞれに基板1上に形成
させており、かつ第7図(b)に示すように、これらの
りッジ部形状を保持した状態で、140−CVD法によ
りn−GaAsを成長させて電流限ThF2を形成させ
、その後、電流狭窄のためのV形溝10をエツチング法
により形成させた上で、液相成長法によって下部クラッ
ド層3、活性層4.上部クラッド層5.コンタクト層6
を順次に成長させ、このようにして素子のエピタキシャ
ル構造を完成させるのである。
いるように、まず、端部にあって幅の狭い端部リッジ部
7を、また、内部にあって幅の広い内部リッジ部8を、
さらに、これらの端部リッジ部7と内部リッジ部8とを
結ぶテーパー状リッジ部8をそれぞれに基板1上に形成
させており、かつ第7図(b)に示すように、これらの
りッジ部形状を保持した状態で、140−CVD法によ
りn−GaAsを成長させて電流限ThF2を形成させ
、その後、電流狭窄のためのV形溝10をエツチング法
により形成させた上で、液相成長法によって下部クラッ
ド層3、活性層4.上部クラッド層5.コンタクト層6
を順次に成長させ、このようにして素子のエピタキシャ
ル構造を完成させるのである。
また、この場合、活性層4の厚さは、狭い端部リッジ部
7の影響によって、その端部のみが薄膜化されるが、こ
の端部と内部との層厚差の変化が急峻であるときには、
装置のレーザ特性を悪化させる場合があるために、テー
パー状リッジ部3の存在によって層厚差が徐々に変化す
るようにしており、また一方、これらの各リッジ部7−
s、sがウェットエツチングにより形成されることから
、ご覧では、面方位による異方性エツチングを考慮する
必要がある。
7の影響によって、その端部のみが薄膜化されるが、こ
の端部と内部との層厚差の変化が急峻であるときには、
装置のレーザ特性を悪化させる場合があるために、テー
パー状リッジ部3の存在によって層厚差が徐々に変化す
るようにしており、また一方、これらの各リッジ部7−
s、sがウェットエツチングにより形成されることから
、ご覧では、面方位による異方性エツチングを考慮する
必要がある。
つまり、端部リッジ部7と内部リッジ部8については、
第7図(a)に示す通り、(011)面の方向に沿って
形成されるため、そのリッジ側面が順方向となるが、テ
ーパー状リッジ部θについては、角度θのとり方によっ
て変化し、同角度θが45@以上になると、そのりッジ
側面が逆メサ面となって、引き続きNo−CVD法によ
って成長される電流阻止層2のカバレッジが悪くなるこ
とから、この角度θを45°以下に設定するのが望まし
く、従来例においては、この角度θを45°程度にして
いたので、テーパー状リッジ部8の側面では、 (10
0)面に垂直な(010)面となっており、このように
テーパー状リッジ部3はリッジの側面形状を制御するし
かしながら、以上のように構成される従来例でのT3型
型半体レーザ装置においては、電流阻止層2上に液相成
長を行なうと、この電流阻止層2がメルトバックによっ
て部分的に消失したり、あるいは薄くなり過ぎたりする
場合がある。
第7図(a)に示す通り、(011)面の方向に沿って
形成されるため、そのリッジ側面が順方向となるが、テ
ーパー状リッジ部θについては、角度θのとり方によっ
て変化し、同角度θが45@以上になると、そのりッジ
側面が逆メサ面となって、引き続きNo−CVD法によ
って成長される電流阻止層2のカバレッジが悪くなるこ
とから、この角度θを45°以下に設定するのが望まし
く、従来例においては、この角度θを45°程度にして
いたので、テーパー状リッジ部8の側面では、 (10
0)面に垂直な(010)面となっており、このように
テーパー状リッジ部3はリッジの側面形状を制御するし
かしながら、以上のように構成される従来例でのT3型
型半体レーザ装置においては、電流阻止層2上に液相成
長を行なうと、この電流阻止層2がメルトバックによっ
て部分的に消失したり、あるいは薄くなり過ぎたりする
場合がある。
すなわち、この装置構成を第8図(a)に示す3つのり
ッジ部位置でへき関して、その各へき開面での断面状態
を観察すると、素子の端部リッジ部7上(第8図(b)
)、および内部リッジ部8上(同図(C))でのへき開
断面のりッジ側面部における電流阻止層部分2a、およ
び2bのカバレッジについては、これが比較的良好では
あるが、テーパー状すッジ部8上(同図(C))での断
面状態については、リッジ側面部での電流阻止層部分2
Cが、もともとNo−CVDr&長によるカバレッジの
悪さに加え、液相成長によるメルトバックとか、基板1
からのp形不純物の逆拡散などにより、これがさらに薄
くなって、基板lと下部クラッド層3がV形溝10以外
の部分で短絡する惧れを生じ、このために電流がV形溝
10に集中されに〈−なり、結果的に良好なレーザ発振
を得られなくなる慣れを生じ、また、このように明らか
な短絡がないときにおいても、その電流阻止層2の厚さ
が薄いと、電流阻止能力の低下が認められるなどの好ま
しくない問題点があった。
ッジ部位置でへき関して、その各へき開面での断面状態
を観察すると、素子の端部リッジ部7上(第8図(b)
)、および内部リッジ部8上(同図(C))でのへき開
断面のりッジ側面部における電流阻止層部分2a、およ
び2bのカバレッジについては、これが比較的良好では
あるが、テーパー状すッジ部8上(同図(C))での断
面状態については、リッジ側面部での電流阻止層部分2
Cが、もともとNo−CVDr&長によるカバレッジの
悪さに加え、液相成長によるメルトバックとか、基板1
からのp形不純物の逆拡散などにより、これがさらに薄
くなって、基板lと下部クラッド層3がV形溝10以外
の部分で短絡する惧れを生じ、このために電流がV形溝
10に集中されに〈−なり、結果的に良好なレーザ発振
を得られなくなる慣れを生じ、また、このように明らか
な短絡がないときにおいても、その電流阻止層2の厚さ
が薄いと、電流阻止能力の低下が認められるなどの好ま
しくない問題点があった。
この発明は、従来例による装置構成でのこのような問題
点を改善するためになされたもので、その目的とすると
ころは、十分な電流阻止能力のある電流阻止層をもった
。この種の半導体レーザ装置、こ−ではT3型型半体レ
ーザ装置を提供することである。
点を改善するためになされたもので、その目的とすると
ころは、十分な電流阻止能力のある電流阻止層をもった
。この種の半導体レーザ装置、こ−ではT3型型半体レ
ーザ装置を提供することである。
妹 麺
〔母考憶を解決するための手段〕
前記目的を達成させるために、この発明に係る半導体レ
ーザ装置は、第1導電形の基板表面にリッジ部、または
メサ部などの段差を形成させ、かつこの基板上に、第2
導電形の電流阻止層と、この電流阻止層を貫通する電流
狭窄層とを形成すると共に、前記電流阻止層上に、第1
導電形の下部クラッド層と、活性層と、第2導電形の上
部クラッド層とのダブルヘテロ接合を順次に成長させた
内部電流狭窄型の半導体レーザ装置において、前記リッ
ジ部、またはメサ部などの段差の少なくとも側面部に、
第2導電形の不純物拡散領域を形成したことを特徴とし
ている。
ーザ装置は、第1導電形の基板表面にリッジ部、または
メサ部などの段差を形成させ、かつこの基板上に、第2
導電形の電流阻止層と、この電流阻止層を貫通する電流
狭窄層とを形成すると共に、前記電流阻止層上に、第1
導電形の下部クラッド層と、活性層と、第2導電形の上
部クラッド層とのダブルヘテロ接合を順次に成長させた
内部電流狭窄型の半導体レーザ装置において、前記リッ
ジ部、またはメサ部などの段差の少なくとも側面部に、
第2導電形の不純物拡散領域を形成したことを特徴とし
ている。
すなわち、この発明においては、第2導電形の電流限I
t層におけるリッジ部、またはメサ部などの段差の少な
くとも側面部に対し、同−導電形の不純物を拡散形成さ
せて、同該当部での部分的に薄くされたところを、あら
ためて厚くさせるために、装置構成の電流阻止効果が格
段に向上されることになり、この結果、良好なレーザ発
振を得られるのである。
t層におけるリッジ部、またはメサ部などの段差の少な
くとも側面部に対し、同−導電形の不純物を拡散形成さ
せて、同該当部での部分的に薄くされたところを、あら
ためて厚くさせるために、装置構成の電流阻止効果が格
段に向上されることになり、この結果、良好なレーザ発
振を得られるのである。
以下、この発明に係る半導体レーザ装置の各別の実施例
につき、第1図ないし第6図を参照して詳細に説明する
。
につき、第1図ないし第6図を参照して詳細に説明する
。
第1図(a)はこの発明の第1実施例を適用したT3型
型半体レーザ装置の平面構成の概略を示す説明図、同図
(b)ないしくd)は同第1図(a)におけるIB−I
B、IC−IC,In−In線部のそれぞれに断面図、
第2図は同上装置でのn−GaAs電流阻止層のテーパ
ー状リッジ部の側面部に不純物拡散領域を拡散形成させ
た状態を示す斜視図であり、これらの第1実施例各図に
おいて、前記第8図(a)ないしくd)と同一符号は同
一または相当部分を示している。
型半体レーザ装置の平面構成の概略を示す説明図、同図
(b)ないしくd)は同第1図(a)におけるIB−I
B、IC−IC,In−In線部のそれぞれに断面図、
第2図は同上装置でのn−GaAs電流阻止層のテーパ
ー状リッジ部の側面部に不純物拡散領域を拡散形成させ
た状態を示す斜視図であり、これらの第1実施例各図に
おいて、前記第8図(a)ないしくd)と同一符号は同
一または相当部分を示している。
すなわち、これらの第1図(a)ないしくd)、および
第2図に示す第1実施例でのT3型型半体レーザ装置の
構成においても、符号1はp−GaAs基板を示し、2
はn−GaAs電流阻止層、3はp−AfLGaAs下
部クラッド層、4はp−A I GaAs活性層、5は
n−A lGaAs上部クラ−、ド層、6はn−GaA
sコンタクト層であって、これらによりダブルヘテロ接
合を形成している。
第2図に示す第1実施例でのT3型型半体レーザ装置の
構成においても、符号1はp−GaAs基板を示し、2
はn−GaAs電流阻止層、3はp−AfLGaAs下
部クラッド層、4はp−A I GaAs活性層、5は
n−A lGaAs上部クラ−、ド層、6はn−GaA
sコンタクト層であって、これらによりダブルヘテロ接
合を形成している。
また、7は前記基板1上での幅の狭い素子端部のリッジ
部(またはメサ部)、8は同上基板l上での幅の広い素
子内部のりッジ部(同またはメサ部)、8はこれらの端
部リッジ7と内部リッジ8とを結ぶ同上基板1上でのテ
ーパー状のりツジ部(同またはメサ部)、10はV形溝
を示しており、さらに、2aは端部リッジ部7での側面
上の電流阻止層部分、2bは内部リッジ部8での側面上
の電流限と層部分、2Cはテーパー状リッジ部9での側
面上の電流阻止層部分である。
部(またはメサ部)、8は同上基板l上での幅の広い素
子内部のりッジ部(同またはメサ部)、8はこれらの端
部リッジ7と内部リッジ8とを結ぶ同上基板1上でのテ
ーパー状のりツジ部(同またはメサ部)、10はV形溝
を示しており、さらに、2aは端部リッジ部7での側面
上の電流阻止層部分、2bは内部リッジ部8での側面上
の電流限と層部分、2Cはテーパー状リッジ部9での側
面上の電流阻止層部分である。
そして、この第1実施例の場合には、前記したように、
テーパー状リッジ部(またはメサ部)9の側面部分にあ
って、前記n−GaAg電流阻止層2のカバレッジが悪
いことから、その薄くされた電流阻止層部分2aでのp
−GaAs基板1とp−Al1 GaAs下部クラッド
層3との短絡を実質的に避けるために、同テーパー状リ
ッジ部(またはメサ部)9に対応する電流阻止層部分2
aの側面部に対して、p−GaAs基板l内に達するよ
うにシリコンを拡散させて、電流阻止層2と同−導電形
、つまりn形の不純物拡散領域11を形成させたもので
ある。
テーパー状リッジ部(またはメサ部)9の側面部分にあ
って、前記n−GaAg電流阻止層2のカバレッジが悪
いことから、その薄くされた電流阻止層部分2aでのp
−GaAs基板1とp−Al1 GaAs下部クラッド
層3との短絡を実質的に避けるために、同テーパー状リ
ッジ部(またはメサ部)9に対応する電流阻止層部分2
aの側面部に対して、p−GaAs基板l内に達するよ
うにシリコンを拡散させて、電流阻止層2と同−導電形
、つまりn形の不純物拡散領域11を形成させたもので
ある。
またこ−で、前記不純物拡散領域11の拡散形成には、
例えば、フォトリソグラフィー技術などを用い、第2図
に斜線で示す対応部分にシリコンを蒸着させた上で、こ
れを砒素圧下にて850℃程度の温度で約4時間に亘り
拡散させればよい。
例えば、フォトリソグラフィー技術などを用い、第2図
に斜線で示す対応部分にシリコンを蒸着させた上で、こ
れを砒素圧下にて850℃程度の温度で約4時間に亘り
拡散させればよい。
そして、このようにして得た実施例での装置構造を、第
1図(a)に示す各切断線部分でそれぞれにへき関して
、各断面を観察したところ、端部リッジ7および内部リ
ッジ8上では、同第1図(b)および(d)に見られる
ように、従来例の場合と同様に、良好な断面形状を得て
おり、また、従来例ではカバレッジが悪くて、電流阻止
層部分2Cが消失することのあったテーパー状リッジ部
9においても、その側面部からのp−GaAs基板!内
に達するシリコンの拡散による同一導電形の不純物拡散
領域11の形成により、同第1図(C)に見られるよう
に、十分な厚さの対応する電流阻止層部分2c、つまり
こ−でも、良好な断面形状を得ており、その作用上から
も実際に電流阻止能力の向上を確認でき、これらの結果
としてレーザの発振不良が減少され、効率の高いレーザ
発振を再現性よく得ることができた。
1図(a)に示す各切断線部分でそれぞれにへき関して
、各断面を観察したところ、端部リッジ7および内部リ
ッジ8上では、同第1図(b)および(d)に見られる
ように、従来例の場合と同様に、良好な断面形状を得て
おり、また、従来例ではカバレッジが悪くて、電流阻止
層部分2Cが消失することのあったテーパー状リッジ部
9においても、その側面部からのp−GaAs基板!内
に達するシリコンの拡散による同一導電形の不純物拡散
領域11の形成により、同第1図(C)に見られるよう
に、十分な厚さの対応する電流阻止層部分2c、つまり
こ−でも、良好な断面形状を得ており、その作用上から
も実際に電流阻止能力の向上を確認でき、これらの結果
としてレーザの発振不良が減少され、効率の高いレーザ
発振を再現性よく得ることができた。
なお、前記第1実施例構造においては、テーパー状リッ
ジ部の側面にのみ同一導電形の不純物を拡散させている
が、第3図に示す第2実施例構造でのように各リッジ部
の側面全部に同一導電形の不純物を拡散させてもよく、
また、前記第1.第2実施例構造では、電流阻止層を形
成させたのちに、前記不純物を拡散させているが、第4
図ないし第6図に示す第3ないし第5実施例構造でのよ
うに、不純物を拡散させたのちに、電流阻止層を形成さ
せてもよく、前記と同様な作用、効果が得られる。
ジ部の側面にのみ同一導電形の不純物を拡散させている
が、第3図に示す第2実施例構造でのように各リッジ部
の側面全部に同一導電形の不純物を拡散させてもよく、
また、前記第1.第2実施例構造では、電流阻止層を形
成させたのちに、前記不純物を拡散させているが、第4
図ないし第6図に示す第3ないし第5実施例構造でのよ
うに、不純物を拡散させたのちに、電流阻止層を形成さ
せてもよく、前記と同様な作用、効果が得られる。
以上詳述したように、この発明によれば、第1導電形の
基板表面にリッジ部、またはメサ部などの段差を形成さ
せておき、かつこの基板上に、第2導電形の電流阻止層
と、この電流阻止層を貫通する電流狭窄層とを形成させ
ると共に、電流阻止層上に、第1導電形の下部クラッド
層と、活性層と、第2導電形の上部クラッド層とのダブ
ルヘテロ接合を順次に成長させて構成する内部電流狭窄
型の半導体レーザ装置において、第2導電形の電流阻止
層におけるりフジ部、またはメサ部などの段差の少なく
とも側面部に対して、同一導電形の不純物を拡散形成さ
せて、同該当部での部分的に薄くされた部分につき、こ
れをあらためて厚く形成させるようにしたので、装置構
成における電流阻止効果を格段に向上でき、この結果、
良好なレーザ発振を得られるのであり、しかも、構造的
にも比較的簡単で容易に実施可能であるなどの優れた特
長を有するものである。
基板表面にリッジ部、またはメサ部などの段差を形成さ
せておき、かつこの基板上に、第2導電形の電流阻止層
と、この電流阻止層を貫通する電流狭窄層とを形成させ
ると共に、電流阻止層上に、第1導電形の下部クラッド
層と、活性層と、第2導電形の上部クラッド層とのダブ
ルヘテロ接合を順次に成長させて構成する内部電流狭窄
型の半導体レーザ装置において、第2導電形の電流阻止
層におけるりフジ部、またはメサ部などの段差の少なく
とも側面部に対して、同一導電形の不純物を拡散形成さ
せて、同該当部での部分的に薄くされた部分につき、こ
れをあらためて厚く形成させるようにしたので、装置構
成における電流阻止効果を格段に向上でき、この結果、
良好なレーザ発振を得られるのであり、しかも、構造的
にも比較的簡単で容易に実施可能であるなどの優れた特
長を有するものである。
第1図(a)はこの発明の第1実施例を適用した〒3型
型半体レーザ装置の平面構成の概略を示す説明図、同図
(b)ないしくd)は同第1図(a)におけるIB−I
B、IC−IC,IQ−IO線部のそれぞれに断面図、
第2図は同上装置でのn−GaAs電流阻止層のテーパ
ー状リッジ部の側面部に不純物拡散領域を拡散形成させ
た状態を示す斜視図、第3図ないし第6図は同上第2な
いし第5実施例による同上装置でのn−GaAs電流阻
止層のテーパー状リッジ部の側面部に不純物拡散領域を
拡散形成させた状態を示すそれぞれに斜視図であり、ま
た、第7図(a)および(b)は同上T3型型半体レー
ザ装置での各製造プロセス段階の概要をそれぞれに示す
部分斜視図、同図(c)は同上T3型型半体レーザ装置
の概要構成を示す全体斜視図、第8図(a)は同T3型
半導体レーザ装置での平面構成の概略を示す説明図。 同図(b)ないしくd)は同第8図(a)における■B
−VIB、VIC−VIC,[0−■01i1部のそれ
ぞれに断面図である。 1 ・・・・p−GaAs2!li板、2 ・・・・n
−GaAs電流阻止層、2a・・・・端部リッジ部の側
面上の電流阻止層部分、2b・・・・内部リッジ部の側
面上の電流阻止層部分、2C・・・・テーパー状リッジ
部の側面上の電流阻止層部分、3・・・・p−A9.G
aAs下部クラッド層、4・・・・p−A I GaA
s活性層、5 = 11−AffiGaAg上部クラッ
ド層、6り・・・n−GaAsコンタクト層、7・・・
・素子端部のリッジ部(またはメサ部)、8・・・・素
子内部のりフジ部(またはメサ部)、9・・・・端部リ
ッジと内部リッジとを結ぶテーパー状のりフジ部(また
はメサ部)、10・・・・V形溝、11・・・・n形の
不純物拡散領域。 第 1図(a) 第1図(b) 第 1 ご(C) 第 1図(d) 2b、#す・・Iジ4やの^鱈fDニー値牙えP五を角
1叶介第4ス ヘー1 第5図 第6図
型半体レーザ装置の平面構成の概略を示す説明図、同図
(b)ないしくd)は同第1図(a)におけるIB−I
B、IC−IC,IQ−IO線部のそれぞれに断面図、
第2図は同上装置でのn−GaAs電流阻止層のテーパ
ー状リッジ部の側面部に不純物拡散領域を拡散形成させ
た状態を示す斜視図、第3図ないし第6図は同上第2な
いし第5実施例による同上装置でのn−GaAs電流阻
止層のテーパー状リッジ部の側面部に不純物拡散領域を
拡散形成させた状態を示すそれぞれに斜視図であり、ま
た、第7図(a)および(b)は同上T3型型半体レー
ザ装置での各製造プロセス段階の概要をそれぞれに示す
部分斜視図、同図(c)は同上T3型型半体レーザ装置
の概要構成を示す全体斜視図、第8図(a)は同T3型
半導体レーザ装置での平面構成の概略を示す説明図。 同図(b)ないしくd)は同第8図(a)における■B
−VIB、VIC−VIC,[0−■01i1部のそれ
ぞれに断面図である。 1 ・・・・p−GaAs2!li板、2 ・・・・n
−GaAs電流阻止層、2a・・・・端部リッジ部の側
面上の電流阻止層部分、2b・・・・内部リッジ部の側
面上の電流阻止層部分、2C・・・・テーパー状リッジ
部の側面上の電流阻止層部分、3・・・・p−A9.G
aAs下部クラッド層、4・・・・p−A I GaA
s活性層、5 = 11−AffiGaAg上部クラッ
ド層、6り・・・n−GaAsコンタクト層、7・・・
・素子端部のリッジ部(またはメサ部)、8・・・・素
子内部のりフジ部(またはメサ部)、9・・・・端部リ
ッジと内部リッジとを結ぶテーパー状のりフジ部(また
はメサ部)、10・・・・V形溝、11・・・・n形の
不純物拡散領域。 第 1図(a) 第1図(b) 第 1 ご(C) 第 1図(d) 2b、#す・・Iジ4やの^鱈fDニー値牙えP五を角
1叶介第4ス ヘー1 第5図 第6図
Claims (1)
- 第1導電形の基板表面にリッジ部、またはメサ部などの
段差を形成させ、かつこの基板上に、第2導電形の電流
阻止層と、この電流阻止層を貫通する電流狭窄層とを形
成すると共に、前記電流阻止層上に、第1導電形の下部
クラッド層と、活性層と、第2導電形の上部クラッド層
とのダブルヘテロ接合を順次に成長させた内部電流狭窄
型の半導体レーザ装置において、前記リッジ部、または
メサ部などの段差の少なくとも側面部に、第2導電形の
不純物拡散領域を形成したことを特徴とする半導体レー
ザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP610288A JPH01184896A (ja) | 1988-01-13 | 1988-01-13 | 半導体レーザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP610288A JPH01184896A (ja) | 1988-01-13 | 1988-01-13 | 半導体レーザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01184896A true JPH01184896A (ja) | 1989-07-24 |
Family
ID=11629139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP610288A Pending JPH01184896A (ja) | 1988-01-13 | 1988-01-13 | 半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01184896A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072526A (ja) * | 2003-08-28 | 2005-03-17 | Nec Corp | Mmi型半導体レーザおよびその製造方法 |
-
1988
- 1988-01-13 JP JP610288A patent/JPH01184896A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072526A (ja) * | 2003-08-28 | 2005-03-17 | Nec Corp | Mmi型半導体レーザおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04311080A (ja) | 可視光レーザダイオードの製造方法 | |
JPS6318877B2 (ja) | ||
JPH01184896A (ja) | 半導体レーザ装置 | |
JPH05327112A (ja) | 半導体レーザの製造方法 | |
JPS6144485A (ja) | 半導体レ−ザ装置およびその製造方法 | |
JP4724946B2 (ja) | 半導体レーザ素子及びその作製方法 | |
JPH0474488A (ja) | 半導体レーザ装置およびその製造方法 | |
JP2542570B2 (ja) | 光集積素子の製造方法 | |
JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
JP3011938B2 (ja) | 半導体レーザー | |
JPS60261184A (ja) | 半導体レ−ザ装置およびその製造方法 | |
JPS61220489A (ja) | 半導体レ−ザの製造方法 | |
JPH0479282A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
JPS59232476A (ja) | 半導体レ−ザ−素子の製造方法 | |
JPS60201684A (ja) | 半導体レ−ザ装置およびその製造方法 | |
JPH04206587A (ja) | 半導体レーザ及びその製造方法 | |
JPS60133783A (ja) | 半導体発光装置の製造方法 | |
JPS6281782A (ja) | 半導体発光装置 | |
JPH04133315A (ja) | 半導体装置の製造方法 | |
JPH0537079A (ja) | 半導体レーザダイオードの製造方法 | |
JPH0362582A (ja) | 半導体装置の製造方法 | |
JPS61236188A (ja) | 半導体レ−ザ | |
JPS6063975A (ja) | 半導体レ−ザ | |
JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
JPH09139545A (ja) | 半導体レーザの製造方法 |