JPS59232476A - 半導体レ−ザ−素子の製造方法 - Google Patents
半導体レ−ザ−素子の製造方法Info
- Publication number
- JPS59232476A JPS59232476A JP10584283A JP10584283A JPS59232476A JP S59232476 A JPS59232476 A JP S59232476A JP 10584283 A JP10584283 A JP 10584283A JP 10584283 A JP10584283 A JP 10584283A JP S59232476 A JPS59232476 A JP S59232476A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor laser
- ohmic contact
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体レーザー素子の製造方法に関する。
半導体レーザーとしては、ＧａＡｌＡｓ系化合物半導体
で構成される可視光および赤外元手導体レーザーあるい
は工ｎＧａＡｃ＋Ｐ系化合物半導体で構成される長波長
帯半導体レーザーが一般に知られている。捷だ、半導体
レーザー素子の一つの構造として、埋込みへテロ構造［
Ｂ Ｈ（ｂｕｒｉｅｄ−ｈｅｔｅｒ。
で構成される可視光および赤外元手導体レーザーあるい
は工ｎＧａＡｃ＋Ｐ系化合物半導体で構成される長波長
帯半導体レーザーが一般に知られている。捷だ、半導体
レーザー素子の一つの構造として、埋込みへテロ構造［
Ｂ Ｈ（ｂｕｒｉｅｄ−ｈｅｔｅｒ。
５ｔｒｕｃｔｕｒｅ） 〕の半導体レーザー素子が開発
されている（たとえば、１９７９年４月１日付発行の電
子材料２６〜２８にけＧａＡ、ｄＡｅ系半導体レーザー
が紹介されている。また、同誌の１９７９年１２月号５
８〜６エ員にはＩｎＧａＡｓＰ系の半導体レーザーが紹
介されている。）。ＢＨ半導体レーザー素子の素子構造
はＧａＡｌＡｓ系およびＩｎＧａＡｓＰ系ともに略同−
構造となっている。第１図はＩｎＧａＡｓＰ系の素子（
テソグ）構造を示すものである。
されている（たとえば、１９７９年４月１日付発行の電
子材料２６〜２８にけＧａＡ、ｄＡｅ系半導体レーザー
が紹介されている。また、同誌の１９７９年１２月号５
８〜６エ員にはＩｎＧａＡｓＰ系の半導体レーザーが紹
介されている。）。ＢＨ半導体レーザー素子の素子構造
はＧａＡｌＡｓ系およびＩｎＧａＡｓＰ系ともに略同−
構造となっている。第１図はＩｎＧａＡｓＰ系の素子（
テソグ）構造を示すものである。
すなわち、この半導体レーザー素子（チップ）１はｎ−
工ｎＰの基板２を基に形成されていて、中央にストライ
プ状に延在するダブルへテロ接合構造３を有している。
工ｎＰの基板２を基に形成されていて、中央にストライ
プ状に延在するダブルへテロ接合構造３を有している。
このダブルへテロ接合構造３は基板２の上に順次形成さ
れるｎ−４ｎＰのバックァ層４ 、 工ｎＧａＡｓＰの
活性）ＶＨ２，−ｐ−１ｎＰのクラッド層６からなって
いて、クラッド層６けｐ−工ｎＧａＡｓＰからなるキャ
ンプ層７で彷われている。甘た、ダブルへテロ接合構造
３およびキャンプ層７からなるストライプ部８の両側は
ｐ−■ｎＰのブロッキング層９、ｎ−工ｎＰの坤込み層
１０ 、 ｐ−工ｎＧａＡｓＰの埋込みキャップ層１１
からなる多層埋込みＮ１２によって埋め込まれている。
れるｎ−４ｎＰのバックァ層４ 、 工ｎＧａＡｓＰの
活性）ＶＨ２，−ｐ−１ｎＰのクラッド層６からなって
いて、クラッド層６けｐ−工ｎＧａＡｓＰからなるキャ
ンプ層７で彷われている。甘た、ダブルへテロ接合構造
３およびキャンプ層７からなるストライプ部８の両側は
ｐ−■ｎＰのブロッキング層９、ｎ−工ｎＰの坤込み層
１０ 、 ｐ−工ｎＧａＡｓＰの埋込みキャップ層１１
からなる多層埋込みＮ１２によって埋め込まれている。
そして、活性層５の両側は埋込み層１０との間に埋込み
へテロ接合構造１３を構成している。また、ストライプ
部８の表面層には絶縁膜（５ｉｎ２膜）１４をマスクと
してＺｎが拡散されてｐ形のオーミックコンタクト層１
５が形成されている。このオーミックコンタクト層１５
はクラッド層６の途中に寸で達している。そして、チッ
プ１の主面すなわち多層成長層１６が設けられている側
の面にはＡｕ／Ｃｒのｐ形電極１７が設けられ、裏面に
けＡｕ／Ｐａ／Ａｕ−Ｇｅ−Ｎｉのｎ形電極１８が設け
られている。
へテロ接合構造１３を構成している。また、ストライプ
部８の表面層には絶縁膜（５ｉｎ２膜）１４をマスクと
してＺｎが拡散されてｐ形のオーミックコンタクト層１
５が形成されている。このオーミックコンタクト層１５
はクラッド層６の途中に寸で達している。そして、チッ
プ１の主面すなわち多層成長層１６が設けられている側
の面にはＡｕ／Ｃｒのｐ形電極１７が設けられ、裏面に
けＡｕ／Ｐａ／Ａｕ−Ｇｅ−Ｎｉのｎ形電極１８が設け
られている。
このようなチップ１はｎ−工ｎＰ基板２の（１００）上
に液相エピタキシャル法によって順次バッファ層４．活
性層５．クラッド層６．キャップ層７と多層成長層１６
を成長させたウェハを用いて製造される。すなわち、ウ
ェハはその主面を気相化学成長（ＯＶＤ）法およびリン
グラフィ法によって形成されたストライプ状のＳｉＯ□
膜をマスクとしてメザエソチングされ、複数条のストラ
イプ部８が形成される。つぎに、ウェハのエツチング除
去部にブロッキング層９．埋込み層１０．埋込みキャッ
プ層１１とからなる多層埋込み層１２が液相エピタキシ
ャル法によって形成される。また、ウェハの主面はＣＶ
Ｄ法によって形成されるＳｉＯ膜１４で被われる。そこ
で、このＳ ｊ、 ０２膜１４をホトリングラフィ技術
によってストライプ状に除去した後、Ｚｎ拡散を行なっ
てストライプ部８の表層部、すなわちクラッド層６に達
するオーミックコンタクト層１５を形成する。！、た、
その後、ウェハはその主面にｐ形電極１７としてＡｕ、
１０ｒが、その裏面にｎ形電極１８としてＡｕ／Ｐａ／
Ａｕ・Ｇｅ＊Ｎ土が蒸着アロイによって形成される。そ
こで、次にウェハはストライプ部８が延在する方向に直
交する方向に沿う結晶の骨間面で骨間された後、多層埋
込み成長層の中間部でストライプ部８の延在する方向に
沿って切断され、たとえば厚さ１００μｍ、縦横が３０
０〜４００μｍ程度の大きさの複数のチップ１となる。
に液相エピタキシャル法によって順次バッファ層４．活
性層５．クラッド層６．キャップ層７と多層成長層１６
を成長させたウェハを用いて製造される。すなわち、ウ
ェハはその主面を気相化学成長（ＯＶＤ）法およびリン
グラフィ法によって形成されたストライプ状のＳｉＯ□
膜をマスクとしてメザエソチングされ、複数条のストラ
イプ部８が形成される。つぎに、ウェハのエツチング除
去部にブロッキング層９．埋込み層１０．埋込みキャッ
プ層１１とからなる多層埋込み層１２が液相エピタキシ
ャル法によって形成される。また、ウェハの主面はＣＶ
Ｄ法によって形成されるＳｉＯ膜１４で被われる。そこ
で、このＳ ｊ、 ０２膜１４をホトリングラフィ技術
によってストライプ状に除去した後、Ｚｎ拡散を行なっ
てストライプ部８の表層部、すなわちクラッド層６に達
するオーミックコンタクト層１５を形成する。！、た、
その後、ウェハはその主面にｐ形電極１７としてＡｕ、
１０ｒが、その裏面にｎ形電極１８としてＡｕ／Ｐａ／
Ａｕ・Ｇｅ＊Ｎ土が蒸着アロイによって形成される。そ
こで、次にウェハはストライプ部８が延在する方向に直
交する方向に沿う結晶の骨間面で骨間された後、多層埋
込み成長層の中間部でストライプ部８の延在する方向に
沿って切断され、たとえば厚さ１００μｍ、縦横が３０
０〜４００μｍ程度の大きさの複数のチップ１となる。
しかし、このような半導体レーザー素子１は、以下の理
由からリーク電流が発生し、素子劣化に繋る動作電流の
増大が生じるという問題点が本発明者によってあきらか
とされた。
由からリーク電流が発生し、素子劣化に繋る動作電流の
増大が生じるという問題点が本発明者によってあきらか
とされた。
すなわち、前述のように、オーミックコンタクト層］５
の形成において、Ｚｎ を拡散した際、Ｚｎはキャップ
層７およびクラッド層６部分にのみ入らず、両側の埋込
みキャップ層１１および埋込みＩＣ４１０Ｋまで入って
し甘う。捷だ、各層間におけるＰｎ接合部分は逆バイア
スが印加された際、電流が流れないようになっている。
の形成において、Ｚｎ を拡散した際、Ｚｎはキャップ
層７およびクラッド層６部分にのみ入らず、両側の埋込
みキャップ層１１および埋込みＩＣ４１０Ｋまで入って
し甘う。捷だ、各層間におけるＰｎ接合部分は逆バイア
スが印加された際、電流が流れないようになっている。
しかし、本発明者の実験等において、リーク電流が発生
することが認められた。これは、埋込み層１０に形成さ
れてしまうオーミックコンタクト層部分、埋込み層１０
、ブロッキング層９．バッファ層４を通るリーク電流と
考えられ、実際にもオーミックコンタクト層１５が深く
埋込み層１０に入るに伴なってリーク電流も増大するこ
とが認められた。
することが認められた。これは、埋込み層１０に形成さ
れてしまうオーミックコンタクト層部分、埋込み層１０
、ブロッキング層９．バッファ層４を通るリーク電流と
考えられ、実際にもオーミックコンタクト層１５が深く
埋込み層１０に入るに伴なってリーク電流も増大するこ
とが認められた。
一方、■ｎＰに対するＺｎの拡散速度は早いため、また
、Ｚｎはウェハの主面から０５〜１．５μｍと極めて浅
く拡散することから、拡散時間は数分と短時間で行なっ
ている。しかし、このような数分の拡散処理時間では拡
散温度が所望温度（平衡温度）に達するか否かの状態で
拡散を終了しなければならず、シリコン中にＺｎを拡散
する際の平衡温度を紺持しての拡散に比較して再現性が
悪い。
、Ｚｎはウェハの主面から０５〜１．５μｍと極めて浅
く拡散することから、拡散時間は数分と短時間で行なっ
ている。しかし、このような数分の拡散処理時間では拡
散温度が所望温度（平衡温度）に達するか否かの状態で
拡散を終了しなければならず、シリコン中にＺｎを拡散
する際の平衡温度を紺持しての拡散に比較して再現性が
悪い。
このため、オーミックコンタクト層１５は深くなったり
浅くなったりする。
浅くなったりする。
他方、本発明者は埋込み層ｌＯにおけるオーミックコン
タクト層１５が浅くかつ少なくなるにつれて、リーク電
流が減少する事実から、埋込み層１０にはＺｎを拡散さ
せないことが動作電流の低減化となることに気が付き本
発明を成した。
タクト層１５が浅くかつ少なくなるにつれて、リーク電
流が減少する事実から、埋込み層１０にはＺｎを拡散さ
せないことが動作電流の低減化となることに気が付き本
発明を成した。
本発明はリーク電流が生じ難い構造の半導体し−ザー素
子を製造する方法を提供することによって、閾値電流お
よび動作電流が低く、温度特性が良好な信頼度の高い半
導体レーザー素子を提供することにある。
子を製造する方法を提供することによって、閾値電流お
よび動作電流が低く、温度特性が良好な信頼度の高い半
導体レーザー素子を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明ずれば、下記のとおりである。
を簡単に説明ずれば、下記のとおりである。
ずなわぢ、本発明はオーミックコンタクトをとる／ζめ
に拡散する不純物は、埋込み層を形成する前にダブルへ
テロ接合構造のクラッド層に設けておくことによって、
押込み層を経過するリーク電流の発生防止が図られるこ
とから、閾値電流および動作電流の低下が図れ、温度特
性が良好な信頼度の高い半導体レーザー素子の提供が達
成できる。
に拡散する不純物は、埋込み層を形成する前にダブルへ
テロ接合構造のクラッド層に設けておくことによって、
押込み層を経過するリーク電流の発生防止が図られるこ
とから、閾値電流および動作電流の低下が図れ、温度特
性が良好な信頼度の高い半導体レーザー素子の提供が達
成できる。
第２図（ａ）〜（ｆ）は本発明の一実施例によるＢＨ半
導体レーザー素子の製造方法を示す断面図である。
導体レーザー素子の製造方法を示す断面図である。
この実施例では同図（１）に示すようなウェハ１９を用
意する。このウェハ１９ ｋｌ： ｎ−ＩｎＰ基板２の
（１００）上に液相エピタキシャル法によって順次ｎ−
ＩｎＰ のバッファ層４． ＩｎＧａ、Ａ日Ｐの活性
層。
意する。このウェハ１９ ｋｌ： ｎ−ＩｎＰ基板２の
（１００）上に液相エピタキシャル法によって順次ｎ−
ＩｎＰ のバッファ層４． ＩｎＧａ、Ａ日Ｐの活性
層。
５、ｐ−工ｎＰのクランド層６． ｐ−工ｎＧａＡｅ
Ｐのキャップ層７からなる多層成長層１６が形成され、
バッファ１０４．活性層５．クラッド層６によってダブ
ルへテロ接合構造３が形成されている。基板２ば１００
μｍ程度の厚さで多層成長層１６の各層は数千Ａ〜数μ
ｍ程度の厚さである。このようなウェハ１９はその主面
（多層成長層１６が形成された面側で図では上面）にオ
ーミックコンタクトをとるだめの不純物、たとえばＺｎ
が拡散される。ＺｎけキャップＭ７を突き抜けてクラッ
ド層６の途中に１で達し、図中底面を一点録線で示すオ
ーミックコンタクトＮ１５が形成される。〔同図（ｂ）
参照〕。
Ｐのキャップ層７からなる多層成長層１６が形成され、
バッファ１０４．活性層５．クラッド層６によってダブ
ルへテロ接合構造３が形成されている。基板２ば１００
μｍ程度の厚さで多層成長層１６の各層は数千Ａ〜数μ
ｍ程度の厚さである。このようなウェハ１９はその主面
（多層成長層１６が形成された面側で図では上面）にオ
ーミックコンタクトをとるだめの不純物、たとえばＺｎ
が拡散される。ＺｎけキャップＭ７を突き抜けてクラッ
ド層６の途中に１で達し、図中底面を一点録線で示すオ
ーミックコンタクトＮ１５が形成される。〔同図（ｂ）
参照〕。
つぎに、同図（Ｃｌに示すように、ウェハ１９の主面に
ＯＶＤ法で絶縁膜（Ｓ１０□膜）を形成した後、リソグ
ラフィによりこの８１０２膜を部分的に除去し、ストラ
イプ状マスク２０を形成する。このストライプ状マスク
２０はレーザー光を出射する結晶の弁開面と直交する方
向に延在するように平行に複数設ける。つぎに、メサエ
ッチングを行なってストライプ状マスク２０の下部に逆
メサ構造のストライプ部８を形成する。このメサエッチ
ングはバッファ層４に寸で到達させる。
ＯＶＤ法で絶縁膜（Ｓ１０□膜）を形成した後、リソグ
ラフィによりこの８１０２膜を部分的に除去し、ストラ
イプ状マスク２０を形成する。このストライプ状マスク
２０はレーザー光を出射する結晶の弁開面と直交する方
向に延在するように平行に複数設ける。つぎに、メサエ
ッチングを行なってストライプ状マスク２０の下部に逆
メサ構造のストライプ部８を形成する。このメサエッチ
ングはバッファ層４に寸で到達させる。
つぎに、ストライプ部８の上のストライプ状マスク２０
をエツチング除去した後、同図（ｄ）で示すように液相
エピタキシャル法によって、エツチングされた溝部分に
ｐ−Ｉｒ＋Ｐ のブロッキング層９゜ｎ−Ｉｎｐの埋
込み＃ｉ１０ ＋ ｐ−工ｎＧａＡｓＰの埋込みキャ
ップ層１１からなる多層埋込み層１２が形成される。活
性層５は両側で狸込み層１０との間に埋込みへテロ接合
構造１３が形成される。
をエツチング除去した後、同図（ｄ）で示すように液相
エピタキシャル法によって、エツチングされた溝部分に
ｐ−Ｉｒ＋Ｐ のブロッキング層９゜ｎ−Ｉｎｐの埋
込み＃ｉ１０ ＋ ｐ−工ｎＧａＡｓＰの埋込みキャ
ップ層１１からなる多層埋込み層１２が形成される。活
性層５は両側で狸込み層１０との間に埋込みへテロ接合
構造１３が形成される。
つぎに、同図（θ）に示すように、ウェハ１９の主面に
ＯＶＤ法で絶縁膜（Ｓ１０□膜）１４を形成した後、こ
のｆＥｉｏ□膜１４をホトリソグラフィによって部分的
に除去し、キャップ層７を露出させる。
ＯＶＤ法で絶縁膜（Ｓ１０□膜）１４を形成した後、こ
のｆＥｉｏ□膜１４をホトリソグラフィによって部分的
に除去し、キャップ層７を露出させる。
１だ、その後、蒸着アロイによってウェハ１９の主面に
はＣｒ／Ａｕ のｐ形電極１７が設けられ、裏面には
Ａ ｕ／Ｓ ｎのｎ形電極１８が設けられる。才た、こ
のウェハ１９け弁開および切断によって同図（ｆ）に示
すようなチップ１とされる。
はＣｒ／Ａｕ のｐ形電極１７が設けられ、裏面には
Ａ ｕ／Ｓ ｎのｎ形電極１８が設けられる。才た、こ
のウェハ１９け弁開および切断によって同図（ｆ）に示
すようなチップ１とされる。
（１）本発明によれば、多層埋込み層１２を形成する前
に、Ｚｎ をキャップ層７およびクラッドＷｒ ６に拡
散していることから、埋込み層１０にはＺｎは拡散され
ない。このため、レーザー発振時、電流はオーミックコ
ンタクト層１５．クラッド層６゜活性層５．バッファ層
４と順次流れ、リーク電流は発生しないことから、半導
体レーザー素子の閾値電流および動作電流は小さくなる
。
に、Ｚｎ をキャップ層７およびクラッドＷｒ ６に拡
散していることから、埋込み層１０にはＺｎは拡散され
ない。このため、レーザー発振時、電流はオーミックコ
ンタクト層１５．クラッド層６゜活性層５．バッファ層
４と順次流れ、リーク電流は発生しないことから、半導
体レーザー素子の閾値電流および動作電流は小さくなる
。
（２）前記（１）のように、閾値電流および動作電流が
小さいことから、発熱が少なくなり、半導体レーザー素
子の温度特性が向上し、信頼性の向上および半導体レー
ザー素子の長寿命化が図れる。
小さいことから、発熱が少なくなり、半導体レーザー素
子の温度特性が向上し、信頼性の向上および半導体レー
ザー素子の長寿命化が図れる。
（３）オーミックコンタクト層１５の底面はクラッドＮ
６内であればよいことから、オーミノクコンタグ＋一層
１５の形成にあってはオーミックコンタクト層底面の位
置精度は厳しくなくともよく、製。
６内であればよいことから、オーミノクコンタグ＋一層
１５の形成にあってはオーミックコンタクト層底面の位
置精度は厳しくなくともよく、製。
造し易くなる。
（４）本発明によれば、オーミックコンタクト用不純物
の拡散にあっては末だ形成されていない多層埋込み層内
には拡散はされない。したがって、多層埋込み層に前記
不純物が入ることによる製品不良の発生はなくなり、歩
留の向上が図れる。
の拡散にあっては末だ形成されていない多層埋込み層内
には拡散はされない。したがって、多層埋込み層に前記
不純物が入ることによる製品不良の発生はなくなり、歩
留の向上が図れる。
（５）本発明ｄ−オーミゾクコンタクト用不純物の拡散
はウェハの全面に施すことができるため、従来の選択拡
散によるホトリソグラフィ工程は廃止でき、生産性の向
上を図ることができる。。
はウェハの全面に施すことができるため、従来の選択拡
散によるホトリソグラフィ工程は廃止でき、生産性の向
上を図ることができる。。
（６） １記（］）〜（５）により、さらに歩留が高
くかつ生産性の向上が図れることから生産コストの低減
が図れるという相乗効果が得られる。
くかつ生産性の向上が図れることから生産コストの低減
が図れるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、活性層の下
に光導波路を設けた構造等に適用してもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、活性層の下
に光導波路を設けた構造等に適用してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である長波長帯半導体レー
ザー技術に適用した場合について説明したが、それに限
定されるものではなく、だｌ・とえば、ＧａＡｌＡｓ系
の可視光、赤外光半導体レーザーにも適用できる。少な
くとも、ＢＨ構造の半導体レーザーには適用できる。
をその背景となった利用分野である長波長帯半導体レー
ザー技術に適用した場合について説明したが、それに限
定されるものではなく、だｌ・とえば、ＧａＡｌＡｓ系
の可視光、赤外光半導体レーザーにも適用できる。少な
くとも、ＢＨ構造の半導体レーザーには適用できる。
第１図は従来のＢＨ半導体レーザー素子を示す断面図。
第２図（ａ）〜（ｆ）は本発明の一実施例によるＢＨ半
導体レーザー素子の製造方法を示す断面図である。 １・・・半導体レーザー素子（チップ）、２・・・基板
、３・・・ダブルへテロ接合構造、４・・・パン７ア層
、５・・・活性層、６・・・クラッド層、７・・・キャ
ップ層、８・・・ストライプ部、９・・・プロンキング
層、１０・・・埋込み層、１１・・・埋込みキャップ層
、１２・・・多層埋込み層、１３・・・埋込みへテロ接
合構造、１４・・・絶縁膜（Ｓ１０□膜）、１５・・・
オーミンクコンタクト層、１６・・・多層成長層、１７
・・・ｎ形電極、１８・・・ｎ形電極、１９・・・ウェ
ハ、２０・・・ストライプ状マスク。
導体レーザー素子の製造方法を示す断面図である。 １・・・半導体レーザー素子（チップ）、２・・・基板
、３・・・ダブルへテロ接合構造、４・・・パン７ア層
、５・・・活性層、６・・・クラッド層、７・・・キャ
ップ層、８・・・ストライプ部、９・・・プロンキング
層、１０・・・埋込み層、１１・・・埋込みキャップ層
、１２・・・多層埋込み層、１３・・・埋込みへテロ接
合構造、１４・・・絶縁膜（Ｓ１０□膜）、１５・・・
オーミンクコンタクト層、１６・・・多層成長層、１７
・・・ｎ形電極、１８・・・ｎ形電極、１９・・・ウェ
ハ、２０・・・ストライプ状マスク。
Claims (1)
- １、化合物半導体基板の主面に多層成長層を成長させて
ダブルへテロ接合構造を形成する工程と、メサエッチン
グによって結晶の弁開面と直交する方向に延在するスト
ライプ部を平行に複数形成する工程と、前記エツチング
による溝に多層埋込み層を成長させて前記ダブルへテロ
接合を有する活性層との間に埋込みへテロ接合を形成す
る工程と１を有する半導体レーザー素子の製造方法であ
って、前記多層埋込み層の形成前に活性層の上層のクラ
ッド層の途中迄にオーミックコンタクト用の不純物を拡
散させることを特徴とする半導体レーザー素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10584283A JPS59232476A (ja) | 1983-06-15 | 1983-06-15 | 半導体レ−ザ−素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10584283A JPS59232476A (ja) | 1983-06-15 | 1983-06-15 | 半導体レ−ザ−素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59232476A true JPS59232476A (ja) | 1984-12-27 |
Family
ID=14418267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10584283A Pending JPS59232476A (ja) | 1983-06-15 | 1983-06-15 | 半導体レ−ザ−素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59232476A (ja) |
-
1983
- 1983-06-15 JP JP10584283A patent/JPS59232476A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250808A (ja) | 半導体装置およびその製造方法 | |
| JPH0323634A (ja) | デバイスの製造方法 | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JPS59232476A (ja) | 半導体レ−ザ−素子の製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JPH0474488A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS6377186A (ja) | 半導体レ−ザの製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| US4725450A (en) | Method for fabricating a semiconductor laser device | |
| KR100323673B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| JPS622479B2 (ja) | ||
| JPS62219990A (ja) | 半導体発光装置の製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPS61166192A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH04297082A (ja) | 半導体発光素子及びその製造方法 | |
| JPS59198785A (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JPS6356982A (ja) | 半導体レ−ザ | |
| JPH01184896A (ja) | 半導体レーザ装置 | |
| JP2000216472A (ja) | 半導体レ―ザ製造方法及び半導体レ―ザ装置 | |
| JPH0719757B2 (ja) | 半導体素子の製造方法 | |
| JPH0568872B2 (ja) | ||
| JPH05136525A (ja) | 半導体レーザ及びその製造方法 | |
| JPS60133783A (ja) | 半導体発光装置の製造方法 | |
| JPS62216390A (ja) | 半導体発光装置及びその製造方法 |