JPS622479B2 - - Google Patents
Info
- Publication number
- JPS622479B2 JPS622479B2 JP56185809A JP18580981A JPS622479B2 JP S622479 B2 JPS622479 B2 JP S622479B2 JP 56185809 A JP56185809 A JP 56185809A JP 18580981 A JP18580981 A JP 18580981A JP S622479 B2 JPS622479 B2 JP S622479B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- trench
- outside
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 33
- 238000005253 cladding Methods 0.000 claims description 28
- 239000013078 crystal Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は半導体レーザの製造方法に関する。
第１図は従来の電流狭窄埋込み型半導体レーザ
を示す。上記従来素子は半導体基板１と反対の導
電型を有する半導体層２を形成し、しかるのち上
記半導体層２及び半導体基板１をエツチングする
ことにより、深さが半導体基板に達するストライ
プ状の溝を形成し、さらに半導体基板１と同じ導
電型を有するクラツド層３及び活性層４を溝内及
び溝外上に形成し、さらにクラツド層５、キヤツ
プ層６を順次形成することにより、溝上及び溝外
上の半導体表面が平坦となるようにした構造を有
していた。上記素子では溝領域ではｐ−ｎ接合、
溝領域外ではｐ−ｎ−ｐ−ｎ接合となり、結果的
に半導体層２が電流阻止層となつている。この為
キヤツプ層６へ注入された電流はクラツド層５、
活性層４を経て、溝中のクラツド層３を介して半
導体基板１中へ流れることになる。また溝領域の
活性層は溝領域外の活性層と途切れて形成されて
おり、発光領域となる溝領域中の活性層は周囲を
クラツド層で囲まれている為、キヤリア及び光の
閉じ込めの効果が得られている。しかし、上記従
来素子はその製作において２回の結晶成長工程を
必要とし、１回目の結晶成長工程で半導体層２を
形成し、２回目の結晶成長工程でクラツド層３、
活性層４、クラツド層５、及びキヤツプ層６を形
成していた。そして上記素子の製作において２回
の結晶成長工程を必要とすることは第１図に示す
半導体層２のような電流阻止を目的として形成し
た層を電流通路を設ける為のエツチング工程を必
要とすることに起因していた。このように従来素
子は構造上その製作において、２回の結晶成長工
程を必要とするなど、多くの製作工程を要するこ
とが欠点であつた。
を示す。上記従来素子は半導体基板１と反対の導
電型を有する半導体層２を形成し、しかるのち上
記半導体層２及び半導体基板１をエツチングする
ことにより、深さが半導体基板に達するストライ
プ状の溝を形成し、さらに半導体基板１と同じ導
電型を有するクラツド層３及び活性層４を溝内及
び溝外上に形成し、さらにクラツド層５、キヤツ
プ層６を順次形成することにより、溝上及び溝外
上の半導体表面が平坦となるようにした構造を有
していた。上記素子では溝領域ではｐ−ｎ接合、
溝領域外ではｐ−ｎ−ｐ−ｎ接合となり、結果的
に半導体層２が電流阻止層となつている。この為
キヤツプ層６へ注入された電流はクラツド層５、
活性層４を経て、溝中のクラツド層３を介して半
導体基板１中へ流れることになる。また溝領域の
活性層は溝領域外の活性層と途切れて形成されて
おり、発光領域となる溝領域中の活性層は周囲を
クラツド層で囲まれている為、キヤリア及び光の
閉じ込めの効果が得られている。しかし、上記従
来素子はその製作において２回の結晶成長工程を
必要とし、１回目の結晶成長工程で半導体層２を
形成し、２回目の結晶成長工程でクラツド層３、
活性層４、クラツド層５、及びキヤツプ層６を形
成していた。そして上記素子の製作において２回
の結晶成長工程を必要とすることは第１図に示す
半導体層２のような電流阻止を目的として形成し
た層を電流通路を設ける為のエツチング工程を必
要とすることに起因していた。このように従来素
子は構造上その製作において、２回の結晶成長工
程を必要とするなど、多くの製作工程を要するこ
とが欠点であつた。
このため、従来素子と同等の特性を有し、かつ
より少ない製作工程で製作可能な構造の素子すな
わち第１図に示す半導体層２のような電流阻止を
目的とした層を形成しても電流通路を設ける為の
エツチング工程を必要とせず、１回の結晶成長工
程で素子の製作が可能であるような構造の素子の
実現が要求された。
より少ない製作工程で製作可能な構造の素子すな
わち第１図に示す半導体層２のような電流阻止を
目的とした層を形成しても電流通路を設ける為の
エツチング工程を必要とせず、１回の結晶成長工
程で素子の製作が可能であるような構造の素子の
実現が要求された。
本発明の目的は従来素子の欠点を改善し、従来
素子と同等の特性を有し、かつ従来素子よりも、
より少ない製作工程で製作が可能な素子の製造方
法を実現することにある。
素子と同等の特性を有し、かつ従来素子よりも、
より少ない製作工程で製作が可能な素子の製造方
法を実現することにある。
本発明によれば、半導体基板上にストライプ状
の溝を形成し、しかるのち一回の結晶成長工程
で、前記溝側面の一部が露出されて残つている範
囲で溝及び溝外上に上記半導体基板と反対の導電
型を有する半導体層を形成し、かつ前記の半導体
基板の溝側面の露出されて残つている部分と接触
するように上記半導体基板と同じ導電型を有する
第１のクラツド層を溝上方及び溝外上方に形成
し、さらに溝上方及び溝外上方に活性層、第２の
クラツド層及びキヤツプ層を順次形成して前記活
性層のうち前記溝上方に位置する部分を他の部分
から分離し、かつそれによつて前記クラツド層の
うち溝上方および溝外上方の前記第１クラツド層
を分離することを特徴とする半導体レーザ素子の
製造方法が得られる。
の溝を形成し、しかるのち一回の結晶成長工程
で、前記溝側面の一部が露出されて残つている範
囲で溝及び溝外上に上記半導体基板と反対の導電
型を有する半導体層を形成し、かつ前記の半導体
基板の溝側面の露出されて残つている部分と接触
するように上記半導体基板と同じ導電型を有する
第１のクラツド層を溝上方及び溝外上方に形成
し、さらに溝上方及び溝外上方に活性層、第２の
クラツド層及びキヤツプ層を順次形成して前記活
性層のうち前記溝上方に位置する部分を他の部分
から分離し、かつそれによつて前記クラツド層の
うち溝上方および溝外上方の前記第１クラツド層
を分離することを特徴とする半導体レーザ素子の
製造方法が得られる。
以下に本発明を第２図に示すｎ型基板を用いた
Inp−InGaAsPレーザを例にとり説明する。第２
図において、ｎ型InP基板１に形成された溝のう
ち基板内部側の一部と溝領域外の基板上にｐ型
InP層２が形成されているが、溝側面のうち基板
表面側の一部とは接触していない。そしてｐ型
InP層２が接していない溝側面に接するようにｎ
型InPクラツド層３が溝領域及び溝外上に形成さ
れ、さらにInGaAsP保性層４が溝領域及び溝外
上に形成され、さらに溝上及び溝外上にｐ型InP
クラツド層５、ｐ型InGaAsPキヤツプ層６が順
次形成されることにより溝上及び溝外上の半導体
表面が平坦となつている。
Inp−InGaAsPレーザを例にとり説明する。第２
図において、ｎ型InP基板１に形成された溝のう
ち基板内部側の一部と溝領域外の基板上にｐ型
InP層２が形成されているが、溝側面のうち基板
表面側の一部とは接触していない。そしてｐ型
InP層２が接していない溝側面に接するようにｎ
型InPクラツド層３が溝領域及び溝外上に形成さ
れ、さらにInGaAsP保性層４が溝領域及び溝外
上に形成され、さらに溝上及び溝外上にｐ型InP
クラツド層５、ｐ型InGaAsPキヤツプ層６が順
次形成されることにより溝上及び溝外上の半導体
表面が平坦となつている。
ここでｐ型InGaAsPキヤツプ層６から注入さ
れた電流はｐ型InPクラツド層５、InGaAsP活性
層４及びｎ型InPクラツド層３を経て、ｎ型InP
基板１の溝側面のうちｎ型InPクラツド層３が接
触している部分より、ｎ型InP基板１中へ流れ
る。また溝中の活性層は溝外上の活性層と途切れ
ており、周囲をInPクラツド層で囲まれている
為、従来の電流狭窄埋込み型レーザと同様キヤリ
ア及び光の閉じ込めの効果が得られる。
れた電流はｐ型InPクラツド層５、InGaAsP活性
層４及びｎ型InPクラツド層３を経て、ｎ型InP
基板１の溝側面のうちｎ型InPクラツド層３が接
触している部分より、ｎ型InP基板１中へ流れ
る。また溝中の活性層は溝外上の活性層と途切れ
ており、周囲をInPクラツド層で囲まれている
為、従来の電流狭窄埋込み型レーザと同様キヤリ
ア及び光の閉じ込めの効果が得られる。
従来素子では第２図のｐ型InP層２のような電
流阻止を目的とした半導体層を形成した後、電流
通路を設ける為のエツチング工程を必要とした
が、本発明の構造の素子ではｐ型InP層２は溝内
と溝外上で途切れて形成され、ｎ型InP基板１の
溝側面の一部とは接触しておらず、電流は上記の
ｎ型InP基板１の溝側面のうち、ｐ型InP層２が
接触していない部分より流れることができる為電
流阻止を目的とした半導体層を形成した後のエツ
チング工程を必要とせず、１回の結晶成長で素子
の製作が可能となり、従来素子よりも製作工程が
大幅に短縮された。
流阻止を目的とした半導体層を形成した後、電流
通路を設ける為のエツチング工程を必要とした
が、本発明の構造の素子ではｐ型InP層２は溝内
と溝外上で途切れて形成され、ｎ型InP基板１の
溝側面の一部とは接触しておらず、電流は上記の
ｎ型InP基板１の溝側面のうち、ｐ型InP層２が
接触していない部分より流れることができる為電
流阻止を目的とした半導体層を形成した後のエツ
チング工程を必要とせず、１回の結晶成長で素子
の製作が可能となり、従来素子よりも製作工程が
大幅に短縮された。
本発明の実施例は第２図に示すｎ型基板を用い
たInP−InGaAsPレーザの場合である。
たInP−InGaAsPレーザの場合である。
本実施例の素子は、ブロムメタノールをエツチ
ング液として幅が2.8μｍ、深さ２μｍのＶ字型
の溝が形成されたｎ型InP基板１上に上記溝中
に、溝側面のうち基板表面側から深さ0.5μｍの
範囲にある溝側面を残してｐ型InP層２が形成さ
れ、同時に溝外上の基板表面に厚さ１μｍのｐ型
InP層２が形成され、さらに溝中で厚さ0.2μｍ、
溝外上で厚さ0.13μｍのInGaAsP活性層４が同時
に溝中の活性層と溝外上の活性層が途切れて形成
され、さらに溝外上で厚さ２μｍとなるようにｐ
型InPクラツド層５が基板全面に形成され、さら
に溝外上で厚さ１μｍとなるようにｐ型
InGaAsPキヤツプ層６が基板全面に形成された
構造を有する。ここで溝中のｐ型InP層２及び、
InGaAsP活性層４が、溝外上よりも層厚が厚い
のは溝中の方が結晶成長速度がはやい為である。
ング液として幅が2.8μｍ、深さ２μｍのＶ字型
の溝が形成されたｎ型InP基板１上に上記溝中
に、溝側面のうち基板表面側から深さ0.5μｍの
範囲にある溝側面を残してｐ型InP層２が形成さ
れ、同時に溝外上の基板表面に厚さ１μｍのｐ型
InP層２が形成され、さらに溝中で厚さ0.2μｍ、
溝外上で厚さ0.13μｍのInGaAsP活性層４が同時
に溝中の活性層と溝外上の活性層が途切れて形成
され、さらに溝外上で厚さ２μｍとなるようにｐ
型InPクラツド層５が基板全面に形成され、さら
に溝外上で厚さ１μｍとなるようにｐ型
InGaAsPキヤツプ層６が基板全面に形成された
構造を有する。ここで溝中のｐ型InP層２及び、
InGaAsP活性層４が、溝外上よりも層厚が厚い
のは溝中の方が結晶成長速度がはやい為である。
上記の実施例の素子は従来の電流狭窄埋込み型
レーザと同等の特性を有するが、製作工程が大幅
に短縮された。
レーザと同等の特性を有するが、製作工程が大幅
に短縮された。
以上本発明はInP−InGaAsPレーザについて述
べたが、GaAs−GaAlAsレーザについても同様
の効果が得られる。本発明のGaAs−GaAlAsレ
ーザは図２に示すInP−InGaAsPレーザと同様の
構造を有するが、この場合、図２において１はｎ
型GaAs基板、２はｐ型GaAlAs層、３はｎ型
GaAlAsクラツド層、４はGaAlAs活性層５はｐ
型GaAlAsクラツド層、６はGaAlAsキヤツプ層
となる。
べたが、GaAs−GaAlAsレーザについても同様
の効果が得られる。本発明のGaAs−GaAlAsレ
ーザは図２に示すInP−InGaAsPレーザと同様の
構造を有するが、この場合、図２において１はｎ
型GaAs基板、２はｐ型GaAlAs層、３はｎ型
GaAlAsクラツド層、４はGaAlAs活性層５はｐ
型GaAlAsクラツド層、６はGaAlAsキヤツプ層
となる。
また、本発明はｎ型基板を用いた素子について
述べたが、ｐ型基板を用いた素子についても同様
の効果が得られる。
述べたが、ｐ型基板を用いた素子についても同様
の効果が得られる。
第１図は従来の電流狭窄埋込み型半導体レーザ
の断面図。第２図は本発明の半導体レーザの断面
図である。 各図において、１……半導体基板、２……上記
半導体基板と反対の導電型を有する半導体層、３
……上記半導体基板と同じ導電型を有するクラツ
ド層、４……活性層、５……上記半導体基板と反
対の導電型を有するクラツド層、６はキヤツプ層
である。
の断面図。第２図は本発明の半導体レーザの断面
図である。 各図において、１……半導体基板、２……上記
半導体基板と反対の導電型を有する半導体層、３
……上記半導体基板と同じ導電型を有するクラツ
ド層、４……活性層、５……上記半導体基板と反
対の導電型を有するクラツド層、６はキヤツプ層
である。
Claims (1)
- １ 半導体基板上にストライプ状の溝を形成し、
しかるのち一回の結晶成長工程で、前記溝側面の
一部が露出されて残つている範囲で溝及び溝外上
に上記半導体基板と反対の導電型を有する半導体
層を形成し、かつ前記の半導体基板の溝側面の露
出されて残つている部分と接触するように上記半
導体基板と同じ導電型を有する第１のクラツド層
を溝上方及び溝外上方に形成し、さらに溝上方及
び溝外上方に活性層、第２のクラツド層及びキヤ
ツプ層を順次形成して前記活性層のうち前記溝上
方に位置する部分を他の部分から分離し、かつそ
れによつて前記クラツド層のうち溝上方および溝
外上方の前記第１クラツド層を分離することを特
徴とする半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18580981A JPS5886790A (ja) | 1981-11-19 | 1981-11-19 | 半導体レ−ザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18580981A JPS5886790A (ja) | 1981-11-19 | 1981-11-19 | 半導体レ−ザ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886790A JPS5886790A (ja) | 1983-05-24 |
| JPS622479B2 true JPS622479B2 (ja) | 1987-01-20 |
Family
ID=16177263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18580981A Granted JPS5886790A (ja) | 1981-11-19 | 1981-11-19 | 半導体レ−ザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886790A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11739703B2 (en) | 2021-03-02 | 2023-08-29 | Mazda Motor Corporation | Vehicle control system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220492A (ja) * | 1988-02-26 | 1989-09-04 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100885A (en) * | 1976-02-19 | 1977-08-24 | Sony Corp | Production of semiconductor device by liquid epitaxial growth |
-
1981
- 1981-11-19 JP JP18580981A patent/JPS5886790A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100885A (en) * | 1976-02-19 | 1977-08-24 | Sony Corp | Production of semiconductor device by liquid epitaxial growth |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11739703B2 (en) | 2021-03-02 | 2023-08-29 | Mazda Motor Corporation | Vehicle control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5886790A (ja) | 1983-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JPS622479B2 (ja) | ||
| JPS5831592A (ja) | 埋め込み構造半導体レ−ザ | |
| US4683574A (en) | Semiconductor laser diode with buried hetero-structure | |
| US4416011A (en) | Semiconductor light emitting device | |
| CA1215160A (en) | Stripe-geometry solid-state laser with light guidance by transverse refractive-index gradient | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS6237912B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| KR100366041B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JPS61264776A (ja) | 光半導体装置 | |
| JPH0377675B2 (ja) | ||
| JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
| JPS61270886A (ja) | 半導体レ−ザ装置 | |
| JPS5871669A (ja) | 面発光型発光ダイオ−ド | |
| JPS6322478B2 (ja) | ||
| JPH05129723A (ja) | 埋込ヘテロ構造半導体レーザ及びその製造方法 | |
| JPS63220590A (ja) | 半導体レ−ザ | |
| JPH04297082A (ja) | 半導体発光素子及びその製造方法 | |
| JPS59124184A (ja) | 半導体発光装置 | |
| JPS6358391B2 (ja) | ||
| JPS59232476A (ja) | 半導体レ−ザ−素子の製造方法 | |
| JPH0828553B2 (ja) | 半導体レーザ | |
| JPH02174286A (ja) | 半導体レーザの製造方法 |