JP2000216472A - 半導体レ―ザ製造方法及び半導体レ―ザ装置 - Google Patents
半導体レ―ザ製造方法及び半導体レ―ザ装置Info
- Publication number
- JP2000216472A JP2000216472A JP11011441A JP1144199A JP2000216472A JP 2000216472 A JP2000216472 A JP 2000216472A JP 11011441 A JP11011441 A JP 11011441A JP 1144199 A JP1144199 A JP 1144199A JP 2000216472 A JP2000216472 A JP 2000216472A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- pellet
- forming
- laser device
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体レーザ・ペレットをシリコ
ンヒートシンクにマウントして半導体レーザ装置を作成
するときにマウント面の突起部にストレスが加わらない
ようにできる半導体レーザ製造方法及び半導体レーザ装
置を提供することを課題とする。 【解決手段】 半導体レーザ・ペレットをシリコンヒー
トシンクにマウントして半導体レーザ装置を作成すると
きにマウント面の突起部にストレスが加わらないように
できる半導体レーザ製造方法であって、クラッド層、発
光部を有し当該クラッド層に挟持された活性層を形成す
る半導体レーザ・エピウェハ作成工程と、半導体レーザ
・ペレットの前記マウント面側に保護膜を形成する際に
当該保護膜の膜厚を厚くして前記マウント面の突起部の
高さより高くする半導体レーザウェハ形成工程とを有す
る。
ンヒートシンクにマウントして半導体レーザ装置を作成
するときにマウント面の突起部にストレスが加わらない
ようにできる半導体レーザ製造方法及び半導体レーザ装
置を提供することを課題とする。 【解決手段】 半導体レーザ・ペレットをシリコンヒー
トシンクにマウントして半導体レーザ装置を作成すると
きにマウント面の突起部にストレスが加わらないように
できる半導体レーザ製造方法であって、クラッド層、発
光部を有し当該クラッド層に挟持された活性層を形成す
る半導体レーザ・エピウェハ作成工程と、半導体レーザ
・ペレットの前記マウント面側に保護膜を形成する際に
当該保護膜の膜厚を厚くして前記マウント面の突起部の
高さより高くする半導体レーザウェハ形成工程とを有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ・ペ
レットをシリコンヒートシンクにマウントして半導体レ
ーザ装置を作成するときにマウント面の突起部にストレ
スが加わらないようにできる半導体レーザ製造方法及び
半導体レーザ装置に関する。
レットをシリコンヒートシンクにマウントして半導体レ
ーザ装置を作成するときにマウント面の突起部にストレ
スが加わらないようにできる半導体レーザ製造方法及び
半導体レーザ装置に関する。
【０００２】
【従来の技術】通常、半導体レーザ・ペレットのマウン
ト面には突起部が生じるケースが多い。このような突起
部を保持した半導体レーザ・ペレットをシリコンヒート
シンクにマウントして半導体レーザ装置を作成する際に
突起部に強いストレスが加わる場合、半導体レーザ装置
の素子劣化が起きる可能性が大きくなる。そのため、突
起部に大きなストレスが加わらないように半導体レーザ
・ペレットのマウント条件を厳しく管理する必要がある
という問題点があった。このような問題点を解決するこ
とを目的とする従来技術として、例えば、特開平２−２
３１７８３号公報に記載のものがある。すなわち、従来
技術は、半導体基板上に活性層及び上下クラッド層を備
えた半導体レーザにおいて、各チップに分割するために
形成された分離メサ部に露出したｐｎ接合を保護するた
めの保護膜を分離メサ部に形成している。
ト面には突起部が生じるケースが多い。このような突起
部を保持した半導体レーザ・ペレットをシリコンヒート
シンクにマウントして半導体レーザ装置を作成する際に
突起部に強いストレスが加わる場合、半導体レーザ装置
の素子劣化が起きる可能性が大きくなる。そのため、突
起部に大きなストレスが加わらないように半導体レーザ
・ペレットのマウント条件を厳しく管理する必要がある
という問題点があった。このような問題点を解決するこ
とを目的とする従来技術として、例えば、特開平２−２
３１７８３号公報に記載のものがある。すなわち、従来
技術は、半導体基板上に活性層及び上下クラッド層を備
えた半導体レーザにおいて、各チップに分割するために
形成された分離メサ部に露出したｐｎ接合を保護するた
めの保護膜を分離メサ部に形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、マウン
ト面の突起部の大小のばらつきが大きい場合、従来技術
のような保護膜では、半導体レーザ・ペレットをシリコ
ンヒートシンクにマウントして半導体レーザ装置を作成
する際に突起部に強いストレスが加わる可能性が高く、
その結果、半導体レーザ装置の歩留まり低下などの不具
合が発生する可能性があるという問題点があった。本発
明は斯かる問題点を鑑みてなされたものであり、その目
的とするところは、半導体レーザ・ペレットをシリコン
ヒートシンクにマウントして半導体レーザ装置を作成す
るときにマウント面の突起部にストレスが加わらないよ
うにできる半導体レーザ製造方法及び半導体レーザ装置
を提供する点にある。
ト面の突起部の大小のばらつきが大きい場合、従来技術
のような保護膜では、半導体レーザ・ペレットをシリコ
ンヒートシンクにマウントして半導体レーザ装置を作成
する際に突起部に強いストレスが加わる可能性が高く、
その結果、半導体レーザ装置の歩留まり低下などの不具
合が発生する可能性があるという問題点があった。本発
明は斯かる問題点を鑑みてなされたものであり、その目
的とするところは、半導体レーザ・ペレットをシリコン
ヒートシンクにマウントして半導体レーザ装置を作成す
るときにマウント面の突起部にストレスが加わらないよ
うにできる半導体レーザ製造方法及び半導体レーザ装置
を提供する点にある。
【０００４】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、半導体レーザ・ペレットをシリコンヒートシ
ンクにマウントして半導体レーザ装置を作成するときに
マウント面の突起部にストレスが加わらないようにでき
る半導体レーザ製造方法であって、クラッド層、発光部
を有し当該クラッド層に挟持された活性層を形成する半
導体レーザ・エピウェハ作成工程と、半導体レーザ・ペ
レットの前記マウント面側に保護膜を形成する際に当該
保護膜の膜厚を厚くして前記マウント面の突起部の高さ
より高くする半導体レーザウェハ形成工程とを有するこ
とを特徴とする半導体レーザ製造方法に存する。また本
発明の請求項２に記載の要旨は、電流ストライプに垂直
に半導体レーザ・エピウェハを所定の個片に分割して前
記半導体レーザ・ペレットを作成する半導体レーザ・ペ
レット形成工程を有することを特徴とする請求項１に記
載の半導体レーザ製造方法に存する。また本発明の請求
項３に記載の要旨は、前記半導体レーザ・ペレットをヒ
ートシンクにマウントした状態で封止するマウント工程
を有することを特徴とする請求項１に記載の半導体レー
ザ製造方法に存する。また本発明の請求項４に記載の要
旨は、前記保護膜の膜厚を１．０〜１．５μｍ程度とす
ることを特徴とする請求項１乃至３のいずれか一項に記
載の半導体レーザ製造方法に存する。また本発明の請求
項５に記載の要旨は、半導体レーザ・ペレットをシリコ
ンヒートシンクにマウントするときにマウント面の突起
部にストレスが加わらないようにできる半導体レーザ装
置であって、クラッド層と、発光部を有し当該クラッド
層に挟持された活性層とを備えた半導体レーザ・ペレッ
トと、前記半導体レーザ・ペレットの前記マウント面側
に形成され、前記マウント面の突起部よりも高い膜厚を
有する保護膜とを有することを特徴とする半導体レーザ
装置に存する。また本発明の請求項６に記載の要旨は、
前記保護膜の膜厚を１．０〜１．５μｍ程度とすること
を特徴とする請求項５に記載の半導体レーザ装置に存す
る。
の要旨は、半導体レーザ・ペレットをシリコンヒートシ
ンクにマウントして半導体レーザ装置を作成するときに
マウント面の突起部にストレスが加わらないようにでき
る半導体レーザ製造方法であって、クラッド層、発光部
を有し当該クラッド層に挟持された活性層を形成する半
導体レーザ・エピウェハ作成工程と、半導体レーザ・ペ
レットの前記マウント面側に保護膜を形成する際に当該
保護膜の膜厚を厚くして前記マウント面の突起部の高さ
より高くする半導体レーザウェハ形成工程とを有するこ
とを特徴とする半導体レーザ製造方法に存する。また本
発明の請求項２に記載の要旨は、電流ストライプに垂直
に半導体レーザ・エピウェハを所定の個片に分割して前
記半導体レーザ・ペレットを作成する半導体レーザ・ペ
レット形成工程を有することを特徴とする請求項１に記
載の半導体レーザ製造方法に存する。また本発明の請求
項３に記載の要旨は、前記半導体レーザ・ペレットをヒ
ートシンクにマウントした状態で封止するマウント工程
を有することを特徴とする請求項１に記載の半導体レー
ザ製造方法に存する。また本発明の請求項４に記載の要
旨は、前記保護膜の膜厚を１．０〜１．５μｍ程度とす
ることを特徴とする請求項１乃至３のいずれか一項に記
載の半導体レーザ製造方法に存する。また本発明の請求
項５に記載の要旨は、半導体レーザ・ペレットをシリコ
ンヒートシンクにマウントするときにマウント面の突起
部にストレスが加わらないようにできる半導体レーザ装
置であって、クラッド層と、発光部を有し当該クラッド
層に挟持された活性層とを備えた半導体レーザ・ペレッ
トと、前記半導体レーザ・ペレットの前記マウント面側
に形成され、前記マウント面の突起部よりも高い膜厚を
有する保護膜とを有することを特徴とする半導体レーザ
装置に存する。また本発明の請求項６に記載の要旨は、
前記保護膜の膜厚を１．０〜１．５μｍ程度とすること
を特徴とする請求項５に記載の半導体レーザ装置に存す
る。
【０００５】
【発明の実施の形態】図１は本発明にかかる半導体レー
ザ製造方法及び半導体レーザ装置の一実施形態を説明す
るための半導体レーザ・ペレットの断面図である。以下
に示す実施形態の特徴は、保護膜（ＳｉＯ２膜）６の膜
厚を厚くしてマウント面７の突起部４の高さより高くす
ることにより、半導体レーザ・ペレットをシリコンヒー
トシンクにマウントして半導体レーザ装置を作成すると
きにマウント面７の突起部４にストレスが加わらないよ
うにできるため、半導体レーザ装置の素子劣化を回避で
きる点にある。以下、本発明の実施形態を図面に基づい
て詳細に説明する。
ザ製造方法及び半導体レーザ装置の一実施形態を説明す
るための半導体レーザ・ペレットの断面図である。以下
に示す実施形態の特徴は、保護膜（ＳｉＯ２膜）６の膜
厚を厚くしてマウント面７の突起部４の高さより高くす
ることにより、半導体レーザ・ペレットをシリコンヒー
トシンクにマウントして半導体レーザ装置を作成すると
きにマウント面７の突起部４にストレスが加わらないよ
うにできるため、半導体レーザ装置の素子劣化を回避で
きる点にある。以下、本発明の実施形態を図面に基づい
て詳細に説明する。
【０００６】図１を参照すると、本実施形態の半導体レ
ーザ製造方法は、半導体レーザ・エピウェハ作成工程、
半導体レーザウェハ形成工程、半導体レーザ・ペレット
形成工程、マウント工程を備えている。また半導体レー
ザ製造方法は、有機金属気相成長法（ＭＯＶＰＥ法）を
用いて、ｎ型ＡｌＧａＩｎＰクラッド層、発光部５を有
するＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド
層、ｐ型ＧａＩｎＰヘテロバッファ層の順でｎ型ＧａＡ
ｓ基板１上に結晶成長させて半導体レーザ・ペレットを
形成している。以下に各薄膜の作成工程を説明する。
ーザ製造方法は、半導体レーザ・エピウェハ作成工程、
半導体レーザウェハ形成工程、半導体レーザ・ペレット
形成工程、マウント工程を備えている。また半導体レー
ザ製造方法は、有機金属気相成長法（ＭＯＶＰＥ法）を
用いて、ｎ型ＡｌＧａＩｎＰクラッド層、発光部５を有
するＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド
層、ｐ型ＧａＩｎＰヘテロバッファ層の順でｎ型ＧａＡ
ｓ基板１上に結晶成長させて半導体レーザ・ペレットを
形成している。以下に各薄膜の作成工程を説明する。
【０００７】半導体レーザ・エピウェハ作成工程では、
先ず、ｎ型ＡｌＧａＩｎＰクラッド層、発光部５を有す
るＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド層、
ｐ型ＧａＩｎＰヘテロバッファ層の順で、各薄膜層をｎ
型ＧａＡｓ基板１上に結晶成長させる。次に、ＰＲ工程
を用いて、保護膜（ＳｉＯ２膜）６で上面（マウント面
７を含む）を覆われた電流ストライプを除いて、ｐ型Ａ
ｌＧａＩｎＰクラッド層の途中までエッチングする工程
を実行する。このとき電流ストライプはウェハ上に直線
上にお互いが平行に形成される。次に、選択成長プロセ
スのマスクとして前工程で形成した保護膜（ＳｉＯ
２膜）６を用いて、ｎ型ＧａＡｓを結晶成長させる工程
を実行する。次に、保護膜（ＳｉＯ２膜）６を除去する
工程を実行する。次に、ｐ型ＧａＡｓを結晶成長させる
工程を実行する。このようにして、半導体レーザ・エピ
ウェハを作製する。
先ず、ｎ型ＡｌＧａＩｎＰクラッド層、発光部５を有す
るＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド層、
ｐ型ＧａＩｎＰヘテロバッファ層の順で、各薄膜層をｎ
型ＧａＡｓ基板１上に結晶成長させる。次に、ＰＲ工程
を用いて、保護膜（ＳｉＯ２膜）６で上面（マウント面
７を含む）を覆われた電流ストライプを除いて、ｐ型Ａ
ｌＧａＩｎＰクラッド層の途中までエッチングする工程
を実行する。このとき電流ストライプはウェハ上に直線
上にお互いが平行に形成される。次に、選択成長プロセ
スのマスクとして前工程で形成した保護膜（ＳｉＯ
２膜）６を用いて、ｎ型ＧａＡｓを結晶成長させる工程
を実行する。次に、保護膜（ＳｉＯ２膜）６を除去する
工程を実行する。次に、ｐ型ＧａＡｓを結晶成長させる
工程を実行する。このようにして、半導体レーザ・エピ
ウェハを作製する。
【０００８】次に半導体レーザウェハ形成工程を実行す
る。半導体レーザウェハ形成工程では、先ず、ＰＲ工程
を用いて、電流ストライプに平行かつ電流ストライプの
中間に、電極分離溝２を形成する工程を実行する。次
に、保護膜（ＳｉＯ２膜）６でウェハ全面を覆う工程を
実行する。この際、保護膜（ＳｉＯ２膜）６の膜厚を
１．０〜１．５μｍ程度としている（従来の保護膜（Ｓ
ｉＯ２膜）の厚さは０．５μｍ程度）。次に、電流スト
ライプ上の保護膜（ＳｉＯ２膜）６をＰＲ工程により除
去した後、電極３をウェハ全面に形成し、電極分離溝２
の電極３を後でＰＲ工程を用いてイオンミリングにより
除去する工程を実行する。次にｎ側の電極３を形成する
工程を実行して、半導体レーザウェハ形成工程は完了す
る。
る。半導体レーザウェハ形成工程では、先ず、ＰＲ工程
を用いて、電流ストライプに平行かつ電流ストライプの
中間に、電極分離溝２を形成する工程を実行する。次
に、保護膜（ＳｉＯ２膜）６でウェハ全面を覆う工程を
実行する。この際、保護膜（ＳｉＯ２膜）６の膜厚を
１．０〜１．５μｍ程度としている（従来の保護膜（Ｓ
ｉＯ２膜）の厚さは０．５μｍ程度）。次に、電流スト
ライプ上の保護膜（ＳｉＯ２膜）６をＰＲ工程により除
去した後、電極３をウェハ全面に形成し、電極分離溝２
の電極３を後でＰＲ工程を用いてイオンミリングにより
除去する工程を実行する。次にｎ側の電極３を形成する
工程を実行して、半導体レーザウェハ形成工程は完了す
る。
【０００９】次に半導体レーザ・ペレット形成工程を実
行する。半導体レーザ・ペレット形成工程では、先ず、
電流ストライプに垂直に、短冊状にウェハを劈開し、さ
らにこの短冊状のＬＤ（半導体レーザ・ダイオード）バ
ーを電極分離溝２で個片に分割することにより、個々の
半導体レーザ・ペレットを得ることができる。
行する。半導体レーザ・ペレット形成工程では、先ず、
電流ストライプに垂直に、短冊状にウェハを劈開し、さ
らにこの短冊状のＬＤ（半導体レーザ・ダイオード）バ
ーを電極分離溝２で個片に分割することにより、個々の
半導体レーザ・ペレットを得ることができる。
【００１０】次にマウント工程を実行する。マウント工
程では、半導体レーザ・ペレットをシリコンヒートシン
ク（不図示）にマウントする工程を実行する。半導体レ
ーザ・ペレットをシリコンヒートシンクにマウントする
にあたり、ＡｕＳｎ（金・錫）系のソルダーを用いる。
次に、ボンディングにより電極３を電極パッドに結線す
る工程を実行する。次に、封止工程を行って半導体レー
ザ装置を得ることができる。
程では、半導体レーザ・ペレットをシリコンヒートシン
ク（不図示）にマウントする工程を実行する。半導体レ
ーザ・ペレットをシリコンヒートシンクにマウントする
にあたり、ＡｕＳｎ（金・錫）系のソルダーを用いる。
次に、ボンディングにより電極３を電極パッドに結線す
る工程を実行する。次に、封止工程を行って半導体レー
ザ装置を得ることができる。
【００１１】次に、本発明にかかる半導体レーザ製造方
法及び半導体レーザ装置の動作を説明する。
法及び半導体レーザ装置の動作を説明する。
【００１２】従来の半導体レーザ装置の場合、図１に示
す突起部４が高いため、半導体レーザ・ペレットをシリ
コンヒートシンクにマウントして半導体レーザ装置を作
成するときにストレスがかかる。ストレスに主因する歪
みが発光部５に損傷を与えることによって、半導体レー
ザ装置の素子劣化が発生する可能性がある。本実施形態
では、突起部４の両脇の保護膜（ＳｉＯ２膜）６が厚い
ため、半導体レーザ・ペレットをシリコンヒートシンク
にマウントして半導体レーザ装置を作成するときに突起
部４に大きなストレスが加わらない。そのため、発光部
５に損傷が加わらず、半導体レーザ装置の素子劣化が発
生する可能性もない。
す突起部４が高いため、半導体レーザ・ペレットをシリ
コンヒートシンクにマウントして半導体レーザ装置を作
成するときにストレスがかかる。ストレスに主因する歪
みが発光部５に損傷を与えることによって、半導体レー
ザ装置の素子劣化が発生する可能性がある。本実施形態
では、突起部４の両脇の保護膜（ＳｉＯ２膜）６が厚い
ため、半導体レーザ・ペレットをシリコンヒートシンク
にマウントして半導体レーザ装置を作成するときに突起
部４に大きなストレスが加わらない。そのため、発光部
５に損傷が加わらず、半導体レーザ装置の素子劣化が発
生する可能性もない。
【００１３】以上説明したように、本実施形態によれ
ば、マウント面７の突起部４に大きなストレスが加わら
ないため、組立歪みによる劣化を防ぐことができる結
果、第１に、半導体レーザ装置の歩留まりの安定化が図
れるようになる。第２に、組立条件を厳格に管理する必
要がなくなるため、管理工数低減が図れるようになる。
第３に、組立条件を厳格に管理する必要がなくなるた
め、組立装置のスペックダウンが可能となり、装置費用
削減が図れるようになるといった効果を奏する。
ば、マウント面７の突起部４に大きなストレスが加わら
ないため、組立歪みによる劣化を防ぐことができる結
果、第１に、半導体レーザ装置の歩留まりの安定化が図
れるようになる。第２に、組立条件を厳格に管理する必
要がなくなるため、管理工数低減が図れるようになる。
第３に、組立条件を厳格に管理する必要がなくなるた
め、組立装置のスペックダウンが可能となり、装置費用
削減が図れるようになるといった効果を奏する。
【００１４】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。
【００１５】
【発明の効果】本発明は以上のように構成されているの
で、マウント面の突起部に大きなストレスが加わらない
ようにでき、組立歪みによる劣化を防ぐことができる結
果、第１に、半導体レーザ装置の歩留まりの安定化が図
れるようになる。第２に、組立条件を厳格に管理する必
要がなくなるため、管理工数低減が図れるようになる。
第３に、組立条件を厳格に管理する必要がなくなるた
め、組立装置のスペックダウンが可能となり、装置費用
削減が図れるようになるといった効果を奏する。
で、マウント面の突起部に大きなストレスが加わらない
ようにでき、組立歪みによる劣化を防ぐことができる結
果、第１に、半導体レーザ装置の歩留まりの安定化が図
れるようになる。第２に、組立条件を厳格に管理する必
要がなくなるため、管理工数低減が図れるようになる。
第３に、組立条件を厳格に管理する必要がなくなるた
め、組立装置のスペックダウンが可能となり、装置費用
削減が図れるようになるといった効果を奏する。
【図１】本発明にかかる半導体レーザ製造方法及び半導
体レーザ装置の一実施形態を説明するための半導体レー
ザ・ペレットの断面図である。
体レーザ装置の一実施形態を説明するための半導体レー
ザ・ペレットの断面図である。
１…ＧａＡｓ基板 ２…電極分離溝 ３…電極 ４…突起部 ５…発光部 ６…保護膜（ＳｉＯ２膜） ７…マウント面
Claims (6)
- 【請求項１】 半導体レーザ・ペレットをシリコンヒー
トシンクにマウントして半導体レーザ装置を作成すると
きにマウント面の突起部にストレスが加わらないように
できる半導体レーザ製造方法であって、 クラッド層、発光部を有し当該クラッド層に挟持された
活性層を形成する半導体レーザ・エピウェハ作成工程
と、 半導体レーザ・ペレットの前記マウント面側に保護膜を
形成する際に当該保護膜の膜厚を厚くして前記マウント
面の突起部の高さより高くする半導体レーザウェハ形成
工程とを有することを特徴とする半導体レーザ製造方
法。 - 【請求項２】 電流ストライプに垂直に半導体レーザ・
エピウェハを所定の個片に分割して前記半導体レーザ・
ペレットを作成する半導体レーザ・ペレット形成工程を
有することを特徴とする請求項１に記載の半導体レーザ
製造方法。 - 【請求項３】 前記半導体レーザ・ペレットをヒートシ
ンクにマウントした状態で封止するマウント工程を有す
ることを特徴とする請求項１に記載の半導体レーザ製造
方法。 - 【請求項４】 前記保護膜の膜厚を１．０〜１．５μｍ
程度とすることを特徴とする請求項１乃至３のいずれか
一項に記載の半導体レーザ製造方法。 - 【請求項５】 半導体レーザ・ペレットをシリコンヒー
トシンクにマウントするときにマウント面の突起部にス
トレスが加わらないようにできる半導体レーザ装置であ
って、 クラッド層と、発光部を有し当該クラッド層に挟持され
た活性層とを備えた半導体レーザ・ペレットと、 前記半導体レーザ・ペレットの前記マウント面側に形成
され、前記マウント面の突起部よりも高い膜厚を有する
保護膜とを有することを特徴とする半導体レーザ装置。 - 【請求項６】 前記保護膜の膜厚を１．０〜１．５μｍ
程度とすることを特徴とする請求項５に記載の半導体レ
ーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011441A JP2000216472A (ja) | 1999-01-20 | 1999-01-20 | 半導体レ―ザ製造方法及び半導体レ―ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011441A JP2000216472A (ja) | 1999-01-20 | 1999-01-20 | 半導体レ―ザ製造方法及び半導体レ―ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216472A true JP2000216472A (ja) | 2000-08-04 |
Family
ID=11778193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11011441A Pending JP2000216472A (ja) | 1999-01-20 | 1999-01-20 | 半導体レ―ザ製造方法及び半導体レ―ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216472A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019348A (ja) * | 2005-07-08 | 2007-01-25 | National Institute Of Advanced Industrial & Technology | 面発光レーザ |
| CN114883907A (zh) * | 2022-07-05 | 2022-08-09 | 天津华慧芯科技集团有限公司 | 一种可实现端面低粗糙度的激光器结构及其制作方法 |
-
1999
- 1999-01-20 JP JP11011441A patent/JP2000216472A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019348A (ja) * | 2005-07-08 | 2007-01-25 | National Institute Of Advanced Industrial & Technology | 面発光レーザ |
| CN114883907A (zh) * | 2022-07-05 | 2022-08-09 | 天津华慧芯科技集团有限公司 | 一种可实现端面低粗糙度的激光器结构及其制作方法 |
| CN114883907B (zh) * | 2022-07-05 | 2022-09-13 | 天津华慧芯科技集团有限公司 | 一种可实现端面低粗糙度的激光器结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281032B1 (en) | Manufacturing method for nitride III-V compound semiconductor device using bonding | |
| JPH08330628A (ja) | 半導体発光素子、及びその製造方法 | |
| US4161701A (en) | Semiconductor laser | |
| US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
| US7720127B2 (en) | Opto-semiconductor devices | |
| US4731790A (en) | Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JPH0738208A (ja) | 半導体レーザ装置 | |
| JP2009004524A (ja) | 窒化物系半導体レーザ素子及び窒化物系半導体レーザ素子の作製方法 | |
| US4692927A (en) | Light emitting device with improved electrode structure to minimize short circuiting | |
| JP2002171021A (ja) | 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法 | |
| US6168962B1 (en) | Method of manufacturing a semiconductor light emitting device | |
| JP2000216472A (ja) | 半導体レ―ザ製造方法及び半導体レ―ザ装置 | |
| JP3771333B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| JP4810808B2 (ja) | 半導体レーザ発光装置の製造方法 | |
| KR100564303B1 (ko) | ＡｌＧａＩｎＰ계 발광 다이오드 및 그 제조방법 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| JP2000138417A (ja) | マルチビームレーザダイオード | |
| JPH0666512B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS6237838B2 (ja) | ||
| JPS5864086A (ja) | 埋め込みヘテロ構造半導体レ−ザ |