JP4810808B2 - 半導体レーザ発光装置の製造方法 - Google Patents

半導体レーザ発光装置の製造方法 Download PDF

Info

Publication number
JP4810808B2
JP4810808B2 JP2004234062A JP2004234062A JP4810808B2 JP 4810808 B2 JP4810808 B2 JP 4810808B2 JP 2004234062 A JP2004234062 A JP 2004234062A JP 2004234062 A JP2004234062 A JP 2004234062A JP 4810808 B2 JP4810808 B2 JP 4810808B2
Authority
JP
Japan
Prior art keywords
laser light
semiconductor laser
light emitting
emitting element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004234062A
Other languages
English (en)
Other versions
JP2006054277A (ja
Inventor
哲 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004234062A priority Critical patent/JP4810808B2/ja
Publication of JP2006054277A publication Critical patent/JP2006054277A/ja
Application granted granted Critical
Publication of JP4810808B2 publication Critical patent/JP4810808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、出射されるレーザビームの方向にばらつきがない信頼性の高い半導体レーザ発光装置および半導体レーザ発光装置の製造方法に関するものである。
一般的な高出力な半導体レーザ発光装置の構造を、図14によって説明する。図14に示すように、レーザ光の射出方向がそろえられて一列に配置された複数の半導体レーザ発光素子を有する半導体レーザ発光素子アレイ110は、200℃〜300℃の温度下において金スズ(AuSn)などのはんだ(図示せず)を用いて加熱合金化してサブマウント(支持板)133に固着されている。上記サブマウント133はベース131にはんだ(図示せず)を介して加熱接合されている。
ここで、半導体レーザ発光素子アレイ110の各半導体レーザ発光素子は、後述する複数の層から構成され、一般にガリウムヒ素(GaAs)基板、インジウムリン(InP)基板等をその基板としている。例えば、GaAsは6.5×10-6/Kの線膨張率を有し、ベース131に使用される銅は、16.7×10-6/Kの線膨張率を有している。したがって、半導体レーザ発光素子アレイ110とベース131とを直接接合すると、線膨張率差に起因する大きな熱応力が発生し、GaAsから成る半導体レーザ発光素子アレイ110にクラックが入る。このため、一般に半導体レーザ発光素子アレイ110とベース131との間にサブマウント133を挿入して応力を緩和させている。サブマウント133の材料としては6.5〜8.3×10-6/Kの線膨張率をもつ銅タングステン(CuW)複合材料、等が使用されている。
サブマウント133およびベース131は、半導体レーザ発光素子アレイ110からの発熱を放散するヒートシンクとして機能する。GaAs/AlGaAs赤外半導体レーザ発光素子のエネルギー変換効率は、40%−50%であるので、投入電力の50%−60%が熱に変換される。また、AlGaInP/GaInP赤色半導体レーザ発光素子のエネルギー変換効率は、15%−20%であるので、投入電力の80%−85%が熱に変換される。この発熱を効率よく放散できないと、発光部の温度が上昇して、さらにエネルギー変換効率の低下を招き、ネガティブフィードバックされて信頼性の低下を引き起こし、破壊される場合もある。
以上のように、サブマウント133の材料は、半導体レーザ発光素子アレイ110の接合時や駆動前後の温度差によって発生する熱応力を緩和するために、GaAsなどの半導体レーザ発光装置の材料と同じ線膨張率もしくは非常に近い線膨張率と高い熱伝導率とを有することが望ましい。しかしながら、このような材料は限定され、特に半導体レーザ発光素子バーに高いマウント精度が必要な場合にその材料が使えない場合がある。この場合は、半導体レーザ発光素子アレイ110に線膨張率の違いによって複数のクラックが発生する場合が多いが、クラックは発光領域にも発生する。
このような課題を解決する手法として、発光領域間で意図的にクラックを発生させるという技術が開示されている。具体的には、発光領域間に半導体基板の深部に至る分割溝を形成する。次に半導体レーザ発光素子アレイを線膨張率の異なるベース上に接合したときに発生する熱応力や、接合後に発生させる反りを利用して、分割溝先端部から亀裂を進展させて分割する方法を提案している(例えば、特許文献1参照。)。
しかしながら、ウエハの状態で半導体レーザ発光素子アレイに割れ目を入れると、ウエハから半導体レーザ発光素子バーを形成した時にその割れ目から、へき開、分離され、ばらばらになりやすいので生産性に劣る。また、端面コートをするために、治具にレーザのバーを挿入する際にも、へき開されてばらばらになりやすい。また、金属電極で保持することもできるが、金属膜がちぎれ易く作業性に劣る。
一方、分割された各半導体レーザ発光素子を個々に並列に複数個並べてはんだで支持板(サブマウント)に固着し、熱応力を分散させる方法が考えられている。しかしながら、この方法では半導体レーザ発光素子の端面を高精度に位置合わせすることが困難であるため、出射されるレーザビームの方向がばらつくという問題があった。
特開平11−220204号公報
解決しようとする問題点は、半導体レーザ発光素子バーの接合時や半導体レーザ発光素子の駆動前後の温度差によって発生する熱応力を緩和するため、ウエハ状態の半導体レーザ発光素子アレイに割れ目を入れると、半導体レーザ発光素子バーに形成した時にその割れ目から、へき開、分離され、ばらばらになりやすいので生産性に劣る点である。また、分割された各半導体レーザ素子を個々に並列に複数個並べてはんだで支持板(サブマウント)に固着し、熱応力を分散させる方法では半導体レーザ素子端面を高精度に位置合わせすることが困難であるため、出射されるレーザビームの方向がばらつき、半導体レーザ発光装置のビーム精度が劣る点である。
本発明の半導体レーザ発光装置の製造方法は、1つの基板上に半導体層を成長させることにより、複数の半導体レーザ発光素子がアレイ状に配列してなる半導体レーザ発光素子バーを形成する工程と、半導体レーザ発光素子バーの半導体層側を支持板上に固着する固着工程と、固着工程の後、基板を薄くするまたは除去する工程と、基板を薄くまたは除去した後、支持板上に固着された半導体レーザ発光素子バーにおいて、各半導体レーザ発光素子間の領域を選択的に除去することにより、基板と共に個々の半導体レーザ発光素子に分離する素子分離工程と、分離した複数の半導体レーザ発光素子上に半導体レーザ発光素子の電極を兼ねた放熱層を形成する工程とを含むものである。
本発明の半導体レーザ発光装置の製造方法は、1つの基板上に半導体層を成長させることにより、複数の半導体レーザ発光素子がアレイ状に配列してなる半導体レーザ発光素子バーを形成する工程と、半導体レーザ発光素子バーの半導体層側を支持板上に固着する固着工程と、固着工程の後、基板を薄くするまたは除去する工程と、基板を薄くまたは除去した後、支持板上に固着された半導体レーザ発光素子バーにおいて、各半導体レーザ発光素子間の領域を選択的に除去することにより、基板と共に個々の半導体レーザ発光素子に分離する素子分離工程とを備えたため、線膨張係数の異なる半導体レーザ発光素子バーを支持板に接合した場合に発生するひび割れ(クラック)の発生頻度を抑えることができる。これは、支持板への半導体レーザ発光素子の接合面積が小さくなるため、線膨張係数の違いによるストレスの総和を小さくすることが可能となり、その結果、ストレスを開放するために発生していたひび割れ(クラック)の発生頻度を大きく下げることが可能となる。その理由は、支持板への半導体レーザ発光素子の接合面積が小さくなることで、半導体レーザ発光素子バーの接合時や駆動前後の温度差によって発生する熱応力を緩和することができるからである。また一つの基板にアレイ状に配列された複数の半導体レーザ発光素子を有する半導体レーザ発光素子バーを形成し、支持板上に半導体レーザ発光素子バーをはんだによって固着するので、半導体レーザ発光素子バーを個々の半導体レーザ発光素子に分割しても、個々の半導体レーザ発光素子は支持板に固着されているため、生産性は低下しない。また分割後の各半導体レーザ発光素子の端面は一定の方向にそろえられた状態になっているので、各半導体レーザ発光素子のレーザ光の射出方向を一定の方向にそろえることができる。よって、信頼性が高く、しかもビーム精度が高い半導体レーザ発光装置を作製できるという利点がある。
熱応力を十分に緩和して信頼性の高い高出力の半導体レーザ発光素子をアレイ状に形成した半導体レーザ発光装置を得るという目的を、支持板上に、一つの基板上にアレイ状に配列された複数の半導体レーザ発光素子が形成された状態の半導体レーザ発光素子バーを、はんだを用いて固着した後、支持板上において半導体レーザ発光素子バーを基板とともに個々の半導体レーザ発光素子に分離させることで、個々の半導体レーザ発光素子から出射されるレーザビームの方向をばらつかせることなく実現した。
本発明の半導体レーザ発光装置に係る第1実施例を、図1〜図2によって説明する。
まず、本発明の半導体レーザ発光装置について、図1(1)の概略構成断面図および図1(2)の概略構成斜視図によって説明する。
図1に示すように、半導体レーザ発光装置1は、ベース31上に支持板(通常サブマウントともいう)33が接合され、この支持板33上に複数の半導体レーザ発光素子11が一方向に発光光が射出されるように一列状に配列されている半導体レーザ発光素子アレイ10が設けられている。上記支持板33には、例えば炭化シリコン(SiC)、銅タングステン(CuW)、ダイヤモンド等の熱伝導率の大きい材料が選択される。上記ベース31は、ヒートシンクとして用いるため、銅のような熱伝導率の大きい金属材料から成る。
上記複数の半導体レーザ発光素子11は、一つの基板12上にアレイ状に配列された複数の半導体レーザ発光素子11が形成された状態の半導体レーザ発光素子バー10bを、はんだ(図示せず)を用いて支持板33上に固着した後、支持板33上において半導体レーザ発光素子バー10bを基板12とともに個々の半導体レーザ発光素子11に分離させたものからなる。上記半導体レーザ発光素子バー10bは、基板12上に結晶成長させてなるレーザ構造体側を支持板33側にして、上記はんだによって固着されている。また、上記支持板33のベース31への接合には、はんだ(図示せず)が用いられている。これらのはんだには、例えば金スズ(AuSn)はんだなどの金属融材が用いられる。上記はんだは、通常、支持板33表面にはんだ材料を蒸着しておき、半導体レーザ発光素子バー10bを載せながら加熱して、はんだを溶融させ、半導体レーザ発光素子バー10bと支持板33とを接合する。このAuSnはんだは、例えば約3μm〜6μmの厚みで蒸着される。
さらに、上記各半導体レーザ発光素子11には、ベース31上に絶縁板35を介して固着されている導電ブロック37との間にボンディングワイヤー39がボンディングされている。すなわち、各半導体レーザ発光素子11に電流を供給するために、各半導体レーザ発光素子11の負(−)電極と導電ブロック37とが接続される。また銅の導電ブロック37の負(−)電極は、支持板33側のベース31の正(+)電極と絶縁するために、上記絶縁板35が設けられている。上記ボンディングワイヤー39は例えば金ワイヤーもしくは金の箔で形成されている。また上記導電ブロック37は例えば銅で形成され、上記絶縁板35は例えばガラスもしくはエポキシ等の絶縁樹脂からなる。
次に、上記半導体レーザ発光素子11のチップ構造を、図2の模式的斜視図によって説明する。
図2に示すように、基板12にはn型GaAs基板を用いる。このn型GaAs基板上に、n型の第1バッファ層13、n型の第2バッファ層14、nのクラッド層15、活性層/ガイド層16、p型のクラッド層17およびp型のキャップ層18が下層より順に積層されたダブルヘテロ(DH)接合積層構造を有している。上記第1バッファ層13は、例えば、膜厚が0.5μmのn型のGaAs層で形成されている。上記第2バッファ層14は、例えば、膜厚0.5μmのn型Al0.3Ga0.7As層で形成されている。上記n型のクラッド層15は、例えば、膜厚1.8μmのn型Al0.47Ga0.53As層で形成されている。上記p型のクラッド層17が、例えば、膜厚1.8μmのp型Al0.47Ga0.53As層で形成されている。また上記キャップ層18は、例えば、膜厚0.5μmのp型GaAs層で形成されている。
さらに上記活性層/ガイド層16は、膜厚が60nm以上65nm以下のAl0.3Ga0.7Asガイド層と、屈折率がガイド層より大きく膜厚が10nmのAl0.14Ga0.86As活性層と、膜厚が60nm以上65nm以下のAl0.3Ga0.7Asガイド層との3層積層膜として構成されている。
上記基板12上に形成された積層膜のうち、上記キャップ層18および上記p型のクラッド層17の上部の電流注入領域となる両側には、電流非注入領域19、20が形成されている。この電流非注入領域19、20は、例えば、上記キャップ層18およびp型のクラッド層17上部を掘り込み、その掘り込んだ領域にn型のガリウムヒ素(GaAs)層を埋め込んで形成されている。上記のように半導体層21(図1にも示す)が形成される。
さらに、上記キャップ層18および電流非注入領域19、20上には、p側電極22が形成されている。このp側電極層22は、例えばキャップ層18側より、チタン(Ti)層、白金(Pt)層、金(Au)層からなる金属積層膜からなる。一方、上記基板12は、厚さが例えば80nm〜100nmに形成されており、n側電極23(図1にも示す)が形成されている。このn側電極23は、例えば、基板12側より、金ゲルマニウム(Au−Ge)層、ニッケル(Ni)層、金(Au)層を順に形成されている。したがって、p型のクラッド層17の上部およびキャップ層18は、幅が広い、例えばストライプ幅Wが100μmのワイドストライプのリッジ状体として形成され、リッジ状体の両側は電流非注入領域19、20となっている。この電流非注入領域19、20は、例えば幅がそれぞれ50μmに形成されている。
上記説明したように、半導体レーザ発光装置1は、上記半導体レーザ発光素子バー10bが基板12とともに個々の半導体レーザ発光素子11に分離されて上記半導体レーザ発光素子アレイ10を形成しているものである。各半導体レーザ発光素子11に分離される分離領域は、ワイドストライプの両側に電流非注入領域19、20を設けたリッジ状体間の領域となる。
本発明の半導体レーザ発光装置1は、一つの基板12にアレイ状に配列された複数の半導体レーザ発光素子11が形成されてなる半導体レーザ発光素子バー10bを支持板(サブマウント)33上に固着した後、支持板33上において半導体レーザ発光素子バー10bを基板12とともに個々の半導体レーザ発光素子11に分離させたものからなるため、線膨張係数の異なる半導体レーザ発光素子バー10bと支持板33とを接合した場合に発生するクラックの発生頻度を抑えることができる。これは、支持板33と半導体レーザ発光素子11との接合面積が小さくなるため、線膨張係数の違いによるストレスの総和を小さくすることが可能となり、その結果、ストレスを開放するために発生するクラックの頻度を大きく下げることが可能となるからである。したがって、半導体レーザ発光素子バー10bの接合時や半導体レーザ発光装置1の駆動前後の温度差によって発生する熱応力を緩和することができる。また半導体レーザ発光素子バー10bを支持板33に固着した状態で、基板12とともに個々の半導体レーザ発光素子11に分離されているので、個々に分割された半導体レーザ発光素子11はばらばらにならないため、生産性が低下しない。また分割後の各半導体レーザ発光素子11の端面は一定の方向にそろえられた状態になるので、各半導体レーザ発光素子11のレーザ光の射出方向を一定の方向にそろえることができる。よって、半導体レーザ発光装置1の信頼性の向上が図れるという、以上のような利点がある。
また、図3に示すように、各半導体レーザ発光素子11の基板12裏面には放熱層51を設けることができる。例えば、基板12を含む各半導体レーザ発光素子11を被覆する絶縁膜41が形成され、この絶縁膜41には各基板12上に開口部42が形成されている。上記絶縁膜41には、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜を用いることができ、その膜厚は例えば50nm〜100nmとする。そして開口部42を通じて各基板12に接続する放熱層51が形成されている。また放熱層51によって、上記n側電極23〔前記図2参照〕を兼ねることもできる。この場合には、上記n側電極23を形成しなくともよい。上記放熱層51は熱伝導性にすぐれた金属により形成され、例えば下層が金の膜で形成され、その上層に銅、銅合金、アルミニウム、アルミニウム合金等の厚膜が形成されている。もしくは、基板12中に金属が拡散せず熱伝導性に優れた低抵抗な金属の単体膜、例えば金の膜で形成することもできる。この放熱層51による熱放散によってデバイスの特性、例えば動作電流を下げる、特性温度T0を向上させることができる。そして、高出力動作時の高信頼性を得ることができる。特に、AlGaInP系赤色のアレイレーザは、赤外AlGaAsレーザと比較して温度特性に劣るので、素子温度の上昇を抑えることによるデバイス特性の向上が大きい。
次に、本発明の半導体レーザ発光装置に係る第2実施例を、図4によって説明する。この第2実施例では、前記第1実施例において基板12を薄くした一例を説明する。したがって、図4では、半導体レーザ発光素子アレイ10について説明する。なお、その他の構成は前記図1によって説明した第1実施例と同様である。
図4に示すように、半導体レーザ発光素子アレイ10は、支持板33上に複数の半導体レーザ発光素子11が一方向に発光光が射出されるように一列状に配列されている。上記複数の半導体レーザ発光素子11は、一つの基板12上にアレイ状に配列された複数の半導体レーザ発光素子11が形成された状態の半導体レーザ発光素子バーを、はんだ(図示せず)を用いて支持板33上に固着した後、支持板33上において半導体レーザ発光素子バーを基板12とともに個々の半導体レーザ発光素子11に分離させたものからなる。上記半導体レーザ発光素子バーは、基板12上に結晶成長させてなるレーザ構造体側を支持板33側にして、上記はんだによって固着されている。上記はんだには第1実施例で説明したものと同様なものが用いられる
上記各半導体レーザ発光素子11が形成されている基板12は、例えば50nm以下の厚さに薄くされている。この基板12は完全に除去されていてもよい。図4では、基板12を薄くした一例を示している。そして、各半導体レーザ発光素子11間には絶縁膜45が埋め込まれている。この絶縁膜45は、少なくとも基板12上に結晶成長させてなるレーザ構造体の側部を完全に被覆するように形成されている。そして上記基板12側には金属からなる放熱層51が設けられている。この放熱層51は、金属の単層膜であっても多層膜であってもよい。またこの放熱層51は、ワイヤーボンディングによるレーザへのダメージを抑え、さらに、厚い金属膜による熱の放散という効果が得られるように厚膜に形成されている。例えば500nm以上50μm以下の厚さに形成されている。ここで、放熱層51の膜厚を500nm以上としたのは、この放熱層51にワイヤーボンディングが行われるため、その際に放熱層51下の半導体レーザ発光素子11にダメージが生じないようにするためである。また放熱層51の膜厚を50μm以下としたのは、これよりも厚くしても放熱層としての機能向上がほとんどないためである。すなわち、十分な放熱機能を有するとともに製造コストをかけ過ぎないようにしたためである。
また、上記説明中で触れたが、基板12を研磨、エッチング等によって全て取り除く構成であってもよい。この場合は、基板12が無いため、レーザ構造体が直接放熱層51に接触するため、より一層の放熱効果が得られる。
上記第2実施例のように、放熱層51を備えた攻勢では、半導体レーザ発光装置1を稼動させたときに発生するレーザ構造体の発熱を効率よく放熱層51によって逃がすことができるので、半導体レーザ発光装置1の信頼性の向上が図れる。
前記図2では、赤外のAlGaAs系の半導体レーザ発光装置について説明した。本発明は、AlGaInP系の赤色の半導体レーザ発光素子アレイを有する半導体レーザ発光装置の場合にも有効である。特に、本発明の熱放散によって特性が向上する。これは、上記AlGaInP系の半導体レーザ発光素子が、上記AlGaAs系の半導体レーザ発光装置と比較して温度特性に劣るので、素子温度の上昇を抑えることによるデバイス特性の向上が大きい。AlGaInP系の半導体レーザ発光素子アレイの場合、結晶成長が異なるだけで、それ以降は、AlGaAs系と全く同様にして作製されている。
次に、AlGaInP系の赤色の半導体レーザ発光素子について、図5の概略構成断面図によって説明する。ここでは、埋め込みリッジ型のAlGaInP系半導体レーザ発光素子を示す。
図5に示すように、n型のGaAs基板71(基板12に相当)を用いる。このn型のGaAs基板71上に、n型のクラッド層72、光ガイド層73、活性層74、光ガイド層75、p型のクラッド層76、p型のエッチング停止層77、p型のクラッド層78、p型の中間層79およびp型のキャップ層80が下層より順に積層されたダブルヘテロ(DH)接合積層構造を有している。さらに、電流注入領域となる上記p型のキャップ層80、p型の中間層79およびp型のクラッド層78はリッジ状に形成され、そのリッジ状に形成された両側の上記p型のエッチング停止層77上には、電流狭窄層81、82が形成されている。この電流狭窄層81、82は、例えば、p型のキャップ層80、p型の中間層79およびp型のクラッド層78を掘り込み、その掘り込んだ領域にn型のアルミニウムガリウムヒ素(AlGaAs)層を埋め込んで形成されている。このように、埋め込みリッジ型のAlGaInP系半導体レーザ発光素子3は構成されている。
上記各構成要素をさらに詳細に説明する。上記n型のGaAs基板71は、例えば{100}面から<110>方向に所定の角度、例えば8°〜16°程度オフした主面を有するn型GaAs基板からなる。上記n型のクラッド層72は、例えばn型Al(Ga)InP層からなり、例えば1μmの厚さに形成されている。上記光ガイド層73は、例えばアンドープのAlGaInP層からなり、例えば50nmの厚さに形成されている。
上記活性層74は、例えばアンドープのGaInP層を量子井戸層(GaInP量子井戸層)、アンドープのAlGaInP層を障壁層(AlGaInP障壁層)とする多重量子井戸(MQW)構造からなる。上記量子井戸層は例えば厚さ5nmに形成され、上記障壁層は例えば厚さ5nmに形成されている。
上記光ガイド層75は、例えばアンドープのAlGaInP層からなり、例えば50nmの厚さに形成されている。上記p型のクラッド層76は、例えばp型のAl(Ga)InP層からなり、例えば0.15μm〜0.5μmの厚さに形成されている。上記p型のエッチング停止層77は、例えばp型のGaInP層からなり、例えば10nm〜500nmの厚さに形成されている。上記p型のクラッド層78は、例えばp型のAlGaInP層からなり、例えば0.8μmの厚さに形成されている。上記p型の中間層79は、例えばp型のGaInP層からなる。上記p型のキャップ層80は、例えばp型のGaAs層からなり、例えば0.3μmの厚さに形成されている。これらの膜は、例えば、有機金属化学気相成長(MOCVD)法により、順次成長させて積層することにより形成されている。上記のように半導体層83が形成される。
さらに、上記キャップ層80および電流狭窄層81、82上には、p側電極84が形成されている。このp側電極84は、例えばキャップ層80側より、チタン(Ti)層、白金(Pt)層、金(Au)層を積層した金属積層膜からなる。一方、上記n型のGaAs基板71には、n側電極85が形成されている。このn側電極84は、例えば、n型のGaAs基板71側より、金ゲルマニウム(Au−Ge)層、ニッケル(Ni)層、金(Au)層を順に積層して形成されている。
上記実施例3の半導体レーザ発光素子の構造であっても、前記第1、第2実施例に適用することができ、前記同様なる作用、効果を得ることができる。
本発明の半導体レーザ発光装置の製造方法に係る第1実施例を、図6〜図8の製造工程図によって説明する。
前記図2もしくは図5によって説明した半導体レーザ発光素子の構造を基板12上に形成する。この製造方法は、既知の製造方法を用いることができる。例えば、減圧下、例えば13.3kPa程度の減圧下でMOCVD法等のエピタキシャル成長によって、GaAs基板上に各化合物半導体層を堆積することで形成することができる。また、電流非注入領域(電流狭窄領域)は、通常のリソグラフィー技術とエッチング技術により積層構造に溝を形成した後、電流非注入領域(電流狭窄領域)となる材料層を埋め込み、余剰な材料層を、例えばCMPによって除去すればよい。
次いで、上記キャップ層および電流非注入領域(電流狭窄領域)上には、p側電極84を形成する。このp側電極84は、例えばキャップ層側より、チタン(Ti)層、白金(Pt)層、金(Au)層を順に積層した金属積層膜で形成される。一方、上記n型のGaAs基板には、n側電極85が形成されている。このn側電極は、例えば、n型のGaAs基板側より、金ゲルマニウム(Au−Ge)層、ニッケル(Ni)層、金(Au)層を順に積層して形成されている。これにより、前記図2もしくは前記図5に示した半導体レーザ素子を作製することができる。以下、代表して、前記図2によって説明した半導体レーザ発光素子を用いた場合を説明する。
次に、複数の半導体レーザ発光素子11がアレイ状に形成されたウエハ(基板12)からなる半導体レーザ発光素子バー10bを形成する。すなわち、図6(1)に示すように、ウエハ(図示せず)より、発光方向を同一方向(矢印方向)として、電流注入領域の両側に電流非注入領域19、20が形成された半導体レーザ発光素子11が1列に配列されている半導体レーザ発光素子バー10bを切り出す。
次に、図6(2)に示すように、支持板(サブマウント)33上にはんだ(図示せず)を用いて半導体レーザ発光素子バー10bを固着する。その際、支持板33側に半導体レーザ発光素子バー10bのレーザ構造(半導体層21)側を固着する。これによって、半導体レーザ発光素子11で発生した熱の一部を支持板33側に迅速に逃がすことができる。上記支持板33は、炭化シリコン(SiC)、銅タングステン(CuW)、ダイヤモンド等の熱伝導率の大きい材料が用いられる。はんだには、例えば金スズ(AuSn)はんだなどの金属融材が用いられる。通常は、支持板33表面にはんだ材料を蒸着しておき、その上に半導体レーザ発光素子バー10bを載せながら加熱してはんだを溶融させ、支持板33表面に半導体レーザ発光素子バー10bを接合させる。このAuSnはんだは、約3μm〜6μmの厚みで蒸着されている。なお、図6(2)の上図は斜視図であり、下図は断面図である。
次に、図7(3)に示すように、上記半導体レーザ発光素子バー10bを固着した上記支持板33を、ガイド溝(図示せず)を設けた支持基板91に並べる。支持基板91にはあらかじめワックス92を塗布しておき、ワックス92を温めてから冷却することで支持板33を支持基板91に固着する。上記支持基板91には、例えば石英基板、ガラス基板等を用いることができる。
その後、図7(4)に示すように、支持基板91上の支持板33および半導体レーザ発光素子バー10bの全体にレジストを塗布してレジスト膜93を形成する。
次に、図7(5)に示すように、通常のフォトリソグラフィー技術によって、上記レジスト膜93を露光する。レジスト膜93にポジ型レジストを用いた場合には、ストライプの間の領域(斜線部)を露光するようにしておく。例えば、形成されるレーザのストライプ幅によるが、ストライプ幅100μmの場合、両側に50μm程度の電流非注入領域を残して、残りの間の領域を露光するようにする。なお、コンタクト露光の場合は、半導体レーザ発光素子バー10bに強くマスク(図示せず)を押し当てないような工夫が必要である。その後、現像を行い、例えば、上記レジスト膜93にポジ型レジストを用いた場合には、光が照射された部分が現像処理によって除去される。すなわち、各半導体レーザ発光素子の電流非注入領域間上のレジスト93がストライプ状に除去される。
次に、図8(6)に示すように、上記レジスト膜93をエッチングマスクに用いて、n側電極23をエッチング除去する。その除去幅は、レーザのストライプ幅によるが、ストライプ幅100μmの場合、両側に50μm程度を残して、残りの間の領域をウェットエッチングによって取り除く。エッチング液として、ヨウ素系のエッチャントで金属をエッチングする。
さらに、図8(7)に示すように、硫酸と過酸化水素水の混合液を使い、上記混合液の入ったエッチング槽に支持基板91ごと支持板33を浸して、レジスト膜93をマスクにして、基板12、半導体層21のエッチングを行う。
その後、図8(8)に示すように、レジスト膜93およびワックス92〔前記図7(3)、(4)参照〕を有機溶剤で除去する。さらに、各半導体レーザ発光素子バー10bの一つ一つを洗浄する。この結果、支持板33上に固着された状態の半導体レーザ発光素子バー10bが個々の半導体レーザ発光素子11に分離された半導体レーザ発光素子アレイ10が形成される。上記各半導体レーザ発光素子11は、支持板33に固着された状態で個々の半導体レーザ発光素子11に分離されるので、レーザ光の射出方向がそろったものとなる。
次いで、前記図1に示したように、はんだを用いて上記半導体レーザ発光素子アレイ10の支持板33をベース31に固着する。上記ベース31は、ヒートシンクとして用いるため、銅のような熱伝導率の大きい金属材料から成る。このベース31上には絶縁板35を介して導電ブロック37が固着されている。そして上記各半導体レーザ発光素子11と導電ブロック37とをボンディングワイヤー39によりボンディング接続する。すなわち、各半導体レーザ発光素子11に電流を供給するために、各半導体レーザ発光素子11の負(−)電極と導電ブロック37とを接続する。また銅の導電ブロック37の負(−)電極は、支持板33側のベース31の正(+)電極と絶縁するために、上記絶縁板35が設けられている。上記ボンディングワイヤー39には例えば金ワイヤーもしくは金の箔を用いる。また上記導電ブロック37は例えば銅で形成されたものを用い、上記絶縁板35は例えばガラスもしくはエポキシ等の絶縁樹脂からなるものを用いる。このようにして、半導体レーザ発光装置1が完成する。
本発明の半導体レーザ発光装置の製造方法は、一つの基板12にアレイ状に配列された複数の半導体レーザ発光素子11を有する半導体レーザ発光素子バー10bを形成し、支持板33上に半導体レーザ発光素子バー10bを固着する工程と、支持板33上において半導体レーザ発光素子バー10bを基板12とともに個々の半導体レーザ発光素子11に分離する工程を備えたため、線膨張係数の異なる半導体レーザ発光素子バー10bを支持板33に接合した場合に発生するひび割れ(クラック)の発生頻度を抑えることができる。これは、支持板33への半導体レーザ発光素子11の接合面積が小さくなるため、線膨張係数の違いによるストレスの総和を小さくすることが可能となり、その結果、ストレスを開放するために発生していたひび割れ(クラック)の発生頻度を大きく下げることが可能となる。その理由は、支持板33への半導体レーザ発光素子11の接合面積が小さくなることで、半導体レーザ発光素子バー10bの接合時や駆動前後の温度差によって発生する熱応力を緩和することができるからである。また一つの基板12にアレイ状に配列された複数の半導体レーザ発光素子11を有する半導体レーザ発光素子バー10bを形成し、支持板33上に半導体レーザ発光素子バー10bをはんだによって固着するので、半導体レーザ発光素子バー10bを個々の半導体レーザ発光素子11に分割しても、個々の半導体レーザ発光素子11は支持板33に固着されているため、生産性は低下しない。また分割後の各半導体レーザ発光素子11の端面は一定の方向にそろえられた状態になっているので、各半導体レーザ発光素子11のレーザ光の射出方向を一定の方向にそろえることができる。よって、信頼性が高く、しかもビーム精度が高い半導体レーザ発光装置1を作製できるという利点がある。
本発明の半導体レーザ発光装置の製造方法に係る第2実施例を、図9〜図12の製造工程図によって説明する。
前記図2もしくは図5によって説明した半導体レーザ発光素子の構造(半導体層21)を基板12上に形成する。この製造方法は、既知の製造方法を用いることができる。例えば、減圧下、例えば13.3kPa程度の減圧下でMOCVD法等のエピタキシャル成長によって、GaAs基板上に各化合物半導体層を堆積することで形成することができる。また、電流非注入領域(電流狭窄領域)は、通常のリソグラフィー技術とエッチング技術により積層構造に溝を形成した後、電流非注入領域(電流狭窄領域)となる材料層を埋め込み、余剰な材料層を、例えばCMPによって除去すればよい。
次いで、上記キャップ層および電流非注入領域(電流狭窄領域)上には、p側電極84を形成する。このp側電極84は、例えばキャップ層側より、チタン(Ti)層、白金(Pt)層、金(Au)層を順に積層した金属積層膜で形成される。なお、上記n型のGaAs基板にn側電極は形成しない。これにより、前記図2もしくは前記図5に示した半導体レーザ素子を作製することができる。以下、代表して、前記図2によって説明した半導体レーザ発光素子を用いた場合を説明する。
次に、複数の半導体レーザ発光素子11がアレイ状に形成されたウエハ(基板12)からなる半導体レーザ発光素子バー10bを形成する。すなわち、図9(1)に示すように、ウエハ(図示せず)より、発光方向を同一方向(矢印方向)として、電流注入領域の両側に電流非注入領域19、20が形成された半導体レーザ発光素子11が1列に配列されている半導体レーザ発光素子バー10bを切り出す。
次に、図9(2)に示すように、支持板(サブマウント)33上にはんだ(図示せず)を介して半導体レーザ発光素子バー10bを固着する。その際、支持板33側に半導体レーザ発光素子バー10bのレーザ構造(p側電極21)側を固着する。これによって、半導体レーザ発光素子11で発生した熱の一部を支持板33側に迅速に逃がすことができる。上記支持板33は、炭化シリコン(SiC)、銅タングステン(CuW)、ダイヤモンド等の熱伝導率の大きい材料が用いられる。はんだには、例えば金スズ(AuSn)はんだなどの金属融材が用いられる。通常は、支持板33表面にはんだ材料を蒸着しておき、その上に半導体レーザ発光素子バー10bを載せながら加熱してはんだを溶融させ、支持板33表面に半導体レーザ発光素子バー10bを接合させる。このAuSnはんだは、約3μm〜6μmの厚みで蒸着されている。なお、図9(2)の上図は斜視図であり、下図は正面図である。
次に、図10(3)に示すように、上記半導体レーザ発光素子バー10bを固着した上記支持板33を、ガイド溝(図示せず)を設けた支持基板91に並べる。支持基板91にはあらかじめワックス92を塗布しておき、ワックス92を温めてから冷却することで支持板33を支持基板91に固着する。上記支持基板91には、例えば石英基板、ガラス基板等を用いることができる。なお、ワックスの代わりにレジストを用いることもできる。
次に、図10(4)に示すように、支持基板91に接着された支持板33の半導体レーザ発光素子バー10bの基板12を、例えば80μm〜100μmの厚さになるように研磨する。研磨は、例えば♯3000程度の粒度のアルミナ砥粒を用いたラッピングによる。もしくは、研削装置により研削によって基板12を削ることもできる。さらに基板12を研磨する、もしくはエッチングする、もしくは研磨とエッチングを施し、基板12を50μm以下の厚さに薄くする。このとき、基板12を、研磨、エッチングによって全て除去してもよい。熱伝導率の低い基板12を50μm以下の膜厚とすることによって、放熱層を形成した際の放熱効果が十分に発揮できるようになる。一方、通常の半導体レーザ装置は、基板12の厚さが100μm程度あり、高出力な半導体レーザ装置の発振特性を著しく劣化させていた。そこで、本発明のように、基板12の厚さを100μmから50μmとすることで、例えば、サブマウントに対して反対側への放熱量を二倍もしくは基板12上面(放熱層側の面)での温度上昇を1/2にすることができる。このように、基板12を薄くすることによって、特性劣化を抑制することができる。
その後、図10(5)に示すように、上記ワックス92〔前記図10(3)参照〕を有機溶剤で除去する。この有機溶剤には、ワックスを溶かすものであればよく、例えばアセトンを用いることができる。またレジストが用いられた場合には、レジストを溶解する有機溶剤を用いる。その結果、支持基板91〔前記図10(4)参照〕から基板12を薄く形成した支持板33が剥離される。
その後、図11(6)に示すように、支持板33上の半導体レーザ発光素子バー10bの全体にレジストを塗布してレジスト膜93を形成する。
その後、図11(7)に示すように、通常のフォトリソグラフィー技術によって、上記レジスト膜93を露光する。レジスト膜93にポジ型レジストを用いた場合には、ストライプの間の領域(斜線部)を露光するようにしておく。例えば、形成されるレーザのストライプ幅によるが、ストライプ幅100μmの場合、両側に50μm程度の電流非注入領域を残して、残りの間の領域を露光するようにする。なお、コンタクト露光の場合は、半導体レーザ発光素子バー10bに強くマスク(図示せず)を押し当てないような工夫が必要である。その後、現像を行い、例えば、上記レジスト膜93にポジ型レジストを用いた場合には、光が照射された部分が現像処理によって除去される。すなわち、各半導体レーザ発光素子の電流非注入領域間上のレジスト93がストライプ状に除去される。
次に、図11(8)に示すように、上記レジスト膜93をエッチングマスクに用いて、基板12およびレーザ構造を有する半導体層21をエッチング除去して、個々の半導体レーザ発光素子11に分離する。その除去幅は、レーザのストライプ幅によるが、ストライプ幅100μmの場合、両側に50μm程度を残して、残りの間の領域をウェットエッチングによって取り除く。エッチング液としてフッ酸系エッチング液を使い、上記エッチング液の入ったエッチング槽に支持板33を浸して、基板12、半導体層21のエッチングを行う。
その後、図11(9)に示すように、レジスト膜93〔前記図11(8)参照〕を有機溶剤で除去する。この有機溶剤には、レジストを溶かすものであればよく、例えばアセトンを用いることができる。この結果、支持板33上に固着された状態の半導体レーザ発光素子バー10bが個々の半導体レーザ発光素子11に分離された半導体レーザ発光素子アレイ10が形成される。上記各半導体レーザ発光素子11は、支持板33に固着された状態で個々の半導体レーザ発光素子11に分離されるので、レーザ光の射出方向がそろったものとなる。
次に、図11(10)に示すように、支持板33上の各半導体レーザ発光素子11の全体にレジストを塗布してレジスト膜94を形成する。
その後、図12(11)に示すように、通常のフォトリソグラフィー技術によって、上記レジスト膜94を露光する。レジスト膜94にポジ型レジストを用いた場合には、半導体レーザ発光素子11間の領域を露光する。その後、現像を行い、例えば、上記レジスト膜94にポジ型レジストを用いた場合には、光が照射された部分が現像処理によって除去される。この結果、各半導体レーザ発光素子11上にのみレジスト膜94が残される。
次に、図12(12)に示すように、支持板33上の各半導体レーザ発光素子11の全体に絶縁物を堆積して、絶縁膜95を形成する。この絶縁膜95は、半導体レーザ発光素子11間を埋め込むように形成される。ただし半導体レーザ発光素子11間では、上記レジスト膜94の上面よりも低く堆積される。
次に、図11(13)に示すように、有機溶剤を用いたレジストエッチングにより、各半導体レーザ発光素子11上に形成されている上記レジスト膜94〔前記図11(12)参照〕を、その上に形成されている絶縁膜95〔前記図11(12)参照〕とともに除去する。この結果、各半導体レーザ発光素子11間に絶縁膜95が埋め込まれる。
次に、図11(14)に示すように、支持板33上の各半導体レーザ発光素子11の全体に金属を堆積して、n側電極を兼ねる放熱層51を形成する。上記放熱層51は熱伝導性にすぐれた金属により形成され、例えば下層が金の膜で形成され、その上層に銅、銅合金、アルミニウム、アルミニウム合金等の厚膜が形成される。もしくは、基板12中に金属が拡散せず熱伝導性に優れた低抵抗な金属の単体膜、例えば金の膜で形成することもできる。上記放熱層51は、厚さ500nm以上に形成することが好ましい。これは、ワイヤーボンディングによるレーザ構造(半導体層21)へのダメージを抑え、さらに、厚い金属膜による熱の放散という大きな効果が得られるからである。上記各金属膜は、例えば蒸着法、めっき法等により成膜することができる。例えば蒸着法で形成する場合には、処理が容易であり、めっき法で形成する場合はストレスの無い成膜が可能である。
次いで、前記図1に示したように、はんだを用いて上記半導体レーザ発光素子アレイ10の支持板33をベース31に固着する。上記ベース31は、ヒートシンクとして用いるため、銅のような熱伝導率の大きい金属材料から成る。このベース31上には絶縁板35を介して導電ブロック37が固着されている。そして上記放熱層51と導電ブロック37とをボンディングワイヤー39によりボンディング接続する。すなわち、各半導体レーザ発光素子11に電流を供給するために、各半導体レーザ発光素子11の負(−)電極側と導電ブロック37とを接続する。また銅の導電ブロック37の負(−)電極は、支持板33側のベース31の正(+)電極と絶縁するために、上記絶縁板35が設けられている。上記ボンディングワイヤー39には例えば金ワイヤーもしくは金の箔を用いる。また上記導電ブロック37は例えば銅で形成されたものを用い、上記絶縁板35は例えばガラスもしくはエポキシ等の絶縁樹脂からなるものを用いる。このようにして、半導体レーザ発光装置1が完成する。
本発明の半導体レーザ発光装置の製造方法は、一つの基板12にアレイ状に配列された複数の半導体レーザ発光素子11を有する半導体レーザ発光素子バー10bを形成し、支持板33上に半導体レーザ発光素子バー10bを固着する工程と、支持板33上において半導体レーザ発光素子バー10bを基板12とともに個々の半導体レーザ発光素子11に分離する工程を備えたため、線膨張係数の異なる半導体レーザ発光素子バー10bを支持板33に接合した場合に発生するひび割れ(クラック)の発生頻度を抑えることができる。これは、支持板33への半導体レーザ発光素子11の接合面積が小さくなるため、線膨張係数の違いによるストレスの総和を小さくすることが可能となり、その結果、ストレスを開放するために発生していたひび割れ(クラック)の発生頻度を大きく下げることが可能となる。その理由は、支持板33への半導体レーザ発光素子11の接合面積が小さくなることで、半導体レーザ発光素子バー10bの接合時や駆動前後の温度差によって発生する熱応力を緩和することができるからである。また一つの基板12にアレイ状に配列された複数の半導体レーザ発光素子11を有する半導体レーザ発光素子バー10bを形成し、支持板33上に半導体レーザ発光素子バー10bをはんだによって固着するので、半導体レーザ発光素子バー10bを個々の半導体レーザ発光素子11に分割しても、個々の半導体レーザ発光素子11は支持板33に固着されているため、生産性は低下しない。また分割後の各半導体レーザ発光素子11の端面は一定の方向にそろえられた状態になっているので、各半導体レーザ発光素子11のレーザ光の射出方向を一定の方向にそろえることができる。よって、信頼性が高く、しかもビーム精度が高い半導体レーザ発光装置1を作製できるという利点がある。
さらに、基板12を50μm以下の厚さとなるように薄くしているため、実施例1の構造よりも半導体層21で発熱した熱をさらに効率よく放熱層51によって放熱することができる。また、基板12を全て除去した場合には、さらに放熱効率を高めることができる。これは、半導体層21での発熱を基板12によって阻害されることなく、放熱層51に伝導することができるためである。
前記本発明の半導体レーザ発光装置の製造方法に係る第1実施例において、前記図8(8)に示したように、半導体レーザ発光素子アレイ10を形成した後、図13に示すように、例えば、基板12を含む各半導体レーザ発光素子11を被覆する絶縁膜41を形成する。この絶縁膜41には、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜を用いることができ、その膜厚は例えば50nm〜100nmとする。その後、リソグラフィー技術とエッチング技術により、各半導体レーザ発光素子11の基板12上の上記絶縁膜41に開口部42を形成する。そして開口部42を通じて各基板12に接続する放熱層51を形成する。また放熱層51によって、上記n側電極23を兼ねることもできる。この場合には、上記n側電極23を形成しなくともよい。上記放熱層51は熱伝導性にすぐれた金属により形成され、例えば下層が金の膜で形成され、その上層に銅、銅合金、アルミニウム、アルミニウム合金等の厚膜が形成されている。もしくは、基板12中に金属が拡散せず熱伝導性に優れた低抵抗な金属の単体膜、例えば金の膜で形成することもできる。この放熱層51による熱放散によってデバイスの特性、例えば動作電流を下げることができ、特性温度を向上させることができる。そして、高出力動作時の高信頼性を得ることができる。特に、AlGaInP系赤色のアレイレーザは、赤外AlGaAsレーザと比較して温度特性に劣るので、素子温度の上昇を抑えることによるデバイス特性の向上が大きい。
また、上記図13で説明したプロセスにおいて、図示はしないが、絶縁膜41を形成した後、半導体レーザ発光素子11の基板12が露出するように絶縁膜41をエッチバックし、その後、上記放熱層51を形成することもできる。
本発明は、AlGaInN系の半導体レーザ発光装置についても適用することができる。この場合、半導体レーザ発光素子バーを個々の半導体レーザ発光素子に分離する際には、ドライエッチングを適用する。現時点では、AlGaInN系材料のウエットエッチングは困難とされているからである。このドライエッチングは、例えば反応性イオンエッチングを用い、エッチングガスに塩素(Cl2)とアルゴン(Ar)との混合ガスを用い、その流量比は例えば塩素:アルゴン=10:1とする。この混合ガスの供給量は、例えば2cc/min〜30cc/minとし、RF出力を例えば150W、ウエハ温度を10℃とする。このエッチングのマスクには、いわゆるハードマスクを用い、その材料には酸化シリコンを用いる。この酸化シリコンマスクは例えば蒸着法により形成され、厚さを例えば300nmとする。なお、上記エッチング条件の数値は一例であって、上記値に限定されることは無く、適宜、変更可能である。
本発明の半導体レーザ発光装置およびその製造方法は、特に赤色発光の半導体レーザ発光装置という用途に適用することが有効であり、その他の半導体レーザ発光装置についても適用できる。
本発明の半導体レーザ発光装置に係る第1実施例を示した図面である。 本発明の半導体レーザ発光装置に係る第1実施例における半導体レーザ発光素子のチップ構造を示した模式的斜視図である。 本発明の半導体レーザ発光装置に係る第1実施例において放熱層を設けた事例の概略構成断面図である。 本発明の半導体レーザ発光装置に係る第1実施例において放熱層を設けた事例の概略構成断面図である。 AlGaInP系の赤色の半導体レーザ発光素子を示した概略構成断面図である。 本発明の半導体レーザ発光装置の製造方法に係る第1実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第1実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第1実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第2実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第2実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第2実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第2実施例を示した製造工程図である。 本発明の半導体レーザ発光装置の製造方法に係る第1実施例において放熱層を設けた事例の概略構成断面図である。 一般的な高出力な半導体レーザ発光装置の構造を示した概略構成斜視図である。
符号の説明
1…半導体レーザ発光装置、10b…半導体レーザ発光素子バー、11…半導体レーザ発光素子、12…基板、33…支持板

Claims (5)

  1. 1つの基板上に半導体層を成長させることにより、複数の半導体レーザ発光素子がアレイ状に配列してなる半導体レーザ発光素子バーを形成する工程と、
    前記半導体レーザ発光素子バーの前記半導体層側を支持板に固着する固着工程と、
    前記固着工程の後、前記基板を薄くするまたは除去する工程と、
    前記基板を薄くまたは除去した後、前記支持板に固着された半導体レーザ発光素子バーにおいて、各半導体レーザ発光素子間の領域を選択的に除去することにより、前記基板と共に個々の半導体レーザ発光素子に分離する素子分離工程と、
    分離した複数の半導体レーザ発光素子上に、前記半導体レーザ発光素子の電極を兼ねた放熱層を形成する工程と
    を含む半導体レーザ発光装置の製造方法。
  2. 前記素子分離工程の後、
    少なくとも各半導体レーザ発光素子間に絶縁膜を形成し、この後、前記放熱層を形成する
    請求項に記載の半導体レーザ発光装置の製造方法。
  3. 前記基板はガリウムヒ素基板からなり、厚みを50μm以下になるようにする
    請求項に記載の半導体レーザ発光装置の製造方法。
  4. 前記放熱層を蒸着法により形成する
    請求項に記載の半導体レーザ発光装置の製造方法。
  5. 前記放熱層をめっき法により形成する
    請求項に記載の半導体レーザ発光装置の製造方法。
JP2004234062A 2004-08-11 2004-08-11 半導体レーザ発光装置の製造方法 Expired - Fee Related JP4810808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004234062A JP4810808B2 (ja) 2004-08-11 2004-08-11 半導体レーザ発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234062A JP4810808B2 (ja) 2004-08-11 2004-08-11 半導体レーザ発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006054277A JP2006054277A (ja) 2006-02-23
JP4810808B2 true JP4810808B2 (ja) 2011-11-09

Family

ID=36031563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234062A Expired - Fee Related JP4810808B2 (ja) 2004-08-11 2004-08-11 半導体レーザ発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP4810808B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101334205B1 (ko) * 2012-02-07 2013-11-29 순천대학교 산학협력단 멀티 칩 반도체 레이저 다이오드 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6865358B2 (ja) 2016-04-19 2021-04-28 パナソニックIpマネジメント株式会社 半導体レーザ装置及びその製造方法
JP7245061B2 (ja) * 2019-01-24 2023-03-23 パナソニックホールディングス株式会社 半導体発光装置及び半導体発光装置の製造方法
KR20220078282A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 광학 소자 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453488A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Manufacture of light emitting semiconductor device
JPH0828551B2 (ja) * 1988-05-07 1996-03-21 三菱電機株式会社 アレイレーザ
JPH04291979A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体発光素子の製造方法
JPH11220204A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp アレイ型半導体レーザ装置およびその製造方法
JP2004071808A (ja) * 2002-08-06 2004-03-04 Mitsubishi Electric Corp 半導体レーザ装置
US7229495B2 (en) * 2002-12-23 2007-06-12 Siltron Inc. Silicon wafer and method for producing silicon single crystal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101334205B1 (ko) * 2012-02-07 2013-11-29 순천대학교 산학협력단 멀티 칩 반도체 레이저 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
JP2006054277A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
JP3525061B2 (ja) 半導体発光素子の製造方法
JP5368957B2 (ja) 半導体レーザチップの製造方法
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
JP4352337B2 (ja) 半導体レーザおよび半導体レーザ装置
US7642626B2 (en) Semiconductor devices including mesa structures and multiple passivation layers
JP4671617B2 (ja) 集積型半導体レーザ素子
US11626707B2 (en) Semiconductor laser diode
JP3685306B2 (ja) 2波長半導体レーザ素子及びその製造方法
US20090315045A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
JP2008252069A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
JP2002261376A (ja) 半導体発光装置
JP2007189075A (ja) 半導体レーザ素子、半導体レーザ素子の実装構造、半導体レーザ素子の製造方法及び半導体レーザ素子の実装方法
JP3659621B2 (ja) 窒化物系半導体レーザ装置の製造方法
JP2012094564A (ja) 半導体レーザ素子およびその製造方法
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
JP2007200929A (ja) 半導体発光素子の製造方法
JP3924756B2 (ja) 窒化物半導体レーザ素子の製造方法
JP2002171021A (ja) 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法
JP4810808B2 (ja) 半導体レーザ発光装置の製造方法
US9287481B2 (en) Vertical nitride semiconductor device and method for manufacturing same
JP2004349595A (ja) 窒化物半導体レーザ装置およびその製造方法
JP4036658B2 (ja) 窒化物系化合物半導体レーザ装置およびその製造方法
JP2007173402A (ja) 半導体レーザ装置
JP2007027181A (ja) 窒化物半導体レーザ装置
JP2001102675A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070418

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees