JP7245061B2 - 半導体発光装置及び半導体発光装置の製造方法 - Google Patents

Description

本開示は、半導体発光装置及び半導体発光装置の製造方法に関する。

従来、レーザ光が加工用途に使用されており、高出力かつ高効率なレーザ光源が必要とされている。高出力かつ高効率なレーザ光源として、半導体レーザ素子が利用されている。高出力な半導体レーザ素子として、熱源である発光点をアレイ状に分散配置した発光アレイ素子が知られている。このような発光アレイ素子からの複数のレーザ光は、光学系を用いて一つのレーザ光に合成して用いられる。この場合、発光アレイ素子において反りが発生すると、発光点間隔がずれるため、発光アレイ素子からのレーザ光と光学系との結合効率が低下する。これに伴い光源全体としての効率が低下する。

このような問題を解決するための従来技術の一例として、特許文献１に記載された半導体レーザ装置について図９を用いて説明する。図９は、従来技術の半導体レーザ装置の構成を示す模式的な断面図である。特許文献１に記載された半導体レーザ装置においては、図９に示されるように、基板１０１２の一方の主面に半導体層１０２１が積層され、他方の主面にｎ側電極１０２３が形成された発光アレイ素子をサブマウント１０３３にジャンクションダウン実装した後に、複数の半導体レーザ素子１０１１に分離している。これにより、発光アレイ素子の反りの問題を解決しようとしている。

特開２００６－５４２７７号公報

しかしながら、特許文献１に記載された半導体レーザ装置においては、発光アレイ素子を複数の半導体レーザ素子に分離することで形成される側壁において、リーク電流が発生し得る。これに伴い、半導体レーザ装置の効率が低下する。このようなリーク電流を抑制するために、半導体レーザ素子の側壁に誘電体保護膜を形成することも可能である。しかしながら、誘電体保護膜を形成する際に、有機物であるレジストを用いた工程が必須となるため、複数の半導体レーザ素子の光出射端面が有機物によって汚染され、複数の半導体レーザ素子の効率及び信頼性が低下するという問題が発生する。

本開示は、このような課題を解決するものであり、発光アレイ素子を備える半導体発光装置であって、発光アレイ素子における熱応力及びリーク電流を抑制できる半導体発光装置などを提供することを目的とする。

上記課題を解決するために、本開示に係る半導体発光装置の一態様は、複数の発光点を含む発光アレイ素子と、前記発光アレイ素子が配置されるサブマウントと、前記発光アレイ素子と前記サブマウントとを接合する素子接合部材とを備え、前記発光アレイ素子は、第一主面及び前記第一主面の裏側の第二主面を有する基板と、前記基板の第一主面に順に積層される第一導電型半導体層、発光層及び第二導電型半導体層とを有し、前記基板より、前記第二導電型半導体層に近い側の面において前記素子接合部材と接合され、前記基板の前記第二主面側には、１以上の溝が形成されており、前記１以上の溝の少なくとも一部は、前記発光層に達しない。

このように、発光アレイ素子の基板に溝を形成することによって、発光アレイ素子の剛性を低減できるため、発光アレイ素子が実装されたサブマウントに加わる熱応力を低減できる。また、基板に形成された溝が発光層に達しないため、溝の壁面においてリーク電流が発生することを抑制できる。また、本開示に係る半導体発光装置においては、リーク電流の発生を抑制するために、誘電体保護膜を別途形成する必要がないため、有機物による汚染を低減できる。したがって、半導体発光装置の効率及び信頼性の低下を抑制できる。

また、本開示に係る半導体発光装置の一態様において、前記サブマウントは、前記素子接合部材より熱膨張係数が小さくてもよい。

これにより、サブマウントに発光アレイ素子を実装するために、素子接合部材を加熱及び冷却する際に、素子接合部材がサブマウントより収縮する。したがって、素子接合部材の収縮に伴う熱応力をサブマウントに加えることができる。例えば、サブマウントより熱膨張係数の大きい基台にサブマウントを実装する際に、基台によってサブマウントに加えられる熱応力の少なくとも一部を、素子接合部材によってサブマウントに加えられる熱応力によって相殺できる。

また、本開示に係る半導体発光装置の一態様において、前記サブマウントが配置される基台と、前記基台と前記サブマウントとを接合する基台接合部材とをさらに備えてもよい。

このように、サブマウントを基台に配置することで、基台をヒートシンクとして利用できる。これにより、半導体発光装置の動作時に発光アレイ素子において発生する熱を基台に放散することができる。このため、半導体発光装置の動作時に発生する熱の影響を抑制できる。

また、本開示に係る半導体発光装置の一態様において、前記サブマウントは、前記基台より熱膨張係数が小さくてもよい。

これにより、サブマウントより熱膨張係数の大きい基台に、サブマウントを実装する際に、サブマウントに加わる熱応力の少なくとも一部を、素子接合部材によりサブマウントに加わる熱応力によって相殺できる。これにより、サブマウントの熱応力による変形を抑制できるため、発光アレイ素子の反りを低減できる。したがって、発光アレイ素子からの出射光を光学系によって合成する際に、出射光と光学系との結合効率の低下を低減できる。

また、本開示に係る半導体発光装置の一態様において、前記１以上の溝は、前記発光アレイ素子の共振方向に延び、前記基板の前記共振方向と交差する端面のうち少なくとも一方には、前記１以上の溝が形成されなくてもよい。

一般に、発光アレイ素子の基板の共振方向と交差する端面には、反射率を調整するための誘電体多層膜などの反射膜が形成されている。基板の端面に溝を形成しないことで、端面に形成された反射膜に悪影響を及ぼすことを抑制できる。

また、本開示に係る半導体発光装置の一態様において、前記１以上の溝の少なくとも一部は、前記第一導電型半導体層に達してもよい。

これにより、溝によって基板を分断できるため、発光アレイ素子の剛性をより一層低減できる。このため、発光アレイ素子が実装されたサブマウントに加わる熱応力をより一層抑制できる。

また、本開示に係る半導体発光装置の一態様において、前記１以上の溝の断面形状は、なめらかな曲線形状を含んでもよい。

このように、１以上の溝におけるエッジ部を低減することによって、エッジ部における応力及び電界の集中を低減できる。これにより、半導体発光装置の故障のリスクを低減できるため、半導体発光装置の信頼性を高めることができる。

上記課題を解決するために、本開示に係る半導体発光装置の製造方法の一態様は、第一主面及び前記第一主面の裏側の第二主面を有する基板と、前記第一主面に順に積層される第一導電型半導体層、発光層及び第二導電型半導体層とを有し、複数の発光点を含む発光アレイ素子を準備するステップと、前記発光アレイ素子の前記基板より前記第二導電型半導体層に近い側の面とサブマウントとを素子接合部材によって接合するステップと、前記接合するステップの後に、前記基板の前記第二主面側に、１以上の溝を形成するステップとを含み、前記１以上の溝の少なくとも一部は、前記発光層に達しない。

このように、発光アレイ素子の基板に溝を形成することによって、発光アレイ素子の剛性を低下させることができる。このため、発光アレイ素子が実装されたサブマウントに加わる熱応力を抑制できる。また、基板に形成された溝が発光層に達しないため、溝の壁面においてリーク電流が発生することを抑制できる。また、発光アレイ素子に溝を形成することで、発光アレイ素子の剛性が低下し、発光アレイ素子単体でのハンドリングが困難となる。しかしながら、本開示に係る半導体発光装置の製造方法によれば、発光アレイ素子をサブマウントに接合した後に、発光アレイ素子の溝を形成することで、発光アレイ素子に溝を形成した後にサブマウントに接合する場合より、発光アレイ素子のハンドリングを容易化できる。

本開示によれば、発光アレイ素子を備える半導体発光装置であって、発光アレイ素子における熱応力及びリーク電流を抑制できる半導体発光装置などを提供できる。

図１は、実施の形態１に係る半導体発光装置の全体構成を示す模式的な斜視図である。 図２は、実施の形態１に係る半導体発光装置の全体構成を示す模式的な断面図である。 図３は、実施の形態１、比較例１及び比較例２に係る各半導体発光装置のサブマウントの変形量のシミュレーション結果を示すグラフである。 図４Ａは、実施の形態１に係る半導体発光装置の製造方法の第一工程を示す図である。 図４Ｂは、実施の形態１に係る半導体発光装置の製造方法の第二工程を示す図である。 図４Ｃは、実施の形態１に係る半導体発光装置の製造方法の第三工程を示す図である。 図４Ｄは、実施の形態１に係る半導体発光装置の製造方法の第四工程を示す図である。 図５は、実施の形態２に係る半導体発光装置の全体構成を示す模式的な斜視図である。 図６は、実施の形態２に係る半導体発光装置の全体構成を示す模式的な正面図である。 図７は、実施の形態３に係る半導体発光装置の全体構成を示す模式的な斜視図である。 図８は、実施の形態３に係る半導体発光装置の全体構成を示す模式的な断面図である。 図９は、従来技術の半導体レーザ装置の構成を示す模式的な断面図である。

以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに接する状態で配置される場合にも適用される。

（実施の形態１）
実施の形態１に係る半導体発光装置について説明する。

［１－１．全体構成］
まず、本実施の形態に係る半導体発光装置の全体構成について図１及び図２を用いて説明する。図１及び図２は、それぞれ、本実施の形態に係る半導体発光装置１００の全体構成を示す模式的な斜視図及び断面図である。図２には、図１に示されるＩＩ－ＩＩ線における半導体発光装置１００の断面の一部が示されている。

半導体発光装置１００は、複数の発光点１３０ａ～１３０ｄを含む光源装置であり、発光アレイ素子１０１と、サブマウント１０３と、素子接合部材１０２とを備える。本実施の形態では、半導体発光装置１００は、基台１０６と、基台接合部材１０５とをさらに備える。

発光アレイ素子１０１は、複数の発光点１３０ａ～１３０ｄを含むアレイ型の半導体発光素子である。本実施の形態では、発光アレイ素子１０１は、複数の発光点１３０ａ～１３０ｄからレーザ光を出射するアレイ型の半導体レーザ素子である。図１に示されるように、発光アレイ素子１０１は、レーザ光の共振方向と交差する端面であって、発光アレイ素子１０１の共振器を形成するフロント端面１０１ｆとリア端面１０１ｒとを有する。本実施の形態では、フロント端面１０１ｆ及びリア端面１０１ｒは、共振方向と垂直に交差する。複数の発光点１３０ａ～１３０ｄは、発光アレイ素子１０１のフロント端面１０１ｆに配置される。発光アレイ素子１０１は、図２に示されるように、基板１１０と、第一導電型半導体層１１１と、発光層１１２と、第二導電型半導体層１１３とを有する。本実施の形態では、発光アレイ素子１０１は、絶縁層１１４と、第二導電側電極１１５と、第一導電側電極１１６とをさらに備える。

基板１１０は、第一主面１１０ａ及び第一主面１１０ａの裏側の第二主面１１０ｂを有する板状の部材である。基板１１０の第二主面１１０ｂ側には、１以上の溝１２０が形成されており、１以上の溝１２０の少なくとも一部は、発光層１１２に達しない。本実施の形態では、基板１１０は、窒化ガリウム（ＧａＮ）基板である。なお、基板１１０の厚さは、例えば、５０μｍ以上、１２０μｍ以下である。また、基板１１０の共振方向及び厚さ方向に垂直な方向の幅は、例えば、９ｍｍである。基板１１０の幅は、０ｍｍより大きく９ｍｍ未満であってもよいし、９ｍｍより大きくてもよい。また、溝１２０の幅は、特に限定されないが、例えば、３０μｍである。溝１２０の深さは、発光層１１２に達しない深さであれば特に限定されないが、例えば、４０μｍである。また、本実施の形態では、複数の溝１２０が２２５μｍの周期で配列されている。

第一導電型半導体層１１１は、第一導電型の半導体層であって、基板１１０の第一主面１１０ａに積層される。本実施の形態では、第一導電型半導体層１１１は、厚さ３μｍのｎ－Ａｌ_０．０３Ｇａ_０．９７Ｎからなるｎ型クラッド層である。なお、第一導電型半導体層１１１の構成はこれに限定されない。第一導電型半導体層１１１の厚さは、０．５μｍ以上４．０μｍ以下であってもよく、組成は、ｎ－Ａｌ_ｘＧａ_１－ｘＮ（０＜ｘ＜１）であってもよい。また、第一導電型半導体層１１１は、ｎ－Ａｌ_０．０３Ｇａ_０．９７Ｎからなる層以外のｎ型半導体層を含んでもよい。

発光層１１２は、第一導電型半導体層１１１に積層される活性層である。本実施の形態では、発光層１１２は、Ｉｎ_０．０６Ｇａ_０．９４Ｎからなる厚さ５ｎｍの井戸層とＧａＮからなる厚さ１０ｎｍの障壁層とが交互に積層された量子井戸活性層であり、２層の井戸層を有する。このような発光層１１２を備えることにより、半導体発光装置１００は、波長が約４５０ｎｍの青色レーザ光を出射できる。発光層１１２の構成はこれに限定されず、Ｉｎ_ｘＧａ_１―ｘＮ（０＜ｘ＜１）からなる井戸層とＡｌ_ｘＩｎ_ｙＧａ_{１―ｘ―ｙ}Ｎ（０≦ｘ＋ｙ≦１）からなる障壁層とが交互に積層された量子井戸活性層であればよく、また、井戸層の数も２層に限定されず、１層でも３層以上でもよい。なお、発光層１１２は量子井戸活性層の上方及び下方の少なくとも一方に形成されたガイド層を含んでもよい。発光層１１２のうち電流通路となる領域、つまり、第二導電型半導体層１１３に形成されるリッジ部１２１に対応する領域（言い換えると、リッジ部１２１に対向する領域）が発光する。したがって、フロント端面１０１ｆにおける発光層１１２の側面のうち、リッジ部１２１に対応する領域が発光点を形成する。

第二導電型半導体層１１３は、第一導電型と異なる第二導電型の半導体層であって、発光層１１２に積層される。本実施の形態では、第二導電型半導体層１１３は、電流通路となる複数のリッジ部１２１を備える。リッジ部１２１の幅は、２０μｍである。なお、リッジ部１２１の幅は、これに限定されず、例えば、５μｍ以上、５０μｍ以下であってもよい。本実施の形態では、第二導電型半導体層１１３は、ｐ型クラッド層と、ｐ側コンタクト層とを含む。ｐ型クラッド層は、第二導電型半導体層１１３に含まれるクラッド層の一例であり、本実施の形態では、ｐ－Ａｌ_０．０６Ｇａ_０．９４Ｎからなる厚さ３ｎｍの層と、ＧａＮからなる厚さ３ｎｍの層とが交互に１００層ずつ積層された厚さ０．６μｍの超格子層である。

なお、ｐ型クラッド層の構成はこれに限定されない。ｐ型クラッド層の厚さは、０．３μｍ以上、１μｍ以下であってもよく、組成は、ｐ－Ａｌ_ｘＧａ_１－ｘＮ（０＜ｘ＜１）であってもよい。ｐ側コンタクト層は、第二導電型半導体層１１３に含まれるコンタクト層の一例である。ｐ側コンタクト層は、第二導電型半導体層１１３のリッジ部１２１に配置され、第二導電側電極１１５と接する。本実施の形態では、ｐ側コンタクト層は、厚さ１０ｎｍのｐ－ＧａＮからなる層である。なお、ｐ側コンタクト層の構成はこれに限定されない。ｐ側コンタクト層の厚さは、５ｎｍ以上、０．５μｍ以下の層であってもよい。

絶縁層１１４は、第二導電型半導体層１１３と素子接合部材１０２との間に配置され、第二導電型半導体層１１３と素子接合部材１０２との間を絶縁する層である。絶縁層１１４は、リッジ部１２１に対応する位置に、第二導電型半導体層１１３のｐ側コンタクト層と素子接合部材１０２とを接触させるための開口部を有する。なお、絶縁層１１４の開口部は、スリット状の形状を有してもよい。本実施の形態では、絶縁層１１４は、厚さ２００ｎｍのＳｉＯ_２からなる層である。なお、絶縁層１１４の構成はこれに限定されない。絶縁層１１４の厚さは、１００ｎｍ以上、５００ｎｍ以下であってもよい。また、絶縁層１１４を形成する材料は、ＳｉＮなどのＳｉＯ_２以外の絶縁材料であってもよい。

第二導電側電極１１５は、第二導電型半導体層１１３と素子接合部材１０２との間に配置される電極である。本実施の形態では、第二導電側電極１１５は、ｐ側コンタクト層とオーミック接触する電極である。第二導電側電極１１５は、第二導電型半導体層１１３のリッジ部１２１と素子接合部材１０２との間に配置される。言い換えると、第二導電側電極１１５は、絶縁層１１４の開口部に配置される。なお、第二導電側電極１１５は、絶縁層１１４と素子接合部材１０２との間にも配置されてもよい。第二導電側電極１１５は、絶縁層１１４の開口部において、ｐ側コンタクト層と接触する。本実施の形態では、第二導電側電極１１５は、ｐ側コンタクト層側から順にＰｄ及びＰｔが積層された積層膜である。第二導電側電極１１５の構成はこれに限定されない。第二導電側電極１１５は、例えば、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ及びＡｕの少なくとも一つで形成された単層膜又は多層膜であってもよい。

第一導電側電極１１６は、基板１１０の第二主面１１０ｂに配置される電極である。本実施の形態では、第一導電側電極１１６は、基板１１０側から順にＴｉ、Ｐｔ及びＡｕが積層された積層膜である。第一導電側電極１１６の構成はこれに限定されない。第一導電側電極１１６は、他の導電材料で形成されてもよい。

素子接合部材１０２は、発光アレイ素子１０１とサブマウント１０３とを接合する接合部材である。素子接合部材１０２は、発光アレイ素子１０１とサブマウント１０３との間に配置され、層状の形状を有する。本実施の形態では、素子接合部材１０２は、厚さ５μｍ、共振方向及び厚さ方向に垂直な方向の幅１１ｍｍのＡｕＳｎはんだで形成される。なお、素子接合部材１０２の構成はこれに限定されない。例えば、素子接合部材１０２の厚さは、０μｍより大きく５μｍ未満であってもよいし、５μｍより大きくてもよい。また、素子接合部材１０２の幅は、サブマウント１０３の幅より大きくてもよい。例えば、素子接合部材１０２の幅は、０ｍｍより大きく１１ｍｍ未満であってもよいし、１１ｍｍより大きくてもよい。また、素子接合部材１０２を形成する材料は、ＡｕＳｎはんだ以外であってもよい。例えば、サブマウント１０３より熱膨張係数が大きいＡｕＳｎ以外の材料からなるはんだなどの接合部材であってもよい。

サブマウント１０３は、発光アレイ素子１０１が配置される基材である。サブマウント１０３は、発光アレイ素子１０１が発する熱を放散するヒートシンクとしても機能する。サブマウント１０３は、例えば、厚さ３００μｍ、共振方向及び厚さ方向に垂直な方向の幅１１ｍｍの直方体状の形状を有する銅ダイヤモンドで形成される。例えば、サブマウント１０３の厚さは、０μｍより大きく３００μｍ未満であってもよいし、３００μｍより大きくてもよい。また、サブマウント１０３の幅は、０ｍｍより大きく１１ｍｍ未満であってもよいし、１１ｍｍより大きくてもよい。また、サブマウント１０３を形成する材料は、銅ダイヤモンド以外であってもよい。例えば、サブマウント１０３は、銅タングステンなどで形成されてもよい。本実施の形態では、サブマウント１０３は、素子接合部材１０２より熱膨張係数が小さい。例えば、サブマウント１０３が銅ダイヤモンドで形成される場合には、サブマウント１０３の熱膨張係数は、５．５×１０^－６［１／Ｋ］である。一方、素子接合部材１０２が、ＡｕＳｎはんだである場合には、素子接合部材１０２の熱膨張係数は、１７×１０^－６［１／Ｋ］である。

基台接合部材１０５は、基台１０６とサブマウント１０３とを接合する接合部材である。基台接合部材１０５は、基台１０６とサブマウント１０３との間に配置され、層状の形状を有する。本実施の形態では、基台接合部材１０５は、厚さ５μｍ、共振方向及び厚さ方向に垂直な方向の幅１１ｍｍのＡｕＳｎはんだで形成される。なお、基台接合部材１０５の構成はこれに限定されない。例えば、基台接合部材１０５の厚さは、０μｍより大きく５μｍ未満であってもよいし、５μｍより大きくてもよい。また、基台接合部材１０５の幅は、基台１０６の幅より大きくてもよい。例えば、基台接合部材１０５の幅は、０ｍｍより大きく１１ｍｍ未満であってもよいし、１１ｍｍより大きくてもよい。また、基台接合部材１０５を形成する材料は、ＡｕＳｎはんだ以外であってもよい。

基台１０６は、サブマウント１０３が配置される基材である。基台１０６は、サブマウント１０３を介して発光アレイ素子１０１が発する熱を放散するヒートシンクとして機能する。このため、半導体発光装置１００の動作時に発生する熱の影響を抑制できる。基台１０６の寸法は、特に限定されないが、サブマウント１０３より大きくてもよい。基台１０６は、幅１１ｍｍ以上の銅ブロックで形成される。基台１０６を形成する材料は、銅以外であってもよい。例えば、基台１０６は、銅タングステンなどで形成されてもよい。本実施の形態では、基台１０６は、サブマウント１０３より熱膨張係数が小さい。例えば、基台１０６が銅で形成される場合には、基台１０６の熱膨張係数は、１６．５×１０^－６［１／Ｋ］である。

［１－２．作用及び効果］
次に、本実施の形態に係る半導体発光装置１００の作用及び効果について、比較例と比較しながら、図３を用いて説明する。図３は、本実施の形態、比較例１及び比較例２に係る各半導体発光装置のサブマウントの変形量のシミュレーション結果を示すグラフである。横軸は発光アレイ素子の位置を示し、縦軸は変形量を示す。また、図３には、幅Ｗ１の発光アレイ素子が配置されている範囲が矢印で示されている。なお、図３に示される変形量は、サブマウントの発光アレイ素子が配置されている面の裏側面の変形量であって、サブマウントの当該裏側面が凸状に変形している場合の、サブマウントの幅方向の端部の位置に対するサブマウントの厚さ方向における相対位置を負の数値で示し、凹状に変形している場合の当該相対位置を正の数値で示している。

本シミュレーションにおいては、半導体発光装置１００の基台接合部材１０５及び基台１０６を取り除いたもののシミュレーション結果が、本実施の形態に係る半導体発光装置１００のシミュレーション結果として破線で示されている。また、発光アレイ素子１０１を厚さ８０μｍ、幅９ｍｍの主材料をＧａＮとする素子とし、素子接合部材１０２を厚さ５μｍ、幅１１ｍｍのＡｕＳｎはんだで形成された層状部材とし、サブマウント１０３を厚さ３００μｍ、幅１１ｍｍの銅ダイヤモンドで形成された直方体状の部材としている。

比較例１に係る半導体発光装置は、発光アレイ素子１０１の基板１１０に溝１２０が形成されていない点以外は、本実施の形態に係る半導体発光装置１００と同一の構成を有する。比較例２に係る半導体発光装置は、発光アレイ素子１０１を備えない点以外は、本実施の形態に係る半導体発光装置１００と同一の構成を有する。図３において、比較例１及び比較例２に係る半導体発光装置のシミュレーション結果が、それぞれ、実線及び点線で示されている。

なお、比較例１及び比較例２に係る半導体発光装置のシミュレーションにおいても、本実施の形態に係る半導体発光装置１００のシミュレーションと同様に、基台接合部材１０５及び基台１０６は取り除かれている。

図３に示されるように、比較例２に係る半導体発光装置においては、サブマウント１０３は、素子接合部材１０２より熱膨張係数が小さいため、素子接合部材１０２を加熱及び冷却する際に、素子接合部材１０２がサブマウント１０３より収縮する。したがって、素子接合部材１０２の収縮に伴う熱応力をサブマウントに加えることができる。この熱応力によってサブマウント１０３が変形する。また、比較例１に係る半導体発光装置においては、剛性の高い発光アレイ素子が素子接合部材１０２によって接合されることで、サブマウント１０３の変形が大幅に抑制される。

一方、本実施の形態に係る半導体発光装置１００においては、基板１１０の第二主面１１０ｂに溝１２０が形成されていることにより、発光アレイ素子１０１の剛性が低減される。このため、発光アレイ素子１０１を素子接合部材１０２を介してサブマウント１０３に接合する際の加熱及び冷却に伴って生じる熱応力を低減できる。これに伴い、図３の破線のグラフで示されるようにサブマウント１０３の変形量が、比較例１より大きくなる。このように、サブマウント１０３の発光アレイ素子１０１が配置されている面の裏側面が凸状に変形する。ここで、サブマウント１０３の当該裏側面に基台接合部材１０５を介して基台１０６を接合する場合に、サブマウント１０３の熱膨張係数が基台接合部材１０５及び基台１０６の熱膨張係数がより小さいことに起因して熱応力が発生する。この熱応力は、サブマウント１０３の裏側面を凹状に変形させる力である。したがって、図３に示されるサブマウント１０３の変形によって、サブマウント１０３に基台１０６を接合することによって生じるサブマウント１０３の変形の少なくとも一部を相殺できる。これにより、サブマウント１０３に接合された発光アレイ素子１０１の反りを低減できる。したがって、発光アレイ素子１０１からの出射光を光学系によって合成する際に、出射光と光学系との結合効率の低下を抑制できる。

本実施の形態では、発光アレイ素子１０１の基板１１０の第二主面１１０ｂ側に形成された１以上の溝１２０は、発光アレイ素子１０１の共振方向に延び、基板１１０の共振方向と交差する端面の少なくとも一方には、１以上の溝１２０が形成されない。本実施の形態では、発光アレイ素子１０１のフロント端面１０１ｆ及びリア端面１０１ｒの両方において、１以上の溝１２０が形成されない。発光アレイ素子１０１の基板１１０の共振方向と交差する端面には、反射率を調整するための誘電体多層膜などの反射膜が形成されている（図示せず）。基板１１０の端面に溝１２０を形成しないことで、端面に形成された反射膜に悪影響を及ぼすことを抑制できる。

また、１以上の溝１２０の少なくとも一部は、第一導電型半導体層に達してもよい。

これにより、溝１２０によって基板１１０を分断できるため、発光アレイ素子の剛性をより一層低減できる。このため、発光アレイ素子が実装されたサブマウントに加わる熱応力をより一層抑制できる。

［１－３．製造方法］
次に、本実施の形態に係る半導体発光装置１００の製造方法について図４Ａ～図４Ｄを用いて説明する。図４Ａ～図４Ｄは、それぞれ、本実施の形態に係る半導体発光装置１００の製造方法の各工程を示す図である。

まず、図４Ａに示されるように、第一主面１１０ａ及び第一主面１１０ａの裏側の第二主面１１０ｂを有する基板１１０と、基板１１０の第一主面１１０ａに順に積層される第一導電型半導体層１１１、発光層１１２及び第二導電型半導体層１１３とを有し、複数の発光点１３０ａ～１３０ｄを含む発光アレイ素子１０１を準備する。本実施の形態では、基板１１０として、ＧａＮ基板を準備し、基板１１０の第一主面１１０ａに、第一導電型半導体層１１１として、ｎ－Ａｌ_０．０３Ｇａ_０．９７Ｎからなる厚さ３μｍのｎ型クラッド層を積層する。続いて、第一導電型半導体層１１１の上方に、発光層１１２として、Ｉｎ_０．０６Ｇａ_０．９４Ｎからなる厚さ５ｎｍの井戸層とＧａＮからなる厚さ１０ｎｍの障壁層とが交互に積層された量子井戸活性層を、有機金属気相成長法（ＭＯＣＶＤ）などにより積層する。続いて、発光層１１２の上方に、第二導電型半導体層１１３として、ｐ－Ａｌ_０．０６Ｇａ_０．９４Ｎからなる厚さ３ｎｍの層と、ＧａＮからなる厚さ３ｎｍの層とが交互に１００層ずつ積層された厚さ０．６μｍの超格子層であるｐ型クラッド層と、厚さ１０ｎｍのｐ－ＧａＮからなるｐ側コンタクト層とを積層する。続いて、第二導電型半導体層１１３に複数のリッジ部１２１を形成する。具体的には、ウェットエッチング法、ドライエッチング法などによって、第二導電型半導体層１１３をエッチングすることによって、複数のリッジ部１２１を形成する。続いて、第二導電型半導体層１１３の上方に絶縁層１１４をプラズマＣＶＤ法などによって形成する。続いて、絶縁層１１４の複数のリッジ部１２１に対応する位置をウェットエッチング法などにより除去することで開口部を設ける。続いて、複数のリッジ部１２１の上方に、真空蒸着法などにより第二導電側電極１１５を形成する。なお、第二導電側電極１１５は、絶縁層１１４の上方にも形成されてもよい。続いて、第一導電側電極１１６を基板１１０の第二主面１１０ｂに形成する。第一導電側電極１１６は、図４Ａに示されるように、１以上の溝１２０が形成される領域以外に形成されてもよいし、第二主面全面に形成されてもよい。

次に、図４Ｂに示されるように、サブマウント１０３を準備し、サブマウント１０３の一つの面に、素子接合部材１０２を配置する。本実施の形態では、図４Ｂに示されるように、銅ダイヤモンドからなる直方体状のサブマウント１０３の一つの面の全体に、ＡｕＳｎはんだからなる素子接合部材１０２を配置する。

次に、図４Ｃに示されるように、発光アレイ素子１０１の基板１１０より第二導電型半導体層１１３に近い側の面とサブマウント１０３とを素子接合部材１０２によって接合する。言い換えると、発光アレイ素子１０１をサブマウント１０３に素子接合部材１０２を介してジャンクションダウン実装する。本実施の形態では、第二導電側電極１１５が素子接合部材１０２に接合される。発光アレイ素子１０１とサブマウント１０３とを接合する際には、素子接合部材１０２が配置されたサブマウント１０３を２８０℃程度まで加熱する。これにより、素子接合部材１０２を溶融させる。素子接合部材１０２を溶融させた状態で、サブマウント１０３の素子接合部材１０２が配置された面に発光アレイ素子１０１を配置し、冷却することで、発光アレイ素子１０１とサブマウント１０３とを接合できる。このような加熱及び冷却工程において、サブマウント１０３に熱応力が加わる。

次に、図４Ｄに示されるように、発光アレイ素子１０１の基板１１０の第二主面１１０ｂ側に、１以上の溝１２０をレーザダイシング、ブレードダイシングなどによって形成する。本実施の形態では、１以上の溝１２０は、発光アレイ素子１０１の共振方向に延び、基板１１０の共振方向と交差する端面の少なくとも一方には、１以上の溝１２０が形成されない。また、本実施の形態では、１以上の溝１２０は、複数のリッジ部１２１の配列方向（つまり、共振方向及び基板１１０の厚さ方向に垂直な方向）において隣り合う二つのリッジ部１２１の間に対応する位置に配置される。なお、１以上の溝１２０の配置は、これに限定されない。例えば、１以上の溝１２０は、リッジ部１２１に対向する位置に配置されてもよい。言い換えると、１以上の溝１２０は、第二主面１１０ｂの平面視において、リッジ部１２１と重なる位置に配置されてもよい。なお、このような配置を採用する場合には、リッジ部１２１に電流を供給しやすくするために、１以上の溝１２０の深さを浅くしてもよい。例えば、１以上の溝１２０の深さを基板１１０の厚さの７０％以下としてもよい。

なお、１以上の溝１２０を形成するタイミングは、発光アレイ素子１０１をサブマウント１０３に実装する前でもよい。しかしながら、１以上の溝１２０を形成することで、発光アレイ素子１０１の剛性が低下するため、１以上の溝１２０を形成した後に、発光アレイ素子１０１をサブマウント１０３に実装する場合には、ハンドリングが難しくなる。一方、本実施の形態では、１以上の溝１２０を形成する前に発光アレイ素子１０１をサブマウント１０３に実装するため、剛性の高い状態で発光アレイ素子１０１をハンドリングできる。したがって、発光アレイ素子１０１を容易に実装できる。また、発光アレイ素子１０１をサブマウント１０３に実装した後で、１以上の溝１２０を形成することで、実装後の発光アレイ素子１０１の反りの状態を確認した後で、１以上の溝１２０を形成できる。したがって、反りの状態を確認しながら、溝１２０のサイズなどを調整できる。これにより、半導体発光装置１００の出来栄えのばらつきを抑制できる。

次に、発光アレイ素子１０１が実装されたサブマウント１０３と基台１０６とを基台接合部材１０５によって接合する。より詳しくは、サブマウント１０３の発光アレイ素子１０１が実装された面の裏側面と、銅からなる基台１０６とをＡｕＳｎはんだからなる基台接合部材１０５によって接合する。これにより、図１に示されるような半導体発光装置１００を製造できる。

以上のように、発光アレイ素子１０１の基板１１０に溝１２０を形成することによって、発光アレイ素子１０１の剛性を低下させることができる。このため、発光アレイ素子１０１が実装されたサブマウント１０３に加わる熱応力を抑制できる。また、基板１１０に形成された溝１２０が発光層１１２に達しないため、溝１２０の壁面においてリーク電流が発生することを抑制できる。また、本実施の形態に係る半導体発光装置１００においては、リーク電流の発生を抑制するために、誘電体保護膜を別途形成する必要がないため、有機物による汚染を低減できる。したがって、半導体発光装置の効率及び信頼性の低下を抑制できる。

（実施の形態２）
次に実施の形態２に係る半導体発光装置について説明する。本実施の形態に係る半導体発光装置は、１以上の溝の配置において実施の形態１に係る半導体発光装置１００と相違し、その他の点において一致する。以下、本実施の形態に係る半導体発光装置について図５及び図６を用いて説明する。

図５及び図６は、それぞれ、本実施の形態に係る半導体発光装置２００の全体構成を示す模式的な斜視図及び正面図である。

図５及び図６に示されるように、本実施の形態に係る半導体発光装置２００は、複数の発光点２３０ａ～２３０ｆを含む光源装置であり、発光アレイ素子２０１と、サブマウント１０３と、素子接合部材１０２とを備える。なお、図５及び図６には示されないが、本実施の形態に係る半導体発光装置２００も、実施の形態１に係る半導体発光装置１００と同様に、基台１０６と、基台接合部材１０５とをさらに備えてもよい。

図５に示されるように、発光アレイ素子２０１は、レーザ光の共振方向と交差する端面であって、発光アレイ素子２０１の共振器を形成するフロント端面２０１ｆとリア端面２０１ｒとを有する。図６に示されるように、発光アレイ素子２０１は、第一主面１１０ａ及び第一主面１１０ａの裏側の第二主面１１０ｂを有する基板１１０と、基板１１０の第一主面１１０ａに順に積層される第一導電型半導体層１１１、発光層１１２及び第二導電型半導体層１１３とを有する。また、発光アレイ素子２０１は、基板１１０より、第二導電型半導体層１１３に近い側の面において素子接合部材１０２と接合されている。基板１１０の第二主面１１０ｂ側には、１以上の溝２２０が形成されており、１以上の溝２２０の少なくとも一部は、発光層１１２に達しない。

また、発光アレイ素子２０１の基板１１０の第二主面１１０ｂ側に形成された１以上の溝２２０は、発光アレイ素子２０１の共振方向に延び、基板１１０の共振方向と交差する端面の少なくとも一方には、１以上の溝２２０が形成されない。本実施の形態では、発光アレイ素子２０１のフロント端面２０１ｆ及びリア端面２０１ｒの両方において、１以上の溝２２０が形成されない。

本実施の形態では、図６に示されるように、発光アレイ素子２０１には複数の溝２２０が形成されており、複数の溝２２０は等間隔で配置されていない。言い換えると、複数の溝２２０は、不均等に配置されている。複数の溝２２０の配列方向の中央において、両端より、隣り合う二つの溝２２０の間隔が広い。例えば、発光点２３０ａと発光点２３０ｂとの間には、溝２２０が配置されるが、発光点２３０ｂと発光点２３０ｃとの間、及び、発光点２３０ｄと発光点２３０ｅとの間には、溝２２０は配置されない。

このように、複数の溝２２０の配列方向における中央において、両端より隣り合う二つの溝２２０の間隔が広い。ここで、溝２２０内には、基板１１０を構成するＧａＮなどより熱抵抗が高い空気などが充填されている。このため、複数の溝２２０の配列方向における発光アレイ素子２０１の中央において溝の２２０の間隔を広くすることにより、発光アレイ素子２０１の両端より、熱抵抗を低下させることができる。

ここで、発光アレイ素子２０１の発光点の配列方向の中央においては、両端より発光層１１２において発生する熱を放散しにくく、温度が上昇しやすい。しかしながら、図６に示されるように複数の溝２２０を配置することで、発光アレイ素子２０１の中央における熱抵抗を低下させることができるため、発光アレイ素子２０１の温度分布を均一化できる。

なお、複数の溝２２０の配置は、上述した例に限定されない。複数の溝２２０の配置は、発光アレイ素子２０１の放熱特性などに応じて適宜決定してよい。例えば、複数の溝２２０の配置、個数、寸法、形状などを調整することで、発光アレイ素子２０１の剛性を調整してもよい。

（実施の形態３）
実施の形態３に係る半導体発光装置について説明する。本実施の形態に係る半導体発光装置は、１以上の溝の形状において、実施の形態１に係る半導体発光装置１００と相違し、その他の点において一致する。以下、本実施の形態に係る半導体発光装置について、実施の形態１に係る半導体発光装置１００との相違点を中心に図７及び図８を用いて説明する。図７及び図８は、それぞれ、本実施の形態に係る半導体発光装置３００の全体構成を示す模式的な斜視図及び断面図である。図８には、図７に示されるＶＩＩＩ－ＶＩＩＩ線における半導体発光装置３００の断面の一部が示されている。

図７及び図８に示されるように、本実施の形態に係る半導体発光装置３００は、発光アレイ素子３０１と、サブマウント１０３と、素子接合部材１０２とを備える。なお、図７及び図８には示されないが、本実施の形態に係る半導体発光装置３００も、実施の形態１に係る半導体発光装置１００と同様に、基台１０６と、基台接合部材１０５とをさらに備えてもよい。

また、図７に示されるように、発光アレイ素子３０１は、レーザ光の共振方向と交差する端面であって、発光アレイ素子３０１の共振器を形成するフロント端面３０１ｆとリア端面３０１ｒとを有する。図８に示されるように、発光アレイ素子３０１は、第一主面１１０ａ及び第一主面１１０ａの裏側の第二主面１１０ｂを有する基板１１０と、基板１１０の第一主面１１０ａに順に積層される第一導電型半導体層１１１、発光層１１２及び第二導電型半導体層１１３とを有する。また、発光アレイ素子３０１は、基板１１０より、第二導電型半導体層１１３に近い側の面において素子接合部材１０２と接合されている。基板１１０の第二主面１１０ｂ側には、１以上の溝３２０が形成されており、１以上の溝３２０の少なくとも一部は、発光層１１２に達しない。

また、発光アレイ素子３０１の基板１１０の第二主面１１０ｂ側に形成された１以上の溝３２０は、発光アレイ素子３０１の共振方向に延び、基板１１０の共振方向と交差する端面の少なくとも一方には、１以上の溝３２０が形成されない。本実施の形態では、発光アレイ素子３０１のフロント端面３０１ｆ及びリア端面３０１ｒの両方において、１以上の溝３２０が形成されない。

本実施の形態では、１以上の溝３２０の断面形状は、実施の形態１のような矩形でなく、なめらかな曲線形状を含む。つまり、１以上の溝３２０は曲面を有する。本実施の形態では、図８に示されるように、１以上の溝３２０の断面形状は、Ｕ字状の形状を有する。このように、１以上の溝３２０におけるエッジ部を低減することによって、エッジ部における応力及び電界の集中を低減できる。これにより、半導体発光装置３００の故障のリスクを低減できるため、半導体発光装置３００の信頼性を高めることができる。

本実施の形態に係る１以上の溝３２０の形成方法は、特に限定されない。１以上の溝３２０は、例えばレーザダイシングによって形成できる。

（変形例など）
以上、本開示に係る半導体発光装置などについて、各実施の形態に基づいて説明したが、本開示は、上記各実施の形態に限定されるものではない。

例えば、上記各実施の形態においては、発光アレイ素子のフロント端面及びリア端面の少なくとも一方において、１以上の溝が形成されなかったが、１以上の溝は、発光アレイ素子のフロント端面及びリア端面に形成されてもよい。

また、上記各実施の形態においては、発光アレイ素子に複数の溝が形成されたが、溝の個数は、１でもよい。

また、上記各実施の形態においては、発光アレイ素子に形成された１以上の溝の少なくとも一部が発光層に達しなかったが、すべての溝が発光層に達しなくてもよい。これにより、溝の壁面においてリーク電流が発生することをより一層抑制できる。

また、上記各実施の形態において、１以上の溝は、共振方向に連続的に形成されたが、１以上の溝は、共振方向に断続的に形成されてもよい。例えば、１以上の溝の各々は、共振方向において複数の部分に分離されていてもよい。

上記各実施の形態においては、発光アレイ素子の一例としてアレイ型の半導体レーザ素子を用いる例を示したが、発光アレイ素子は、半導体レーザ素子に限定されない。例えば、発光アレイ素子は、スーパールミネッセントダイオードアレイであってもよい。また、この場合、上記共振方向は、スーパールミネッセント光の伝搬方向を意味する。

また、上記各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で上記各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

例えば、上記実施の形態１及び２に係る各半導体発光装置において、上記実施の形態３に係る半導体発光装置３００と同様に形状を有する溝を形成してもよい。

本開示の半導体発光装置などは、例えば、高出力かつ高効率な光源として加工装置などに適用できる。

１００、２００、３００ 半導体発光装置
１０１、２０１、３０１ 発光アレイ素子
１０１ｆ、２０１ｆ、３０１ｆ フロント端面
１０１ｒ、２０１ｒ、３０１ｒ リア端面
１０２ 素子接合部材
１０３、１０３３ サブマウント
１０５ 基台接合部材
１０６ 基台
１１０、１０１２ 基板
１１０ａ 第一主面
１１０ｂ 第二主面
１１１ 第一導電型半導体層
１１２ 発光層
１１３ 第二導電型半導体層
１１４ 絶縁層
１１５ 第二導電側電極
１１６ 第一導電側電極
１２０、２２０、３２０ 溝
１２１ リッジ部
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ、２３０ａ、２３０ｂ、２３０ｃ、２３０ｄ、２３０ｅ、２３０ｆ 発光点
１０１１ 半導体レーザ素子
１０２１ 半導体層
１０２３ ｎ側電極

Claims (8)

1. 複数の発光点を含む発光アレイ素子と、
   前記発光アレイ素子が配置されるサブマウントと、
   前記発光アレイ素子と前記サブマウントとを接合する素子接合部材とを備え、
   前記発光アレイ素子は、
   第一主面及び前記第一主面の裏側の第二主面を有する基板と、
   前記基板の第一主面に順に積層される第一導電型半導体層、発光層及び第二導電型半導体層とを有し、
   前記基板より、前記第二導電型半導体層に近い側の面において前記素子接合部材と接合され、
   前記基板の前記第二主面側には、１以上の溝が形成されており、
   前記１以上の溝の少なくとも一部は、前記発光層に達せず、
   前記第二導電型半導体層には、複数のリッジ部が形成されており、
   前記１以上の溝の各々、及び、前記複数のリッジ部の各々は、前記発光アレイ素子の共振方向に平行な方向に延在し、
   前記発光アレイ素子の共振方向及び前記基板の厚さ方向に対して垂直な方向において、前記１以上の溝の各々は、前記複数のリッジ部のうちの隣り合う二つのリッジ部の間に対応する位置に配置され、
   前記基板の前記第二主面側の前記複数のリッジ部に対応する位置には、溝は形成されていない
   半導体発光装置。
2. 前記サブマウントは、前記素子接合部材より熱膨張係数が小さい
   請求項１に記載の半導体発光装置。
3. 前記サブマウントが配置される基台と、
   前記基台と前記サブマウントとを接合する基台接合部材とをさらに備える
   請求項２に記載の半導体発光装置。
4. 前記サブマウントは、前記基台より熱膨張係数が小さい
   請求項３に記載の半導体発光装置。
5. 前記１以上の溝は、前記発光アレイ素子の共振方向に延び、
   前記基板の前記共振方向と交差する端面のうち少なくとも一方には、前記１以上の溝が形成されない
   請求項１～４のいずれか１項に記載の半導体発光装置。
6. 前記１以上の溝の少なくとも一部は、前記第一導電型半導体層に達する
   請求項１～５のいずれか１項に記載の半導体発光装置。
7. 前記１以上の溝の断面形状は、なめらかな曲線形状を含む
   請求項１～６のいずれか１項に記載の半導体発光装置。
8. 第一主面及び前記第一主面の裏側の第二主面を有する基板と、前記第一主面に順に積層される第一導電型半導体層、発光層及び第二導電型半導体層とを有し、複数の発光点を含む発光アレイ素子を準備するステップと、
   前記発光アレイ素子の前記基板より前記第二導電型半導体層に近い側の面とサブマウントとを素子接合部材によって接合するステップと、
   前記接合するステップの後に、前記基板の前記第二主面側に、１以上の溝を形成するステップとを含み、
   前記１以上の溝の少なくとも一部は、前記発光層に達せず、
   前記発光アレイ素子を準備するステップは、前記第二導電型半導体層に、複数のリッジ部を形成するステップを含み、
   前記１以上の溝の各々、及び、前記複数のリッジ部の各々は、前記発光アレイ素子の共振方向に平行な方向に延在し、
   前記発光アレイ素子の共振方向及び前記基板の厚さ方向に対して垂直な方向において、前記１以上の溝の各々は、前記複数のリッジ部のうちの隣り合う二つのリッジ部の間に対応する位置に配置され、
   前記基板の前記第二主面側の前記複数のリッジ部に対応する位置には、溝は形成されていない
   半導体発光装置の製造方法。

Images