JP2007158008A - 半導体発光素子 - Google Patents

Abstract

【課題】直列抵抗を低減し、ジュール熱の発生を抑制できる半導体発光素子を提供する。
【解決手段】導電性の基板１０上にｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３およびｐ型コンタクト層１４がこの順に形成されている。ｐ型コンタクト層１４にはｐ側電極が電気的に接続される。基板１０の裏面の、複数の帯状導波路１５のそれぞれに対向する領域（活性領域Ｓ）には、複数の窪み１６が設けられている。窪み１６を含めた基板１０の凹凸に密着するようにｎ側電極１７が形成されている。ｐ型コンタクト層１４とｎ側電極１７との間の電流径路の長さが、窪み１６のある部分ではその深さ分だけ短くなっている。その分だけ直列抵抗が低減され、発熱が抑制される。
【選択図】図１

Description

本発明は帯（ストライプ）状導波路を有する半導体発光素子に係り、特にブロードストライプ構造の半導体発光素子に関する。

最近、高出力レーザとして、ブロードエリア型半導体レーザ（Broad Area Laser Diodes ：ＢＡＬＤ、以下ＢＡＬＤと言う）が注目を集めており、加工分野やエネルギー分野、医療分野での応用が期待されている。ＢＡＬＤは、電流注入領域となる帯状導波路を有する光導波路型の半導体レーザ素子であり、そのストライプ幅が１０μｍ以上のブロードストライプ構造となっている。

一般に、ストライプ幅が１０μｍより小さなナロウストライプ構造のレーザでは、光出力を高めるために注入電流を増していくと、キンクの発生や熱飽和によるたわみ、さらには光出力停止等により、Ｌ−Ｉ特性（光出力−電流注入特性）が悪化し、高出力時の安定性を確保することが困難である。これに対し、ブロードストライプ構造では、電流が拡散して活性層の端面における光密度が低減するため、Ｌ−Ｉ特性が良好となり、Ｗ（ワット）クラス以上の高出力を安定して得ることが可能となる。

このようにＢＡＬＤでは高出力化を図ることができるものの、一方で、従来より素子の発熱による温度上昇によって、レーザの効率や寿命等の特性が悪化してしまうという問題が生じていた。これは、素子に分布する直列抵抗により発生するジュール熱（＝（直列抵抗）×（電流）² ）や活性層での非発光再結合に起因するものであるが、特に、ＢＡＬＤは高出力であるがゆえに多大な電流を要するため、この直列抵抗によるジュール熱が非常に深刻な問題となっていた。
特開２００４−３０３９０１号公報

従来より、効率的な放熱を目的とした技術として、例えばｐ型クラッド層の帯状導波路側に放熱に有効なサブマウントやヒートシンクを半田付けした、所謂ｐ側ダウンマウント構造が多く用いられている。また、抵抗の低減を目的とした技術として、ｐ型クラッド層の厚みを制限して熱抵抗を緩和させるというものが開示されている（特許文献１）。これは、ｐ型クラッド層の厚みと共にその抵抗値も大きくなり、放熱効果低減による素子の性能劣化が始まるため、ｐ型クラッド層の厚みに上限を設けて素子の設計基準を提案したものである。

しかしながら、ＢＡＬＤにおいては、上述のような技術を用いても発熱の抑制や放熱が十分ではなく、依然として多大なジュール熱の発生がレーザ効率や寿命等の素子特性を悪化させてしまうという問題がある。

本発明はかかる問題点に鑑みてなされたもので、特にブロードエリアタイプにおいて直列抵抗を実効的に低減して発熱を抑制でき、温度特性などの素子特性を向上させることのできる半導体発光素子を提供することにある。

本発明による半導体発光素子は、裏面に１または複数の窪みを有する導電性の基板と、基板の上に少なくとも第１導電型層、活性層および第２導電型層をこの順に積層して形成されると共に、１または複数の帯状導波路を有する化合物半導体層と、基板の裏面に接して形成された第１電極と、帯状導波路の第２導電型層に電気的に接続される第２電極とを備えたものである。

この半導体発光素子では、基板の窪みが設けられた箇所において、その窪みの深さ分だけ第１電極と第２電極との間の電流径路が短くなっており、素子の直列抵抗が実効的に低減され、その分発熱量が抑制される。

本発明の半導体発光素子によれば、基板の裏面の、特に帯状導波路に対向する領域に１または複数の窪みを設けるようにしたので、基板を薄くすることなく、すなわちハンドリング性を損なうことなく、素子の抵抗を実効的に低減し、発熱を抑制することができ、よって温度特性などの素子特性を向上させることができる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

まず、具体的な実施の形態の説明に先立ち、素子の発熱要因について分析したので、その結果について説明する。前述のように、素子の直列抵抗によって発生するジュール熱が温度上昇の主な原因となっているにも関わらず、ＢＡＬＤにおける直列抵抗値は殆ど検討されていなかった。そこで、ＢＡＬＤの直列抵抗が、どのような要素によって決定づけられるのかの分析を行った。

次式は、従来より考えられてきた直列抵抗値の計算モデルである。
Ｒ_s ＝ｒ_s ×ｄ_c ／Ｌ×Ｗ・・・・・（１）
（Ｒ_s ：直列抵抗値、ｄ_c ：クラッド層の厚み、Ｌ：共振器長、Ｗ：ストライプ幅（帯状導波路の幅）、ｒ_s ：抵抗係数）
これは、直列抵抗の値が、クラッド層の厚み、共振器長およびストライプ幅によってのみ決定され、素子の発熱原因がｐ型のクラッド層に主に分布しており、その他の要素（ｎ型クラッド層やｎ型基板等）の抵抗は無視できることを前提にしたものである。

しかしながら、ＢＡＬＤにおいては、いくら実験を行っても、（１）式のモデルによって算出された抵抗値が観測されることはなく、算出値と実際の観測値との間には、測定誤差とも考えられない大きな誤差が生じていた。

そこで、（１）式のモデルを改善すべく、新たに直列抵抗の分析を行った。図７は、実装された典型的なＢＡＬＤの素子構成を表したものである。このような素子の直列抵抗は、ワイヤリング抵抗ｒ_w 、ｎ側ワイアボンディング接触抵抗ｒ_nc、ｎ型基板２０１およびｎ型クラッド層２０２の抵抗ｒ_n 、ｐ型クラッド層２０４の抵抗ｒ_p 、ｐ型コンタクト層２０５の抵抗ｒ_pc、サブマウント１０１の抵抗ｒ_sm、ヒートシンク１００の抵抗ｒ_hs、によって構成される。ここで、Ｗ、Ｌおよびｄ_c に依存する素子部の抵抗をＲ_LD、材料固有の数値で決定され、Ｗ、Ｌおよびｄ_c に依存しない抵抗定数をＲ_O 、素子の直列抵抗値をＲ_S とすると、
Ｒ_LD＝ｒ_n ＋ｒ_p ＋ｒ_pc・・・・・（２）
Ｒ_O ＝ｒ_w ＋ｒ_nc＋ｒ_sm＋ｒ_hs・・・・・（３）
Ｒ_S ＝Ｒ_O ＋Ｒ_LD・・・・・（４）
と表される。さらに、ここで、ｒ_n 、ｒ_p およびｒ_pcのＷ、Ｌおよびｄ_c に対する依存性を次のように推定する。
ｒ_n ＝ρ_n ／Ｌ・Ｗ^α・・・・・（５）
（ρ_n ：ｎ型基板２０１およびｎ型クラッド層２０２の抵抗係数、α：Ｗがｎ側の電気伝導に影響する割合、０≦α≦１）
ｒ_p ＝ρ_p ・ｄ_c ／Ｌ・Ｗ・・・・・（６）
（ρ_p ：ｐ型クラッド層２０４の抵抗係数）
ｒ_pc＝ρ_pc／Ｌ・Ｗ・・・・・（７）
（ρ_pc：ｐ型コンタクト層２０５の抵抗係数）
ここで、ｎ側の抵抗成分は、Ｗに対する依存性が薄く、またｐ型コンタクト層はほぼ完全であるため、α≒０、ρ_pc≒０と近似することができる。従って、直列抵抗Ｒ_S は、
Ｒ_S ＝Ｒ_O ＋ρ_n ／Ｌ＋ρ_p ・ｄ_c ／Ｌ・Ｗ・・・・・（８）
さらに、上記（８）式とＢＡＬＤの実際の抵抗値との比較により、Ｒ_O 、ρ_n およびρ_p を求め、次式を得た。
Ｒ_S ＝0.01＋0.35／Ｌ＋5.2 ・ｄ_c ／Ｌ・Ｗ・・・・・（９）

この新たなモデル式による計算結果を、図８および図９に示す。これらは、実際に実験で得られる抵抗値とかなり良い一致を示しており、ナロウストライプの直列抵抗とＢＡＬＤの直列抵抗のつながり具合も良く理解できる。

図８は、ストライプ幅Ｗに対する直列抵抗Ｒ_S の依存性を表した特性図である。ｐ型クラッド層厚みは０．８μｍとし、共振器長Ｌを５００μｍ，７００μｍ，１０００μｍ、１５００μｍ，２０００μｍとした場合における結果を示した。図中、Ａは５００μｍ，Ｂは７００μｍ，Ｃは１０００μｍ、Ｄは１５００μｍ，Ｅは２０００μｍの結果をそれぞれ示したものである。Ｗが１００μｍ以下（特に１０μｍ以下）ではＷが大きくなる程Ｒ_S は低減する傾向にあるが、この低減効果はＷが１００μｍを越えると殆どなくなる。これに対し、共振器長Ｌを長くすることによるＲ_S 低減の効果はかなり続くということがわかった。

図９は、ｐ型クラッド層の厚みｄ_c に対する直列抵抗Ｒ_S の依存性を表した特性図である。共振器長Ｌは７００μｍとし、ストライプ幅Ｗを２μｍ、５μｍ、１０μｍ、６０μｍ、１００μｍとした場合における結果を示した。図中、Ａは２μｍ，Ｂは５μｍ，Ｃは１０μｍ、Ｄは６０μｍ，Ｅは１００μｍの結果をそれぞれ示したものである。これにより、ｄ_c に対するＲ_S の依存性は、Ｗにかなり影響を受けるということがわかる。つまり、ｄ_c を薄くすれば抵抗値が低減するという効果は、Ｗが大きくなるに連れて薄れていくのである。

以上より、ストライプ幅Ｗが大きい程、すなわちＢＡＬＤでは（１）式に示した従来モデルと新たに導出した（８）式との差異が大きな誤差となって現れることがわかった。

さらに、注目すべき点は、（９）式に示したモデルによれば、Ｗ＝６０μｍ、Ｌ＝７００μｍ、ｄ_c ＝０．８μｍで構成されたＢＡＬＤでは、ｎ側の抵抗値ｒ_n ＝０．５Ω、ｐ型クラッド層２０４における抵抗値ｒ_p ＝０．１Ω、その他材料固有の抵抗値Ｒ_O ＝０．０１Ωとなり、直列抵抗の８０％以上が、ｎ型クラッド層２０２とｎ型基板２０１からの寄与によるものであり、これまで考えられてきたｐ型クラッド層２０４からの寄与は非常に小さいということがわかった。従って、ｎ側での抵抗を低減させることが、ＢＡＬＤ素子の発熱抑制のための最も有効な手段となる。しかし、だからといってｎ側の基板自体の厚みを薄くすると、ヒートシンク１００などの放熱部材へのマウント時や、電極パッド２０７へのボンディングの際に割れやすくなる。あるいは、ｐ側にダウンマウントを設けるのと同じ要領でｎ側にダウンマウントを設ける方法も考えられるが、その方法では、ｐ型クラッド層の薄い層の部分にワイヤボンディングを行う必要が生じ、活性層内へダメージが入りやすくなるという危険性があるため、好ましくない。

以上の分析を前提として、本発明は、基板の機械的強度を保持しつつ、またｐ側のダウンマウント構造を用いながら、ｎ側から発生する多大なジュール熱をできるだけ少なくし、また効率的に放熱を行うことのできるようにしたものである。以下、具体的な実施の形態を説明する。

図１は、本発明の一実施の形態に係るブロードエリア型半導体レーザ（ＢＡＬＤ）１の構造を表すもので、同図（Ａ）は断面構造、同図（Ｂ）は裏面から見た構造を示している。このＢＡＬＤ１は、基板１０上にｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３およびｐ型コンタクト層１４をこの順に積層したのち、複数（ここでは４個）の帯状導波路１５を形成したものである。帯状導波路１５のｐ型コンタクト層１４には後述のようなｐ側ダウンマウント構造において放熱部材を介してｐ側電極（第２電極）が電気的に接続される。

基板１０の裏面の、帯状導波路１５のそれぞれに対向する領域（以下，活性領域Ｓという）には、平面形状が例えば円形の複数の窪み１６が形成されている。そして、基板１０の裏面には、これら窪み１６を含めた凹凸に密着するようにｎ側電極１７（第１電極）が形成されている。すなわち、本実施の形態では、ｐ型コンタクト層１４とｎ側電極１７との間の距離（あるいはｐ側電極とｎ側電極１７との間の電流径路の長さ）が、ｎ側の基板１０の窪み１６のある部分ではその深さ分だけ相対的に短くなっており、実効的に直列抵抗が低減されたものとなっている。

基板１０は、導電性を有する化合物半導体基板であり、例えばＳｉ（珪素）やＳｅ（セレン）等のｎ型不純物を添加した、平板形状のＧａＡｓ（ガリウム砒素）、ＧａＰ（ガリウム燐）、ＧａＮ（ガリウム窒素）、ＩｎＰ（インジウム燐）などによって構成され、厚みは、例えば１００μｍである。

ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３およびｐ型コンタクト層１４を含む化合物半導体層は、例えば、ＡｌＧａＩｎＰ系半導体によってそれぞれ構成されている。ｎ型クラッド層１１は、例えばＳｉあるいはＳｅ等のｎ型不純物を添加したｎ型ＡｌＩｎＰ混晶により構成されており、厚みは、例えば２μｍである。活性層１２は、ＧａＩｎＰ混晶により構成され、厚みは、例えば５ｎｍである。ｐ型クラッド層１３は、例えばＺｎ（亜鉛）あるいはＭｇ（マグネシウム）等のｐ型不純物を添加したｐ型ＡｌＩｎＰ混晶により構成され、厚みは、例えば１．５μｍである。ｐ型コンタクト層１４は、例えばＺｎまたはＭｇなどのｐ型不純物を添加したｐ型ＧａＡｓによって構成されている。

ｎ側電極１７は、例えばＡｕＧｅ（ゲルマニウム金）、Ｎｉ（ニッケル）および金（Ａｕ）を順次積層して熱処理により合金化された構造を有しており、基板１０と電気的に接続されている。

窪み１６の深さは、基板１０の厚みを越えない程度、例えば基板１０の厚みが１００μｍの場合、窪み１６の深さは１００μｍ以内であり、好ましくは１０μｍ以上、１００μｍ以下である。窪み１６の大きさは例えば直径数μｍである。

図２はこのＢＡＬＤ１の放熱部材への実装状態を表すものであり、ｐ型コンタクト層１４を下側にしてヒートシンク１００上のサブマウント１０１に取り付けたものである。ヒートシンク１００は例えばＣｕ（銅）、サブマウント１０１は例えばＳｉＣ（炭化珪素）によりそれぞれ形成されている。ヒートシンク１００の一部領域にはｐ側電極１８が設けられている。このｐ側電極１８は例えばＴｉ、Ｐｔ、Ａｕを積層したものにより形成されている。一方、ｎ側電極１７にはボンディングパッド１９が設けられ、このボンディングパッド１９を介して外部配線２０が接続されている。なお、このボンディングパッド１９は、ｎ側電極１７上の窪み１６が形成された領域に重ならない位置に設けられている。窪み１６を形成した領域は、局部的に基板１０の厚みが薄くなっており、強度に欠けるため、窪み１６部分に接合しようとすると、素子自体が壊れてしまう虞があるので、これを防止するためである。

このＢＡＬＤ１では、ｐ側電極１８とｎ側電極１７との間に所定の電圧が印加されると、複数の帯状導波路１５ごとに、狭窄された電流が活性層１２に注入されて電子−正孔再結合による発光が起こる。この光は、紙面に対して垂直方向の一対の端面（図示せず）に設けられた反射鏡膜によって反射され、その間を往復したのちに一方の端面からレーザ光として出射される。そして、このとき発生した熱はサブマウント１０１およびヒートシンク１００を介して放散される。

ここで、本実施の形態では、基板１０の裏面の活性領域Ｓに対応する領域に複数の窪み１６が形成され、その窪み１６を埋め込むようにｎ側電極１７が形成されているので、基板１０での電流経路は、基板１０が平坦である場合に比べて実質的に短くなっている。すなわち、従来のようなヒートシンク１００側のｐ側領域ではなく、ｎ側領域の基板１０において直列抵抗値が実効的に低減されたものである。これによりブロードエリアタイプであっても発熱量を効果的に低減することができ、放熱効果が高まる。また、窪み１６を形成したことによりｎ側電極１７の面積が拡がり、外部との接触面積が増加するため、これがヒートシンクフィンの機能を果たすので、このことによっても放熱効果を期待することができる。

そして、このＢＡＬＤ１では、窪み１６を実質的な電流通路、すなわち帯状導波路１５に対応する活性領域Ｓ内のみに形成し、その他の素子間領域ではもとの基板１０の厚みを有するようにしているので、基板１０が平坦である場合の機械的強度は保持される。従って、窪み１６を形成したことによってハンドリング性を損なうようなことはない。また、窪み１６の平面形状は円形であり、複数個等間隔に整列して形成されているため、力学的に外力に対して最も有利であり、この点においても機械的強度が確保されることになる。なお、このような機械的強度を保持しつつ直流抵抗低減効果を得るためには、窪み１６の大きさや個数については、合計の面積が基板１０全体の面積に対して５０〜７０％程度の割合になるように設定することが望ましい。

なお、複数の窪み１６の配置は、図１に示したような帯状導波路１５に対応する活性領域Ｓ内のみに形成するようなパターンに限らず、例えば図４（Ａ）に示したようなランダムな位置に形成してもよく、あるいは図４（Ｂ）に示したように、基板１０の裏面全体にわたって形成するものの、活性領域Ｓ内では密に、その他の領域では疎になるように形成してもよい。

また、窪み１６の深さ方向の断面形状についても図１（Ａ）に示した矩形に限らず、深さ方向で面積（平面面積）が変化するような形状、例えば図５（Ａ），（Ｂ）に示したように三角形状あるいは波型状、あるいは階段状としてもよく、要は、基板１０の厚みが局所的に異なるようにすればよい。

このようなＢＡＬＤ１は、例えば次のようにして製造することができる。

まず、図３（Ａ）に示したように、例えば厚み６００μｍのｎ型ＧａＡｓからなる基板１０の表面に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）法により、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３およびｐ型コンタクト層１４をこの順に形成する。続いて、図３（Ｂ）に示したように、公知のフォトリソグラフィ技術およびエッチング技術を用いてｐ型コンタクト層１４、さらにｐ型クラッド層１３の深さ方向の一部を選択的に除去することにより、複数の帯状導波路１５を並列に形成する。続いて、図３（Ｃ）に示したように、ｐ型コンタクト層１４を下側にしてヒートシンク１００上のサブマウント１０１に実装し、ｐ側ダウンマウント構造とする。次いで、このＢＡＬＤ１の実装体を、ガラス基板１０２上に固定したのち、基板１０を厚み１２０μｍ程度になるようにラッピング（研磨）し、更にラッピングによるストレス層をエッチングにより取り除いて厚み１００μｍ程度とする。

次に、図３（Ｄ）に示したように、基板１０上に帯状導波路１５のパターンに合せて感光性樹脂（レジスト）によるマスクを形成し、このマスクを用いたエッチングにより基板１０を選択的に除去することにより、複数の窪み１６を形成する。

続いて、図２に示したように、窪み１６が形成された基板１０の全面に例えば蒸着法により電極材料を堆積してｎ側電極１７を形成する。このとき、窪み１６の底面までｎ側電極１７が埋め込まれるようにして基板１０との間の電気的接続を確保する。一方、ヒートシンク１００上にはｐ側電極１８を形成する。最後に、ｎ側電極１７上に、ボンディングパッド１９を形成する。このボンディングパッド１９は、前述のように窪み１６が形成された領域に重ならないように、その他の領域に形成するようにする。これにより、外部配線２０をボンディングする際の衝撃が基板１０の局部的に薄くなった部分に伝わって素子が割れてしまうようなことがなくなる。

以上実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく種々変形可能である。例えば、基板１０に形成される窪み１６の平面形状、構成パターンおよび断面形状は、基板１０を部分的に薄くして発熱を抑制できる構造であれば特に制限されるものではない。

例えば、窪み１６の平面形状は多角形状でもよい。図６（Ａ）はその例として例えば正６角形状の窪み１６Ａを等間隔に敷き詰めてハニカム構造としたものである。このようにハニカム構造とすれば、一定の強度を保持したまま、最大限に広い面積で窪み１６Ａを形成することができるため、抵抗低減および放熱効果の点で有効である。

また、図６（Ｂ）に示したように、帯状の窪み１６Ｂとしてもよい。このとき、窪み１６Ｂの延在方向は、ボンディングやマウントの際に素子全体が割れてしまう危険性を抑えるために、基板１０の結晶方位すなわち劈開しやすい方向（例えば（１００）方向）に一致しないようにする必要がある。このように帯状であると、窪み１６Ｂを形成するためのエッチングが容易であるのに加え、放熱効果が優れている。なお、この窪み１６Ｂの幅は、例えば数１０μｍ程度で、窪み１６Ｂ同士の間隔は窪み１６Ｂの幅の数倍程度に形成するのが望ましい。

以上の多角形や帯状の形状の場合についても、窪みを形成する位置は特定されるものではないが、上記実施の形態と同様に、窪みを帯状導波路１５に対向する活性領域Ｓにのみ形成する、あるいは活性領域Ｓには他の領域に比べて密に形成することが望ましい。なお、以上の説明は窪みの大きさ，形状を同じものとして説明しているが、異なる大きさ，形状のものを混在させるようにしてもよく、要は、活性領域Ｓでの窪みの占める面積が、活性領域以外の領域でのそれよりも大きくなるようにすればよい。

また、化合物半導体層の各層の材料は、ＡｌＧａＩｎＰ系（赤系）に限定されるものではなく、その他、例えばＡｌＧａＡｓ系（赤外系）、ＧａＮ系（青系）等の材料により構成されてもよい。また、化合物半導体層の積層構造を具体的に挙げて説明したが、バッファ層やガイド層等の他の層をさらに備えていてもよい。

更に、上記実施の形態では、帯状導波路１５を複数個並列に有するアレイ構造について説明したが、１つの導波路を有するシングルタイプのものであってもよい。また、適用する素子については半導体レーザに限らず、半導体発光ダイオードであってもよい。

本発明の一実施の形態に係るブロードエリア型半導体レーザ（ＢＡＬＤ）の構成を表すもので、（Ａ）は断面図、（Ｂ）は裏面から見た図である。 図１の半導体レーザを放熱部材に実装した状態を表す図である。 図１に示した半導体発光素子の製造工程を説明するための断面図である。 窪みの変形例を説明するための図である。 同じく他の変形例を説明するための図である。 更に他の変形例を説明するための図である。 直流抵抗の分析に用いた半導体レーザの構成を表す図である。 ストライプ幅Ｗに対する直列抵抗Ｒ_S の依存性を表した特性図である。 ｐ型クラッド層の厚みに対する直列抵抗Ｒ_S の依存性を表した特性図である。

符号の説明

１…ＢＡＬＤ、１０…基板、１１…ｎ型クラッド層、１２…活性層、１３…ｐ型クラッド層、１４…ｐ型コンタクト層、１５…帯状導波路、１６，１６Ａ，１６Ｂ…窪み、１７…ｎ側電極（第１電極）、１８…ｐ側電極（第２電極）、１９…ボンディングパッド、２０…外部配線、１００…ヒートシンク、１０１…サブマウント

Claims (8)

1. 裏面に１または複数の窪みを有する導電性の基板と、
   前記基板の上に少なくとも第１導電型層、活性層および第２導電型層をこの順に積層して形成されると共に、１または複数の帯状導波路を有する化合物半導体層と、
   前記基板の裏面に接して形成された第１電極と、
   前記帯状導波路の第２導電型層に電気的に接続される第２電極と
   を備えたことを特徴とする半導体発光素子。
2. 前記窪みの占める面積は、前記基板の帯状導波路に対向する領域がそれ以外の領域よりも大きい
   ことを特徴とする請求項１記載の半導体発光素子。
3. 前記窪みは、前記基板の前記帯状導波路に対応する領域内のみに形成されている
   ことを特徴とする請求項１記載の半導体発光素子。
4. 前記第１電極の前記窪みに対向しない領域に外部接続用のボンディングパッドが設けられている
   ことを特徴とする請求項１記載の半導体発光素子。
5. 前記窪みの平面形状は円形または多角形状である
   ことを特徴とする請求項１記載の半導体発光素子。
6. 前記基板は面内の特定方向に結晶方位を有する化合物半導体基板であり、前記窪みは、前記化合物半導体基板の結晶方位とは異なる方向に延びる帯状形状を有する
   ことを特徴とする請求項１記載の半導体発光素子。
7. 前記帯状導波路の幅は１０μｍ以上である
   ことを特徴とする請求項１記載の半導体発光素子。
8. 前記第２導電型層を下側にして導電性の放熱部材上に実装されると共に、前記第２電極が前記放熱部材に設けられている
   ことを特徴とする請求項１記載の半導体発光素子。
   

Images