JP3771333B2 - 半導体レーザ素子及びその製造方法 - Google Patents
半導体レーザ素子及びその製造方法 Download PDFInfo
- Publication number
- JP3771333B2 JP3771333B2 JP28779096A JP28779096A JP3771333B2 JP 3771333 B2 JP3771333 B2 JP 3771333B2 JP 28779096 A JP28779096 A JP 28779096A JP 28779096 A JP28779096 A JP 28779096A JP 3771333 B2 JP3771333 B2 JP 3771333B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- optical waveguide
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光素子およびその製造方法に関し、特にチャネルストライプ型レーザダイオード、たとえば活性層の上方にリッジを形成して光導波路（リッジ導波路）を特定させる構造のレーザダイオードの製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
ディジタルオーディオディスク，ビデオディスク，光ディスクファイル，レーザビームプリンタ等の情報処理装置用光源として、また光通信用の光源として半導体レーザ（レーザダイオード：ＬＤ）が使用されている。
【０００３】
たとえば、日経ＢＰ社発行「日経エレクトロニクス」１９８４年１１月１９日号、Ｐ１８７〜Ｐ２０６には、情報処理用装置の光源となる高出力半導体レーザについて記載されている。
【０００４】
この文献には、光導波路端面部分の劣化を防止して半導体レーザの長寿命化を図るために、光導波路の端面を被膜でコーティングする技術（端面の非対称コーティング）について記載されている。
【０００５】
また、この文献には、通常のコーティング膜を施した例が示されているとともに、「端面非対称コーティングは、半導体レーザの後端面を高反射率（７５〜９５％）に、前面を低反射率（５〜１５％）となるように、端面に多層膜や単層膜を付ける方法である。」旨記載されている。また、通常の半導体レーザの反射率は約３２％であることも記載されている。
【０００６】
一方、平坦な活性層の上方にリッジを設けたチャネルストライプ型のレーザダイオードについては、たとえば、電子情報通信学会発行「電子情報通信学会論文誌Ｃ−１ Ｎｏ．５」、１９９０年５月２５日発行、Ｐ２４６〜Ｐ２５２に記載されている。この文献には、リッジ導波路形ＧａＩｎＡｓＰ／ＡｌＧａＡｓＤＦＢレーザについて記載されている。このリッジ形レーザダイオードは、ｎ−ＧａＡｓ基板の上にｎ−ＡｌＧａＡｓ，ＧａＩｎＡｓＰ（Ａｃｔｉｖｅ），ｐ−ＡｌＧａＡｓ，ｐ−ＧａＩｎＰ（ガイド層），ｐ−ＡｌＧａＡｓ（クラッド層），ｐ−ＧａＡｓ（キャップ層）を順次形成するとともに、リッジ導波路構造の形成においては、ＧａＡｓキャップ層およびｐ−ＡｌＧａＡｓクラッド層を選択的にエッチングして形成することが記載されている。
【０００７】
【発明が解決しようとする課題】
レーザダイオードの端面には、光導波路の端面の酸化防止と反射率制御を目的として、ＡＲ（Anti-Refract）膜やＨＲ（High-Refract）膜と呼称される被膜（パッシベーション膜）が設けられている。
【０００８】
リッジ形レーザダイオードの製造不良の分析において、前記被膜の剥がれ不良があることが判明した。
【０００９】
この被膜の剥がれ不良について分析検討した結果、リッジ形レーザダイオードは、光導波路に沿って表面が他の表面部分よりも一段高くなっていることから、表面に外力が加わった場合、一段高くなった部分に大きな力が加わり、光導波路の端面部分を被う被膜が剥離することがあるということが判明した。
【００１０】
図１４は従来のリッジ形レーザダイオードの単体、すなわち、光素子（レーザダイオードチップ）１の概略を示す模式的斜視図である。前面中央の上方に高く盛り上がった部分がリッジ２０であり、前記リッジ２０の下の部分に光導波路が延在している。同図では、光導波路の端面であり、発光部分２１となる部分を楕円で示してある。
【００１１】
また、前記リッジ２０の存在によって、レーザダイオードチップ１の表面も帯状に高く（たとえば１、１μｍ程度の高さの突状の隆起部２３）なっている。また、レーザダイオードチップ１の両端面、すなわち、図１４における前面側および後面側には、光導波路の端面の酸化防止と反射率制御を目的とする被膜２５，２６が設けられている。
【００１２】
図１５は光導波路に沿う面の一部を示す断面図である。化合物半導体基板２の主面（上面）には、図示しないがそれぞれ所定の化合物半導体層が形成されて二点鎖線で示すような光導波路２２が形成されている。また、光素子（レーザダイオードチップ）１の上面にはアノード電極１５が、下面にはカソード電極１６が形成されている。さらに、左端には、前記光導波路２２の左端面を被うように被膜２５が設けられている。
【００１３】
たとえば、化合物半導体基板に縦横にレーザダイオードを形成した後、前記化合物半導体基板は劈開されて短冊体が形成される。その後、前記短冊体の両側面に被膜２５，２６が形成される。ついで、前記短冊体に分断用の傷を付けた後、短冊体を樹脂製のテープに張り付け、その後、前記短冊体にローラ等で外力を加えて前記傷の部分で分断させてレーザダイオードチップ１を製造する。
【００１４】
この場合、前記突状の隆起部２３の端面に形成された被膜２５，２６部分には大きな力が作用する。すなわち、前記突状の隆起部２３は他の部分に比較して高くなっていることから、この突状の隆起部２３に矢印で示すように集中的に外力が加わる。
【００１５】
また、被膜２５，２６は化合物半導体基板２の側面に蒸着やスパッタによって形成された膜であり、母材である化合物半導体基板との接着力はモノリシック構造とは異なって小さいため、大きな力が作用すると容易に剥離し、図１５に一点鎖線で示すように欠け（欠け片２４）て剥離することがある。この被膜２５，２６の剥離によって、光導波路２２の端面を保護されなくなり、光導波路端面の劣化が早まり、信頼性が低くなる。
【００１６】
また、被膜２５，２６は反射率を制御する膜ともなっていることから、被膜２５，２６の剥離は、光導波路２２の端面からの光出力の状態が変化し、設計値通りとはならなくなり、所定の光出力特性が得られなくなることになる。
【００１７】
なお、被膜２５，２６の剥離は、レーザダイオードチップ１の取扱時にも、外力が加わる場合発生する可能性がある。
【００１８】
本発明の目的は、光導波路の端面を被う被膜が脱落し難くなる光素子およびその製造方法を提供することにある。
【００１９】
本発明の他の目的は、信頼性が高く所定の特性を有するレーザダイオードおよびその製造方法を提供することにある。
【００２０】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）レーザダイオードがモノリシックに組み込まれてなる光素子であり、前記レーザダイオードの光導波路の端面が被膜で被われてなる光素子であって、前記被膜が形成される光導波路の端面部分の光素子表面は他の光素子表面部分よりも一段低くなっている。前記被膜が形成される光導波路の端面全体の光素子表面部分が他の光素子表面部分よりも一段低くなっている。前記光導波路の一端面は低反射率膜で被われ、他端面は高反射率膜で被われている。前記レーザダイオードが形成された光素子の表面部分は前記レーザダイオードの光導波路に沿って帯状に高くなっている。
【００２３】
このような光素子は以下の製造方法によって製造される。
【００２４】
化合物半導体基板の主面側に所定の化合物半導体層を形成してレーザダイオード等を縦横に複数整列形成する工程と、前記化合物半導体基板の主面や裏面に所定の電極を形成する工程と、前記化合物半導体基板を前記レーザダイオードの光導波路に直交する方向に沿って劈開して短冊体を形成する工程と、前記短冊体を分断して前記レーザダイオードを含む光素子を形成する工程と、前記短冊体の状態または前記光素子の状態で前記光導波路の露出する端面に被膜を形成する工程とを有する光素子の製造方法であって、前記化合物半導体基板にレーザダイオード等を形成した後前記被膜形成部分が前記化合物半導体基板の主面よりも低くなるように前記化合物半導体基板の主面側表面を選択的にエッチングし、その後前記電極を形成する。前記光導波路に対応する化合物半導体基板の主面側表面部分が他の主面側表面部分よりも高くなっている。
【００２５】
前記（１）の手段によれば、被膜が形成される光導波路の端面部分の光素子表面、すなわち、突状の隆起部の両端部分は他の部分よりも一段低くなっていることから、ローラ等で前記突状の隆起部に力を加わえても、一段低くなった隆起部分や被膜にはローラ等は接触しないため、光導波路の両端を被う被膜に大きな力が作用しなくなり、被膜にクラックが入ったり、被膜が欠けたり剥離する等の被膜損傷発生が防止でき、レーザダイオードの特性の安定化が達成できるとともに、製造歩留りの向上が図れる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２７】
（実施形態１）
図１は本発明の実施形態１である光素子（レーザダイオードチップ）の模式的斜視図、図２は光素子の模式的断面図である。
【００２８】
本実施形態１では、発光波長が６８０ｎｍとなる情報処理装置用光源に適したリッジ形レーザダイオードに適用した例について説明する。
【００２９】
本実施形態１の光素子（レーザダイオードチップ）１は、図１に示すように、矩形体からなり、レーザダイオードチップ１の両端の発光部分２１からレーザ光を出射する構造になっている。
【００３０】
本実施形態１のレーザダイオードチップ１は、リッジ形レーザダイオードであり、化合物半導体基板２の主面側の化合物半導体層で中央が高く盛り上がった帯状のリッジ２０を有している。前記リッジ２０の下の部分に光導波路が延在している。図１では、光導波路の端面であり、発光部分２１となる部分を楕円で示してある。
【００３１】
また、前記リッジ２０の存在によって、レーザダイオードチップ１の表面も帯状に高く（たとえば１μｍ程度の高さの突状の隆起部２３）なっている。また、レーザダイオードチップ１の両端面、すなわち、図１における前面側および後面側には、光導波路の端面の酸化防止と反射率制御を目的とする被膜２５，２６が設けられている。
【００３２】
前記被膜２５は前方出射面に設けられ、反射率が低いＡＲ膜（低反射率膜）３０となっている。また、前記被膜２６は後方出射面に設けられ、反射率が高いＨＲ膜（高反射率膜）３１となっている。前記ＡＲ膜３０は、たとえば１７０ｎｍ程度の厚さのＳｉＯ2膜からなり、反射率は１５％程度になっている。また、前記ＨＲ膜３１は、たとえば、ＳｉＯ2膜とアモルファスシリコン膜（ａ−Ｓｉ膜）からなる膜を４層重ねた構造となり、反射率は８０％程度となっている。前記ＨＲ膜３１は全体で０．５μｍ程度の厚さとなっている。
【００３３】
図２は光導波路に沿う面の断面図である。化合物半導体基板２の主面（上面）には、図示しないがそれぞれ所定の化合物半導体層が形成されて二点鎖線で示すような光導波路２２が形成されている。また、光素子（レーザダイオードチップ）１の上面にはアノード電極１５が、下面にはカソード電極１６が形成されている。さらに、光導波路２２の両端面を被うように被膜２５，２６が設けられている。
【００３４】
一方、これが本発明の特徴の一つであるが、前記被膜２５，２６はその高さが一段低くなっている。前記被膜２５，２６を一段低くするため、レーザダイオードチップ１の両端の上縁の化合物半導体層は、所定厚さ選択的にエッチングされている。これによって、レーザダイオードチップ１の両端上縁には溝３５が形成されることになる。後述するが、前記リッジの上のＰ型埋込みキャップ層の厚さが約３μｍであることから、前記溝３５の深さは１．５乃至２μｍ程度の深さに設定される。
【００３５】
前記被膜２５，２６は、前記エッチング後の化合物半導体層の上面および化合物半導体基板２の裏面に電極を設けた後、蒸着やスパッタによって形成されるが、前記化合物半導体層の端面上縁がエッチングされて低くなっていることから、前記被膜２５，２６の上縁（上面）も突状の隆起部２３の表面よりも１．５乃至２μｍ程度低くなる。前記突状の隆起部２３は周囲の表面よりも１μｍ程度高いだけであることから、被膜２５，２６の上縁は前記突状の隆起部２３の周囲の表面高さよりも０．５乃至１μｍ程度低くなる。
【００３６】
したがって、レーザダイオードチップ１の製造において、短冊体にローラを押し付けて短冊体を分断させてレーザダイオードチップ１を製造するが、この際、アノード電極１５面にローラが接触した状態でも、一段低くなった被膜２５，２６の上端面にはローラの表面は接触しなくなる。これによって、外力の付加に起因する被膜２５，２６の剥離，欠け，クラック発生等の被膜損傷は発生しなくなる。被膜２５，２６の損傷が防止できることから、光導波路２２の端面は保護され、信頼性が高くなり、かつ歩留りが向上する。また、被膜２５，２６の存在によって前方出射光および後方出射光も所定の光出力を維持することができる。
【００３７】
つぎに、光素子の具体的構造について説明する。図３は本発明の実施形態１である光素子の模式的断面図、図４は図３のＡ−Ａ線に沿う断面図である。
【００３８】
光素子（レーザダイオードチップ）１は、図３に示すように内部電流狭窄型のリッジ構造となっている。
【００３９】
レーザダイオードチップ１は、Ｎ型ＧａＡｓからなる化合物半導体基板２と、前記化合物半導体基板２の主面（上面）上に設けられた厚さ約０．１μｍのＮ型ＧａＡｓ層からなるＮ型バッファ層３と、前記Ｎ型バッファ層３上に設けられたＮ型ＡｌＧａＩｎＰからなる厚さ約１．３μｍのＮ型クラッド層４と、前記Ｎ型クラッド層４上に設けられたＧａＩｎＰからなる活性層５と、前記活性層５上に設けられたＰ型ＡｌＧａＩｎＰからなる厚さ約０．２μｍのＰ型クラッド層６と、前記Ｐ型クラッド層６上に設けられた厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第１層７と、前記エッチストップ第１層７の中央に沿って幅約５μｍ，厚さ約１μｍに設けられたＰ型ＡｌＧａＩｎＰからなるリッジ８と、前記リッジ８の上面に設けられた厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第２層９と、前記リッジ８およびエッチストップ第２層９の両側と前記エッチストップ第１層７を被うように設けられたＮ型ＧａＡｓからなる厚さ約１．０μｍのＮ型電流ブロック層１０と、前記Ｎ型電流ブロック層１０およびエッチストップ第２層９を被うＰ型ＧａＡｓからなる厚さ約３μｍのＰ型埋込みキャップ層１１とからなっている。
【００４０】
また、レーザダイオードチップ１の両側はメサエッチングが行われ、化合物半導体基板２上に形成された各化合物半導体層は選択的に除去されている。エッチングは各化合物半導体層を越えて化合物半導体基板２にまで到達している。そして、前記Ｐ型埋込みキャップ層１１の中央に沿う部分を除く領域は絶縁膜１２で被われるとともに、露出するＰ型埋込みキャップ層１１には金系からなるアノード電極１５が設けられている。また、化合物半導体基板２の裏面には金系からなるカソード電極１６が設けられている。
【００４１】
このレーザダイオードチップ１は、幅３００μｍ，長さ（奥行き）７００μｍ，高さ１００μｍとなっている。
【００４２】
また、前記活性層５の部分が光導波路２２となるが、この光導波路２２の両端は、前述のような被膜２５，２６によって被われている。すなわち、前記被膜２５は前方出射面に設けられ、反射率が低いＡＲ膜（低反射率膜）３０となっている。また、前記被膜２６は後方出射面に設けられ、反射率が高いＨＲ膜（高反射率膜）３１となっている。前記ＡＲ膜３０は、たとえば１７０ｎｍ程度の厚さのＳｉＯ2膜からなり、反射率は１５％程度になっている。また、前記ＨＲ膜３１は、たとえば、ＳｉＯ2膜とａ−Ｓｉ膜からなる膜を４層重ねた構造となり、反射率は８０％程度となっている。前記ＨＲ膜３１は全体で０．５μｍ程度の厚さとなっている。
【００４３】
一方、これが本発明の特徴の一つであるが、図４に示すように、レーザダイオードチップ１の両端の上縁部分は、最上層のＰ型埋込みキャップ層１１が１．５乃至２μｍの深さエッチングされて溝３５が形成されている。前記溝３５はレーザダイオードチップ１の端から１μｍ程度の長さに亘って設けられている。
【００４４】
前記リッジ８の厚さは約１μｍであり、リッジ８に重なるエッチストップ第２層９の厚さは０．１μｍであることから、それに追随して成長したＰ型埋込みキャップ層１１の突状の隆起部２３の表面での突出高さは１μｍ程度である。
【００４５】
したがって、前記Ｐ型埋込みキャップ層１１の表面を１．５乃至２μｍ程度エッチングすれば、前記Ｐ型埋込みキャップ層１１の上面にアノード電極１５を設け、このアノード電極１５の端面に掛かるように被膜２５，２６を形成したとしても、前記被膜２５，２６の上縁面は前記溝３５の溝底１３と同じ高さになることから、突状の隆起部２３の表面は勿論のこと、突状の隆起部２３の両側の表面よりも低くなる（図３の二点鎖線による溝底１３参照）。
【００４６】
つぎに、このようなレーザダイオードチップ（光素子）の製造方法について、図５〜図１２を参照しながら説明する。
【００４７】
最初に図５に示すように、厚さ数百μｍのＮ型ＧａＡｓからなる化合物半導体基板２が用意される。
【００４８】
つぎに、図５に示すように、前記化合物半導体基板２の主面には、常用のＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition）法によって、厚さ約０．１μｍのＮ型ＧａＡｓ層からなるＮ型バッファ層３、厚さ約１．３μｍのＮ型ＡｌＧａＩｎＰからなるＮ型クラッド層４、ＧａＩｎＰからなる活性層５、厚さ約０．２μｍのＰ型ＡｌＧａＩｎＰからなるＰ型クラッド層６、厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第１層７、厚さ約１μｍのＰ型ＡｌＧａＩｎＰからなるリッジ形成層４０、厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第２層形成層４１を順次形成する。
【００４９】
また、前記化合物半導体基板２には後述するように縦横に複数のレーザダイオードが形成される。したがって、この製作段階の化合物半導体基板２は、その主面側に形成した化合物半導体層を含めてウエハ４５と呼称することにする。
【００５０】
つぎに、ウエハ４５の主面側には、常用のホトリソグラフィによって、５μｍ程度の幅の帯状のマスク４６を平行に複数設ける（図６ではマスク４６は１本のみ示す）とともに、このマスク４６をエッチング用マスクとして前記エッチストップ第２層形成層４１およびリッジ形成層４０をエッチングする。この際、前記エッチストップ第１層７はエッチングストップ層として作用することから、リッジ８の厚さは高精度に形成され、特性の安定したレーザダイオードの形成が達成できる。
【００５１】
つぎに、ＭＯＣＶＤ法によって、前記エッチストップ第１層７，リッジ８およびエッチストップ第２層９上に、厚さ約１．０μｍのＮ型ＧａＡｓからなるＮ型電流ブロック層１０を形成した後、前記マスク４６を除去する。Ｎ型電流ブロック層１０はリッジ８およびエッチストップ第２層９の側面を被うようになる。
【００５２】
つぎに、図８に示すように、ＭＯＣＶＤ法によって前記Ｎ型電流ブロック層１０およびエッチストップ第２層９上に厚さ約３μｍのＰ型ＧａＡｓからなるＰ型埋込みキャップ層１１を形成する。このＭＯＣＶＤ法によるＰ型埋込みキャップ層１１の形成においては、前記リッジ８やエッチストップ第２層９の突状の隆起部に対応して結晶成長が行われるため、突状の結晶隆起部４７が形成されることになる。そして、この突状の結晶隆起部４７の高さは、前記リッジ８およびエッチストップ第２層９による高さと略同じ程度突出し、たとえば、１μｍ程度となる。
【００５３】
つぎに、図９に示すように、前記ウエハ４５の主面側に選択的にマスク４８を形成した後、たとえば、ウエットエッチングによって光導波路の端面部分となる領域マスク４９をエッチングして溝３５を形成する。図８および図９に示される溝３５の深さｄは、１．５乃至２μｍ程度となっている。また、前記溝３５の幅は２μｍ程度となる。ウエハ４５を短冊体に分断する際、前記溝３５の中心線に沿って劈開が行われる。したがって、劈開後では、前記溝３５の光導波路方向の長さは、約１μｍ程度になる。
【００５４】
図１０はウエハ４５の平面図である。二点鎖線で示す部分が短冊体形成用の劈開線５０または、短冊体を分断して単体の光素子（レーザダイオードチップ）を形成するための分断線５１である。また、狭い間隔で示される２本の一点鎖線部分が光導波路２２である。光導波路２２に直交する二点鎖線が劈開線５０であり、光導波路２２に平行な二点鎖線が分断線５１である。そして、ハッチングを施した部分が溝３５となる。また、二点鎖線で囲まれる領域が単体のレーザダイオードチップ（光素子）を形成する部分となる。したがって、前記溝３５は劈開線５０に沿って設けられるとともに、ウエハ４５の劈開線５０に平行になる縁に沿って設けられることになる。
【００５５】
つぎに、図１１に示すように、ウエハ４５の主面側は分断線５１に沿ってメサエッチングが行われ、化合物半導体基板２上に形成された各化合物半導体層は選択的に除去される。エッチングは各化合物半導体層を越えて化合物半導体基板２にまで到達している。
【００５６】
つぎに、ウエハ４５の主面側全域に絶縁膜１２を形成する。また、この絶縁膜１２を常用のエッチング技術によって選択的に除去した後、前記Ｐ型埋込みキャップ層１１上に前記リッジ８に対応して金系材料からなるアノード電極１５を蒸着等によって形成する。
【００５７】
つぎに、前記ウエハ４５の裏面、すなわち化合物半導体基板２の下面を所定厚さエッチングしてウエハ４５の厚さを１００μｍ程度の厚さとした後、前記化合物半導体基板２の下面に蒸着等によって金系材料からなるカソード電極１６を蒸着等によって形成する。
【００５８】
つぎに、前記ウエハ４５を劈開線５０（図１０参照）に沿って劈開させて細長い短冊体を製造した後、前記短冊体の両側面にスパッタ等で被膜２５，２６を形成する。
【００５９】
前記被膜２５は、図４に示すように、前方出射面に設けられ、反射率が低いＡＲ膜（低反射率膜）３０となっている。また、前記被膜２６は後方出射面に設けられ、反射率が高いＨＲ膜（高反射率膜）３１となっている。前記ＡＲ膜３０は、たとえば１７０ｎｍ程度の厚さのＳｉＯ2膜からなり、反射率は１５％程度になっている。また、前記ＨＲ膜３１は、たとえば、ＳｉＯ2膜とａ−Ｓｉ膜からなる膜を４層重ねた構造となり、反射率は８０％程度となっている。前記ＨＲ膜３１は全体で０．５μｍ程度の厚さとなっている。
【００６０】
被膜２５，２６は、母材である化合物半導体基板２と、化合物半導体基板２の主面側に形成される各化合物半導体層，アノード電極１５，絶縁膜１２の側面部分にのみ形成されることから、被膜２５，２６の上面は、劈開線５０に沿って設けられた溝３５の溝底１３の高さと一致し、突状の隆起部２３の表面や突状の隆起部２３の両側の平坦な表面よりもそれぞれ１乃至１．５μｍ程度低くなる。
【００６１】
この結果、前記短冊体を分断してレーザダイオードチップ１を形成するに際して行う樹脂テープに短冊体を貼り付けるときの作業や、図１２に示すように、分断線５１で短冊体６０を分断するときの作業において、前記溝３５が狭くかつその溝幅に比較して深い溝底に被膜２５，２６の上端面が位置していることから、押し付け片やローラ等が直接被膜２５，２６の上面に接触しなくなり、被膜２５，２６の剥離や脱落が防止できる。
【００６２】
前記短冊体６０の分断によって、図３および図４に示すようなレーザダイオードチップ（光素子）１が製造される。
【００６３】
このレーザダイオードチップ１は、幅３００μｍ，長さ（奥行き）７００μｍ，高さ１００μｍとなっている。
【００６４】
このようなレーザダイオードチップ１は、所定のパッケージに組み込まれる。たとえば、レーザダイオードチップ１は、図１３に示されるようなキャンパッケージに組み込まれる。
【００６５】
図１３に示す光電子装置７０は、それぞれアセンブリの主体部品となる板状のステム７１およびこのステム７１の主面側に気密固定されたキャップ７２とからなっている。前記ステム７１は数ｍｍの厚さの円形の金属板となっていて、その主面（上面）の中央部には銅製のヒートシンク７３が鑞材等で固定されている。このヒートシンク７３の側面にはサブマウント７４を介してレーザダイオードチップ１が固定されている。前記レーザダイオードチップ１は、後方出射面がステム７１の主面に対面するようにサブマウント７４を介してヒートシンク７３に固定される。これにより、前方出射面の光出力が後方出射面の光出力よりも高くなる。
【００６６】
一方、前記ステム７１の主面にはレーザダイオードチップ１の下端（後方出射面）から発光されるレーザ光を受光し、レーザ光の光出力をモニターする受光素子７５が固定されている。この受光素子７５はステム７１の主面に設けられた傾斜面７６に図示しない接合材を介して固定されている。これは、レーザダイオードチップ１から発光されたレーザ光の受光素子７５の受光面における反射光が、キャップ７２の窓内に入らないようにすることによって、反射光をパッケージ外に発光させないで遠視野像の乱れを生じさせなくするためである。
【００６７】
他方、前記ステム７１には３本のリード７７が固定されている。１本のリード７７はステム７１の裏面に電気的および機械的に固定され、他の２本のリード７７はステム７１を貫通し、かつガラスのような絶縁体７８を介してステム７１に対し電気的に絶縁されて固定されている。前記ステム７１の主面に突出する２本のリード７７の上端は、それぞれワイヤ７９を介してサブマウント７４および受光素子７５の各電極に接続されている。また、レーザダイオードチップ１の電極とヒートシンク７３もワイヤ７９によって電気的に接続されている。
【００６８】
また、前記ステム７１の主面には窓８０を有する金属製のキャップ７２が気密的に固定され、レーザダイオードチップ１や受光素子７５等を封止している。前記キャップ７２の窓８０は、透明なガラス板８１で塞がれているが、このガラス板８１は図示しない接合材を介して気密的にキャップ７２に固定されている。前記レーザダイオードチップ１の前方出射面から出射したレーザ光は、前記ガラス板８１を透過してステム７１とキャップ７２とによって形成されたパッケージ外に出射される。
【００６９】
本実施形態１の光素子１およびその製造方法によれば以下の効果を奏する。
【００７０】
（１）本発明の光素子の製造方法によれば、被膜が形成される光導波路の端面部分の光素子表面、すなわち、突状の隆起部の両端部分は他の部分よりも一段低くなっていることから、前記突状の隆起部にローラ等によって力が加わっても、一段低くなった隆起部分や被膜にはローラ等は接触しないため、光導波路の両端を被う被膜に大きな力が作用しなくなり、剥離，欠け，クラック発生等の被膜損傷が防止できる。
【００７１】
（２）前記（１）により、光導波路の端面を保護する被膜損傷が防止できることから、被膜によって光導波路の端面の酸化が防止でき、レーザダイオードの信頼性が高くできるとともに、長寿命化が達成できる。
【００７２】
（３）前記（１）により、光導波路の端面に設けられた反射率を制御するための被膜損傷が防止できることから、前方出射光および後方出射光の設定が正確にでき、閾値電流Ｉth，スロープ効率ηs，モニター電流Ｉs等の特性を安定化させることができる。
【００７３】
たとえば、閾値電流不良率およびモニター電流不良率をそれぞれ数％から０．５％以下に低減することができた。
【００７４】
また、スロープ効率も一定の範囲に納めることができた。
【００７５】
（４）前記（１）により、光導波路の端面に設けられた被膜損傷が防止できることから、製造歩留りの向上が図れ、光素子の製造コストの低減が達成できる。
【００７６】
（５）前記（１）乃至（４）により、レーザダイオードの特性が安定しかつ長寿命化が達成できる光素子を安価に提供することができる。
【００７７】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記実施形態では、光素子の両端上縁全体を低くしたが、光導波路の端面およびその周辺に対応する光素子の端上縁を部分的に低くしても前記実施例同様な効果が得られる。
【００７８】
また、前記実施形態では光素子はレーザダイオードを一つ組み込んだ構造となっているが、たとえば、前記レーザダイオードを制御する変調器を有するもの、レーザダイオードを駆動制御するドライバ回路を組み込んだＯＥＩＣ等でも前記実施例同様な効果が得られる。
【００７９】
また、レーザダイオードもリッジ形に限定されるものでなく、レーザダイオードが形成された光素子の表面部分が前記レーザダイオードの光導波路に沿って帯状に高くなる埋め込みヘテロ構造のレーザダイオード等であってもよい。
【００８０】
また、光素子の表面の一部が隆起しない平坦な構造のレーザダイオードに対しても、光導波路の端面を被う被膜の剥離防止技術として適用できる。
【００８１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８２】
（１）本発明によれば、レーザダイオードチップにおいて、光導波路の端面を被う被膜の上面の高さがレーザダイオードチップの表面の他の高さよりも低くなっていることから、レーザダイオードチップの取り扱い時や、その製造において、被膜に外力が加わり難くなり、被膜の剥離，脱落等の損傷が発生しなくなる。この結果、光導波路の端面の保護ができることから、レーザダイオードの信頼性が高くなるとともに、寿命も長くなる。
【００８３】
（２）また、光導波路の端面に設けられる被膜損傷が発生しなくなることから、レーザダイオードの前方出射光および後方出射光の制御を高精度に行うことができ、特性の優れたレーザダイオードを提供することができる。
【００８４】
（３）光導波路の端面に設けられる被膜の損傷が起き難くなることから、光素子の製造コストの低減が達成できる。
【００８５】
（４）光導波路の端面に設けられる被膜の損傷が起き難くなることから、光素子のボンディングの信頼性を高くすることができるとともに、光素子を組み込んだ光電子装置の製造コストの低減も達成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である光素子（レーザダイオードチップ）を示す模式的斜視図である。
【図２】本実施形態１の光素子の模式的断面図である。
【図３】本実施形態１の光素子の模式的断面図である。
【図４】図３のＡ−Ａ線に沿う断面図である。
【図５】本実施形態１の光素子の製造方法において化合物半導体基板の主面に多層成長層を形成した状態を示す模式的断面図である。
【図６】本実施形態１の光素子の製造方法においてリッジを形成した状態を示す模式的断面図である。
【図７】本実施形態１の光素子の製造方法においてリッジの両側に電流ブロック層を形成した状態を示す模式的断面図である。
【図８】本実施形態１の光素子の製造方法においてＰ型埋込みキャップ層を形成した状態を示す模式的断面図である。
【図９】本実施形態１の光素子の製造方法において劈開線に沿って溝を形成した状態を示す模式的断面図である。
【図１０】本実施形態１の光素子の製造方法において劈開線に沿って溝を形成したウエハの状態を示す模式的平面図である。
【図１１】本実施形態１の光素子の製造方法においてアノード電極を形成した状態を示す模式的断面図である。
【図１２】本実施形態１の光素子の製造方法においてウエハを劈開して形成した短冊体を示す模式的断面図である。
【図１３】本実施形態１の光素子を組み込んだ光電子装置を示す一部を切欠いた状態での斜視図である。
【図１４】従来のリッジ形レーザダイオードの概要を示す模式的斜視図である。
【図１５】従来のリッジ形レーザダイオードにおける端面被膜の剥離状態を示す一部の模式的断面図である。
【符号の説明】
１…光素子（レーザダイオードチップ）、２…化合物半導体基板、３…Ｎ型バッファ層、４…Ｎ型クラッド層、５…活性層、６…Ｐ型クラッド層、７…エッチストップ第１層、８…リッジ、９…エッチストップ第２層、１０…Ｎ型電流ブロック層、１１…Ｐ型埋込みキャップ層、１２…絶縁膜、１３…溝底、１５…アノード電極、１６…カソード電極、２０…リッジ、２１…発光部分、２２…光導波路、２３…突状の隆起部、２４…欠け片、２５，２６…被膜、３０…ＡＲ膜、３１…ＨＲ膜、３５…溝、４０…リッジ形成層、４１…エッチストップ第２層形成層、４５…ウエハ、４６…マスク、４７…突状の結晶隆起部、４８…マスク、５０…劈開線、５１…分断線、６０…短冊体、７０…光電子装置、７１…ステム、７２…キャップ、７３…ヒートシンク、７４…サブマウント、７５…受光素子、７６…傾斜面、７７…リード、７８…絶縁体、７９…ワイヤ、８０…窓、８１…ガラス板。
【発明の属する技術分野】
本発明は光素子およびその製造方法に関し、特にチャネルストライプ型レーザダイオード、たとえば活性層の上方にリッジを形成して光導波路（リッジ導波路）を特定させる構造のレーザダイオードの製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
ディジタルオーディオディスク，ビデオディスク，光ディスクファイル，レーザビームプリンタ等の情報処理装置用光源として、また光通信用の光源として半導体レーザ（レーザダイオード：ＬＤ）が使用されている。
【０００３】
たとえば、日経ＢＰ社発行「日経エレクトロニクス」１９８４年１１月１９日号、Ｐ１８７〜Ｐ２０６には、情報処理用装置の光源となる高出力半導体レーザについて記載されている。
【０００４】
この文献には、光導波路端面部分の劣化を防止して半導体レーザの長寿命化を図るために、光導波路の端面を被膜でコーティングする技術（端面の非対称コーティング）について記載されている。
【０００５】
また、この文献には、通常のコーティング膜を施した例が示されているとともに、「端面非対称コーティングは、半導体レーザの後端面を高反射率（７５〜９５％）に、前面を低反射率（５〜１５％）となるように、端面に多層膜や単層膜を付ける方法である。」旨記載されている。また、通常の半導体レーザの反射率は約３２％であることも記載されている。
【０００６】
一方、平坦な活性層の上方にリッジを設けたチャネルストライプ型のレーザダイオードについては、たとえば、電子情報通信学会発行「電子情報通信学会論文誌Ｃ−１ Ｎｏ．５」、１９９０年５月２５日発行、Ｐ２４６〜Ｐ２５２に記載されている。この文献には、リッジ導波路形ＧａＩｎＡｓＰ／ＡｌＧａＡｓＤＦＢレーザについて記載されている。このリッジ形レーザダイオードは、ｎ−ＧａＡｓ基板の上にｎ−ＡｌＧａＡｓ，ＧａＩｎＡｓＰ（Ａｃｔｉｖｅ），ｐ−ＡｌＧａＡｓ，ｐ−ＧａＩｎＰ（ガイド層），ｐ−ＡｌＧａＡｓ（クラッド層），ｐ−ＧａＡｓ（キャップ層）を順次形成するとともに、リッジ導波路構造の形成においては、ＧａＡｓキャップ層およびｐ−ＡｌＧａＡｓクラッド層を選択的にエッチングして形成することが記載されている。
【０００７】
【発明が解決しようとする課題】
レーザダイオードの端面には、光導波路の端面の酸化防止と反射率制御を目的として、ＡＲ（Anti-Refract）膜やＨＲ（High-Refract）膜と呼称される被膜（パッシベーション膜）が設けられている。
【０００８】
リッジ形レーザダイオードの製造不良の分析において、前記被膜の剥がれ不良があることが判明した。
【０００９】
この被膜の剥がれ不良について分析検討した結果、リッジ形レーザダイオードは、光導波路に沿って表面が他の表面部分よりも一段高くなっていることから、表面に外力が加わった場合、一段高くなった部分に大きな力が加わり、光導波路の端面部分を被う被膜が剥離することがあるということが判明した。
【００１０】
図１４は従来のリッジ形レーザダイオードの単体、すなわち、光素子（レーザダイオードチップ）１の概略を示す模式的斜視図である。前面中央の上方に高く盛り上がった部分がリッジ２０であり、前記リッジ２０の下の部分に光導波路が延在している。同図では、光導波路の端面であり、発光部分２１となる部分を楕円で示してある。
【００１１】
また、前記リッジ２０の存在によって、レーザダイオードチップ１の表面も帯状に高く（たとえば１、１μｍ程度の高さの突状の隆起部２３）なっている。また、レーザダイオードチップ１の両端面、すなわち、図１４における前面側および後面側には、光導波路の端面の酸化防止と反射率制御を目的とする被膜２５，２６が設けられている。
【００１２】
図１５は光導波路に沿う面の一部を示す断面図である。化合物半導体基板２の主面（上面）には、図示しないがそれぞれ所定の化合物半導体層が形成されて二点鎖線で示すような光導波路２２が形成されている。また、光素子（レーザダイオードチップ）１の上面にはアノード電極１５が、下面にはカソード電極１６が形成されている。さらに、左端には、前記光導波路２２の左端面を被うように被膜２５が設けられている。
【００１３】
たとえば、化合物半導体基板に縦横にレーザダイオードを形成した後、前記化合物半導体基板は劈開されて短冊体が形成される。その後、前記短冊体の両側面に被膜２５，２６が形成される。ついで、前記短冊体に分断用の傷を付けた後、短冊体を樹脂製のテープに張り付け、その後、前記短冊体にローラ等で外力を加えて前記傷の部分で分断させてレーザダイオードチップ１を製造する。
【００１４】
この場合、前記突状の隆起部２３の端面に形成された被膜２５，２６部分には大きな力が作用する。すなわち、前記突状の隆起部２３は他の部分に比較して高くなっていることから、この突状の隆起部２３に矢印で示すように集中的に外力が加わる。
【００１５】
また、被膜２５，２６は化合物半導体基板２の側面に蒸着やスパッタによって形成された膜であり、母材である化合物半導体基板との接着力はモノリシック構造とは異なって小さいため、大きな力が作用すると容易に剥離し、図１５に一点鎖線で示すように欠け（欠け片２４）て剥離することがある。この被膜２５，２６の剥離によって、光導波路２２の端面を保護されなくなり、光導波路端面の劣化が早まり、信頼性が低くなる。
【００１６】
また、被膜２５，２６は反射率を制御する膜ともなっていることから、被膜２５，２６の剥離は、光導波路２２の端面からの光出力の状態が変化し、設計値通りとはならなくなり、所定の光出力特性が得られなくなることになる。
【００１７】
なお、被膜２５，２６の剥離は、レーザダイオードチップ１の取扱時にも、外力が加わる場合発生する可能性がある。
【００１８】
本発明の目的は、光導波路の端面を被う被膜が脱落し難くなる光素子およびその製造方法を提供することにある。
【００１９】
本発明の他の目的は、信頼性が高く所定の特性を有するレーザダイオードおよびその製造方法を提供することにある。
【００２０】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２２】
（１）レーザダイオードがモノリシックに組み込まれてなる光素子であり、前記レーザダイオードの光導波路の端面が被膜で被われてなる光素子であって、前記被膜が形成される光導波路の端面部分の光素子表面は他の光素子表面部分よりも一段低くなっている。前記被膜が形成される光導波路の端面全体の光素子表面部分が他の光素子表面部分よりも一段低くなっている。前記光導波路の一端面は低反射率膜で被われ、他端面は高反射率膜で被われている。前記レーザダイオードが形成された光素子の表面部分は前記レーザダイオードの光導波路に沿って帯状に高くなっている。
【００２３】
このような光素子は以下の製造方法によって製造される。
【００２４】
化合物半導体基板の主面側に所定の化合物半導体層を形成してレーザダイオード等を縦横に複数整列形成する工程と、前記化合物半導体基板の主面や裏面に所定の電極を形成する工程と、前記化合物半導体基板を前記レーザダイオードの光導波路に直交する方向に沿って劈開して短冊体を形成する工程と、前記短冊体を分断して前記レーザダイオードを含む光素子を形成する工程と、前記短冊体の状態または前記光素子の状態で前記光導波路の露出する端面に被膜を形成する工程とを有する光素子の製造方法であって、前記化合物半導体基板にレーザダイオード等を形成した後前記被膜形成部分が前記化合物半導体基板の主面よりも低くなるように前記化合物半導体基板の主面側表面を選択的にエッチングし、その後前記電極を形成する。前記光導波路に対応する化合物半導体基板の主面側表面部分が他の主面側表面部分よりも高くなっている。
【００２５】
前記（１）の手段によれば、被膜が形成される光導波路の端面部分の光素子表面、すなわち、突状の隆起部の両端部分は他の部分よりも一段低くなっていることから、ローラ等で前記突状の隆起部に力を加わえても、一段低くなった隆起部分や被膜にはローラ等は接触しないため、光導波路の両端を被う被膜に大きな力が作用しなくなり、被膜にクラックが入ったり、被膜が欠けたり剥離する等の被膜損傷発生が防止でき、レーザダイオードの特性の安定化が達成できるとともに、製造歩留りの向上が図れる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２７】
（実施形態１）
図１は本発明の実施形態１である光素子（レーザダイオードチップ）の模式的斜視図、図２は光素子の模式的断面図である。
【００２８】
本実施形態１では、発光波長が６８０ｎｍとなる情報処理装置用光源に適したリッジ形レーザダイオードに適用した例について説明する。
【００２９】
本実施形態１の光素子（レーザダイオードチップ）１は、図１に示すように、矩形体からなり、レーザダイオードチップ１の両端の発光部分２１からレーザ光を出射する構造になっている。
【００３０】
本実施形態１のレーザダイオードチップ１は、リッジ形レーザダイオードであり、化合物半導体基板２の主面側の化合物半導体層で中央が高く盛り上がった帯状のリッジ２０を有している。前記リッジ２０の下の部分に光導波路が延在している。図１では、光導波路の端面であり、発光部分２１となる部分を楕円で示してある。
【００３１】
また、前記リッジ２０の存在によって、レーザダイオードチップ１の表面も帯状に高く（たとえば１μｍ程度の高さの突状の隆起部２３）なっている。また、レーザダイオードチップ１の両端面、すなわち、図１における前面側および後面側には、光導波路の端面の酸化防止と反射率制御を目的とする被膜２５，２６が設けられている。
【００３２】
前記被膜２５は前方出射面に設けられ、反射率が低いＡＲ膜（低反射率膜）３０となっている。また、前記被膜２６は後方出射面に設けられ、反射率が高いＨＲ膜（高反射率膜）３１となっている。前記ＡＲ膜３０は、たとえば１７０ｎｍ程度の厚さのＳｉＯ2膜からなり、反射率は１５％程度になっている。また、前記ＨＲ膜３１は、たとえば、ＳｉＯ2膜とアモルファスシリコン膜（ａ−Ｓｉ膜）からなる膜を４層重ねた構造となり、反射率は８０％程度となっている。前記ＨＲ膜３１は全体で０．５μｍ程度の厚さとなっている。
【００３３】
図２は光導波路に沿う面の断面図である。化合物半導体基板２の主面（上面）には、図示しないがそれぞれ所定の化合物半導体層が形成されて二点鎖線で示すような光導波路２２が形成されている。また、光素子（レーザダイオードチップ）１の上面にはアノード電極１５が、下面にはカソード電極１６が形成されている。さらに、光導波路２２の両端面を被うように被膜２５，２６が設けられている。
【００３４】
一方、これが本発明の特徴の一つであるが、前記被膜２５，２６はその高さが一段低くなっている。前記被膜２５，２６を一段低くするため、レーザダイオードチップ１の両端の上縁の化合物半導体層は、所定厚さ選択的にエッチングされている。これによって、レーザダイオードチップ１の両端上縁には溝３５が形成されることになる。後述するが、前記リッジの上のＰ型埋込みキャップ層の厚さが約３μｍであることから、前記溝３５の深さは１．５乃至２μｍ程度の深さに設定される。
【００３５】
前記被膜２５，２６は、前記エッチング後の化合物半導体層の上面および化合物半導体基板２の裏面に電極を設けた後、蒸着やスパッタによって形成されるが、前記化合物半導体層の端面上縁がエッチングされて低くなっていることから、前記被膜２５，２６の上縁（上面）も突状の隆起部２３の表面よりも１．５乃至２μｍ程度低くなる。前記突状の隆起部２３は周囲の表面よりも１μｍ程度高いだけであることから、被膜２５，２６の上縁は前記突状の隆起部２３の周囲の表面高さよりも０．５乃至１μｍ程度低くなる。
【００３６】
したがって、レーザダイオードチップ１の製造において、短冊体にローラを押し付けて短冊体を分断させてレーザダイオードチップ１を製造するが、この際、アノード電極１５面にローラが接触した状態でも、一段低くなった被膜２５，２６の上端面にはローラの表面は接触しなくなる。これによって、外力の付加に起因する被膜２５，２６の剥離，欠け，クラック発生等の被膜損傷は発生しなくなる。被膜２５，２６の損傷が防止できることから、光導波路２２の端面は保護され、信頼性が高くなり、かつ歩留りが向上する。また、被膜２５，２６の存在によって前方出射光および後方出射光も所定の光出力を維持することができる。
【００３７】
つぎに、光素子の具体的構造について説明する。図３は本発明の実施形態１である光素子の模式的断面図、図４は図３のＡ−Ａ線に沿う断面図である。
【００３８】
光素子（レーザダイオードチップ）１は、図３に示すように内部電流狭窄型のリッジ構造となっている。
【００３９】
レーザダイオードチップ１は、Ｎ型ＧａＡｓからなる化合物半導体基板２と、前記化合物半導体基板２の主面（上面）上に設けられた厚さ約０．１μｍのＮ型ＧａＡｓ層からなるＮ型バッファ層３と、前記Ｎ型バッファ層３上に設けられたＮ型ＡｌＧａＩｎＰからなる厚さ約１．３μｍのＮ型クラッド層４と、前記Ｎ型クラッド層４上に設けられたＧａＩｎＰからなる活性層５と、前記活性層５上に設けられたＰ型ＡｌＧａＩｎＰからなる厚さ約０．２μｍのＰ型クラッド層６と、前記Ｐ型クラッド層６上に設けられた厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第１層７と、前記エッチストップ第１層７の中央に沿って幅約５μｍ，厚さ約１μｍに設けられたＰ型ＡｌＧａＩｎＰからなるリッジ８と、前記リッジ８の上面に設けられた厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第２層９と、前記リッジ８およびエッチストップ第２層９の両側と前記エッチストップ第１層７を被うように設けられたＮ型ＧａＡｓからなる厚さ約１．０μｍのＮ型電流ブロック層１０と、前記Ｎ型電流ブロック層１０およびエッチストップ第２層９を被うＰ型ＧａＡｓからなる厚さ約３μｍのＰ型埋込みキャップ層１１とからなっている。
【００４０】
また、レーザダイオードチップ１の両側はメサエッチングが行われ、化合物半導体基板２上に形成された各化合物半導体層は選択的に除去されている。エッチングは各化合物半導体層を越えて化合物半導体基板２にまで到達している。そして、前記Ｐ型埋込みキャップ層１１の中央に沿う部分を除く領域は絶縁膜１２で被われるとともに、露出するＰ型埋込みキャップ層１１には金系からなるアノード電極１５が設けられている。また、化合物半導体基板２の裏面には金系からなるカソード電極１６が設けられている。
【００４１】
このレーザダイオードチップ１は、幅３００μｍ，長さ（奥行き）７００μｍ，高さ１００μｍとなっている。
【００４２】
また、前記活性層５の部分が光導波路２２となるが、この光導波路２２の両端は、前述のような被膜２５，２６によって被われている。すなわち、前記被膜２５は前方出射面に設けられ、反射率が低いＡＲ膜（低反射率膜）３０となっている。また、前記被膜２６は後方出射面に設けられ、反射率が高いＨＲ膜（高反射率膜）３１となっている。前記ＡＲ膜３０は、たとえば１７０ｎｍ程度の厚さのＳｉＯ2膜からなり、反射率は１５％程度になっている。また、前記ＨＲ膜３１は、たとえば、ＳｉＯ2膜とａ−Ｓｉ膜からなる膜を４層重ねた構造となり、反射率は８０％程度となっている。前記ＨＲ膜３１は全体で０．５μｍ程度の厚さとなっている。
【００４３】
一方、これが本発明の特徴の一つであるが、図４に示すように、レーザダイオードチップ１の両端の上縁部分は、最上層のＰ型埋込みキャップ層１１が１．５乃至２μｍの深さエッチングされて溝３５が形成されている。前記溝３５はレーザダイオードチップ１の端から１μｍ程度の長さに亘って設けられている。
【００４４】
前記リッジ８の厚さは約１μｍであり、リッジ８に重なるエッチストップ第２層９の厚さは０．１μｍであることから、それに追随して成長したＰ型埋込みキャップ層１１の突状の隆起部２３の表面での突出高さは１μｍ程度である。
【００４５】
したがって、前記Ｐ型埋込みキャップ層１１の表面を１．５乃至２μｍ程度エッチングすれば、前記Ｐ型埋込みキャップ層１１の上面にアノード電極１５を設け、このアノード電極１５の端面に掛かるように被膜２５，２６を形成したとしても、前記被膜２５，２６の上縁面は前記溝３５の溝底１３と同じ高さになることから、突状の隆起部２３の表面は勿論のこと、突状の隆起部２３の両側の表面よりも低くなる（図３の二点鎖線による溝底１３参照）。
【００４６】
つぎに、このようなレーザダイオードチップ（光素子）の製造方法について、図５〜図１２を参照しながら説明する。
【００４７】
最初に図５に示すように、厚さ数百μｍのＮ型ＧａＡｓからなる化合物半導体基板２が用意される。
【００４８】
つぎに、図５に示すように、前記化合物半導体基板２の主面には、常用のＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition）法によって、厚さ約０．１μｍのＮ型ＧａＡｓ層からなるＮ型バッファ層３、厚さ約１．３μｍのＮ型ＡｌＧａＩｎＰからなるＮ型クラッド層４、ＧａＩｎＰからなる活性層５、厚さ約０．２μｍのＰ型ＡｌＧａＩｎＰからなるＰ型クラッド層６、厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第１層７、厚さ約１μｍのＰ型ＡｌＧａＩｎＰからなるリッジ形成層４０、厚さ約０．１μｍのＰ型ＧａＩｎＰからなるエッチストップ第２層形成層４１を順次形成する。
【００４９】
また、前記化合物半導体基板２には後述するように縦横に複数のレーザダイオードが形成される。したがって、この製作段階の化合物半導体基板２は、その主面側に形成した化合物半導体層を含めてウエハ４５と呼称することにする。
【００５０】
つぎに、ウエハ４５の主面側には、常用のホトリソグラフィによって、５μｍ程度の幅の帯状のマスク４６を平行に複数設ける（図６ではマスク４６は１本のみ示す）とともに、このマスク４６をエッチング用マスクとして前記エッチストップ第２層形成層４１およびリッジ形成層４０をエッチングする。この際、前記エッチストップ第１層７はエッチングストップ層として作用することから、リッジ８の厚さは高精度に形成され、特性の安定したレーザダイオードの形成が達成できる。
【００５１】
つぎに、ＭＯＣＶＤ法によって、前記エッチストップ第１層７，リッジ８およびエッチストップ第２層９上に、厚さ約１．０μｍのＮ型ＧａＡｓからなるＮ型電流ブロック層１０を形成した後、前記マスク４６を除去する。Ｎ型電流ブロック層１０はリッジ８およびエッチストップ第２層９の側面を被うようになる。
【００５２】
つぎに、図８に示すように、ＭＯＣＶＤ法によって前記Ｎ型電流ブロック層１０およびエッチストップ第２層９上に厚さ約３μｍのＰ型ＧａＡｓからなるＰ型埋込みキャップ層１１を形成する。このＭＯＣＶＤ法によるＰ型埋込みキャップ層１１の形成においては、前記リッジ８やエッチストップ第２層９の突状の隆起部に対応して結晶成長が行われるため、突状の結晶隆起部４７が形成されることになる。そして、この突状の結晶隆起部４７の高さは、前記リッジ８およびエッチストップ第２層９による高さと略同じ程度突出し、たとえば、１μｍ程度となる。
【００５３】
つぎに、図９に示すように、前記ウエハ４５の主面側に選択的にマスク４８を形成した後、たとえば、ウエットエッチングによって光導波路の端面部分となる領域マスク４９をエッチングして溝３５を形成する。図８および図９に示される溝３５の深さｄは、１．５乃至２μｍ程度となっている。また、前記溝３５の幅は２μｍ程度となる。ウエハ４５を短冊体に分断する際、前記溝３５の中心線に沿って劈開が行われる。したがって、劈開後では、前記溝３５の光導波路方向の長さは、約１μｍ程度になる。
【００５４】
図１０はウエハ４５の平面図である。二点鎖線で示す部分が短冊体形成用の劈開線５０または、短冊体を分断して単体の光素子（レーザダイオードチップ）を形成するための分断線５１である。また、狭い間隔で示される２本の一点鎖線部分が光導波路２２である。光導波路２２に直交する二点鎖線が劈開線５０であり、光導波路２２に平行な二点鎖線が分断線５１である。そして、ハッチングを施した部分が溝３５となる。また、二点鎖線で囲まれる領域が単体のレーザダイオードチップ（光素子）を形成する部分となる。したがって、前記溝３５は劈開線５０に沿って設けられるとともに、ウエハ４５の劈開線５０に平行になる縁に沿って設けられることになる。
【００５５】
つぎに、図１１に示すように、ウエハ４５の主面側は分断線５１に沿ってメサエッチングが行われ、化合物半導体基板２上に形成された各化合物半導体層は選択的に除去される。エッチングは各化合物半導体層を越えて化合物半導体基板２にまで到達している。
【００５６】
つぎに、ウエハ４５の主面側全域に絶縁膜１２を形成する。また、この絶縁膜１２を常用のエッチング技術によって選択的に除去した後、前記Ｐ型埋込みキャップ層１１上に前記リッジ８に対応して金系材料からなるアノード電極１５を蒸着等によって形成する。
【００５７】
つぎに、前記ウエハ４５の裏面、すなわち化合物半導体基板２の下面を所定厚さエッチングしてウエハ４５の厚さを１００μｍ程度の厚さとした後、前記化合物半導体基板２の下面に蒸着等によって金系材料からなるカソード電極１６を蒸着等によって形成する。
【００５８】
つぎに、前記ウエハ４５を劈開線５０（図１０参照）に沿って劈開させて細長い短冊体を製造した後、前記短冊体の両側面にスパッタ等で被膜２５，２６を形成する。
【００５９】
前記被膜２５は、図４に示すように、前方出射面に設けられ、反射率が低いＡＲ膜（低反射率膜）３０となっている。また、前記被膜２６は後方出射面に設けられ、反射率が高いＨＲ膜（高反射率膜）３１となっている。前記ＡＲ膜３０は、たとえば１７０ｎｍ程度の厚さのＳｉＯ2膜からなり、反射率は１５％程度になっている。また、前記ＨＲ膜３１は、たとえば、ＳｉＯ2膜とａ−Ｓｉ膜からなる膜を４層重ねた構造となり、反射率は８０％程度となっている。前記ＨＲ膜３１は全体で０．５μｍ程度の厚さとなっている。
【００６０】
被膜２５，２６は、母材である化合物半導体基板２と、化合物半導体基板２の主面側に形成される各化合物半導体層，アノード電極１５，絶縁膜１２の側面部分にのみ形成されることから、被膜２５，２６の上面は、劈開線５０に沿って設けられた溝３５の溝底１３の高さと一致し、突状の隆起部２３の表面や突状の隆起部２３の両側の平坦な表面よりもそれぞれ１乃至１．５μｍ程度低くなる。
【００６１】
この結果、前記短冊体を分断してレーザダイオードチップ１を形成するに際して行う樹脂テープに短冊体を貼り付けるときの作業や、図１２に示すように、分断線５１で短冊体６０を分断するときの作業において、前記溝３５が狭くかつその溝幅に比較して深い溝底に被膜２５，２６の上端面が位置していることから、押し付け片やローラ等が直接被膜２５，２６の上面に接触しなくなり、被膜２５，２６の剥離や脱落が防止できる。
【００６２】
前記短冊体６０の分断によって、図３および図４に示すようなレーザダイオードチップ（光素子）１が製造される。
【００６３】
このレーザダイオードチップ１は、幅３００μｍ，長さ（奥行き）７００μｍ，高さ１００μｍとなっている。
【００６４】
このようなレーザダイオードチップ１は、所定のパッケージに組み込まれる。たとえば、レーザダイオードチップ１は、図１３に示されるようなキャンパッケージに組み込まれる。
【００６５】
図１３に示す光電子装置７０は、それぞれアセンブリの主体部品となる板状のステム７１およびこのステム７１の主面側に気密固定されたキャップ７２とからなっている。前記ステム７１は数ｍｍの厚さの円形の金属板となっていて、その主面（上面）の中央部には銅製のヒートシンク７３が鑞材等で固定されている。このヒートシンク７３の側面にはサブマウント７４を介してレーザダイオードチップ１が固定されている。前記レーザダイオードチップ１は、後方出射面がステム７１の主面に対面するようにサブマウント７４を介してヒートシンク７３に固定される。これにより、前方出射面の光出力が後方出射面の光出力よりも高くなる。
【００６６】
一方、前記ステム７１の主面にはレーザダイオードチップ１の下端（後方出射面）から発光されるレーザ光を受光し、レーザ光の光出力をモニターする受光素子７５が固定されている。この受光素子７５はステム７１の主面に設けられた傾斜面７６に図示しない接合材を介して固定されている。これは、レーザダイオードチップ１から発光されたレーザ光の受光素子７５の受光面における反射光が、キャップ７２の窓内に入らないようにすることによって、反射光をパッケージ外に発光させないで遠視野像の乱れを生じさせなくするためである。
【００６７】
他方、前記ステム７１には３本のリード７７が固定されている。１本のリード７７はステム７１の裏面に電気的および機械的に固定され、他の２本のリード７７はステム７１を貫通し、かつガラスのような絶縁体７８を介してステム７１に対し電気的に絶縁されて固定されている。前記ステム７１の主面に突出する２本のリード７７の上端は、それぞれワイヤ７９を介してサブマウント７４および受光素子７５の各電極に接続されている。また、レーザダイオードチップ１の電極とヒートシンク７３もワイヤ７９によって電気的に接続されている。
【００６８】
また、前記ステム７１の主面には窓８０を有する金属製のキャップ７２が気密的に固定され、レーザダイオードチップ１や受光素子７５等を封止している。前記キャップ７２の窓８０は、透明なガラス板８１で塞がれているが、このガラス板８１は図示しない接合材を介して気密的にキャップ７２に固定されている。前記レーザダイオードチップ１の前方出射面から出射したレーザ光は、前記ガラス板８１を透過してステム７１とキャップ７２とによって形成されたパッケージ外に出射される。
【００６９】
本実施形態１の光素子１およびその製造方法によれば以下の効果を奏する。
【００７０】
（１）本発明の光素子の製造方法によれば、被膜が形成される光導波路の端面部分の光素子表面、すなわち、突状の隆起部の両端部分は他の部分よりも一段低くなっていることから、前記突状の隆起部にローラ等によって力が加わっても、一段低くなった隆起部分や被膜にはローラ等は接触しないため、光導波路の両端を被う被膜に大きな力が作用しなくなり、剥離，欠け，クラック発生等の被膜損傷が防止できる。
【００７１】
（２）前記（１）により、光導波路の端面を保護する被膜損傷が防止できることから、被膜によって光導波路の端面の酸化が防止でき、レーザダイオードの信頼性が高くできるとともに、長寿命化が達成できる。
【００７２】
（３）前記（１）により、光導波路の端面に設けられた反射率を制御するための被膜損傷が防止できることから、前方出射光および後方出射光の設定が正確にでき、閾値電流Ｉth，スロープ効率ηs，モニター電流Ｉs等の特性を安定化させることができる。
【００７３】
たとえば、閾値電流不良率およびモニター電流不良率をそれぞれ数％から０．５％以下に低減することができた。
【００７４】
また、スロープ効率も一定の範囲に納めることができた。
【００７５】
（４）前記（１）により、光導波路の端面に設けられた被膜損傷が防止できることから、製造歩留りの向上が図れ、光素子の製造コストの低減が達成できる。
【００７６】
（５）前記（１）乃至（４）により、レーザダイオードの特性が安定しかつ長寿命化が達成できる光素子を安価に提供することができる。
【００７７】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記実施形態では、光素子の両端上縁全体を低くしたが、光導波路の端面およびその周辺に対応する光素子の端上縁を部分的に低くしても前記実施例同様な効果が得られる。
【００７８】
また、前記実施形態では光素子はレーザダイオードを一つ組み込んだ構造となっているが、たとえば、前記レーザダイオードを制御する変調器を有するもの、レーザダイオードを駆動制御するドライバ回路を組み込んだＯＥＩＣ等でも前記実施例同様な効果が得られる。
【００７９】
また、レーザダイオードもリッジ形に限定されるものでなく、レーザダイオードが形成された光素子の表面部分が前記レーザダイオードの光導波路に沿って帯状に高くなる埋め込みヘテロ構造のレーザダイオード等であってもよい。
【００８０】
また、光素子の表面の一部が隆起しない平坦な構造のレーザダイオードに対しても、光導波路の端面を被う被膜の剥離防止技術として適用できる。
【００８１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８２】
（１）本発明によれば、レーザダイオードチップにおいて、光導波路の端面を被う被膜の上面の高さがレーザダイオードチップの表面の他の高さよりも低くなっていることから、レーザダイオードチップの取り扱い時や、その製造において、被膜に外力が加わり難くなり、被膜の剥離，脱落等の損傷が発生しなくなる。この結果、光導波路の端面の保護ができることから、レーザダイオードの信頼性が高くなるとともに、寿命も長くなる。
【００８３】
（２）また、光導波路の端面に設けられる被膜損傷が発生しなくなることから、レーザダイオードの前方出射光および後方出射光の制御を高精度に行うことができ、特性の優れたレーザダイオードを提供することができる。
【００８４】
（３）光導波路の端面に設けられる被膜の損傷が起き難くなることから、光素子の製造コストの低減が達成できる。
【００８５】
（４）光導波路の端面に設けられる被膜の損傷が起き難くなることから、光素子のボンディングの信頼性を高くすることができるとともに、光素子を組み込んだ光電子装置の製造コストの低減も達成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である光素子（レーザダイオードチップ）を示す模式的斜視図である。
【図２】本実施形態１の光素子の模式的断面図である。
【図３】本実施形態１の光素子の模式的断面図である。
【図４】図３のＡ−Ａ線に沿う断面図である。
【図５】本実施形態１の光素子の製造方法において化合物半導体基板の主面に多層成長層を形成した状態を示す模式的断面図である。
【図６】本実施形態１の光素子の製造方法においてリッジを形成した状態を示す模式的断面図である。
【図７】本実施形態１の光素子の製造方法においてリッジの両側に電流ブロック層を形成した状態を示す模式的断面図である。
【図８】本実施形態１の光素子の製造方法においてＰ型埋込みキャップ層を形成した状態を示す模式的断面図である。
【図９】本実施形態１の光素子の製造方法において劈開線に沿って溝を形成した状態を示す模式的断面図である。
【図１０】本実施形態１の光素子の製造方法において劈開線に沿って溝を形成したウエハの状態を示す模式的平面図である。
【図１１】本実施形態１の光素子の製造方法においてアノード電極を形成した状態を示す模式的断面図である。
【図１２】本実施形態１の光素子の製造方法においてウエハを劈開して形成した短冊体を示す模式的断面図である。
【図１３】本実施形態１の光素子を組み込んだ光電子装置を示す一部を切欠いた状態での斜視図である。
【図１４】従来のリッジ形レーザダイオードの概要を示す模式的斜視図である。
【図１５】従来のリッジ形レーザダイオードにおける端面被膜の剥離状態を示す一部の模式的断面図である。
【符号の説明】
１…光素子（レーザダイオードチップ）、２…化合物半導体基板、３…Ｎ型バッファ層、４…Ｎ型クラッド層、５…活性層、６…Ｐ型クラッド層、７…エッチストップ第１層、８…リッジ、９…エッチストップ第２層、１０…Ｎ型電流ブロック層、１１…Ｐ型埋込みキャップ層、１２…絶縁膜、１３…溝底、１５…アノード電極、１６…カソード電極、２０…リッジ、２１…発光部分、２２…光導波路、２３…突状の隆起部、２４…欠け片、２５，２６…被膜、３０…ＡＲ膜、３１…ＨＲ膜、３５…溝、４０…リッジ形成層、４１…エッチストップ第２層形成層、４５…ウエハ、４６…マスク、４７…突状の結晶隆起部、４８…マスク、５０…劈開線、５１…分断線、６０…短冊体、７０…光電子装置、７１…ステム、７２…キャップ、７３…ヒートシンク、７４…サブマウント、７５…受光素子、７６…傾斜面、７７…リード、７８…絶縁体、７９…ワイヤ、８０…窓、８１…ガラス板。
Claims (6)
- 半導体基板と、
前記半導体基板の主面側に形成され、前記半導体基板と同じ導電型となる第１のクラッド層と、
前記クラッド層上に形成される活性層と、
前記活性層上に形成され、前記第１のクラッド層とは異なる導電型となる第２のクラッド層と、
前記第２のクラッド層の上面側に前記半導体基板の端から端に亘ってストライプ状に突出形成され、前記第２のクラッド層と同じ導電型となるリッジと、
前記リッジの両側に設けられ、前記第２のクラッド層上に重なる前記第２のクラッド層と異なる導電型の電流ブロック層と、
前記リッジ及び前記電流ブロック層上に形成され、前記第２のクラッド層と同じ導電型となるキャップ層と、
前記キャップ層上に形成される第１の電極と、
前記半導体基板の裏面に形成される第２の電極と、
前記リッジの両端面側にそれぞれ設けられ、所定の反射率を有する被膜とを有し、
前記半導体基板の主面側の表面は、前記リッジに対応する表面部分が前記リッジから外れた領域に対応する表面部分よりも高い突状の隆起部となり、
前記リッジに対応する前記活性層部分が光導波路を形成し、前記光導波路の端面の発光部分からレーザ光を出射する半導体レーザ素子であって、
前記半導体基板の主面側の表面において、前記光導波路の両端面から内側に至る所定長さ部分まで前記活性層に至らない所定深さの溝が設けられ、前記被膜が形成される光導波路の端面部分の前記半導体基板の主面側の表面部分は他の表面部分よりも一段低くなっていることを特徴とする半導体レーザ素子。 - 前記被膜が形成される前記半導体基板の両端の主面側の縁全域に亘って前記溝が設けられていることを特徴とする請求項１に記載の半導体レーザ素子。
- 前記光導波路の一端面は低反射率膜で被われ、他端面は高反射率膜で被われていることを特徴とする請求項１または請求項２記載の半導体レーザ素子。
- 前記第２のクラッド層上に前記第２のクラッド層と同じ導電型からなるエッチストップ第１層が形成されており、
前記リッジと前記キャップ層との間には前記リッジと同じ導電型からなるエッチストップ第２層が形成されていることを特徴とする請求項１に記載の半導体レーザ素子。 - 半導体基板の主面側に複数の半導体層を所定形状に形成することによって帯状の光導波路を複数整列形成する工程と、
前記半導体基板の主面及び裏面に所定の電極を形成する工程と、
前記半導体基板を前記光導波路に直交する方向に沿って劈開して短冊体を形成する工程と、
前記短冊体の前記光導波路の端面が露出する端面にそれぞれ被膜を形成する工程と、
前記短冊体を前記光導波路間で分断する工程とを有する半導体レーザ素子の製造方法であって、
前記半導体層を形成する工程では、前記半導体基板の主面上に、前記半導体基板と同じ導電型となる第１のクラッド層、活性層、前記第１のクラッド層とは異なる導電型となる第２のクラッド層を順次形成するとともに、前記第２のクラッド層上に前記第２のクラッド層と同じ導電型となる帯状のリッジを形成し、また、前記リッジの両側に前記第２のクラッド層と異なる導電型となる電流ブロック層を形成し、さらに、前記リッジ及び前記電流 ブロック層を覆うように前記第２のクラッド層と同じ導電型となるキャップ層を形成して前記リッジに対面する前記活性層部分を前記光導波路とし、
前記光導波路の形成の後、前記半導体基板の主面側の表層から前記活性層に到達しない深さでかつ前記劈開を行う部分に沿う溝を形成し、
その後、前記電極を形成し、
前記劈開において前記溝の中央に沿って劈開して前記短冊体を形成し、
前記分断によって製造される前記半導体レーザ素子においては、前記被膜が形成される光導波路の端面部分の前記半導体基板の主面側の表面部分は他の表面部分よりも一段低く形成することを特徴とする半導体レーザ素子の製造方法。 - 前記光導波路に対応する前記半導体基板の主面側表面部分が前記半導体基板の他の主面側表面部分よりも高くなっていることを特徴とする請求項５に記載の半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28779096A JP3771333B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体レーザ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28779096A JP3771333B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体レーザ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135561A JPH10135561A (ja) | 1998-05-22 |
| JP3771333B2 true JP3771333B2 (ja) | 2006-04-26 |
Family
ID=17721787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28779096A Expired - Lifetime JP3771333B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体レーザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771333B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223353A (ja) * | 2000-11-01 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 半導体発光素子、その製造方法及びその駆動方法 |
| JP4824920B2 (ja) * | 2003-10-20 | 2011-11-30 | パナソニック株式会社 | Ｉｉｉ族元素窒化物結晶半導体デバイス |
| JP4862965B1 (ja) | 2011-01-25 | 2012-01-25 | 三菱電機株式会社 | 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法 |
| JP5533841B2 (ja) * | 2011-11-08 | 2014-06-25 | 三菱電機株式会社 | 半導体ウェハ |
-
1996
- 1996-10-30 JP JP28779096A patent/JP3771333B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135561A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4948307B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US8193016B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| US8275013B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| US7535945B2 (en) | Semiconductor laser apparatus and method of manufacturing the same | |
| JP5465514B2 (ja) | 光半導体装置 | |
| US20040252739A1 (en) | Semiconductor laser device and method of fabricating the same | |
| JP2007266575A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
| US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
| US7720127B2 (en) | Opto-semiconductor devices | |
| US7817694B2 (en) | Semiconductor laser apparatus and manufacturing method thereof | |
| JP3659621B2 (ja) | 窒化物系半導体レーザ装置の製造方法 | |
| JP2006278661A (ja) | 光半導体素子及びその製造方法並びに光半導体装置 | |
| JP2015167263A (ja) | 半導体レーザ素子 | |
| US7528415B2 (en) | Semiconductor laser | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| US20110013659A1 (en) | Semiconductor laser device and method of manufacturing the same | |
| JP2009123939A (ja) | 窒化物系半導体素子およびその製造方法 | |
| JPWO2012172995A1 (ja) | 光デバイス、光デバイスの製造方法、およびレーザモジュール | |
| JP3771333B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP5391804B2 (ja) | 半導体素子及びその製造方法 | |
| JP5292443B2 (ja) | 光半導体素子の製造方法 | |
| JP3681460B2 (ja) | 半導体レーザ素子およびその製造方法ならびに半導体レーザ装置 | |
| US20080247439A1 (en) | Semiconductor Laser Device and Method for Fabrication Thereof | |
| US20240162686A1 (en) | Semiconductor laser | |
| WO2023140224A1 (ja) | 半導体レーザ装置及び半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| EXPY | Cancellation because of completion of term | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |