JPH08330628A - 半導体発光素子、及びその製造方法 - Google Patents
半導体発光素子、及びその製造方法Info
- Publication number
- JPH08330628A JPH08330628A JP23580295A JP23580295A JPH08330628A JP H08330628 A JPH08330628 A JP H08330628A JP 23580295 A JP23580295 A JP 23580295A JP 23580295 A JP23580295 A JP 23580295A JP H08330628 A JPH08330628 A JP H08330628A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- layer
- electrode
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
- H01S5/32025—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3223—IV compounds
- H01S5/3224—Si
- H01S5/3226—SiC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Abstract
(57)【要約】
【課題】発光効率等の特性に優れた発光素子を提供す
る。 【解決手段】六方晶系の基板（１１）上に、平行四辺形
の半導体層（１２）を形成する。この平行四辺形は、そ
の辺が＜１１−２０＞方向と平行である。基板（１１）
をこの平行四辺形の辺に沿って切断する。
る。 【解決手段】六方晶系の基板（１１）上に、平行四辺形
の半導体層（１２）を形成する。この平行四辺形は、そ
の辺が＜１１−２０＞方向と平行である。基板（１１）
をこの平行四辺形の辺に沿って切断する。
Description
【０００１】
【発明の属する分野】本発明は、半導体発光素子等の半
導体素子、及びその製造方法に関する。
導体素子、及びその製造方法に関する。
【０００２】
【従来の技術】一般に、発光ダイオード、レーザダイオ
ード等の発光素子は、閃亜鉛鉱構造を有するＧａＡｓ、
ＧａＰ等の基板上に、例えばＧａＡｓ、ＩｎＧａＰ、Ｇ
ａＡｌＡｓ等の化合物半導体材料を結晶成長させ、これ
をチップ化して作製されている。チップ化の際には、ス
クライビングを行ってから基板を切断する。閃亜鉛鉱構
造を有する基板は、＜１１０＞方向に劈開性を有するの
で、針状のスクライバーを用いてこの方向にスクライブ
ラインを入れ、このラインに沿って基板を押し割ること
によって容易にチップ状に分離することができる。
ード等の発光素子は、閃亜鉛鉱構造を有するＧａＡｓ、
ＧａＰ等の基板上に、例えばＧａＡｓ、ＩｎＧａＰ、Ｇ
ａＡｌＡｓ等の化合物半導体材料を結晶成長させ、これ
をチップ化して作製されている。チップ化の際には、ス
クライビングを行ってから基板を切断する。閃亜鉛鉱構
造を有する基板は、＜１１０＞方向に劈開性を有するの
で、針状のスクライバーを用いてこの方向にスクライブ
ラインを入れ、このラインに沿って基板を押し割ること
によって容易にチップ状に分離することができる。
【０００３】ところで、最近、青色発光を含む短波長発
光の素子に用いる半導体材料としてＧａＮを代表とする
窒化ガリウム系のIII −Ｖ族窒化物系化合物半導体が有
望視されている。この種の素子には、基板として通常サ
ファイアが使用される。これをチップ化する際には、円
盤カッター等を用いて基板を切断するダイシングを行う
か、あるいはスクライビングを行って、正方形や長方形
のチップとする。
光の素子に用いる半導体材料としてＧａＮを代表とする
窒化ガリウム系のIII −Ｖ族窒化物系化合物半導体が有
望視されている。この種の素子には、基板として通常サ
ファイアが使用される。これをチップ化する際には、円
盤カッター等を用いて基板を切断するダイシングを行う
か、あるいはスクライビングを行って、正方形や長方形
のチップとする。
【０００４】しかしながら、サファイアは、＜１１０＞
方向に劈開性を持たないため、閃亜鉛鉱構造を有する基
板に比べ、ダイシングやスクライビング時に基板に余分
な力が加わり、切断がかなり強制的になる。それ故、結
晶性の悪化をもたらす等チップに物理的な悪影響を及ぼ
し、素子の発光効率が低下するという問題がある。ま
た、強制的な切断を行うために、切断面が鏡面となら
ず、切断面すなわちチップ端面の平坦性が発光に影響す
るレーザダイオード等の発光素子の作製が困難となるば
かりでなく、歩留りが低下するという問題もある。
方向に劈開性を持たないため、閃亜鉛鉱構造を有する基
板に比べ、ダイシングやスクライビング時に基板に余分
な力が加わり、切断がかなり強制的になる。それ故、結
晶性の悪化をもたらす等チップに物理的な悪影響を及ぼ
し、素子の発光効率が低下するという問題がある。ま
た、強制的な切断を行うために、切断面が鏡面となら
ず、切断面すなわちチップ端面の平坦性が発光に影響す
るレーザダイオード等の発光素子の作製が困難となるば
かりでなく、歩留りが低下するという問題もある。
【０００５】加えて、上記のようなチップは正方形や長
方形なので、これらの角の部分に電極を形成すると電極
の占める面積によって発光ダイオード等の発光面積が小
さくなって光取り出し効率が低くなり、発光効率が低下
するという問題もある。
方形なので、これらの角の部分に電極を形成すると電極
の占める面積によって発光ダイオード等の発光面積が小
さくなって光取り出し効率が低くなり、発光効率が低下
するという問題もある。
【０００６】ところで、ＺｎＳｅ等のII−VI族化合物半
導体は、可視波長領域の青や緑の波長に相当するエネル
ギーと同等もしくはそれ以上の広いバンドギャップ（ワ
イドギャップ）を有し、可視発光素子材料として注目を
集めている。特にＧａＡｌＡｓ、ＩｎＧａＡｌＰ等のII
I −Ｖ族化合物半導体材料を用いた半導体レーザや発光
ダイオードの動作波長域が緑色より長い波長域にあるの
に対し、ワイドギャップII−VI族化合物半導体はより波
長の短い青色や紫外光までの動作波長域を有し得る。こ
のことにより、小型、軽量、低動作電圧、高信頼性等従
来の半導体発光素子の有する利点を短波長域でも発揮で
きるようになり、例えば光ディスクの高密度化が期待で
きるばかりでなく、屋外メッセージボード等のフルカラ
ー化も期待できることとなる。
導体は、可視波長領域の青や緑の波長に相当するエネル
ギーと同等もしくはそれ以上の広いバンドギャップ（ワ
イドギャップ）を有し、可視発光素子材料として注目を
集めている。特にＧａＡｌＡｓ、ＩｎＧａＡｌＰ等のII
I −Ｖ族化合物半導体材料を用いた半導体レーザや発光
ダイオードの動作波長域が緑色より長い波長域にあるの
に対し、ワイドギャップII−VI族化合物半導体はより波
長の短い青色や紫外光までの動作波長域を有し得る。こ
のことにより、小型、軽量、低動作電圧、高信頼性等従
来の半導体発光素子の有する利点を短波長域でも発揮で
きるようになり、例えば光ディスクの高密度化が期待で
きるばかりでなく、屋外メッセージボード等のフルカラ
ー化も期待できることとなる。
【０００７】このようなＺｎＳｅ等のワイドII−VI族化
合物半導体を用いた青緑色半導体発光素子に関し、室温
で動作する電流注入型半導体レーザが報告されている
（オクヤマら、日本応用物理学会誌３０Ｌ１６２０（１
９９１））。この半導体レーザは、分子線エピタキシー
（ＭＢＥ）法によりＧａＡｓ基板上にＺｎＳｅ等のII−
VI族化合物半導体を成長させることにより、青緑色発光
を得たものである。しかしながら、この半導体レーザで
は、実用的な半導体レーザとして必要な低動作電圧、長
寿命、高発光効率は達成されていない。
合物半導体を用いた青緑色半導体発光素子に関し、室温
で動作する電流注入型半導体レーザが報告されている
（オクヤマら、日本応用物理学会誌３０Ｌ１６２０（１
９９１））。この半導体レーザは、分子線エピタキシー
（ＭＢＥ）法によりＧａＡｓ基板上にＺｎＳｅ等のII−
VI族化合物半導体を成長させることにより、青緑色発光
を得たものである。しかしながら、この半導体レーザで
は、実用的な半導体レーザとして必要な低動作電圧、長
寿命、高発光効率は達成されていない。
【０００８】これは、II−VI族化合物半導体は、III −
Ｖ族化合物半導体に比べて異種基板（例えば、ＧａＡｓ
基板）との格子整合をはかることが困難であること、ま
た基板上へ成長させる際の制御が困難であるためにその
結晶（特に基板半導体との界面近傍）に欠陥が多く、キ
ャリア濃度が低くなり、あるいは通電により欠陥が増殖
することが原因であると考えられる。
Ｖ族化合物半導体に比べて異種基板（例えば、ＧａＡｓ
基板）との格子整合をはかることが困難であること、ま
た基板上へ成長させる際の制御が困難であるためにその
結晶（特に基板半導体との界面近傍）に欠陥が多く、キ
ャリア濃度が低くなり、あるいは通電により欠陥が増殖
することが原因であると考えられる。
【０００９】
【発明が解決しようとする課題】上述したように、従来
の半導体発光素子は、発光ダイオードであれ、レーザダ
イオードであれ、発光効率等の特性においてなお満足で
きるものではない。
の半導体発光素子は、発光ダイオードであれ、レーザダ
イオードであれ、発光効率等の特性においてなお満足で
きるものではない。
【００１０】本発明は上記の問題を解決し、発光効率等
の特性が良好な半導体発光素子及びその製造方法を提供
することを課題とする。
の特性が良好な半導体発光素子及びその製造方法を提供
することを課題とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、六方晶系の単結晶基板と、この
単結晶基板上に積層された化合物半導体層と、この化合
物半導体層に接する電極とを備えた半導体発光素子にお
いて、前記単結晶基板及び化合物半導体層がそれぞれ多
角形の平面計形状を有し、この多角形の内角のうち少な
くとも１つが（６０゜±３°）×ｎ（ｎは自然数）であ
ることを特徴とする半導体発光素子を提供する。
に、本発明は、第１に、六方晶系の単結晶基板と、この
単結晶基板上に積層された化合物半導体層と、この化合
物半導体層に接する電極とを備えた半導体発光素子にお
いて、前記単結晶基板及び化合物半導体層がそれぞれ多
角形の平面計形状を有し、この多角形の内角のうち少な
くとも１つが（６０゜±３°）×ｎ（ｎは自然数）であ
ることを特徴とする半導体発光素子を提供する。
【００１２】第２に、本発明は、六方晶系の単結晶基板
と、この単結晶基板上に積層された化合物半導体層と、
この化合物半導体層に接する電極とを備えた半導体発光
素子において、前記単結晶基板及び化合物半導体層がそ
れぞれ１又はそれ以上の正三角形により構成された平面
形状を有することを特徴とする半導体発光素子を提供す
る。
と、この単結晶基板上に積層された化合物半導体層と、
この化合物半導体層に接する電極とを備えた半導体発光
素子において、前記単結晶基板及び化合物半導体層がそ
れぞれ１又はそれ以上の正三角形により構成された平面
形状を有することを特徴とする半導体発光素子を提供す
る。
【００１３】第３に、本発明は、単結晶基板と、この単
結晶基板上に積層された六方晶系の化合物半導体層と、
この化合物半導体層に接する電極とを備えた半導体発光
素子において、前記単結晶基板の厚さをＴ、素子の最も
長い一辺の長さをＬとしたとき、Ｔ／Ｌ＜２を満足し、
かつ基板裏面の凹凸が基板の厚さＴの３％以内にあるこ
とを特徴とする半導体発光素子を提供する。
結晶基板上に積層された六方晶系の化合物半導体層と、
この化合物半導体層に接する電極とを備えた半導体発光
素子において、前記単結晶基板の厚さをＴ、素子の最も
長い一辺の長さをＬとしたとき、Ｔ／Ｌ＜２を満足し、
かつ基板裏面の凹凸が基板の厚さＴの３％以内にあるこ
とを特徴とする半導体発光素子を提供する。
【００１４】第４に、本発明は、六方晶系の単結晶基板
と、この単結晶基板上に積層された六方晶系の化合物半
導体層と、この化合物半導体層に接する電極とを備えた
半導体発光素子において、発光素子の一辺が少なくとも
＜１１−２０＞もしくは＜１−１００＞方向のいずれか
に平行であることを特徴とする半導体発光素子を提供す
る。
と、この単結晶基板上に積層された六方晶系の化合物半
導体層と、この化合物半導体層に接する電極とを備えた
半導体発光素子において、発光素子の一辺が少なくとも
＜１１−２０＞もしくは＜１−１００＞方向のいずれか
に平行であることを特徴とする半導体発光素子を提供す
る。
【００１５】第５に、本発明は、基板と、この基板上に
積層された半導体膜と、この半導体膜に接する電極を備
えた半導体素子において、前記基板が裏面から前記半導
体膜に達する開口部を有し、前記基板と平行な面での開
口部の断面積の最小値が前記半導体層の開口部の基板と
平行な面での断面積に比較して小さく、前記電極がこの
開口部から前記半導体膜に接するように形成されている
ことを特徴とする半導体素子を提供する。
積層された半導体膜と、この半導体膜に接する電極を備
えた半導体素子において、前記基板が裏面から前記半導
体膜に達する開口部を有し、前記基板と平行な面での開
口部の断面積の最小値が前記半導体層の開口部の基板と
平行な面での断面積に比較して小さく、前記電極がこの
開口部から前記半導体膜に接するように形成されている
ことを特徴とする半導体素子を提供する。
【００１６】第６に、本発明は、六方晶系の単結晶基板
上に化合物半導体層を積層する工程、前記化合物半導体
層に接して電極を形成する工程、前記化合物半導体層及
び電極を形成した単結晶基板を切断する工程を備えた半
導体発光素子の製造方法において、前記化合物半導体層
及び電極を形成した単結晶基板＜１１−２０＞方向もし
くは＜１−１００＞方向に平行に切断して平面多角形状
にすることを特徴とする半導体発光素子の製造方法を提
供する。
上に化合物半導体層を積層する工程、前記化合物半導体
層に接して電極を形成する工程、前記化合物半導体層及
び電極を形成した単結晶基板を切断する工程を備えた半
導体発光素子の製造方法において、前記化合物半導体層
及び電極を形成した単結晶基板＜１１−２０＞方向もし
くは＜１−１００＞方向に平行に切断して平面多角形状
にすることを特徴とする半導体発光素子の製造方法を提
供する。
【００１７】本発明者らは、第１の側面において、六方
晶系の基板、化合物半導体層の切断について種々検討し
た結果、基板等を切断して平面多角形状の発光素子を形
成する際に、多角形の内角の少なくとも１つを（６０゜
±３°）×ｎ（ｎは自然数、すなわち、１又は２）とす
ることにより、切断時に余分の力をかけることなく切断
できることを見い出した。このような多角形状には、１
又はそれ以上の正三角形により構成される平面形状が含
まれ、これら形状は、基板等を＜１１−２０＞方向に平
行に切断することにより得られる。すなわち、本発明者
らにより、六方晶系基板、化合物半導体は、＜１１−２
０＞方向に劈開性を有することが見い出された。
晶系の基板、化合物半導体層の切断について種々検討し
た結果、基板等を切断して平面多角形状の発光素子を形
成する際に、多角形の内角の少なくとも１つを（６０゜
±３°）×ｎ（ｎは自然数、すなわち、１又は２）とす
ることにより、切断時に余分の力をかけることなく切断
できることを見い出した。このような多角形状には、１
又はそれ以上の正三角形により構成される平面形状が含
まれ、これら形状は、基板等を＜１１−２０＞方向に平
行に切断することにより得られる。すなわち、本発明者
らにより、六方晶系基板、化合物半導体は、＜１１−２
０＞方向に劈開性を有することが見い出された。
【００１８】図１に、本発明による単結晶基板及び化合
物半導体層の＜１１−２０＞方向の切断を模式的に示
す。図１において、六方晶系の単結晶基板１１上に化合
物半導体層１２が平面平行四辺形状に積層されている。
この基板１１及び化合物半導体層１２を六方晶の＜１１
−２０＞方向に平行に、すなわち、化合物半導体層１２
の平行四辺形の各辺に沿って切断する。得られる素子
は、一辺が六方晶の＜１１−２０＞方向にあることとな
る。
物半導体層の＜１１−２０＞方向の切断を模式的に示
す。図１において、六方晶系の単結晶基板１１上に化合
物半導体層１２が平面平行四辺形状に積層されている。
この基板１１及び化合物半導体層１２を六方晶の＜１１
−２０＞方向に平行に、すなわち、化合物半導体層１２
の平行四辺形の各辺に沿って切断する。得られる素子
は、一辺が六方晶の＜１１−２０＞方向にあることとな
る。
【００１９】このように、多角形の内角のうち少なくと
も１つが（６０゜±３°）×ｎであるようにすることに
より、次のような効果が得られる。この内角部分上に電
極を形成した際に、化合物半導体層の上面を発光に用い
る発光ダイオード等の場合は、電極による発光面積の減
少が小さくなる。また、端面を発光に用いる発光ダイオ
ード等の場合は、正方形や長方形と上面の面積が同じと
き、当該多角形の辺の長さが長くなるので発光に寄与す
る部分が増える。したがって、光取り出し効率が高くな
り、発光効率が高くなる。レーザダイオードの場合は、
端面の平坦性が向上し、その結果、良好な発振をするレ
ーザダイオードが得られる。
も１つが（６０゜±３°）×ｎであるようにすることに
より、次のような効果が得られる。この内角部分上に電
極を形成した際に、化合物半導体層の上面を発光に用い
る発光ダイオード等の場合は、電極による発光面積の減
少が小さくなる。また、端面を発光に用いる発光ダイオ
ード等の場合は、正方形や長方形と上面の面積が同じと
き、当該多角形の辺の長さが長くなるので発光に寄与す
る部分が増える。したがって、光取り出し効率が高くな
り、発光効率が高くなる。レーザダイオードの場合は、
端面の平坦性が向上し、その結果、良好な発振をするレ
ーザダイオードが得られる。
【００２０】なお、六方晶系基板としては、サファイ
ア、炭化ケイ素、酸化亜鉛等の基板を用いることがで
き、また化合物半導体としては、Ｉｎ、Ｇａ、Ａｌ、
Ｂ、Ｔｌ、Ｙ、Ｓｃ、ランタニド系元素及びアクチニド
系元素から選ばれる少なくとも１種の元素と、Ｎ、Ａ
ｓ、Ｐ、Ｓｂ及びＢｉから選ばれる少なくとも１種の元
素との化合物半導体を用いることができる。
ア、炭化ケイ素、酸化亜鉛等の基板を用いることがで
き、また化合物半導体としては、Ｉｎ、Ｇａ、Ａｌ、
Ｂ、Ｔｌ、Ｙ、Ｓｃ、ランタニド系元素及びアクチニド
系元素から選ばれる少なくとも１種の元素と、Ｎ、Ａ
ｓ、Ｐ、Ｓｂ及びＢｉから選ばれる少なくとも１種の元
素との化合物半導体を用いることができる。
【００２１】また、本発明者らは、第２の側面におい
て、この六方晶の劈開性につき、さらに研究を続けた結
果、基板裏面を所定の状態に平滑に加工することによ
り、＜１１−２０＞方向における劈開性がより良好にな
るばかりでなく、＜１−１００＞方向にも良好な劈開性
が現われることを見い出した。
て、この六方晶の劈開性につき、さらに研究を続けた結
果、基板裏面を所定の状態に平滑に加工することによ
り、＜１１−２０＞方向における劈開性がより良好にな
るばかりでなく、＜１−１００＞方向にも良好な劈開性
が現われることを見い出した。
【００２２】すなわち、六方晶系の基板裏面を加工しな
い場合には、図２（ａ）に示すように、＜１１−２０＞
方向以外に割れエネルギー（割れにくさをエネルギーと
して相対的に表示したもの）の低い方向が多くあり、基
板は直線的には割れにくいが、基板を加工すると、図２
（ｂ）に示すように、所定の２方向（＜１１−２０＞方
向と＜１−１００＞方向）における割れエネルギー（低
い）と他の方向における割れエネルギー（高い）との差
が明確になり、＜１１−２０＞方向と＜１−１００＞方
向において基板を直線的に割ることが可能となる。その
結果、図３に示すように、基板１１は、基板平面に対し
て直線で示す方向に劈開方向を持つこととなる。なお、
この加工は、基板裏面全体に対して行う必要はなく、割
る部分にのみ行っても効果的である。
い場合には、図２（ａ）に示すように、＜１１−２０＞
方向以外に割れエネルギー（割れにくさをエネルギーと
して相対的に表示したもの）の低い方向が多くあり、基
板は直線的には割れにくいが、基板を加工すると、図２
（ｂ）に示すように、所定の２方向（＜１１−２０＞方
向と＜１−１００＞方向）における割れエネルギー（低
い）と他の方向における割れエネルギー（高い）との差
が明確になり、＜１１−２０＞方向と＜１−１００＞方
向において基板を直線的に割ることが可能となる。その
結果、図３に示すように、基板１１は、基板平面に対し
て直線で示す方向に劈開方向を持つこととなる。なお、
この加工は、基板裏面全体に対して行う必要はなく、割
る部分にのみ行っても効果的である。
【００２３】より具体的には、単結晶基板の厚さをＴ、
（多角形状の）素子の最も長い一辺の長さをＬとしたと
き、Ｔ／Ｌ＜２を満足させ、かつ基板裏面の凹凸が基板
の厚さＴの３％以内になるまで基板裏面を加工するので
ある。この裏面加工は、基板裏面の凹凸の十点平均粗さ
Ｒｚが１０μｍ以下となるように行うことが好ましく、
基板裏面の凹凸の中心線平均粗さＲａが１０μｍ以下と
なるように行うことがさらに好ましく、基板裏面の凹凸
が±１μｍの範囲になるように加工することが最も好ま
しい。表面粗さが１０μｍとなるように加工すると、図
４に示すように、レーザダイオードの場合、その発振し
きい値（Ｊth）が有意に低下するのである。また、この
加工の程度を波長５００ｎｍの光の透過率で表わすと、
当該透過率が５０％以上となるように基板裏面を加工す
るということもできる。
（多角形状の）素子の最も長い一辺の長さをＬとしたと
き、Ｔ／Ｌ＜２を満足させ、かつ基板裏面の凹凸が基板
の厚さＴの３％以内になるまで基板裏面を加工するので
ある。この裏面加工は、基板裏面の凹凸の十点平均粗さ
Ｒｚが１０μｍ以下となるように行うことが好ましく、
基板裏面の凹凸の中心線平均粗さＲａが１０μｍ以下と
なるように行うことがさらに好ましく、基板裏面の凹凸
が±１μｍの範囲になるように加工することが最も好ま
しい。表面粗さが１０μｍとなるように加工すると、図
４に示すように、レーザダイオードの場合、その発振し
きい値（Ｊth）が有意に低下するのである。また、この
加工の程度を波長５００ｎｍの光の透過率で表わすと、
当該透過率が５０％以上となるように基板裏面を加工す
るということもできる。
【００２４】このように基板裏面を加工することによ
り、劈開性の出現による上記＜１１−２０＞方向切断の
効果に加えて、例えばレーザダイオードにあっては基板
による戻り光の効果が小さくなり、モードが安定すると
いう効果も得られる。さらに、発光ダイオードにあって
は、劈開による平滑な側面形状と裏面加工とが相俟って
基板等の凹凸による光の散乱や吸収が少なくなり、チッ
プサイズが小さくなっても光取り出し効率が高いという
効果も得られる。この場合、発光素子形状は、長方形で
あっても発光効率や寿命が大幅に改善される。
り、劈開性の出現による上記＜１１−２０＞方向切断の
効果に加えて、例えばレーザダイオードにあっては基板
による戻り光の効果が小さくなり、モードが安定すると
いう効果も得られる。さらに、発光ダイオードにあって
は、劈開による平滑な側面形状と裏面加工とが相俟って
基板等の凹凸による光の散乱や吸収が少なくなり、チッ
プサイズが小さくなっても光取り出し効率が高いという
効果も得られる。この場合、発光素子形状は、長方形で
あっても発光効率や寿命が大幅に改善される。
【００２５】さらに、本発明者らは、第３の側面におい
て、所定の半導体基板上に、基板とは構成元素の族が異
なり基板との格子整合を達成することが困難である半導
体膜を成長させてなる半導体発光素子、典型的には、Ｇ
ａＡｓ等のIII −Ｖ族化合物半導体基板上にＺｎＳｅ等
のワイドギャップII−VI族化合物半導体膜を成長させて
なる半導体発光素子において、基板裏面から半導体膜に
達する開口部を形成し、所定の電極をこの開口部から前
記半導体膜に接するように形成することによって、発光
素子にあっては発光効率の向上が図れるばかりでなく、
高信頼性、低動作電圧、高動作温度を有する半導体素子
が得られることを見い出した。開口部を形成する際、半
導体膜をも部分的に除去するようにしてもよい。
て、所定の半導体基板上に、基板とは構成元素の族が異
なり基板との格子整合を達成することが困難である半導
体膜を成長させてなる半導体発光素子、典型的には、Ｇ
ａＡｓ等のIII −Ｖ族化合物半導体基板上にＺｎＳｅ等
のワイドギャップII−VI族化合物半導体膜を成長させて
なる半導体発光素子において、基板裏面から半導体膜に
達する開口部を形成し、所定の電極をこの開口部から前
記半導体膜に接するように形成することによって、発光
素子にあっては発光効率の向上が図れるばかりでなく、
高信頼性、低動作電圧、高動作温度を有する半導体素子
が得られることを見い出した。開口部を形成する際、半
導体膜をも部分的に除去するようにしてもよい。
【００２６】このように、基板と半導体膜との間に格子
定数の差があり、半導体膜の基板付近に欠陥が存在する
場合でも、開口部形成によりその欠陥部分が除去され、
欠陥のない良質の結晶部分に対して直接電極を形成する
ことができるため、素子の信頼性の向上と動作電圧の低
下が図られる。このように電流は基板半導体膜界面の欠
陥の多い領域を流れない結果となるので、通電による欠
陥の増殖も抑制できる。熱抵抗の小さい電極の場合に
は、温度特性の向上も図られ、高信頼性、低動作電圧、
高動作温度を有する半導体素子が提供される。また半導
体膜自体に電極を直接形成しているため、基板における
電流の拡散が生じることがなく、本構造は、素子の電流
狭窄構造として作用し得る。
定数の差があり、半導体膜の基板付近に欠陥が存在する
場合でも、開口部形成によりその欠陥部分が除去され、
欠陥のない良質の結晶部分に対して直接電極を形成する
ことができるため、素子の信頼性の向上と動作電圧の低
下が図られる。このように電流は基板半導体膜界面の欠
陥の多い領域を流れない結果となるので、通電による欠
陥の増殖も抑制できる。熱抵抗の小さい電極の場合に
は、温度特性の向上も図られ、高信頼性、低動作電圧、
高動作温度を有する半導体素子が提供される。また半導
体膜自体に電極を直接形成しているため、基板における
電流の拡散が生じることがなく、本構造は、素子の電流
狭窄構造として作用し得る。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を詳し
く説明する。まず、本発明の第１の側面に係る実施の形
態を説明する。
く説明する。まず、本発明の第１の側面に係る実施の形
態を説明する。
【００２８】（第１の実施の形態）図５〜図８は、第１
の実施の形態に係る発光素子の製造方法を工程順に説明
するための各半導体構造を示す図である。図５におい
て、（ａ）は、素子上面図であり、（ｂ）は、（ａ）の
線ＢＢに沿った断面図である。図６は、同様の素子断面
図である。図７において、（ａ）は、素子上面図であ
り、（ｂ）は、（ａ）の線ＢＢに沿った断面図である。
図８は、同一基板上に同時に形成された複数の素子の上
面図である。
の実施の形態に係る発光素子の製造方法を工程順に説明
するための各半導体構造を示す図である。図５におい
て、（ａ）は、素子上面図であり、（ｂ）は、（ａ）の
線ＢＢに沿った断面図である。図６は、同様の素子断面
図である。図７において、（ａ）は、素子上面図であ
り、（ｂ）は、（ａ）の線ＢＢに沿った断面図である。
図８は、同一基板上に同時に形成された複数の素子の上
面図である。
【００２９】まず、図５に示すように、サファイアから
なる厚さ１００μｍの基板１１上に、厚さ３μｍのｎ型
ＧａＮ層１３をＭＯＣＶＤ法によってエピタキシャル成
長させた後、その上に厚さ０．８μｍのｐ型ＧａＮ層１
４をＭＯＣＶＤ法によってエピタキシャル成長させる。
しかる後、スパッタ法を用いてｐ型ＧａＮ層１４上に二
酸化ケイ素層１５を形成し、その上に、図示しないフォ
トレジストを堆積する。このフォトレジストに、図５
（ａ）に示すように、基板１１の＜１１−２０＞方向と
一辺が重なるように平行四辺形（内角の１つが６０°）
のパターンを形成し、これをマスクとして各半導体層１
３および１４をエッチングする。しかる後、フォトレジ
ストを溶剤により除去し、二酸化ケイ素層１５が形成す
る平行四辺形の角のうち６０゜である角部の１つをリン
酸によりエッチングしてｐ型ＧａＮ層１４の上面を一部
露出させる。
なる厚さ１００μｍの基板１１上に、厚さ３μｍのｎ型
ＧａＮ層１３をＭＯＣＶＤ法によってエピタキシャル成
長させた後、その上に厚さ０．８μｍのｐ型ＧａＮ層１
４をＭＯＣＶＤ法によってエピタキシャル成長させる。
しかる後、スパッタ法を用いてｐ型ＧａＮ層１４上に二
酸化ケイ素層１５を形成し、その上に、図示しないフォ
トレジストを堆積する。このフォトレジストに、図５
（ａ）に示すように、基板１１の＜１１−２０＞方向と
一辺が重なるように平行四辺形（内角の１つが６０°）
のパターンを形成し、これをマスクとして各半導体層１
３および１４をエッチングする。しかる後、フォトレジ
ストを溶剤により除去し、二酸化ケイ素層１５が形成す
る平行四辺形の角のうち６０゜である角部の１つをリン
酸によりエッチングしてｐ型ＧａＮ層１４の上面を一部
露出させる。
【００３０】続いて、図６に示すように、残存する二酸
化ケイ素膜１５をマスクとして、上面が露出した部分の
ｐ型ＧａＮ層１４をリン酸によりエッチングし、この部
分に相当するｎ型ＧａＮ層１３の上面を一部除去して露
出させる。そして、二酸化ケイ素層１５の、先に露出さ
せたｎ型ＧａＮ層１３と対向する角部をエッチング除去
してｐ型ＧａＮ層１４の上面を露出させ、図７に示すよ
うに、この部分にＡｕ／Ｎｉ電極１６を、また露出させ
たｎ型ＧａＮ層１３上にＡｌ／Ｔｉ電極１７をそれぞれ
形成する。こうして、発光ダイオードの一素子分１８が
完成する。
化ケイ素膜１５をマスクとして、上面が露出した部分の
ｐ型ＧａＮ層１４をリン酸によりエッチングし、この部
分に相当するｎ型ＧａＮ層１３の上面を一部除去して露
出させる。そして、二酸化ケイ素層１５の、先に露出さ
せたｎ型ＧａＮ層１３と対向する角部をエッチング除去
してｐ型ＧａＮ層１４の上面を露出させ、図７に示すよ
うに、この部分にＡｕ／Ｎｉ電極１６を、また露出させ
たｎ型ＧａＮ層１３上にＡｌ／Ｔｉ電極１７をそれぞれ
形成する。こうして、発光ダイオードの一素子分１８が
完成する。
【００３１】そして、図８に示すような、同一基板１１
上にこのように同時に複数形成された発光ダイオード１
８の平行四辺形のパターンに沿って、針状のスクライバ
ーを用いスクライブラインを入れる。その後、このライ
ンに沿って基板を押し割り、第１の実施の形態に係る発
光ダイオードが完成する。
上にこのように同時に複数形成された発光ダイオード１
８の平行四辺形のパターンに沿って、針状のスクライバ
ーを用いスクライブラインを入れる。その後、このライ
ンに沿って基板を押し割り、第１の実施の形態に係る発
光ダイオードが完成する。
【００３２】この完成した発光ダイオード１８は、図９
又は図１０に示すようにマウントすることができる。図
９では、発光ダイオード１８は反射板１９上に設置され
ている。発光ダイオード１８の電極１６、１７はそれぞ
れ各リード線２２を介して外部電極２０、２１に接続さ
れている。反射板１９上の発光素子１８は外部電極２
０、２１と絶縁された状態で外部電極２０、２１によっ
て支持されている。また、図１０では、電極１６、１７
はそれぞれ外部電極２０、２１と直接接続されており、
発光ダイオード１８は外部電極２０、２１によって直接
支持されている。
又は図１０に示すようにマウントすることができる。図
９では、発光ダイオード１８は反射板１９上に設置され
ている。発光ダイオード１８の電極１６、１７はそれぞ
れ各リード線２２を介して外部電極２０、２１に接続さ
れている。反射板１９上の発光素子１８は外部電極２
０、２１と絶縁された状態で外部電極２０、２１によっ
て支持されている。また、図１０では、電極１６、１７
はそれぞれ外部電極２０、２１と直接接続されており、
発光ダイオード１８は外部電極２０、２１によって直接
支持されている。
【００３３】このような第１の実施の形態に係る発光ダ
イオードは、基板を押し割る際の力が従来のサファイア
基板を用いた発光ダイオードの１／１０程度で済む。ま
た、発光に寄与するｐ型ＧａＮ層の上面に形成される電
極の面積が、電極を角度６０゜の角の部分に形成してい
るため、正方形等の直角部分に形成するときよりも小さ
くなる。これらにより、第１の実施の形態に係る発光ダ
イオードは、従来のサファイア基板を用いた発光ダイオ
ードと比較して、輝度が３０％以上向上し、寿命は５０
％以上長くなる。また、従来の発光ダイオードでは歩留
りが７０％であったのが、９０％以上に向上する。
イオードは、基板を押し割る際の力が従来のサファイア
基板を用いた発光ダイオードの１／１０程度で済む。ま
た、発光に寄与するｐ型ＧａＮ層の上面に形成される電
極の面積が、電極を角度６０゜の角の部分に形成してい
るため、正方形等の直角部分に形成するときよりも小さ
くなる。これらにより、第１の実施の形態に係る発光ダ
イオードは、従来のサファイア基板を用いた発光ダイオ
ードと比較して、輝度が３０％以上向上し、寿命は５０
％以上長くなる。また、従来の発光ダイオードでは歩留
りが７０％であったのが、９０％以上に向上する。
【００３４】（第２の実施の形態）図１１に、第２の実
施の形態に係る発光ダイオードの断面図を示す。この断
面は第１の実施の形態における断面と同方向断面であ
る。この発光ダイオードは、基板１１上にｐ型ＧａＮ層
１４が形成され、その上にｎ型ＧａＮ層１３が形成され
ている点を除いて、第１の実施の形態のの発光ダイオー
ド同じ構造を有する。従って、同一部分には同一符号を
付し、その説明を省略する。図１１に示す第２の実施の
形態の発光ダイオードでも第１の実施の形態の発光ダイ
オードと同様な効果が得られた。
施の形態に係る発光ダイオードの断面図を示す。この断
面は第１の実施の形態における断面と同方向断面であ
る。この発光ダイオードは、基板１１上にｐ型ＧａＮ層
１４が形成され、その上にｎ型ＧａＮ層１３が形成され
ている点を除いて、第１の実施の形態のの発光ダイオー
ド同じ構造を有する。従って、同一部分には同一符号を
付し、その説明を省略する。図１１に示す第２の実施の
形態の発光ダイオードでも第１の実施の形態の発光ダイ
オードと同様な効果が得られた。
【００３５】（第３の実施の形態）図１２に第３の実施
の態様に係る発光ダイオードの概略上面図を示す。この
発光ダイオードが第１の実施の形態の発光ダイオードと
異なる点は、基板１１の平行四辺形の辺に対して、化合
物半導体層１２の平行四辺形の辺が３０°ずれている点
である。このような構造は、化合物半導体層１２上にフ
ォトレジストを堆積させる際に、基板１１の＜１１−２
０＞方向と３０°ずれた方向に平行四辺形のパターンを
形成することによって得られる。本第３の実施の形態の
発光ダイオードでも第１の実施の形態の発光ダイオード
と同様な効果が得られた。
の態様に係る発光ダイオードの概略上面図を示す。この
発光ダイオードが第１の実施の形態の発光ダイオードと
異なる点は、基板１１の平行四辺形の辺に対して、化合
物半導体層１２の平行四辺形の辺が３０°ずれている点
である。このような構造は、化合物半導体層１２上にフ
ォトレジストを堆積させる際に、基板１１の＜１１−２
０＞方向と３０°ずれた方向に平行四辺形のパターンを
形成することによって得られる。本第３の実施の形態の
発光ダイオードでも第１の実施の形態の発光ダイオード
と同様な効果が得られた。
【００３６】（第４の実施の形態）図１３に本実施例に
係る発光素子の上面図及び断面図を示す。図１３（ａ）
は、上面図、図１３（ｂ）は、（ａ）の線ＢＢに沿う断
面図である。この発光素子はレーザダイオードである。
図１３に示すように、厚さ１００μｍのサファイア基板
３１上に厚さ２０ｎｍのＩｎＧａＮバッファ層３２、厚
さ３μｍのｎ型ＡｌＧａＮ層３３、厚さ１００ｎｍのＧ
ａＮ活性層３４、厚さ５００ｎｍのｐ型ＡｌＧａＮ層３
５が順に積層され、ｎ型ＡｌＧａＮ層３３の上面が６０
゜の角を含む片側の半分程度露出されている。ｐ型Ａｌ
ＧａＮ層３５上には、Ａｕ／Ｎｉストライプ状電極３６
が形成され、ｎ型ＡｌＧａＮ層３３上にはＡｌ／Ｔｉ電
極３７が形成されている。
係る発光素子の上面図及び断面図を示す。図１３（ａ）
は、上面図、図１３（ｂ）は、（ａ）の線ＢＢに沿う断
面図である。この発光素子はレーザダイオードである。
図１３に示すように、厚さ１００μｍのサファイア基板
３１上に厚さ２０ｎｍのＩｎＧａＮバッファ層３２、厚
さ３μｍのｎ型ＡｌＧａＮ層３３、厚さ１００ｎｍのＧ
ａＮ活性層３４、厚さ５００ｎｍのｐ型ＡｌＧａＮ層３
５が順に積層され、ｎ型ＡｌＧａＮ層３３の上面が６０
゜の角を含む片側の半分程度露出されている。ｐ型Ａｌ
ＧａＮ層３５上には、Ａｕ／Ｎｉストライプ状電極３６
が形成され、ｎ型ＡｌＧａＮ層３３上にはＡｌ／Ｔｉ電
極３７が形成されている。
【００３７】従来から、サファイア基板を用いてレーザ
ダイオードを作製する試みはなされている。しかし、従
来はスクライビングを行いレーザダイオードを一素子ず
つ分離してしまうと、レーザダイオードを発振させるこ
とは困難であった。これに対し、第４の実施の形態のレ
ーザダイオードはしきい値２００ｍＡでレーザ発振し
た。
ダイオードを作製する試みはなされている。しかし、従
来はスクライビングを行いレーザダイオードを一素子ず
つ分離してしまうと、レーザダイオードを発振させるこ
とは困難であった。これに対し、第４の実施の形態のレ
ーザダイオードはしきい値２００ｍＡでレーザ発振し
た。
【００３８】（第５の実施の形態）図１４に第５の実施
の形態に係るレーザダイオードの上面図及び断面図を示
す。図１４（ａ）は上面図、図１４（ｂ）は、（ａ）の
線ＢＢに沿った断面図である。図１４に示すように、厚
さ１００μｍのサファイア基板４１上に厚さ２０μｍの
ＩｎＧａＮバッファ層４２、厚さ３μｍのｎ型ＡｌＧａ
Ｎ層４３、厚さ１００ｎｍのＧａＮ活性層４４、厚さ５
００ｎｍのｐ型ＡｌＧａＮ層４５が順に積層され、ｎ型
ＡｌＧａＮ層４３の上面が６０゜の角を含む両側から、
ｐ型ＡｌＧａＮ層４５の上面が多少線状に残るように露
出されている。ｐ型ＡｌＧａＮ層４５上には、ほぼ全面
にＡｕ／Ｎｉ線状電極４６が形成され、ｎ型ＡｌＧａＮ
層４３上面の２つの領域にはそれぞれＡｌ／Ｔｉ電極４
７が形成されている。
の形態に係るレーザダイオードの上面図及び断面図を示
す。図１４（ａ）は上面図、図１４（ｂ）は、（ａ）の
線ＢＢに沿った断面図である。図１４に示すように、厚
さ１００μｍのサファイア基板４１上に厚さ２０μｍの
ＩｎＧａＮバッファ層４２、厚さ３μｍのｎ型ＡｌＧａ
Ｎ層４３、厚さ１００ｎｍのＧａＮ活性層４４、厚さ５
００ｎｍのｐ型ＡｌＧａＮ層４５が順に積層され、ｎ型
ＡｌＧａＮ層４３の上面が６０゜の角を含む両側から、
ｐ型ＡｌＧａＮ層４５の上面が多少線状に残るように露
出されている。ｐ型ＡｌＧａＮ層４５上には、ほぼ全面
にＡｕ／Ｎｉ線状電極４６が形成され、ｎ型ＡｌＧａＮ
層４３上面の２つの領域にはそれぞれＡｌ／Ｔｉ電極４
７が形成されている。
【００３９】第５の実施の形態のレーザダイオードは第
４の実施の形態のレーザダイオードと比較して、光閉じ
込め効率、電流閉じ込め効率がともに高くなり、しきい
値１００ｍＡ以下で発振する。
４の実施の形態のレーザダイオードと比較して、光閉じ
込め効率、電流閉じ込め効率がともに高くなり、しきい
値１００ｍＡ以下で発振する。
【００４０】（第６の実施の形態）図１５に第６の実施
の形態に係る発光ダイオードの上面図及び断面図を示
す。図１５（ａ）は上面図、図１５（ｂ）は、（ａ）の
線ＢＢに沿った断面図である。
の形態に係る発光ダイオードの上面図及び断面図を示
す。図１５（ａ）は上面図、図１５（ｂ）は、（ａ）の
線ＢＢに沿った断面図である。
【００４１】図１５に示すように、厚さ１００μｍのＺ
ｎＯ基板５１上に厚さ５０ｎｍのＡｌＮバッファ層５
２、厚さ４μｍのｎ型ＡｌＩｎＧａＮ層５３、厚さ１０
０ｎｍのＡｌＩｎＧａＮ発光層５４、厚さ２００ｎｍの
ｐ型ＡｌＩｎＧａＮ層５５が順に積層されている。平行
四辺形の６０゜の角部の１つがｎ型ＡｌＩｎＧａＮ層５
３の途中までエッチングされている。そして、ｐ型Ａｌ
ＩｎＧａＮ層５５上にＡｕ／Ｎｉ電極５６が、ｎ型Ａｌ
ＩｎＧａＮ層５３上にＡｌ／Ｔｉ電極３７が形成されて
いる。
ｎＯ基板５１上に厚さ５０ｎｍのＡｌＮバッファ層５
２、厚さ４μｍのｎ型ＡｌＩｎＧａＮ層５３、厚さ１０
０ｎｍのＡｌＩｎＧａＮ発光層５４、厚さ２００ｎｍの
ｐ型ＡｌＩｎＧａＮ層５５が順に積層されている。平行
四辺形の６０゜の角部の１つがｎ型ＡｌＩｎＧａＮ層５
３の途中までエッチングされている。そして、ｐ型Ａｌ
ＩｎＧａＮ層５５上にＡｕ／Ｎｉ電極５６が、ｎ型Ａｌ
ＩｎＧａＮ層５３上にＡｌ／Ｔｉ電極３７が形成されて
いる。
【００４２】第６の実施の形態の発光ダイオードは従来
の同様な構造の発光ダイオードと比較して、光出力が１
００％以上大きくなり、寿命も１００％長くなった。
の同様な構造の発光ダイオードと比較して、光出力が１
００％以上大きくなり、寿命も１００％長くなった。
【００４３】（第７の実施の形態）図１６に本実施例に
係る発光ダイオードの断面図及び上面図を示す。図１６
（ａ）は上面図、図１６（ｂ）は、（ａ）の線ＢＢに沿
った断面図である。
係る発光ダイオードの断面図及び上面図を示す。図１６
（ａ）は上面図、図１６（ｂ）は、（ａ）の線ＢＢに沿
った断面図である。
【００４４】図１６に示すように、厚さ１００μｍのＳ
ｉＣ基板６１上に厚さ５０ｎｍのＡｌＮバッファ層６
２、厚さ４μｍのｎ型ＡｌＩｎＧａＮ層６３、厚さ１０
０ｎｍのＡｌＩｎＧａＮ発光層６４、厚さ２００ｎｍの
ｐ型ＡｌＩｎＧａＮ層６５が順に積層されている。ｐ型
ＡｌＩｎＧａＮ層６５の上面には、平行四辺形の各角に
それぞれ向かうようなＡｕ／Ｎｉ十字状電極６６が、Ｓ
ｉＣ基板６１の下面には、Ａｌ／Ｔｉ電極６７が、それ
ぞれ形成されている。
ｉＣ基板６１上に厚さ５０ｎｍのＡｌＮバッファ層６
２、厚さ４μｍのｎ型ＡｌＩｎＧａＮ層６３、厚さ１０
０ｎｍのＡｌＩｎＧａＮ発光層６４、厚さ２００ｎｍの
ｐ型ＡｌＩｎＧａＮ層６５が順に積層されている。ｐ型
ＡｌＩｎＧａＮ層６５の上面には、平行四辺形の各角に
それぞれ向かうようなＡｕ／Ｎｉ十字状電極６６が、Ｓ
ｉＣ基板６１の下面には、Ａｌ／Ｔｉ電極６７が、それ
ぞれ形成されている。
【００４５】第７の実施の形態の発光ダイオードは第６
の実施の形態の発光ダイオードと同様な光出力、寿命が
得られた。また、第７の実施の形態の発光ダイオードで
は、第６の実施の形態の発光ダイオードと異なり、化合
物半導体層をエッチングする工程がないため、工程数を
減らすことができる。
の実施の形態の発光ダイオードと同様な光出力、寿命が
得られた。また、第７の実施の形態の発光ダイオードで
は、第６の実施の形態の発光ダイオードと異なり、化合
物半導体層をエッチングする工程がないため、工程数を
減らすことができる。
【００４６】（第８の実施の形態）図１７に第８の実施
の形態に係るレーザダイオードの上面図及び断面図を示
す。図１７（ａ）は上面図、図１７（ｂ）は（ａ）の線
ＢＢに沿った断面図である。
の形態に係るレーザダイオードの上面図及び断面図を示
す。図１７（ａ）は上面図、図１７（ｂ）は（ａ）の線
ＢＢに沿った断面図である。
【００４７】図１７に示すように、厚さ１００μｍのＳ
ｉＣ基板７１上に厚さ５０ｎｍのＡｌＮバッファ層７
２、厚さ４μｍのｎ型ＡｌＩｎＧａＮ層７３、厚さ１０
０ｎｍのＡｌＩｎＧａＮ活性層７４、厚さ２００ｎｍの
ｐ型ＡｌＩｎＧａＮ層７５が順に積層されている。ｐ型
ＡｌＩｎＧａＮ層７５上には二酸化ケイ素層７８が形成
されている。また、ＳｉＣ基板７１の下面にはＡｌ／Ｔ
ｉ電極７７が形成されている。
ｉＣ基板７１上に厚さ５０ｎｍのＡｌＮバッファ層７
２、厚さ４μｍのｎ型ＡｌＩｎＧａＮ層７３、厚さ１０
０ｎｍのＡｌＩｎＧａＮ活性層７４、厚さ２００ｎｍの
ｐ型ＡｌＩｎＧａＮ層７５が順に積層されている。ｐ型
ＡｌＩｎＧａＮ層７５上には二酸化ケイ素層７８が形成
されている。また、ＳｉＣ基板７１の下面にはＡｌ／Ｔ
ｉ電極７７が形成されている。
【００４８】第８の実施の形態のレーザダイオードは第
４の実施の形態のレーザダイオードと同様なしきい値で
発振した。また、第４及び第５の実施の形態のレーザダ
イオードと異なり、化合物半導体層をエッチングする工
程がないため、それだけ工程数を減らすことができる。
４の実施の形態のレーザダイオードと同様なしきい値で
発振した。また、第４及び第５の実施の形態のレーザダ
イオードと異なり、化合物半導体層をエッチングする工
程がないため、それだけ工程数を減らすことができる。
【００４９】以上、本発明の第１の側面を実施の形態に
即して説明したが、本発明では、基板の＜１１−２０＞
方向に沿った方向に切断を行えば、素子形状は平行四辺
形でなくてもかまわない。例えば、正三角形でもよい
し、正三角形６つより構成される六角形でもよい。さら
に、その他の多角形でもよい。
即して説明したが、本発明では、基板の＜１１−２０＞
方向に沿った方向に切断を行えば、素子形状は平行四辺
形でなくてもかまわない。例えば、正三角形でもよい
し、正三角形６つより構成される六角形でもよい。さら
に、その他の多角形でもよい。
【００５０】また、＜１１−２０＞方向から多少ずれて
もそのずれが±３°程度の範囲であれば、切断時に必要
な力はさほど大きくなることがない。したがって、この
範囲であれば、スクライビングを行うのみでよい。
もそのずれが±３°程度の範囲であれば、切断時に必要
な力はさほど大きくなることがない。したがって、この
範囲であれば、スクライビングを行うのみでよい。
【００５１】さらに、＜１１−２０＞方向からのずれが
±３°よりも大きい場合でも、リン酸を用いて端面をエ
ッチングすることにより垂直かつ平坦な端面を得ること
ができる。また、リン酸エッチングではなく、塩素や塩
化ホウ素を用いたドライエッチングを用いることも可能
である。
±３°よりも大きい場合でも、リン酸を用いて端面をエ
ッチングすることにより垂直かつ平坦な端面を得ること
ができる。また、リン酸エッチングではなく、塩素や塩
化ホウ素を用いたドライエッチングを用いることも可能
である。
【００５２】また、以上の実施例で用いたＭＯＣＶＤ法
の代わりに、化合物半導体層の成長方法としてＣＶＤ法
やＭＢＥ法を用いてもよい。
の代わりに、化合物半導体層の成長方法としてＣＶＤ法
やＭＢＥ法を用いてもよい。
【００５３】なお、本発明においては、基板の厚さは３
０〜５００μｍが好ましく、５０〜１５０μｍの厚さが
より好ましい。すなわち、基板は、薄すぎると、割れる
恐れが高く、厚すぎると、切断の際に必要な力が大きく
なりすぎしまうからである。
０〜５００μｍが好ましく、５０〜１５０μｍの厚さが
より好ましい。すなわち、基板は、薄すぎると、割れる
恐れが高く、厚すぎると、切断の際に必要な力が大きく
なりすぎしまうからである。
【００５４】次に、本発明の第２の側面に係る実施の形
態を説明する。
態を説明する。
【００５５】（第９の実施の形態）図１８に第９の実施
の形態に係るレーザダイオードの断面を示す。図１８に
示すように、サファイア基板８１上に、ｎ型ＧａＮ層８
２、ｎ型ＡｌＧａＮ層８３、ＩｎＧａＮ層８４、ｐ型Ａ
ｌＧａＮ層８５及びｐ型ＧａＮ層８６をこの順に成長さ
せる。このウエーハ上に二酸化ケイ素膜をＣＶＤ法、プ
ラズマＣＶＤ法、スパッタ法等により形成する。この二
酸化ケイ素膜を半導体構造の中央部に位置するストライ
プ状にパターニングし、これをマスクとしてｎ型ＧａＮ
層８２が露出するまで各半導体層をアルカリによるウエ
ットエッチング、ＲＩＥ（反応性イオンエッチング）、
ＲＩＢＥ（反応性イオンビームエッチング）等によりエ
ッチング除去する。しかる後、二酸化ケイ素マスクを除
去し、露出したｎ型ＧａＮ層８２の表面、エッチングし
た各半導体層側面及びｐ型ＧａＮ層８６の表面に渡って
二酸化ケイ素膜を形成し、この二酸化ケイ素膜に、ｎ型
ＧａＮ層８２及びｐ型ＧａＮ層８６の各電極形成部を露
出するようにストライプ状開口部を形成する。ついで、
露出したｐ型ＧａＮ層８６に接してＡｕ／Ｎｉ電極８８
を形成し、露出したｎ型ＧａＮ層８２にＡｕ／Ｐｔ／Ｔ
ｉ電極８９を形成する。
の形態に係るレーザダイオードの断面を示す。図１８に
示すように、サファイア基板８１上に、ｎ型ＧａＮ層８
２、ｎ型ＡｌＧａＮ層８３、ＩｎＧａＮ層８４、ｐ型Ａ
ｌＧａＮ層８５及びｐ型ＧａＮ層８６をこの順に成長さ
せる。このウエーハ上に二酸化ケイ素膜をＣＶＤ法、プ
ラズマＣＶＤ法、スパッタ法等により形成する。この二
酸化ケイ素膜を半導体構造の中央部に位置するストライ
プ状にパターニングし、これをマスクとしてｎ型ＧａＮ
層８２が露出するまで各半導体層をアルカリによるウエ
ットエッチング、ＲＩＥ（反応性イオンエッチング）、
ＲＩＢＥ（反応性イオンビームエッチング）等によりエ
ッチング除去する。しかる後、二酸化ケイ素マスクを除
去し、露出したｎ型ＧａＮ層８２の表面、エッチングし
た各半導体層側面及びｐ型ＧａＮ層８６の表面に渡って
二酸化ケイ素膜を形成し、この二酸化ケイ素膜に、ｎ型
ＧａＮ層８２及びｐ型ＧａＮ層８６の各電極形成部を露
出するようにストライプ状開口部を形成する。ついで、
露出したｐ型ＧａＮ層８６に接してＡｕ／Ｎｉ電極８８
を形成し、露出したｎ型ＧａＮ層８２にＡｕ／Ｐｔ／Ｔ
ｉ電極８９を形成する。
【００５６】しかる後、サファイア基板８１の裏面をダ
イアモンド等で鏡面化する。この鏡面化の際、酸、アル
カリを使用したウエットエッチングを行っても、あるい
はＲＩＥ、ＲＩＢＥ等によるドライエッチングを行って
もよい。こうして鏡面化した基板に対し、上記ストライ
プの長手方向（＜１−１００＞方向に平行）に１ｍｍの
長さを持つように、平面形状１ｍｍ×５００μｍに注意
深く劈開を行う。
イアモンド等で鏡面化する。この鏡面化の際、酸、アル
カリを使用したウエットエッチングを行っても、あるい
はＲＩＥ、ＲＩＢＥ等によるドライエッチングを行って
もよい。こうして鏡面化した基板に対し、上記ストライ
プの長手方向（＜１−１００＞方向に平行）に１ｍｍの
長さを持つように、平面形状１ｍｍ×５００μｍに注意
深く劈開を行う。
【００５７】こうして得られたレーザダイオードは、そ
の発振しきい値が、従来のレーザダイオードの１／２と
なった。
の発振しきい値が、従来のレーザダイオードの１／２と
なった。
【００５８】（第１０の実施の形態）図１９に第１０の
実施の形態に係るレーザダイオードを示す。図１９
（ａ）は上面図、図１９（ｂ）は、（ａ）の線ＢＢに沿
った断面図である。図１９に示すように、ＳｉＣ基板９
１上に、ｎ型ＧａＮ層９２、ｎ型ＡｌＧａＮ層９３、Ｉ
ｎＧａＮ層９４、ｐ型ＡｌＧａＮ層９５及びｐ型ＧａＮ
層９６をこの順に成長させる。このウエーハ上に二酸化
ケイ素膜９７をＣＶＤ法、プラズマＣＶＤ法、スパッタ
法等により形成する。この二酸化ケイ素膜９７にパター
ニングを行い、ｐ型ＧａＮ層９６をストライプ状に露出
させる開口部９７ａを形成する。
実施の形態に係るレーザダイオードを示す。図１９
（ａ）は上面図、図１９（ｂ）は、（ａ）の線ＢＢに沿
った断面図である。図１９に示すように、ＳｉＣ基板９
１上に、ｎ型ＧａＮ層９２、ｎ型ＡｌＧａＮ層９３、Ｉ
ｎＧａＮ層９４、ｐ型ＡｌＧａＮ層９５及びｐ型ＧａＮ
層９６をこの順に成長させる。このウエーハ上に二酸化
ケイ素膜９７をＣＶＤ法、プラズマＣＶＤ法、スパッタ
法等により形成する。この二酸化ケイ素膜９７にパター
ニングを行い、ｐ型ＧａＮ層９６をストライプ状に露出
させる開口部９７ａを形成する。
【００５９】ついで、基板９１の裏面をダイアモンド等
で鏡面化した後、ストライプ状に露出したｐ型ＧａＮ層
９６に接してＡｕ／Ｎｉ電極９８を、また基板裏面にＡ
ｌ／Ｔｉ電極９９をそれぞれ形成する。しかる後、第９
の実施の形態と同様に、上記ストライプの長手方向に１
ｍｍの長さを持つように、１ｍｍ×５００μｍに注意深
く劈開を行う。
で鏡面化した後、ストライプ状に露出したｐ型ＧａＮ層
９６に接してＡｕ／Ｎｉ電極９８を、また基板裏面にＡ
ｌ／Ｔｉ電極９９をそれぞれ形成する。しかる後、第９
の実施の形態と同様に、上記ストライプの長手方向に１
ｍｍの長さを持つように、１ｍｍ×５００μｍに注意深
く劈開を行う。
【００６０】こうして得られたレーザダイオードは、そ
の発振しきい値が、従来のレーザダイオードの１／２と
なった。
の発振しきい値が、従来のレーザダイオードの１／２と
なった。
【００６１】（第１１の実施の形態）図２０に第１１の
実施の形態に係るレーザダイオードの断面を示す。図２
０（ａ）は、その上面図、図２０（ｂ）は、電極を除い
た状態での図２０（ａ）の線ＢＢに沿った断面図であ
る。図２０に示すように、サファイア基板１０１上に、
ｎ型ＧａＮ層１０２、ｎ型ＡｌＧａＮ層１０３、ＧａＮ
層／ＩｎＧａＮ層／ＧａＮ層積層構造１０４、ｐ型Ａｌ
ＧａＮ層１０５及びｐ型ＧａＮ層１０６をこの順に成長
させる。このウエーハ上に二酸化ケイ素膜１０７をＣＶ
Ｄ法、プラズマＣＶＤ法、スパッタ法等により形成す
る。この二酸化ケイ素膜１０７をパターニングし、これ
をマスクとしてｎ型ＧａＮ層１０２が一部露出するよう
に各半導体層をアルカリによるウエットエッチング、又
はＲＩＥ（反応性イオンエッチング）、ＲＩＢＥ（反応
性イオンビームエッチング）等のドライエッチングによ
りエッチング除去する。しかる後、再び二酸化ケイ素マ
スク１０７をパターニングしてｐ型ＧａＮ層１０６をス
トライプ状に露出させる。ついで、露出したｐ型ＧａＮ
層１０６に接してＡｕ／Ｎｉ電極１０８を形成し、露出
したｎ型ＧａＮ層１０２にＡｕ／Ｐｔ／Ｔｉ電極１０９
を形成する。
実施の形態に係るレーザダイオードの断面を示す。図２
０（ａ）は、その上面図、図２０（ｂ）は、電極を除い
た状態での図２０（ａ）の線ＢＢに沿った断面図であ
る。図２０に示すように、サファイア基板１０１上に、
ｎ型ＧａＮ層１０２、ｎ型ＡｌＧａＮ層１０３、ＧａＮ
層／ＩｎＧａＮ層／ＧａＮ層積層構造１０４、ｐ型Ａｌ
ＧａＮ層１０５及びｐ型ＧａＮ層１０６をこの順に成長
させる。このウエーハ上に二酸化ケイ素膜１０７をＣＶ
Ｄ法、プラズマＣＶＤ法、スパッタ法等により形成す
る。この二酸化ケイ素膜１０７をパターニングし、これ
をマスクとしてｎ型ＧａＮ層１０２が一部露出するよう
に各半導体層をアルカリによるウエットエッチング、又
はＲＩＥ（反応性イオンエッチング）、ＲＩＢＥ（反応
性イオンビームエッチング）等のドライエッチングによ
りエッチング除去する。しかる後、再び二酸化ケイ素マ
スク１０７をパターニングしてｐ型ＧａＮ層１０６をス
トライプ状に露出させる。ついで、露出したｐ型ＧａＮ
層１０６に接してＡｕ／Ｎｉ電極１０８を形成し、露出
したｎ型ＧａＮ層１０２にＡｕ／Ｐｔ／Ｔｉ電極１０９
を形成する。
【００６２】しかる後、サファイア基板１０１の裏面を
チップ形状に沿ってダイアモンド等で鏡面化する。この
鏡面化の際、酸、アルカリを使用したウエットエッチン
グを行っても、あるいはＲＩＥ、ＲＩＢＥ等によるドラ
イエッチングを行ってもよい。こうして鏡面化した基板
に対し、第９の実施の形態と同様に、上記ストライプの
長手方向に１ｍｍの長さを持つように、１ｍｍ×５００
μｍに注意深く劈開を行う。
チップ形状に沿ってダイアモンド等で鏡面化する。この
鏡面化の際、酸、アルカリを使用したウエットエッチン
グを行っても、あるいはＲＩＥ、ＲＩＢＥ等によるドラ
イエッチングを行ってもよい。こうして鏡面化した基板
に対し、第９の実施の形態と同様に、上記ストライプの
長手方向に１ｍｍの長さを持つように、１ｍｍ×５００
μｍに注意深く劈開を行う。
【００６３】こうして得られたレーザダイオードは、そ
の発振しきい値が、従来のレーザダイオードの１／２と
なった。
の発振しきい値が、従来のレーザダイオードの１／２と
なった。
【００６４】（第１２の実施の形態）図２１に第１２の
実施の形態に係るレーザダイオードを示す。図２１
（ａ）は、電極を除いた状態のその底面図、図２１
（ｂ）は、（ａ）の線ＢＢに沿った断面図である。図２
１に示すように、サファイア基板２０１上に、ｎ型Ｇａ
Ｎ層２０２、ｎ型ＡｌＧａＮ層２０３、ＧａＮ層２０
４、ｐ型ＡｌＧａＮ層２０５及びｐ型ＧａＮ層２０６を
この順に成長させる。このウエーハ上に二酸化ケイ素膜
２０７をＣＶＤ法、プラズマＣＶＤ法、スパッタ法等に
より形成する。この二酸化ケイ素膜２０７をパターニン
グし、ｐ型ＧａＮ層２０６をストライプ状に露出させ
る。
実施の形態に係るレーザダイオードを示す。図２１
（ａ）は、電極を除いた状態のその底面図、図２１
（ｂ）は、（ａ）の線ＢＢに沿った断面図である。図２
１に示すように、サファイア基板２０１上に、ｎ型Ｇａ
Ｎ層２０２、ｎ型ＡｌＧａＮ層２０３、ＧａＮ層２０
４、ｐ型ＡｌＧａＮ層２０５及びｐ型ＧａＮ層２０６を
この順に成長させる。このウエーハ上に二酸化ケイ素膜
２０７をＣＶＤ法、プラズマＣＶＤ法、スパッタ法等に
より形成する。この二酸化ケイ素膜２０７をパターニン
グし、ｐ型ＧａＮ層２０６をストライプ状に露出させ
る。
【００６５】しかる後、サファイア基板２０１の裏面を
チップ形状にあわせてその周囲及び中央部をダイアモン
ド等で鏡面化する。この鏡面化の際、酸、アルカリを使
用したウエットエッチングを行っても、あるいはＲＩ
Ｅ、ＲＩＢＥ等によるドライエッチングを行ってもよ
い。このとき、二酸化ケイ素マスクを用いて基板裏面中
央部からｎ型ＧａＮ層２０２に達するストライプ状開口
部２０１ａを形成する。しかる後、ｐ型ＧａＮ層に接し
てＡｕ／Ｎｉ電極を、また基板２０１裏面から開口部２
０１ａを通してｎ型ＧａＮ層２０２に接する電極２０９
を形成する。ついで、チップ形状に沿って鏡面化した基
板に対し、第９の実施の形態と同様に、上記ストライプ
の長手方向に１ｍｍの長さを持つように、１ｍｍ×５０
０μｍに注意深く劈開を行う。
チップ形状にあわせてその周囲及び中央部をダイアモン
ド等で鏡面化する。この鏡面化の際、酸、アルカリを使
用したウエットエッチングを行っても、あるいはＲＩ
Ｅ、ＲＩＢＥ等によるドライエッチングを行ってもよ
い。このとき、二酸化ケイ素マスクを用いて基板裏面中
央部からｎ型ＧａＮ層２０２に達するストライプ状開口
部２０１ａを形成する。しかる後、ｐ型ＧａＮ層に接し
てＡｕ／Ｎｉ電極を、また基板２０１裏面から開口部２
０１ａを通してｎ型ＧａＮ層２０２に接する電極２０９
を形成する。ついで、チップ形状に沿って鏡面化した基
板に対し、第９の実施の形態と同様に、上記ストライプ
の長手方向に１ｍｍの長さを持つように、１ｍｍ×５０
０μｍに注意深く劈開を行う。
【００６６】こうして得られたレーザダイオードは、そ
の発振しきい値が、従来のレーザダイオードの１／４と
なった。
の発振しきい値が、従来のレーザダイオードの１／４と
なった。
【００６７】次に本発明の第３の側面に係る実施の形態
を説明する。
を説明する。
【００６８】（第１３の実施の形態）図２２に、第１３
の実施の形態に係る半導体素子（半導体レーザ）を示
す。図２２（ａ）は、その断面図、図２２（ｂ）は、電
極を除いた状態でその底面から見た斜視図である。
の実施の形態に係る半導体素子（半導体レーザ）を示
す。図２２（ａ）は、その断面図、図２２（ｂ）は、電
極を除いた状態でその底面から見た斜視図である。
【００６９】図２２に示すように、高抵抗ＧａＡｓ基板
３０１上に、ｐ型ＺｎＳｅ下部クラッド層３０２（厚さ
２μｍ、ドーピングキャリア濃度１Ｅ１８ｃｍ-3）、Ｃ
ｄＺｎＳｅ／ＺｎＳｅ量子井戸活性層３０３、ｎ型上部
クラッド層３０４（厚さ０．５μｍ、ドーピングキャリ
ア濃度１Ｅ１８ｃｍ-3）からなる多重ヘテロ構造部が形
成されている。このヘテロ構造部は、発光領域となる。
上部クラッド層３０４上には、上部クラッド層３０４を
一部露出する開口部３０５ａを有するｐ型電流阻止層３
０５（厚さ１μｍ、ドーピングキャリア濃度１Ｅ１８ｃ
ｍ-3）が形成されている。電流阻止層３０５上には、そ
の開口部３０５ａを通して上部クラッド層３０４にも達
するように、ｎ型ＺｎＳｅ埋め込み層３０６（厚さ３μ
ｍ、ドーピングキャリア濃度１Ｅ１８ｃｍ-3）が形成さ
れ、その上には、ｎ型ＺｎＳｅキャップ層３０７（厚さ
５００ｎｍ、ドーピングキャリア濃度１Ｅ１９ｃｍ-3）
が形成されている。このキャップ層３０７の上には、そ
の全面に渡って、Ｔｉ（５０ｎｍ）、Ｐｔ（５０ｎｍ）
及びＡｕ（３００ｎｍ）の順に積層されたｎ電極３０８
が形成されている。
３０１上に、ｐ型ＺｎＳｅ下部クラッド層３０２（厚さ
２μｍ、ドーピングキャリア濃度１Ｅ１８ｃｍ-3）、Ｃ
ｄＺｎＳｅ／ＺｎＳｅ量子井戸活性層３０３、ｎ型上部
クラッド層３０４（厚さ０．５μｍ、ドーピングキャリ
ア濃度１Ｅ１８ｃｍ-3）からなる多重ヘテロ構造部が形
成されている。このヘテロ構造部は、発光領域となる。
上部クラッド層３０４上には、上部クラッド層３０４を
一部露出する開口部３０５ａを有するｐ型電流阻止層３
０５（厚さ１μｍ、ドーピングキャリア濃度１Ｅ１８ｃ
ｍ-3）が形成されている。電流阻止層３０５上には、そ
の開口部３０５ａを通して上部クラッド層３０４にも達
するように、ｎ型ＺｎＳｅ埋め込み層３０６（厚さ３μ
ｍ、ドーピングキャリア濃度１Ｅ１８ｃｍ-3）が形成さ
れ、その上には、ｎ型ＺｎＳｅキャップ層３０７（厚さ
５００ｎｍ、ドーピングキャリア濃度１Ｅ１９ｃｍ-3）
が形成されている。このキャップ層３０７の上には、そ
の全面に渡って、Ｔｉ（５０ｎｍ）、Ｐｔ（５０ｎｍ）
及びＡｕ（３００ｎｍ）の順に積層されたｎ電極３０８
が形成されている。
【００７０】基板３０１には、図２２（ｂ）（ここで
は、半導体層３０１〜３０７をまとめて［ＳＬ］として
表示してある）に最もよく示されているように、その裏
面から、基板３０１を貫通し、下部クラッド層３０２を
も部分的に除去してスロット状の開口部３０９が設けら
れている。この開口部３０９を通して、下部クラッド層
３０２に接してＣｕＳｅ電極３１０が形成され、さらに
この電極３１０上及び基板３０１裏面に渡ってＰｄ／Ａ
ｕ電極３１１が形成されている。
は、半導体層３０１〜３０７をまとめて［ＳＬ］として
表示してある）に最もよく示されているように、その裏
面から、基板３０１を貫通し、下部クラッド層３０２を
も部分的に除去してスロット状の開口部３０９が設けら
れている。この開口部３０９を通して、下部クラッド層
３０２に接してＣｕＳｅ電極３１０が形成され、さらに
この電極３１０上及び基板３０１裏面に渡ってＰｄ／Ａ
ｕ電極３１１が形成されている。
【００７１】このような半導体レーザは、次のようにし
て製造することができる。すなわち、まず、基板３０１
の表面を清浄化するために、１Ｅ−８Ｔｏｒｒ以下の真
空下、約５５０℃〜６５０℃の温度に５分間かけて昇温
する。この昇温によって、酸化膜等の表面汚染物が除去
されることがＲＨＥＥＤにより観察される。
て製造することができる。すなわち、まず、基板３０１
の表面を清浄化するために、１Ｅ−８Ｔｏｒｒ以下の真
空下、約５５０℃〜６５０℃の温度に５分間かけて昇温
する。この昇温によって、酸化膜等の表面汚染物が除去
されることがＲＨＥＥＤにより観察される。
【００７２】しかる後、３００℃において、ＭＢＥ法に
より、ｐ型ＺｎＳｅ下部クラッド層３０２、ＣｄＺｎＳ
ｅ／ＺｎＳｅ量子井戸活性層３０３、ｎ型ＺｎＳｅ上部
クラッド層３０４、ｐ型ＺｎＳｅ電流阻止層３０５を成
長させる。ｐ型ドーパントとして窒素を、ｎ型ドーパン
トとして塩素を用いる。ついで、ＭＢＥ成長炉からウエ
ーハを取り出し、フォトリソグラフィー及び臭素系溶液
中でのエッチングによりｐ型ＺｎＳｅ電流阻止層３０５
にｎ型ＺｎＳｅ上部クラッド層３０４に達する開口部３
０５ａを形成する。ついで、ウエーハをＭＢＥ成長炉に
入れ、２５０℃出ｎ型ＺｎＳｅ埋め込み層３０６、ｎ型
ＺｎＳｅキャップ層３０７を形成する。ウエーハを再び
ＭＢＥ成長炉から取り出し、表面全面に渡りｎ電極３０
８を形成する。次に、ＧａＡｓ基板３０１の裏面にＡｕ
を蒸着した後、このウエーハをｎ電極３０８側でワック
スによりガラス板に張り付ける。しかる後、フォトリソ
グラフィー及びＫＩ系エッチング液により、上記蒸着Ａ
ｕをエッチングしてスロット状開口部３０９形成用のマ
スクを形成する。このマスクを用いてＮａＯＨ：Ｈ2 Ｏ
2 ＝５：１の混合物からなるエッチング液でＧａＡｓ基
板をエッチングずる。このエッチング液は、ＺｎＳｅに
対してエッチング速度が遅いため、エッチングはＺｎＳ
ｅ下部クラッド層３０２で停止する。ついで、臭素系エ
ッチング液によりＺｎＳｅ下部クラッド層３０２を部分
的にエッチングした後、ＣｕＳｅを水溶液中で成長させ
てＣｕＳｅ電極３１０を形成し、最後にＰｄ／Ａｕ電極
３１１を形成する。
より、ｐ型ＺｎＳｅ下部クラッド層３０２、ＣｄＺｎＳ
ｅ／ＺｎＳｅ量子井戸活性層３０３、ｎ型ＺｎＳｅ上部
クラッド層３０４、ｐ型ＺｎＳｅ電流阻止層３０５を成
長させる。ｐ型ドーパントとして窒素を、ｎ型ドーパン
トとして塩素を用いる。ついで、ＭＢＥ成長炉からウエ
ーハを取り出し、フォトリソグラフィー及び臭素系溶液
中でのエッチングによりｐ型ＺｎＳｅ電流阻止層３０５
にｎ型ＺｎＳｅ上部クラッド層３０４に達する開口部３
０５ａを形成する。ついで、ウエーハをＭＢＥ成長炉に
入れ、２５０℃出ｎ型ＺｎＳｅ埋め込み層３０６、ｎ型
ＺｎＳｅキャップ層３０７を形成する。ウエーハを再び
ＭＢＥ成長炉から取り出し、表面全面に渡りｎ電極３０
８を形成する。次に、ＧａＡｓ基板３０１の裏面にＡｕ
を蒸着した後、このウエーハをｎ電極３０８側でワック
スによりガラス板に張り付ける。しかる後、フォトリソ
グラフィー及びＫＩ系エッチング液により、上記蒸着Ａ
ｕをエッチングしてスロット状開口部３０９形成用のマ
スクを形成する。このマスクを用いてＮａＯＨ：Ｈ2 Ｏ
2 ＝５：１の混合物からなるエッチング液でＧａＡｓ基
板をエッチングずる。このエッチング液は、ＺｎＳｅに
対してエッチング速度が遅いため、エッチングはＺｎＳ
ｅ下部クラッド層３０２で停止する。ついで、臭素系エ
ッチング液によりＺｎＳｅ下部クラッド層３０２を部分
的にエッチングした後、ＣｕＳｅを水溶液中で成長させ
てＣｕＳｅ電極３１０を形成し、最後にＰｄ／Ａｕ電極
３１１を形成する。
【００７３】図２２に示す半導体レーザ構造を共振器長
５００μｍに劈開し、銅製のヒートシンクにＩｎ半田を
用いてマウントし、その特性を室温で評価した。発振波
長は５２５ｎｍであり、連続動作での発振しきい値電流
は４０ｍＡであった。また、この時の動作電圧は２．７
５Ｖであった。連続動作での最高発振温度は１２０℃で
あった。すなわち、本発明に従って基板裏面にＺｎＳｅ
下部クラッド層に達する開口を設けることにより、従来
困難であった室温での連続発振ばかりでなく、室温にお
いて実用に十分な信頼性を確保するために必要な高温ま
での発振が得られる。事実、動作温度７０℃、動作光出
力５ｍＷにおいて１００００時間以上の動作が確認され
た。
５００μｍに劈開し、銅製のヒートシンクにＩｎ半田を
用いてマウントし、その特性を室温で評価した。発振波
長は５２５ｎｍであり、連続動作での発振しきい値電流
は４０ｍＡであった。また、この時の動作電圧は２．７
５Ｖであった。連続動作での最高発振温度は１２０℃で
あった。すなわち、本発明に従って基板裏面にＺｎＳｅ
下部クラッド層に達する開口を設けることにより、従来
困難であった室温での連続発振ばかりでなく、室温にお
いて実用に十分な信頼性を確保するために必要な高温ま
での発振が得られる。事実、動作温度７０℃、動作光出
力５ｍＷにおいて１００００時間以上の動作が確認され
た。
【００７４】このように良好な信頼特性が得られた要因
は、III −Ｖ族化合物半導体からなる基板とその上に形
成されたＺｎＳｅ等のII−VI族化合物半導体層を有する
素子において、該基板裏面から該半導体層に達する開口
を設けることによって該半導体層と基板との界面近傍に
存在する欠陥が除去され、該半導体層に直接接して電極
を形成することにより、特性劣化の直接的な原因が取り
除かれるとともに、従来のように基板を介して間接的に
半導体層に電流を注入する場合に比べて界面近傍の欠陥
の増殖が抑制される結果発光部への欠陥の侵入が阻止さ
れるためである。また、本発明による素子構造により電
流狭窄構造が得られるため、電流密度が向上し、低電圧
動作が可能となり、また端面への電流注入がないので端
面劣化が低減される。加えて、活性層近傍に電極すなわ
ち金属が存在するため放熱効率が良好で素子の発熱を効
率よく放散できる。
は、III −Ｖ族化合物半導体からなる基板とその上に形
成されたＺｎＳｅ等のII−VI族化合物半導体層を有する
素子において、該基板裏面から該半導体層に達する開口
を設けることによって該半導体層と基板との界面近傍に
存在する欠陥が除去され、該半導体層に直接接して電極
を形成することにより、特性劣化の直接的な原因が取り
除かれるとともに、従来のように基板を介して間接的に
半導体層に電流を注入する場合に比べて界面近傍の欠陥
の増殖が抑制される結果発光部への欠陥の侵入が阻止さ
れるためである。また、本発明による素子構造により電
流狭窄構造が得られるため、電流密度が向上し、低電圧
動作が可能となり、また端面への電流注入がないので端
面劣化が低減される。加えて、活性層近傍に電極すなわ
ち金属が存在するため放熱効率が良好で素子の発熱を効
率よく放散できる。
【００７５】（第１４の実施の形態）図２３に第１４の
実施の形態に係る半導体素子（半導体レーザ）の断面図
を示す。図２３に示すように、ｐ型ＧａＡｓ基板４０１
上に、絶縁性ＺｎＳｅバッファ層４０２（厚さ０．２μ
ｍ、ドーピングキャリア濃度１Ｅ１６ｃｍ-3以下）を介
して、ｎ型ＺｎＳＳｅ下部クラッド層４０３（厚さ２μ
ｍ、ドーピングキャリア濃度１Ｅ１８ｃｍ-3）、ＣｄＺ
ｎＳｅ／ＺｎＳｅ量子井戸活性層４０４、ｐ型上部クラ
ッド層４０５（厚さ０．５μｍ、ドーピングキャリア濃
度１Ｅ１８ｃｍ-3）からなる多重ヘテロ構造部が形成さ
れている。このヘテロ構造部は、発光領域となる。上部
クラッド層４０５上には、上部クラッド層４０５を一部
露出する開口部４０６ａを有するｎ型ＺｎＳＳｅ電流阻
止層４０６（厚さ１μｍ、ドーピングキャリア濃度１Ｅ
１８ｃｍ-3）が形成されている。電流阻止層４０６上に
は、その開口部４０６ａを通して上部クラッド層４０５
にも達するように、ｐ型ＺｎＳＳｅ埋め込み層４０７
（厚さ３μｍ、ドーピングキャリア濃度１Ｅ１８ｃ
ｍ-3）が形成され、その上には、ｐ型ＺｎＳＳｅキャッ
プ層４０８（厚さ５００ｎｍ、ドーピングキャリア濃度
１Ｅ１９ｃｍ-3）が形成されている。このキャップ層４
０８の上には、その全面に渡って、Ｐｄ（５０ｎｍ）及
びＡｕ（３００ｎｍ）の順に積層されたｐ電極４０９が
形成されている。
実施の形態に係る半導体素子（半導体レーザ）の断面図
を示す。図２３に示すように、ｐ型ＧａＡｓ基板４０１
上に、絶縁性ＺｎＳｅバッファ層４０２（厚さ０．２μ
ｍ、ドーピングキャリア濃度１Ｅ１６ｃｍ-3以下）を介
して、ｎ型ＺｎＳＳｅ下部クラッド層４０３（厚さ２μ
ｍ、ドーピングキャリア濃度１Ｅ１８ｃｍ-3）、ＣｄＺ
ｎＳｅ／ＺｎＳｅ量子井戸活性層４０４、ｐ型上部クラ
ッド層４０５（厚さ０．５μｍ、ドーピングキャリア濃
度１Ｅ１８ｃｍ-3）からなる多重ヘテロ構造部が形成さ
れている。このヘテロ構造部は、発光領域となる。上部
クラッド層４０５上には、上部クラッド層４０５を一部
露出する開口部４０６ａを有するｎ型ＺｎＳＳｅ電流阻
止層４０６（厚さ１μｍ、ドーピングキャリア濃度１Ｅ
１８ｃｍ-3）が形成されている。電流阻止層４０６上に
は、その開口部４０６ａを通して上部クラッド層４０５
にも達するように、ｐ型ＺｎＳＳｅ埋め込み層４０７
（厚さ３μｍ、ドーピングキャリア濃度１Ｅ１８ｃ
ｍ-3）が形成され、その上には、ｐ型ＺｎＳＳｅキャッ
プ層４０８（厚さ５００ｎｍ、ドーピングキャリア濃度
１Ｅ１９ｃｍ-3）が形成されている。このキャップ層４
０８の上には、その全面に渡って、Ｐｄ（５０ｎｍ）及
びＡｕ（３００ｎｍ）の順に積層されたｐ電極４０９が
形成されている。
【００７６】基板４０１には、その裏面から、基板４０
１及びバッファ層４０２を貫通し、下部クラッド層４０
３をも部分的に除去してスロット状の開口部４１０が設
けられている。この開口部４１０は、基板に対してバッ
ファ層４０２及び下部クラッド層４０３のエッチング速
度が大きい結果、基板表面に平行な面において基板４０
１における開口面積に比べバッファ層４０２における開
口面積が大きくなっている。この開口部４１０を通し
て、下部クラッド層４０３に接してＩｎ（１０ｎｍ）及
びＡｕ（３００ｎｍ）からなるｎ電極２１１が形成され
ている。
１及びバッファ層４０２を貫通し、下部クラッド層４０
３をも部分的に除去してスロット状の開口部４１０が設
けられている。この開口部４１０は、基板に対してバッ
ファ層４０２及び下部クラッド層４０３のエッチング速
度が大きい結果、基板表面に平行な面において基板４０
１における開口面積に比べバッファ層４０２における開
口面積が大きくなっている。この開口部４１０を通し
て、下部クラッド層４０３に接してＩｎ（１０ｎｍ）及
びＡｕ（３００ｎｍ）からなるｎ電極２１１が形成され
ている。
【００７７】この半導体レーザについても、第１３の実
施の形態に係る半導体レーザと同様良好な特性が得られ
た。
施の形態に係る半導体レーザと同様良好な特性が得られ
た。
【００７８】なお、上に記述したように、開口部４１０
を基板における開口面積より基板に接して形成された半
導体層における開口面積の方が大きくするように形成す
ることにより、電極を良好な密着性をもって形成するこ
とができる。すなわち、例えばＩｎ電極を形成する場
合、Ｉｎを被着してから加熱後の冷却時に、大開口部に
より内部圧力が吸収されＩｎが半導体の面に対してより
一層密着することとなる。また、この際、バッファ層及
び下部クラッド層のエッチング部の側面には電極が付着
しないので、基板界面へのリーク電流パスが生じないと
いう利点も得られる。
を基板における開口面積より基板に接して形成された半
導体層における開口面積の方が大きくするように形成す
ることにより、電極を良好な密着性をもって形成するこ
とができる。すなわち、例えばＩｎ電極を形成する場
合、Ｉｎを被着してから加熱後の冷却時に、大開口部に
より内部圧力が吸収されＩｎが半導体の面に対してより
一層密着することとなる。また、この際、バッファ層及
び下部クラッド層のエッチング部の側面には電極が付着
しないので、基板界面へのリーク電流パスが生じないと
いう利点も得られる。
【００７９】図２４に、ｐ型ＧａＡｓ基板界面近傍のｐ
型ＺｎＳｅ層の実効アクセプタ濃度を示す。図２４に示
されているように、基板界面近傍では実効アクセプタ濃
度は低下しており、この状態で素子を動作させると基板
とｐ型ＺｎＳｅ層との界面では電圧降下が大きくなり、
素子の動作電圧は高くなる。これに対し、本発明の第３
の側面に従って開口部を設けるとこのようにアクセプタ
濃度が低下している部分が除去されてｐ型ＺｎＳｅ層に
直接電極を形成できるので動作電圧の低下に寄与するこ
とができる。
型ＺｎＳｅ層の実効アクセプタ濃度を示す。図２４に示
されているように、基板界面近傍では実効アクセプタ濃
度は低下しており、この状態で素子を動作させると基板
とｐ型ＺｎＳｅ層との界面では電圧降下が大きくなり、
素子の動作電圧は高くなる。これに対し、本発明の第３
の側面に従って開口部を設けるとこのようにアクセプタ
濃度が低下している部分が除去されてｐ型ＺｎＳｅ層に
直接電極を形成できるので動作電圧の低下に寄与するこ
とができる。
【００８０】以上、図２２〜図２４に基づいて本発明の
第３の側面を半導体レーザについて説明したが、本発明
の第３の側面は、これに限らず、III −Ｖ族化合物半導
体からなる半導体基板上にII−VI族半導体化合物層が形
成された発光ダイオードやヘテロバイポーラトランジス
タ等にも適用することができ、その場合でも同様に高い
信頼性が得られる。また、基板としてもケイ素、サファ
イア、ＳｉＣ、ＳｒＴｉＯ2 、ダイヤモンド等を用いる
こともでき、さらにその上に形成する半導体層としてII
I −Ｖ族化合物半導体例えばＧａＮ、ＩｎＧａＮ、Ａｌ
ＧａＮ、ＢＮ、ＡｌＮを用いることもできる。
第３の側面を半導体レーザについて説明したが、本発明
の第３の側面は、これに限らず、III −Ｖ族化合物半導
体からなる半導体基板上にII−VI族半導体化合物層が形
成された発光ダイオードやヘテロバイポーラトランジス
タ等にも適用することができ、その場合でも同様に高い
信頼性が得られる。また、基板としてもケイ素、サファ
イア、ＳｉＣ、ＳｒＴｉＯ2 、ダイヤモンド等を用いる
こともでき、さらにその上に形成する半導体層としてII
I −Ｖ族化合物半導体例えばＧａＮ、ＩｎＧａＮ、Ａｌ
ＧａＮ、ＢＮ、ＡｌＮを用いることもできる。
【００８１】
【発明の効果】以上述べたように、本発明により、発光
効率等の特性に優れた半導体素子及びその製造方法が提
供される。なお、本発明において、第１の側面、第２の
側面及び第３の側面を種々組み合わせることができるこ
とはいうまでもない。
効率等の特性に優れた半導体素子及びその製造方法が提
供される。なお、本発明において、第１の側面、第２の
側面及び第３の側面を種々組み合わせることができるこ
とはいうまでもない。
【図１】本発明の第１の側面に係る半導体発光素子の切
断方向を一例を示す概略平面図。
断方向を一例を示す概略平面図。
【図２】本発明の第２の側面により基板裏面を加工した
場合（ｂ）と加工しない場合（ａ）それぞれの基板の割
れエネルギーを比較して示すグラフ図。
場合（ｂ）と加工しない場合（ａ）それぞれの基板の割
れエネルギーを比較して示すグラフ図。
【図３】本発明の第２の側面により基板裏面を加工した
場合の劈開方向を示す概略平面図。
場合の劈開方向を示す概略平面図。
【図４】基板裏面の加工精度と、発光素子の発振しきい
値との関係を示す図。
値との関係を示す図。
【図５】本発明の第１の実施の形態に係る発光素子の製
造工程を説明するための図。
造工程を説明するための図。
【図６】本発明の第１の実施の形態に係る発光素子の製
造工程を説明するための図。
造工程を説明するための図。
【図７】本発明の第１の実施の形態に係る発光素子の製
造工程を説明するための図。
造工程を説明するための図。
【図８】本発明の第１の実施の形態に係る発光素子の製
造工程を説明するための図。
造工程を説明するための図。
【図９】本発明の発光素子をマウントした状態を示す模
式図。
式図。
【図１０】本発明の発光素子を別の形態でマウントした
状態を示す模式図。
状態を示す模式図。
【図１１】本発明の第２の実施の形態に係る発光素子の
断面図。
断面図。
【図１２】本発明の第３の実施の形態に係る発光素子の
平面図。
平面図。
【図１３】本発明の第４の実施の形態に係る発光素子を
示す図。
示す図。
【図１４】本発明の第５の実施の形態に係る発光素子を
示す図。
示す図。
【図１５】本発明の第６の実施の形態に係る発光素子を
示す図。
示す図。
【図１６】本発明の第７の実施の形態に係る発光素子を
示す図。
示す図。
【図１７】本発明の第８の実施の形態に係る発光素子を
示す図。
示す図。
【図１８】本発明の第９の実施の形態に係る発光素子を
示す断面図。
示す断面図。
【図１９】本発明の第１０の実施の形態に係る発光素子
を示す図。
を示す図。
【図２０】本発明の第１１の実施の形態に係る発光素子
を示す図。
を示す図。
【図２１】本発明の第１２の実施の形態に係る発光素子
を示す図。
を示す図。
【図２２】本発明の第１３の実施の形態に係る発光素子
を示す図。
を示す図。
【図２３】本発明の第１４の実施の形態に係る発光素子
を示す図。
を示す図。
【図２４】半導体基板の界面近傍における半導体層中の
実効キャリア濃度を示す図。
実効キャリア濃度を示す図。
１１，３１，４１，５１，６１，７１，８１，９１，１
０１，２０１，３０１，４０１…基板、１２，１３，１
４，３２，３３，３４，３５，４２，４３，４４，４５
５２，５３，５４，５５，６２，６３，６４，６５７
２，７３，７４，７５，８２，８３，８４，８５，８
６，９２，９３，９４，９５，９６，１０２，１０３，
１０４，１０５，１０６，２０２，２０３，２０４，２
０５，２０６，３０２，３０３，３０４，３０５，３０
６，３０７，４０２，４０３，４０４，４０５，４０
６，４０７，４０８…半導体層、１６，１７，３６，３
７，４６，４７，５６，５７，６６，６７，７６，７
７，８８，８９，９８，９９，１０８，１０９，２０
８，２０９，３０８，３１１，４０９，４１１…電極、
３０９，４１０…スロット状開口部。
０１，２０１，３０１，４０１…基板、１２，１３，１
４，３２，３３，３４，３５，４２，４３，４４，４５
５２，５３，５４，５５，６２，６３，６４，６５７
２，７３，７４，７５，８２，８３，８４，８５，８
６，９２，９３，９４，９５，９６，１０２，１０３，
１０４，１０５，１０６，２０２，２０３，２０４，２
０５，２０６，３０２，３０３，３０４，３０５，３０
６，３０７，４０２，４０３，４０４，４０５，４０
６，４０７，４０８…半導体層、１６，１７，３６，３
７，４６，４７，５６，５７，６６，６７，７６，７
７，８８，８９，９８，９９，１０８，１０９，２０
８，２０９，３０８，３１１，４０９，４１１…電極、
３０９，４１０…スロット状開口部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 正行 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 斎藤 真司 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 西川 幸江 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 ジョン・レニー 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (6)
- 【請求項１】 六方晶系の単結晶基板と、この単結晶基
板上に積層された化合物半導体層と、この化合物半導体
層に接する電極とを備えた半導体発光素子において、 前記単結晶基板及び化合物半導体層がそれぞれ多角形の
平面形状を有し、この多角形の内角のうち少なくとも１
つが（６０゜±３°）×ｎ（ｎは自然数）であることを
特徴とする半導体発光素子。 - 【請求項２】 六方晶系の単結晶基板と、この単結晶基
板上に積層された化合物半導体層と、この化合物半導体
層に接する電極とを備えた半導体発光素子において、 前記単結晶基板及び化合物半導体層がそれぞれ１又はそ
れ以上の正三角形により構成された平面形状を有するこ
とを特徴とする半導体発光素子。 - 【請求項３】 単結晶基板と、この単結晶基板上に積層
された六方晶系の化合物半導体層と、この化合物半導体
層に接する電極とを備えた半導体発光素子において、 前記単結晶基板の厚さをＴ、素子の最も長い一辺の長さ
をＬとしたとき、Ｔ／Ｌ＜２を満足し、かつ基板裏面の
凹凸が基板の厚さＴの３％以内にあることを特徴とする
半導体発光素子。 - 【請求項４】 六方晶系の単結晶基板と、この単結晶基
板上に積層された六方晶系の化合物半導体層と、この化
合物半導体層に接する電極とを備えた半導体発光素子に
おいて、 発光素子の一辺が少なくとも＜１１−２０＞もしくは＜
１−１００＞方向のいずれかに平行であることを特徴と
する半導体発光素子。 - 【請求項５】 基板と、この基板上に積層された半導体
膜と、この半導体膜に接する電極を備えた半導体素子に
おいて、 前記基板が裏面から前記半導体膜に達する開口部を有
し、前記基板と平行な面での開口部の断面積の最小値が
前記半導体層の開口部の基板と平行な面での断面積に比
較して小さく、前記電極がこの開口部から前記半導体膜
に接するように形成されていることを特徴とする半導体
素子。 - 【請求項６】 六方晶系の単結晶基板上に化合物半導体
層を積層する工程、前記化合物半導体層に接して電極を
形成する工程、前記化合物半導体層及び電極を形成した
単結晶基板を切断する工程を備えた半導体発光素子の製
造方法において、 前記化合物半導体層及び電極を形成した単結晶基板＜１
１−２０＞方向もしくは＜１−１００＞方向に平行に切
断して平面多角形状にすることを特徴とする半導体発光
素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23580295A JP3557011B2 (ja) | 1995-03-30 | 1995-09-13 | 半導体発光素子、及びその製造方法 |
| US08/623,829 US5864171A (en) | 1995-03-30 | 1996-03-29 | Semiconductor optoelectric device and method of manufacturing the same |
| US09/089,130 US6080599A (en) | 1995-03-30 | 1998-06-02 | Semiconductor optoelectric device and method of manufacturing the same |
| US13/270,287 USRE44215E1 (en) | 1995-03-30 | 2011-10-11 | Semiconductor optoelectric device and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-72678 | 1995-03-30 | ||
| JP7267895 | 1995-03-30 | ||
| JP23580295A JP3557011B2 (ja) | 1995-03-30 | 1995-09-13 | 半導体発光素子、及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004117183A Division JP3940729B2 (ja) | 1995-03-30 | 2004-04-12 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330628A true JPH08330628A (ja) | 1996-12-13 |
| JP3557011B2 JP3557011B2 (ja) | 2004-08-25 |
Family
ID=26413821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23580295A Expired - Lifetime JP3557011B2 (ja) | 1995-03-30 | 1995-09-13 | 半導体発光素子、及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US5864171A (ja) |
| JP (1) | JP3557011B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871228A2 (en) * | 1997-04-09 | 1998-10-14 | Matsushita Electronics Corporation | Semiconductor substrate, semiconductor device and method of manufacturing the same |
| EP0961328A2 (en) * | 1998-05-28 | 1999-12-01 | Sumitomo Electric Industries, Ltd. | Gallium nitride-type semiconductor device |
| JP2002026438A (ja) * | 2000-07-05 | 2002-01-25 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| WO2003001613A1 (en) * | 2001-06-25 | 2003-01-03 | Vichel Incorporation | Nitride semiconductor light emitting device and method of manufacturing the same |
| KR20040104265A (ko) * | 2003-06-03 | 2004-12-10 | 삼성전기주식회사 | 질화 갈륨계 반도체 led 소자 |
| JP2006086469A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法 |
| JP2006518104A (ja) * | 2003-02-19 | 2006-08-03 | キネテイツク・リミテツド | シリコン基板改質用バッファ構造 |
| JP2007201305A (ja) * | 2006-01-30 | 2007-08-09 | Sony Corp | 半導体レーザ装置、半導体レーザチップ、および半導体レーザ装置の製造方法 |
| WO2007100038A1 (ja) * | 2006-03-01 | 2007-09-07 | Rohm Co., Ltd. | 発光素子及びこの発光素子の製造方法 |
| JP2009105466A (ja) * | 2009-02-16 | 2009-05-14 | Sharp Corp | 窒化物半導体ウェハ及び窒化物半導体素子の製造方法 |
| US7899100B2 (en) | 2002-03-01 | 2011-03-01 | Sharp Kabushiki Kaisha | GaN laser element |
| WO2011145370A1 (ja) * | 2010-05-18 | 2011-11-24 | 昭和電工株式会社 | 半導体発光チップおよび基板の加工方法 |
| US8188495B2 (en) | 2006-06-13 | 2012-05-29 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
| JP2012186330A (ja) * | 2011-03-07 | 2012-09-27 | Opnext Japan Inc | 窒化物半導体レーザ装置の製造方法 |
| US8426881B2 (en) | 2001-02-01 | 2013-04-23 | Cree, Inc. | Light emitting diodes including two reflector layers |
| JP2013191684A (ja) * | 2012-03-13 | 2013-09-26 | Nichia Chem Ind Ltd | 半導体レーザ素子 |
| JP2014232793A (ja) * | 2013-05-29 | 2014-12-11 | 日本オクラロ株式会社 | 光半導体素子及び光半導体装置 |
| JP2016006881A (ja) * | 2010-06-18 | 2016-01-14 | ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． | 光学デバイス用のガリウム及び窒素含有三角形又は菱形形状の構成 |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL94183A (en) * | 1989-05-05 | 2003-09-17 | Baylor College Medicine | cDNA SEQUENCE CODING FOR HUMAN LACTOFERRIN PROTEIN OR PORTION THEREOF AND LACTOFERRIN PROTEIN PRODUCED FROM SAID SEQUENCE |
| US6031244A (en) * | 1996-12-09 | 2000-02-29 | Sony Corporation | Luminescent semiconductor device with antidiffusion layer on active layer surface |
| JPH10270802A (ja) * | 1997-03-25 | 1998-10-09 | Sharp Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
| JPH10335750A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | 半導体基板および半導体装置 |
| US6413839B1 (en) * | 1998-10-23 | 2002-07-02 | Emcore Corporation | Semiconductor device separation using a patterned laser projection |
| DE19911717A1 (de) * | 1999-03-16 | 2000-09-28 | Osram Opto Semiconductors Gmbh | Monolithisches elektrolumineszierendes Bauelement und Verfahren zu dessen Herstellung |
| US6465809B1 (en) * | 1999-06-09 | 2002-10-15 | Kabushiki Kaisha Toshiba | Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof |
| US6653663B2 (en) * | 1999-12-06 | 2003-11-25 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device |
| US6693033B2 (en) * | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| EP1256135A1 (de) * | 2000-02-15 | 2002-11-13 | Osram Opto Semiconductors GmbH | Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung |
| DE10006738C2 (de) * | 2000-02-15 | 2002-01-17 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung |
| DE20111659U1 (de) * | 2000-05-23 | 2001-12-13 | Osram Opto Semiconductors Gmbh | Bauelement für die Optoelektronik |
| FR2809534B1 (fr) * | 2000-05-26 | 2005-01-14 | Commissariat Energie Atomique | Dispositif semiconducteur a injection electronique verticale et son procede de fabrication |
| US6452217B1 (en) * | 2000-06-30 | 2002-09-17 | General Electric Company | High power LED lamp structure using phase change cooling enhancements for LED lighting products |
| DE10032838B4 (de) * | 2000-07-06 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung |
| US6680959B2 (en) * | 2000-07-18 | 2004-01-20 | Rohm Co., Ltd. | Semiconductor light emitting device and semiconductor laser |
| AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| WO2002063348A2 (en) * | 2000-10-20 | 2002-08-15 | Emcore Corporation | IMPROVED LIGHT EXTRACTION EFFICIENCY OF GaN BASED LEDs |
| US6657237B2 (en) * | 2000-12-18 | 2003-12-02 | Samsung Electro-Mechanics Co., Ltd. | GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same |
| KR20020049348A (ko) * | 2000-12-19 | 2002-06-26 | 니 에프. 케이 | 비직각형 기판을 가지는 반도체 광전자 장치 |
| US6518079B2 (en) * | 2000-12-20 | 2003-02-11 | Lumileds Lighting, U.S., Llc | Separation method for gallium nitride devices on lattice-mismatched substrates |
| JP2002208541A (ja) * | 2001-01-11 | 2002-07-26 | Shiro Sakai | 窒化物系半導体装置及びその製造方法 |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US20040113168A1 (en) * | 2001-02-21 | 2004-06-17 | Ivan Eliashevich | Light extraction efficiency of gan based leds |
| US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| DE10111501B4 (de) * | 2001-03-09 | 2019-03-21 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JP2002368263A (ja) * | 2001-06-06 | 2002-12-20 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US7019332B2 (en) * | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6639249B2 (en) * | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US20030026310A1 (en) * | 2001-08-06 | 2003-02-06 | Motorola, Inc. | Structure and method for fabrication for a lighting device |
| DE10139723A1 (de) * | 2001-08-13 | 2003-03-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Chip und strahlungsemittierendes Bauelement |
| US6673667B2 (en) * | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| EP1459365A2 (de) * | 2001-12-21 | 2004-09-22 | Aixtron AG | Verfahren zum herstellen von iii-v-laserbauelementen |
| JP3585891B2 (ja) * | 2002-02-01 | 2004-11-04 | 独立行政法人 科学技術振興機構 | レーザー素子 |
| JP3898537B2 (ja) * | 2002-03-19 | 2007-03-28 | 日本電信電話株式会社 | 窒化物半導体の薄膜形成方法および窒化物半導体発光素子 |
| US6916717B2 (en) * | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
| JP2004128415A (ja) * | 2002-10-07 | 2004-04-22 | Toshiba Corp | トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法 |
| US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
| US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
| US7169619B2 (en) * | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6806202B2 (en) | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| US6963090B2 (en) | 2003-01-09 | 2005-11-08 | Freescale Semiconductor, Inc. | Enhancement mode metal-oxide-semiconductor field effect transistor |
| US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| TWI248244B (en) * | 2003-02-19 | 2006-01-21 | J P Sercel Associates Inc | System and method for cutting using a variable astigmatic focal beam spot |
| US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
| US20050127374A1 (en) * | 2003-12-16 | 2005-06-16 | Chao-Huang Lin | Light-emitting device and forming method thereof |
| US7290541B2 (en) * | 2004-04-20 | 2007-11-06 | Aerogen, Inc. | Aerosol delivery apparatus and method for pressure-assisted breathing systems |
| JP5507792B2 (ja) * | 2004-09-16 | 2014-05-28 | 三星電子株式会社 | Ｉｉｉ族窒化物半導体光素子 |
| JP4890813B2 (ja) * | 2005-08-05 | 2012-03-07 | 昭和電工株式会社 | 発光ダイオード及び発光ダイオードランプ |
| JP2007294878A (ja) * | 2006-03-31 | 2007-11-08 | Fujifilm Corp | 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置 |
| US7915714B2 (en) * | 2006-04-27 | 2011-03-29 | Panasonic Corporation | Semiconductor light emitting element and wafer |
| JP2008141187A (ja) * | 2006-11-09 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 窒化物半導体レーザ装置 |
| NZ555163A (en) | 2007-05-14 | 2010-05-28 | Fonterra Co Operative Group | Methods of immune or hematological enhancement, inhibiting tumour formation or growth, and treating or preventing cancer, cancer symptoms, or the symptoms of cancer treatments |
| US7701995B2 (en) * | 2007-07-06 | 2010-04-20 | Nichia Corporation | Nitride semiconductor laser element |
| JP2009283912A (ja) * | 2008-04-25 | 2009-12-03 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| US20090309127A1 (en) * | 2008-06-13 | 2009-12-17 | Soraa, Inc. | Selective area epitaxy growth method and structure |
| US8847249B2 (en) * | 2008-06-16 | 2014-09-30 | Soraa, Inc. | Solid-state optical device having enhanced indium content in active regions |
| JP4375497B1 (ja) * | 2009-03-11 | 2009-12-02 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法 |
| US8749030B2 (en) * | 2009-05-29 | 2014-06-10 | Soraa, Inc. | Surface morphology of non-polar gallium nitride containing substrates |
| US20130256286A1 (en) * | 2009-12-07 | 2013-10-03 | Ipg Microsystems Llc | Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths |
| KR100993072B1 (ko) * | 2010-01-11 | 2010-11-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| US9450143B2 (en) | 2010-06-18 | 2016-09-20 | Soraa, Inc. | Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices |
| US9236530B2 (en) | 2011-04-01 | 2016-01-12 | Soraa, Inc. | Miscut bulk substrates |
| US9646827B1 (en) | 2011-08-23 | 2017-05-09 | Soraa, Inc. | Method for smoothing surface of a substrate containing gallium and nitrogen |
| CN103811613A (zh) * | 2012-11-15 | 2014-05-21 | 展晶科技(深圳)有限公司 | 发光二极管磊晶结构 |
| US9536924B2 (en) | 2012-12-06 | 2017-01-03 | Seoul Viosys Co., Ltd. | Light-emitting diode and application therefor |
| KR102071036B1 (ko) * | 2012-12-28 | 2020-01-29 | 서울바이오시스 주식회사 | 발광 다이오드 및 그것을 채택하는 조명 장치 |
| CN109979925B (zh) | 2012-12-06 | 2024-03-01 | 首尔伟傲世有限公司 | 发光二极管 |
| KR101984932B1 (ko) * | 2013-01-31 | 2019-06-03 | 서울바이오시스 주식회사 | 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈 |
| EP3394883A4 (en) * | 2015-12-22 | 2019-08-14 | Intel Corporation | PRUDENT INTEGRATION III-V / CMOS IF OR GE-BASED FIN |
| US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US20240079519A1 (en) * | 2020-12-22 | 2024-03-07 | Chungang University Industry Academic Cooperation Foundation | C2 symmetric led element and method for manufacturing display module by using arrangement of c2 symmetric led element using wave energy |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3816906A (en) * | 1969-06-20 | 1974-06-18 | Siemens Ag | Method of dividing mg-al spinel substrate wafers coated with semiconductor material and provided with semiconductor components |
| US3589936A (en) | 1969-08-04 | 1971-06-29 | Air Reduction | Heteroepitaxial growth of germanium on sapphire |
| JPS5311348B2 (ja) * | 1973-04-25 | 1978-04-20 | ||
| US4225892A (en) * | 1979-02-05 | 1980-09-30 | International Business Machines Corporation | Wear resistant magnetorestrictive head |
| US4542397A (en) * | 1984-04-12 | 1985-09-17 | Xerox Corporation | Self aligning small scale integrated circuit semiconductor chips to form large area arrays |
| US5218216A (en) * | 1987-01-31 | 1993-06-08 | Toyoda Gosei Co., Ltd. | Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same |
| JPS63249114A (ja) | 1987-04-03 | 1988-10-17 | Matsushita Electric Ind Co Ltd | 光回路素子およびその製造方法 |
| US4912064A (en) * | 1987-10-26 | 1990-03-27 | North Carolina State University | Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon |
| US5187547A (en) * | 1988-05-18 | 1993-02-16 | Sanyo Electric Co., Ltd. | Light emitting diode device and method for producing same |
| JP2704181B2 (ja) * | 1989-02-13 | 1998-01-26 | 日本電信電話株式会社 | 化合物半導体単結晶薄膜の成長方法 |
| JP3026087B2 (ja) | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
| JP2838108B2 (ja) | 1989-04-29 | 1998-12-16 | 豊田合成株式会社 | サファイアを基板とする半導体チップの製造方法 |
| JP2859478B2 (ja) | 1991-12-12 | 1999-02-17 | 日亜化学工業 株式会社 | 発光デバイス用の窒化ガリウム系化合物半導体ウエハーの切断方法 |
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
| JP2910811B2 (ja) | 1993-03-25 | 1999-06-23 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体ウエハーの切断方法 |
| JP2698796B2 (ja) * | 1994-04-20 | 1998-01-19 | 豊田合成株式会社 | ３族窒化物半導体発光素子 |
| JP2953326B2 (ja) | 1994-11-30 | 1999-09-27 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体レーザ素子の製造方法 |
| US5585648A (en) * | 1995-02-03 | 1996-12-17 | Tischler; Michael A. | High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same |
-
1995
- 1995-09-13 JP JP23580295A patent/JP3557011B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-29 US US08/623,829 patent/US5864171A/en not_active Ceased
-
1998
- 1998-06-02 US US09/089,130 patent/US6080599A/en not_active Expired - Lifetime
-
2011
- 2011-10-11 US US13/270,287 patent/USRE44215E1/en not_active Expired - Lifetime
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871228A3 (en) * | 1997-04-09 | 2001-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, semiconductor device and method of manufacturing the same |
| EP0871228A2 (en) * | 1997-04-09 | 1998-10-14 | Matsushita Electronics Corporation | Semiconductor substrate, semiconductor device and method of manufacturing the same |
| US6593159B1 (en) | 1997-04-09 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, semiconductor device and method of manufacturing the same |
| KR100628628B1 (ko) * | 1998-05-28 | 2006-09-27 | 스미토모덴키고교가부시키가이샤 | 질화갈륨계 반도체디바이스 |
| EP0961328A2 (en) * | 1998-05-28 | 1999-12-01 | Sumitomo Electric Industries, Ltd. | Gallium nitride-type semiconductor device |
| EP0961328A3 (en) * | 1998-05-28 | 2000-08-09 | Sumitomo Electric Industries, Ltd. | Gallium nitride-type semiconductor device |
| EP1804305A1 (en) * | 1998-05-28 | 2007-07-04 | Sumitomo Electric Industries, Ltd. | A method of producing a gallium nitride-type light emitting semiconductor device |
| JP2002026438A (ja) * | 2000-07-05 | 2002-01-25 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| US8426881B2 (en) | 2001-02-01 | 2013-04-23 | Cree, Inc. | Light emitting diodes including two reflector layers |
| US8692277B2 (en) | 2001-02-01 | 2014-04-08 | Cree, Inc. | Light emitting diodes including optically matched substrates |
| WO2003001613A1 (en) * | 2001-06-25 | 2003-01-03 | Vichel Incorporation | Nitride semiconductor light emitting device and method of manufacturing the same |
| US8170076B2 (en) | 2002-03-01 | 2012-05-01 | Sharp Kabushiki Kaisha | GaN laser element |
| US8548019B2 (en) | 2002-03-01 | 2013-10-01 | Sharp Kabushiki Kaisha | GaN laser element |
| US8824516B2 (en) | 2002-03-01 | 2014-09-02 | Sharp Kabushiki Kaisha | GaN-based laser device |
| US7899100B2 (en) | 2002-03-01 | 2011-03-01 | Sharp Kabushiki Kaisha | GaN laser element |
| JP2006518104A (ja) * | 2003-02-19 | 2006-08-03 | キネテイツク・リミテツド | シリコン基板改質用バッファ構造 |
| KR20040104265A (ko) * | 2003-06-03 | 2004-12-10 | 삼성전기주식회사 | 질화 갈륨계 반도체 led 소자 |
| JP2006086469A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法 |
| JP2007201305A (ja) * | 2006-01-30 | 2007-08-09 | Sony Corp | 半導体レーザ装置、半導体レーザチップ、および半導体レーザ装置の製造方法 |
| JP2007234908A (ja) * | 2006-03-01 | 2007-09-13 | Rohm Co Ltd | 発光素子及びこの発光素子の製造方法 |
| WO2007100038A1 (ja) * | 2006-03-01 | 2007-09-07 | Rohm Co., Ltd. | 発光素子及びこの発光素子の製造方法 |
| US8188495B2 (en) | 2006-06-13 | 2012-05-29 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
| JP2009105466A (ja) * | 2009-02-16 | 2009-05-14 | Sharp Corp | 窒化物半導体ウェハ及び窒化物半導体素子の製造方法 |
| JP2011243730A (ja) * | 2010-05-18 | 2011-12-01 | Showa Denko Kk | 半導体発光チップおよび基板の加工方法 |
| WO2011145370A1 (ja) * | 2010-05-18 | 2011-11-24 | 昭和電工株式会社 | 半導体発光チップおよび基板の加工方法 |
| US8836086B2 (en) | 2010-05-18 | 2014-09-16 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting chip and method for processing substrate |
| JP2016006881A (ja) * | 2010-06-18 | 2016-01-14 | ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． | 光学デバイス用のガリウム及び窒素含有三角形又は菱形形状の構成 |
| JP2012186330A (ja) * | 2011-03-07 | 2012-09-27 | Opnext Japan Inc | 窒化物半導体レーザ装置の製造方法 |
| JP2013191684A (ja) * | 2012-03-13 | 2013-09-26 | Nichia Chem Ind Ltd | 半導体レーザ素子 |
| JP2014232793A (ja) * | 2013-05-29 | 2014-12-11 | 日本オクラロ株式会社 | 光半導体素子及び光半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6080599A (en) | 2000-06-27 |
| USRE44215E1 (en) | 2013-05-14 |
| US5864171A (en) | 1999-01-26 |
| JP3557011B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557011B2 (ja) | 半導体発光素子、及びその製造方法 | |
| JP3525061B2 (ja) | 半導体発光素子の製造方法 | |
| US6818531B1 (en) | Method for manufacturing vertical GaN light emitting diodes | |
| US8198637B2 (en) | Nitride semiconductor laser and method for fabricating the same | |
| JP4169821B2 (ja) | 発光ダイオード | |
| US20090315045A1 (en) | Integrated semiconductor light emitting device and method for manufacturing same | |
| JPH11307870A (ja) | 半導体装置およびその製造方法 | |
| JP2000323797A (ja) | 窒化物半導体レーザ及びその製造方法 | |
| US5972730A (en) | Nitride based compound semiconductor light emitting device and method for producing the same | |
| JPH10321910A (ja) | 半導体発光素子 | |
| JPH08153931A (ja) | 窒化ガリウム系化合物半導体レーザ素子の製造方法 | |
| US7183585B2 (en) | Semiconductor device and a method for the manufacture thereof | |
| JP3496512B2 (ja) | 窒化物半導体素子 | |
| JP4493041B2 (ja) | 窒化物半導体発光素子 | |
| JPH0955536A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子およびその製造方法 | |
| JPH10215031A (ja) | 半導体レーザ素子 | |
| JP3216118B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2000216502A (ja) | 窒化物半導体素子の製造方法 | |
| JP3537977B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JP3940729B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2002261370A (ja) | 窒化物系半導体素子の作製方法 | |
| JP2005101536A (ja) | 窒化物半導体レーザ素子 | |
| JP4964027B2 (ja) | 窒化物系半導体レーザ素子の作製方法 | |
| JP2001189531A (ja) | 半導体基板および半導体発光素子およびその作製方法 | |
| JP2002270968A (ja) | 窒化物半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |