KR101984932B1 - 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈 - Google Patents

예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈 Download PDF

Info

Publication number
KR101984932B1
KR101984932B1 KR1020130011453A KR20130011453A KR101984932B1 KR 101984932 B1 KR101984932 B1 KR 101984932B1 KR 1020130011453 A KR1020130011453 A KR 1020130011453A KR 20130011453 A KR20130011453 A KR 20130011453A KR 101984932 B1 KR101984932 B1 KR 101984932B1
Authority
KR
South Korea
Prior art keywords
mesa
semiconductor layer
type semiconductor
layer
conductivity type
Prior art date
Application number
KR1020130011453A
Other languages
English (en)
Other versions
KR20140098594A (ko
Inventor
채종현
이준섭
서대웅
노원영
강민우
장종민
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020130011453A priority Critical patent/KR101984932B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to DE112013005849.9T priority patent/DE112013005849T5/de
Priority to CN201910834913.6A priority patent/CN110600593B/zh
Priority to CN201910265288.8A priority patent/CN109979925B/zh
Priority to DE202013012758.9U priority patent/DE202013012758U1/de
Priority to PCT/KR2013/009395 priority patent/WO2014088201A1/ko
Priority to CN201380072266.0A priority patent/CN105074941B/zh
Publication of KR20140098594A publication Critical patent/KR20140098594A/ko
Priority to US14/733,787 priority patent/US9608171B2/en
Priority to US14/745,284 priority patent/US9548425B2/en
Priority to US14/745,271 priority patent/US9536924B2/en
Priority to US15/470,811 priority patent/US10497836B2/en
Application granted granted Critical
Publication of KR101984932B1 publication Critical patent/KR101984932B1/ko
Priority to US16/660,460 priority patent/US10749080B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광다이오드를 제공한다. 발광다이오드는 제1면과 상기 제1면의 반대면인 제2면을 갖는 기판을 구비한다. 상기 제1면 상에 제1 도전형 반도체층이 배치된다. 상기 제1 도전형 반도체층 상에 차례로 적층된 활성층과 제2 도전형 반도체층을 갖는 메사가 배치된다. 상기 메사의 평면형상은 예각과 둔각을 갖는 다각형일 수 있다. 상기 메사의 외측에 상기 제1 도전형 반도체층이 노출된다. 상기 메사를 덮는 하부 절연막이 배치된다. 상기 하부 절연막은 상기 메사의 외측변들에 인접하여 상기 제1 도전형 반도체층을 노출시키는 복수 개의 제1 개구부들과 상기 제2 도전형 반도체층의 상부면을 노출시키는 제2 개구부를 갖는다. 상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리에 비해 크다. 상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 제1 패드가 접속한다. 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 제2 패드가 접속한다.

Description

예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈 {Light Emitting Diode of Polygon having Acute Angle and Obtuse Angle and Lighting Module}
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드가 조명장치와 같은 넓은 면적에 광을 조사할 필요하 있는 장치에 사용될 때, 발광다이오드의 지향각은 중요한 요소이다. 현재 개발된 발광다이오드의 일반적인 지향각은 약 120도 정도로 알려져 있다. 따라서, 이러한 일반적인 지향각에 비해 더 큰 지향각을 필요로 하는 경우, 발광다이오드를 패키징 할 때 별도로 제작된 렌즈를 사용하여 광의 지향각을 증가시키고 있다.
본 발명이 해결하고자 하는 과제는 칩 레벨에서 지향각이 향상되면서도 전류분산 성능이 향상된 발광다이오드를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 발광다이오드는 제1면과 상기 제1면의 반대면인 제2면을 갖는 기판을 구비한다. 상기 제1면 상에 제1 도전형 반도체층이 배치된다. 상기 제1 도전형 반도체층 상에 차례로 적층된 활성층과 제2 도전형 반도체층을 갖는 메사가 배치된다. 상기 메사의 평면형상은 예각과 둔각을 갖는 다각형일 수 있다. 상기 메사의 외측에 상기 제1 도전형 반도체층이 노출된다. 상기 메사를 덮는 하부 절연막이 배치된다. 상기 하부 절연막은 상기 메사의 외측변들에 인접하여 상기 제1 도전형 반도체층을 노출시키는 복수 개의 제1 개구부들과 상기 제2 도전형 반도체층의 상부면을 노출시키는 제2 개구부를 갖는다. 상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리에 비해 크다. 상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 제1 패드가 접속한다. 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 제2 패드가 접속한다.
상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 전류 스프레딩 길이 이상이고, 상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 전류 스프레딩 길이 이하일 수 있다.
상기 제1 개구부들은 상기 메사의 일 외측변에 인접하여 다수 개로 배치될 수 있다. 이 때, 상기 메사의 동일 외측변에 인접하여 다수 개로 배치된 제1 개구부들 사이의 간격은 상기 메사의 예각에 가까워 질수록 넓어질 수 있다.
상기 메사의 평면 형상은 한 쌍의 예각들과 한 쌍의 둔각들을 갖는 사각형일 수 있다. 상기 발광다이오드는 적어도 일 방향으로 150도 이상의 지향각을 가질 수 있다. 상기 150도 이상의 지향각을 갖는 방향은 상기 예각들을 연결한 대각선 방향일 수 있다.
상기 기판의 두께는 225㎛ 내지 400㎛ 범위 내의 값을 가질 수 있다. 한편, 상기 기판의 제2면 상에 컨포멀 코팅막이 배치될 수 있다. 이 경우, 상기 기판과 상기 컨포멀 코팅막의 두께의 합은 225㎛ 내지 600㎛ 범위 내의 값을 가질 수 있다. 상기 기판의 두께는 150㎛ 내지 400㎛ 범위 내의 값을 가질 수 있다. 상기 컨포멀 코팅막의 두께는 20㎛ 내지 200㎛ 범위 내의 값을 가질 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 다른 예를 제공한다. 발광다이오드는 제1면과 상기 제1면의 반대면인 제2면을 갖는 기판을 구비한다. 제1면 상에 제1 도전형 반도체층이 배치된다. 상기 제1 도전형 반도체층 상에 차례로 적층된 활성층과 제2 도전형 반도체층을 갖는 메사, 상기 메사의 평면형상은 한 쌍의 예각들과 한 쌍의 둔각들을 갖는 사각형이고, 상기 메사의 외측에 상기 제1 도전형 반도체층이 노출될 수 있다. 상기 메사를 덮는 하부 절연막이 제공된다. 상기 하부 절연막은 상기 메사의 외측변들에 인접하여 상기 제1 도전형 반도체층을 노출시키는 복수 개의 제1 개구부들과 상기 제2 도전형 반도체층의 상부면을 노출시키는 제2 개구부를 가질 수 있다. 상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 제1 패드가 접속할 수 있다. 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 제2 패드가 접속할 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 조명모듈을 제공한다. 상기 조명모듈은 규칙적으로 배열된 복수의 발광다이오드들을 포함한다. 적어도 하나의 발광다이오드는 제1면과 상기 제1면의 반대면인 제2면을 갖는 기판을 구비한다. 상기 제1면 상에 제1 도전형 반도체층이 배치된다. 상기 제1 도전형 반도체층 상에 차례로 적층된 활성층과 제2 도전형 반도체층을 갖는 메사가 배치된다. 상기 메사의 평면형상은 예각과 둔각을 갖는 다각형일 수 있다. 상기 메사의 외측에 상기 제1 도전형 반도체층이 노출된다. 상기 메사를 덮는 하부 절연막이 배치된다. 상기 하부 절연막은 상기 메사의 외측변들에 인접하여 상기 제1 도전형 반도체층을 노출시키는 복수 개의 제1 개구부들과 상기 제2 도전형 반도체층의 상부면을 노출시키는 제2 개구부를 갖는다. 상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리에 비해 크다. 상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 제1 패드가 접속한다. 상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 제2 패드가 접속한다.
본 발명의 실시예들에 따르면, 직각이 아닌 예각과 둔각을 갖는 발광다이오드에서 긴 대각선 방향으로 지향특성이 향상될 수 있다. 이 때, 메사의 예각 부분에서 발생할 수 있는 전류 집중은, 메사 외측벽에 인접하여 노출된 도전형 반도체층과 패드가 전기적으로 접속하는 영역을 정의하는 하부 절연막 내에 형성된 개구부들의 간격을 메사 둔각 부분에 비해 메사 예각 부분에서 넓게 형성함으로써, 억제할 수 있다.
도 1a, 도 2a, 도 3a, 도 4a, 및 도 5a는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단위 셀에 한정하여 나타낸 평면도들이다.
도 1b, 도 2b, 도 3b, 도 4b, 및 도 5b는 도 1a, 도 2a, 도 3a, 도 4a, 및 도 5a의 절단선들을 따라 취해진 단면들을 단위 셀에 한정하여 나타낸 단면도들이다.
도 6는 도 1a에 도시된 단위 셀(UC)의 기판 상에서의 배치를 나타낸 평면도이다.
도 7a는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 단위 셀에 한정하여 나타낸 평면도이다.
도 7b는 도 7a의 절단선들을 따라 취해진 단면들을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 발광다이오드 칩을 나타낸 단면도로서, 도 5a의 절단선 B-B'를 따라 취해진 단면도에 대응될 수 있다.
도 9a 및 도 9b는 하부 절연막 내에 형성되는 개구부의 배치에 따른 전류 스프레딩 정도를 나타내는 그래프들이다.
도 10는 본 발명에 따른 발광다이오드의 지향 특성을 나타낸 그래프이다.
도 11는 본 발명의 또 다른 실시예에 따른 발광다이오드를 나타낸 단면도이다.
도 12 내지 도 15는 다양한 기판 두께에서 발광다이오드의 지향 특성을 나타내는 그래프들이다.
도 16은 도 12 내지 도 15의 기판 두께에 따른 발광 다이오드들의 지향각을 나타내는 그래프이다.
도 17 내지 도 20은 다양한 기판 두께에서 컨포멀 코팅막을 갖는 발광 다이오드의 지향 특성을 나타내는 그래프들이다.
도 21은 도 17 내지 도 20의 기판 두께에 따른 컨포멀 코팅을 갖는 발광 다이오드들의 지향각을 나타내는 그래프이다.
도 22는 종래의 발광다이오드들을 채택한 발광다이오드 모듈(a)과 본 발명의 실시예들에 따른 발광다이오드들을 채택한 발광다이오드 모듈(b)을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a, 도 2a, 도 3a, 도 4a, 및 도 5a는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단위 셀에 한정하여 나타낸 평면도들이다. 도 1b, 도 2b, 도 3b, 도 4b, 및 도 5b는 도 1a, 도 2a, 도 3a, 도 4a, 및 도 5a의 절단선들을 따라 취해진 단면들을 단위 셀에 한정하여 나타낸 단면도들이다.
도 1a 및 도 1b를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)이 차례로 형성된다. 기판(21)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 구체적으로 기판(21)은 사파이어 기판일 수 있다.
제1 도전형 반도체층(23)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 제1 도전형 반도체층(23)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층에 n형 도펀드로서 Si가 도핑된 층일 수 있다. 구체적으로, 제1 도전형 반도체층(23)은 Si가 도핑된 GaN층일 수 있다. 제2 도전형 반도체층(27) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 제2 도전형 반도체층(27)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 구체적으로, 제2 도전형 반도체층(27)은 Mg가 도핑된 GaN층일 수 있다. 활성층(25)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 일 예로서, 활성층(25)은 InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다.
제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)은 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 MBE(Molecular Beam Epitaxy)법을 사용하여 형성할 수 있다.
제2 도전형 반도체층(27) 상에 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 제2 도전형 반도체층(27)과 활성층(25)을 제1 도전형 반도체층(23)이 노출되도록 식각하여 메사(MS)를 형성할 수 있다. 메사(MS)의 측면은 경사지게 형성할 수 있는데, 이를 위헤 포토레지스트 리플로우와 같은 기술을 사용할 수 있다. 이러한 경사진 프로파일을 갖는 메사(MS)의 측면은 활성층(25)에서 생성된 광의 추출 효율을 향상시킬 수 있다.
도 6는 도 1a에 도시된 단위 셀(UC)의 기판 상에서의 배치를 나타낸 평면도이다.
도 1a 및 도 6을 참조하면, 메사(MS)의 평면형상은 둔각(a1, a2)과 예각(a3, a4)을 구비하는 다각형일 수 있다. 구체적으로, 메사(MS)의 평면형상은 서로 마주보는 한 쌍의 둔각들(a1, a2)과 서로 마주보는 다른 한 쌍의 예각들(a3, a4)을 구비하는 사각형일 수 있다. 일 예로서, 상기 둔각들(a1, a2)은 서로 동일한 값을 가지며 또한 상기 예각들(a3, a4)은 서로 동일한 값을 가질 수 있다. 이러한 메사(MS)는 마름모 형상 또는 다이아몬드 형상일 수 있다. 메사(MS)의 일측면은 기판(21)의 플랫존에 대해 수직으로 배치될 수 있다. 일 예로서, 기판(21)이 사파이어 기판인 경우에 메사(MS) 의 일측면은 m-면에 정렬될 수 있다. 이와 더불어서, 단위 셀(UC)의 평면형상 또한 실질적으로 메사(MS)의 평면형상을 일정비율 확대한 것으로서, 메사(MS)의 평면형상과 닯은 형상을 가질 수 있다. 따라서, 단위 셀(UC)의 평면형상 또한 둔각(a1, a2)과 예각(a3, a4)을 구비하는 다각형일 수 있다. 구체적으로, 단위 셀(UC)의 평면형상은 서로 마주보는 한 쌍의 둔각들(a1, a2)과 서로 마주보는 다른 한 쌍의 예각들(a3, a4)을 구비하는 사각형일 수 있다.
다시 도 1a 및 도 1b를 참조하면, 메사(MS) 상에 반사 전극(RM)을 형성할 수 있다. 그러나, 이에 한정되지 않고 반사 도전막을 제2 도전형 반도체층(27) 상에 형성한 후, 메사(MS) 형성 시 반사 도전막을 동시에 패터닝하여 메사(MS) 형성과 동시에 반사 전극(RM)을 형성할 수도 있다. 이 때, 반사 전극(RM)은 메사(MS)의 상면 대부분을 덮으며, 메사(MS)의 평면 형상과 대체로 동일한 형상을 가질 수 있다.
반사 전극(RM)은 반사층(28)과 장벽층(29)를 포함할 수 있다. 장벽층(29)는 반사층(28)의 상면 및 측면을 덮을 수 있다. 이를 위해, 반사층(28)의 패턴을 형성하고, 그 위에 장벽층(29)을 형성할 수 있다. 이 때, 반사층(28)은 제2 도전형 반도체층(27)에 오믹 접촉될 수 있다. 예를 들어, 반사층(28)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽층(29)은 Ni, Cr, Ti, Pt 또는 그 복합층으로 형성될 수 있으며, 반사층(28)의 금속 물질이 확산되거나 오염되는 것을 방지할 수 있다.
메사(MS) 형성 후, 노출된 제1 도전형 반도체층(23)의 가장자리를 추가적으로 식각하여, 기판(21)의 상부면이 노출시킬 수 있다. 이 때, 제1 도전형 반도체층(23)의 측면 또한 경사지도록 형성할 수 있다.
도 2a 및 도 2b를 참조하면, 메사(MS) 및 이의 측부에 노출된 제1 도전형 반도체층(23)을 덮는 하부 절연막(31)이 형성될 수 있다. 하부 절연막(31)은 메사(MS) 측부에 노출된 제1 도전형 반도체층(23)을 노출시키는 복수 개의 개구부들(31b)과 반사 전극(RM)을 노출시키는 개구부(31a)를 가질 수 있다. 반사 전극(RM)이 형성되지 않은 경우, 개구부(31a)는 제2 도전형 반도체층(27)의 상부면을 노출시킬 수 있다. 또한, 개구부(31a)는 메사(MS)의 예각들(a3, a4) 중 어느 하나에 인접하여 배치될 수 있다. 개구부(31a)는 일 예로서, 사다리꼴의 평면 형상을 가질 수 있다.
메사(MS) 측부에 노출된 제1 도전형 반도체층(23)을 노출시키는 복수 개의 개구부들(31b)은 메사(MS)의 네 개의 외측면들에 인접하여 배치되되, 메사(MS)의 예각들(a3, a4) 근처에서 개구부들(31b) 사이의 간격(D2)은 메사(MS)의 둔각들(a1, a2) 근처에서 개구부들(31b) 사이의 간격은(D1)에 비해 클 수 있다. 이 경우, 예각들(a3, a4) 근처에서 전류가 집중되는 것을 억제할 수 있다. 일 예로서, 간격(D2)는 전류 스프레딩 길이(current spreading length) 이상일 수 있고, 간격(D1)은 전류 스프레딩 길이 이하일 수 있다. 전류 스프레딩 길이는 소자에 구동전류가 인가되었을 때, P 전극 에지로부터 전류 밀도가 1/e배 감소되는 곳까지의 길이를 의미한다.
하부 절연막(31)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, 또는 MgF2의 불화막으로 형성될 수 있다. 하부 절연막(31)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연막(31)은 저굴절 물질층과 고굴절 물질층이 교대로 적층되어 반사율이 높은 절연 반사층 일 에로서, 분포 브래그 반사기(DBR, Distributed Bragg Reflector)로 형성될 수 있다. 이를 위해, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 다수층 적층할 수 있다. 이와 같이, 하부 절연막(31)이 절연 반사층으로 형성되는 경우, 활성층(25)로부터 발생되는 광을 반사하여 기판(21) 방향으로 방출되도록 유도할 수 있다.
도 3a 및 도 3b를 참조하면, 하부 절연막(31) 상에 전류 분산층(33)을 형성할 수 있다. 전류 분산층(33)은 메사(MS) 상부와 메사(MS) 측부에 노출된 제1 도전형 반도체층(23)을 덮도록 형성될 수 있다. 그 결과, 전류 분산층(33)은 하부 절연막(31) 내의 개구부들(31b)을 통해 제1 도전형 반도체층(23)에 접속, 구체적으로 오믹 접촉할 수 있다. 한편, 전류 분산층(33)은 반사 전극(RM)을 노출시키는 개구부(33a)를 가지면서, 하부 절연막(31)에 의해 반사 전극(RM) 그리고 제2 도전형 반도체층(27)으로부터 절연될 수 있다. 이를 위해, 개구부(33a)는 하부 절연막(31) 내의 개구부(31a)보다 더 넓을 수 있다. 따라서, 개구부(33a)의 측벽은 개구부(31a) 근처의 하부 절연막(31) 상에 위치할 수 있다.
전류 분산층(33)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 일 예로서, 전류 분산층(33)은 Ti/Al/Ti/Ni/Au의 다층 구조를 가질 수 있다. 전류 분산층(33)이 고반사 금속층을 포함하는 경우, 활성층(25)로부터 발생되는 광을 반사하여 기판(21) 방향으로 방출되도록 유도할 수 있다.
도 4a 및 도 4b를 참조하면, 전류 분산층(33) 상에 상부 절연막(35)를 형성할 수 있다. 상부 절연막(35)은 반사 전극(RM)을 노출시키는 개구부(35a)를 가질 수 있다. 또한, 상부 절연막(35)은 전류 분산층(33)의 개구부(33a)의 측벽 또한 덮을 수 있다. 한편, 상부 절연막(35)은 전류 분산층(33)을 노출시키는 개구부(35c)를 갖는다. 개구부(35a)는 하부 절연막(31) 내의 개구부(31a)에 정렬되어 형성되므로 메사(MS)의 예각들(a3, a4) 중 어느 하나 일 예로서 예각(도 2a의 a4)에 인접하여 배치되고, 개구부(35c)는 메사(MS)의 예각들(a3, a4) 중 다른 하나 일 예로서 예각(도 2a의 a3)에 인접하여 배치된다. 이 때, 개구부(35a)가 일 예로서 사다리꼴의 평면 형상을 가질 수 있고, 개구부(35c)는 일 예로서 역사다리꼴의 평면 형상을 가질 수 있다.
상부 절연막(35)은 산화물 절연층, 질화물 절연층 등의 무기물 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 이용하여 형성될 수 있다.
도 5a 및 도 5b를 참조하면, 상부 절연막(35) 상에 제1 패드(41) 및 제2 패드(47)를 형성할 수 있다. 제1 패드(41)는 상부 절연막(35) 내의 개구부(35c)를 덮도록 형성되고, 개구부(35c)를 통해 전류 분산층(33)에 접속할 수 있다. 그 결과, 제1 패드(41)는 전류 분산층(33)을 통해 제1 도전형 반도체층(23)에 접속할 수 있다. 제2 패드(47)는 상부 절연막(35) 내의 개구부(35a)를 덮도록 형성되고, 개구부(35a)를 통해 반사 전극(RM)에 접속할 수 있다. 그 결과, 제2 패드(42)는 반사 전극(RM)을 통해 제2 도전형 반도체층(27)에 접속할 수 있다. 제1 패드(41) 및 제2 패드(47)는 발광 다이오드를 서브마운트, 패키지 또는 인쇄회로보드 등에 실장하기 위해 범프를 접속하거나 SMT(Surface Mounting Technology)를 위한 패드로 사용될 수 있다.
제1 및 제2 패드들(41, 47)은 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술, 리프트 오프 기술, 또는 도금 기술을 사용하여 형성될 수 있다. 제1 및 제2 패드들(41, 47)은 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다.
그 후, 기판(21)을 단위 셀(도 6의 UC)으로 분할함으로써 발광다이오드 칩이 완성된다. 상기 기판(21)은 단위 셀(도 6의 UC)로 분할되기 전에 박형화 공정(thinning process)을 거쳐 더 얇은 두께를 갖도록 변형될 수 있다. 이 때, 앞서 설명한 바와 같이 단위 셀(도 6의 UC)의 평면 형상은 메사(MS)와 마찬가지로 둔각(a1, a2)과 예각(a3, a4)을 구비하는 다각형일 수 있다. 구체적으로, 단위 셀(UC)의 평면형상은 서로 마주보는 한 쌍의 둔각들(a1, a2)과 서로 마주보는 다른 한 쌍의 예각들(a3, a4)을 구비하는 사각형일 수 있다.
도 7a는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 단위 셀에 한정하여 나타낸 평면도이다. 도 7b는 도 7a의 절단선들을 따라 취해진 단면들을 나타낸 단면도이다. 본 실시예에 따른 발광다이오드 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 5a, 도 1b 내지 도 5b, 및 도 6을 참조하여 설명한 제조방법과 유사하다.
도 1a 및 도 1b를 참조하여 설명한 바와 같이, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)이 차례로 형성된다. 제2 도전형 반도체층(27)과 활성층(25)을 제1 도전형 반도체층(23)이 노출되도록 식각하여 메사(MS)를 형성할 수 있다. 메사(MS)의 평면형상은 서로 마주보는 한 쌍의 둔각들(a1, a2)과 서로 마주보는 다른 한 쌍의 예각들(a3, a4)을 구비하는 사각형일 수 있다. 메사(MS) 상에 반사 전극(RM)을 형성할 수 있다. 반사 전극(RM)은 반사층(28)과 장벽층(29)를 포함할 수 있다.
도 7a 및 도 7b를 참조하면, 메사(MS) 및 이의 측부에 노출된 제1 도전형 반도체층(23)을 덮는 하부 절연막(31)이 형성될 수 있다. 하부 절연막(31)은 메사(MS) 측부에 노출된 제1 도전형 반도체층(23)을 노출시키는 복수 개의 개구부들(31b)과 반사 전극(RM)을 노출시키는 개구부(31a)를 가질 수 있다. 반사 전극(RM)이 형성되지 않은 경우, 개구부(31a)는 제2 도전형 반도체층(27)의 상부면을 노출시킬 수 있다. 또한, 개구부(31a)는 메사(MS)의 예각들(a3, a4) 중 어느 하나에 인접하여 배치될 수 있다. 개구부(31a)는 일 예로서, 사다리꼴의 평면 형상을 가질 수 있다.
메사(MS)의 예각들(a3, a4) 근처에서 개구부들(31b) 사이의 간격(D2)은 메사(MS)의 둔각들(a1, a2) 근처에서 개구부들(31b) 사이의 간격(D1)에 비해 클 수 있다. 이 경우, 예각들(a3, a4) 근처에서 전류가 집중되는 것을 억제할 수 있다. 일 예로서, 간격(D2)는 전류 스프레딩 길이(current spreading length) 이상일 수 있고, 간격(D1)은 전류 스프레딩 길이 이하일 수 있다. 전류 스프레딩 길이는 소자에 구동전류가 인가되었을 때, P 전극 에지에서 전류 밀도가 1/e배 감소되는 곳까지의 길이를 의미한다.
메사(MS) 측부에 노출된 제1 도전형 반도체층(23)을 노출시키는 개구부들(31b)은 메사(MS)의 네 개의 외측변들에 인접하여 배치되되, 메사(MS)의 각 외측면에 인접하여 다수 개의 서로 분리된 개구부들(31b1, 31b2, 31b3, 31b4)이 배치될 수 있다. 이들 개구부들(31b1, 31b2, 31b3, 31b4) 사이의 간격(L12, L23, L34)은 메사(MS)의 예각(a3, a4)에 가까울수록 넓고 둔각(a1, a2)에 가까울수록 좁아질 수 있다. 이 경우, 예각들(a3, a4)에 가까울수록 전류가 집중되는 현상을 더욱 억제할 수 있다. 개구부들(31b1, 31b2, 31b3, 31b4)의 모양은 다각형, 원형, 또는 반원형일 수 있다.
이 후, 도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 및 도 5b를 참조하여 설명한 방법을 사용하여 발광다이오드를 제조할 수 있다.
도 8은 본 발명의 일 실시예에 따른 발광다이오드 칩을 나타낸 단면도로서, 도 5a의 절단선 B-B'를 따라 취해진 단면도에 대응될 수 있다.
도 5a 및 도 8을 참조하면, 기판(21)은 제1면(21a), 제2면(21b), 및 제1면(21a)과 제2면(21b)을 연결하는 측면(21c 또는 21d)을 포함한다. 측면은 수직한 면(21c)일 수도 있고 제1면(21a)이 제2면(21b)에 비해 더 넓은 면적을 갖도록 하는 경사진 면(21d)일 수도 있다.
제1면(21a) 상에 제1 도전형 반도체층(23)이 배치된다. 제1 도전형 반도체층(23) 상에 활성층(25)과 제2 도전형 반도체층(27)을 구비하는 메사(MS)가 배치될 수 있다. 메사(MS) 상에 2 도전형 반도체층(27)에 오믹 접촉하는 반사 전극(RM)이 배치될 수 있다. 반사 전극(RM)은 반사층(28)과 장벽층(29)를 포함할 수 있다.
메사(MS) 및 이의 측부에 노출된 제1 도전형 반도체층(23)을 덮는 전류 분산층(33)이 배치될 수 있다. 전류 분산층(33)은 하부에 위치하는 하부 절연막(31)에 의해 제2 도전형 반도체층(27) 및 반사 전극(RM)과 절연될 수 있다. 구체적으로, 하부 절연막(31)은 반사 전극(RM)을 노출시키는 개구부(31a)를 구비하고, 전류 분산층(33) 또한 반사 전극(RM)을 노출시키는 개구부(33a)를 가지되, 개구부(33a)의 측벽은 개구부(31a) 근처의 하부 절연막(31) 상에 위치할 수 있다. 한편, 전류 분산층(33)은 하부 절연막(31) 내에 형성된 제1 도전형 반도체층(23)을 노출시키는 개구부들(31b)을 통해 제1 도전형 반도체층(23)에 접속할 수 있다. 이 때, 전류 분산층(33)이 제1 도전형 반도체층(23)과 접속하는 영역은 개구부들(31b)에 의해 정의된다(도 3a 참조).
전류 분산층(33) 상에 상부 절연막(35)이 배치될 수 있다. 상부 절연막(35)은 개구부(33a) 내에 노출된 반사 전극(RM)을 노출시키는 개구부(35a)를 구비한다. 또한, 상부 절연막(35)은 전류 분산층(33)을 노출시키는 개구부(35b)를 더 포함할 수 있다.
상부 절연막(35) 상에 제1 패드(41) 및 제2 패드(47)가 배치될 수 있다. 제1 패드(41)는 개구부(35b)를 통해 노출된 전류 분산층(33)에 접속할 수 있다. 그 결과, 제1 패드(41)는 전류 분산층(33)을 통해 제1 도전형 반도체층(23)에 접속할 수 있다. 제2 패드(47)는 개구부(33a)를 통해 노출된 반사 전극(RM)에 접속할 수 있다. 그 결과, 제2 패드(47)은 반사 전극(RM)을 통해 제2 도전형 반도체층(27)에 접속할 수 있다. 한편, 제2 패드(47)는 상부 절연막(35)에 의해 전류 분산층(33)으로부터 절연될 수 있다. 이를 위해, 상부 절연막(35) 내에 형성된 개구부(35a)는 전류 분산층(33) 내에 형성된 개구부(33a)에 비해 크기가 작아 개구부(33a)의 측벽을 덮을 수 있다.
제1 패드(41)와 제2 패드(47)에 순방향 전압을 인가한다. 이 때, 제1 패드(41)에 전류 분산층(33)을 통해 접속하는 제1 도전형 반도체층(23)과, 제2 패드(47)에 반사 전극(RM)을 통해 접속하는 제2 도전형 반도체층(27) 사이에 전류가 흐르면서 활성층(25)으로부터 광이 방출하게 될 수 있다.
한편, 메사(MS)의 평면형상은 서로 마주보는 한 쌍의 둔각들(도 2a의 a1, a2)과 서로 마주보는 다른 한 쌍의 예각들(도 2a의 a3, a4)을 구비하는 사각형일 수 있다. 이 때, 예각들(도 2a의 a3, a4)을 연결하는 길이(제1 대각선)는 둔각들(도 2a의 a1, a2)을 연결하는 길이(제2 대각선)에 비해 길다. 이 경우, 길이가 긴 제1 대각선 방향으로, 변의 길이가 같은 정사각형인 경우에 비해, 지향각이 향상될 수 있다. 나아가, 기판(21)의 두께를 225㎛ 이상으로 하여 지향각을 더욱 향상시킬 수 있다. 기판(21)의 두께는 400㎛ 이하로 설정될 수 있다.
그러나, 메사의 예각들(도 2a의 a3, a4) 근처에서 전류 집중이 발생할 수 있다. 메사의 예각들(도 2a의 a3, a4) 근처에서 발생할 수 있는 전류 집중을 방지하기 위해, 제1 패드(41) 및 전류 분산층(33)과 제1 도전형 반도체층(23)이 접속하는 영역을 정의하는 개구부들(31b)을 다음과 같이 배치할 수 있다. 메사(MS)의 예각들(a3, a4) 근처에서 개구부들(31b) 사이의 간격(D2)은 메사(MS)의 둔각들(a1, a2) 근처에서 개구부들(31b) 사이의 간격은(D1)에 비해 크게 할 수 있다. 일 예로서, 간격(D2)는 전류 스프레딩 길이(current spreading length) 이상일 수 있고, 간격(D1)은 전류 스프레딩 길이 이하일 수 있다.
이와 더불어서, 전류 분산층(33)이 메사(MS)를 포함한 기판(21)의 제1면(21a) 의 거의 전 영역을 덮기 때문에, 전류 분산층(33)을 통해 전류가 쉽게 분산될 수 있다. 나아가, 상기 전류 분산층(33)이 Al과 같은 반사 금속층을 포함하거나, 하부 절연막(31)을 절연 반사층으로 형성함으로써 반사 전극(RM)에 의해 반사되지 않는 광을 전류 분산층(33) 또는 하부절연층(31)을 이용하여 반사시킬 수 있어 광 추출효율을 향상시킬 수 있다.
도 9a 및 도 9b는 하부 절연막 내에 형성되는 개구부의 배치에 따른 전류 스프레딩 정도를 나타내는 그래프들이다.
도 9a를 참조하면, 하부 절연막(31) 내에 형성되고 제1 도전형 반도체층(23)을 노출시키는 개구부들(31b) 사이의 간격(D1, D2)이 메사(MS)의 예각(a3, a4) 근처에서와 메사의 둔각(a1, a2) 근처에서 모두 전류 스프레딩 길이 이하로 동일할 때, 전류 집중 영역인 붉은 색으로 표시되는 영역이 발생하는 것을 알 수 있다.
한편, 도 9b를 참조하면, 개구부들(31b) 사이의 간격(D1, D2)이 메사(MS)의 예각(a3, a4) 근처에서 전류 스프레딩 길이 이상이고 또한 메사의 둔각(a1, a2) 근처에서 보다 더 넓을 때, 붉은 색으로 표시되는 전류 집중 영역이 나타나지 않아 전류 스프레딩이 향상되는 것을 알 수 있다.
도 10는 본 발명에 따른 발광다이오드의 지향 특성을 나타낸 그래프이다.
마름모꼴 발광다이오드는 사파이어 기판(21)의 두께(t1)는 약 210㎛였고, 예각은 약 60도, 둔각은 약 120도, 긴 대각선의 길이가 약 1mm 였다. 사각형의 발광다이오드는 사파이어 기판(21)의 두께(t1)는 약 210㎛였고, 그 크기가 0.3㎜×1㎜이었다.
도 10을 참조하면, 마름모꼴 또는 다이아몬드의 평면 형상을 갖는 발광다이오드의 지향특성은 x축(짧은 대각선)에 비해 y축(긴 대각선)에서 더 향상되는 것을 알 수 있다. 또한, 마름모꼴 또는 다이아몬드의 평면 형상을 갖는 발광다이오드의 y축 지향특성은 사각형의 평면 형상을 갖는 발광다이오드에 비해서도 향상되는 것을 알 수 있다. 마름모꼴 발광다이오드의 y축 지향각은 약 154도로 150도 이상의 매우 양호한 지향각을 나타내었다.
도 11는 본 발명의 또 다른 실시예에 따른 발광다이오드를 나타낸 단면도이다. 본 실시예에 따른 발광다이오드는 후술하는 것을 제외하고는 도 8을 참조하여 설명한 발광다이오드와 유사하다.
도 11을 참조하면, 기판(21)의 제2면(21b) 상에 컨포멀 코팅막(50)이 배치될 수 있다. 컨포멀 코팅막(50)은 균일한 두께로 기판(21)의 제2면(21b)을 덮으며, 또한 측면(21c)을 덮을 수 있다. 컨포멀 코팅막(50)은 형광체와 같은 파장변환물질을 포함할 수 있다. 나아가, 기판(21)의 두께(t1)와 컨포멀 코팅막(50)의 두께(t2)의 합은 225㎛이상일 수 있으며, 600㎛ 이하일 수 있다. 예컨대, 컨포멀 코팅막(50)의 두께(t2)는 20㎛ 내지 200㎛ 범위 내의 값을 가질 수 있다. 또한, 기판(21)의 두께(t1)는, 컨포멀 코팅막의 두께(t2)에 따라 변경될 수 있으며, 예를 들어, 150㎛ 내지 400㎛ 범위 내의 값을 가질 수 있다. 기판(21)과 컨포멀 코팅막(50)의 두께의 합(t1+t2)이 225㎛ 이상인 경우, 발광다이오드의 지향각을 140도 이상으로 증가시킬 수 있다.
도 12 내지 도 15는 다양한 기판 두께에서 발광다이오드의 지향 특성을 나타내는 그래프들이다. 각 그래프에서 실선은 제1축(x축) 방향의 지향 특성을 나타내고, 점선은 제1축에 직교하는 제2축(y축) 방향의 지향 특성을 나타낸다. 또한, 도 16은 도 12 내지 도 15의 기판 두께에 따른 발광 다이오드들의 지향각을 나타내는 그래프이다. '지향각'은 최대 광속의 1/2 이상의 광속이 나타나는 각도범위를 의미한다. '지향각'은 지향 분포 그래프에서 정규화된 강도가 0.5가 되는 최소각도에서 최대각도까지의 각도 길이에 해당된다.
기판(21)으로는 사파이어 기판을 사용하였으며, 사파이어 기판(21)의 두께를 달리하여 도 7에서 설명한 바와 같은 발광 다이오드들을 제작하였다. 다만, 발광다이오드는 도 8에서 설명한 바와는 달리 정사각형이며 그 크기가 1㎜ㅧ1㎜이었으며, 사파이어 기판(21)의 두께는 대략 80㎛, 150㎛, 250㎛ 및 400㎛이었다.
도 12 내지 도 16을 참조하면, 기판(21)의 두께를 80㎛에서 250㎛로 증가시킴에 따라 지향 분포가 넓어지며 또한 지향각이 약 140도로 증가하는 것을 확인할 수 있다. 그러나 기판(21)의 두께를 250㎛에서 400㎛로 증가시킬 경우, 지향 분포에 큰 차이가 나타나지 않았으며, 지향각이 140도를 유지하는 것을 볼 수 있다. 따라서, 기판(21)의 두께를 250㎛로 설정할 경우, 기판(21) 상에 다른 투명 필름을 적용하지 않더라도 지향각은 140도를 유지할 수 있으며, 그 이상으로 두께(t1)를 증가시켜도 지향각에 큰 변화는 발생되지 않는다는 것을 알 수 있다.
이 실험결과 값은 1㎜×1㎜의 정사각형 형태를 갖는 발광다이오드에 관한 것이다. 한편, 본 발명의 실시예들에 따른 메사 또는 발광다이오드 칩은 마름모꼴의 평면 형상을 가져 정사각형인 경우에 비해 예각들(도 2a의 a3, a4)을 연결하는 길이(긴 대각선) 방향으로 지향각이 향상되었다(도 10 참조). 따라서, 본 발명의 실시예들에서 기판(21)의 두께를 250㎛ 이상으로 한다면 지향각을 더욱 향상시킬 수 있을 것이 분명하다.
도 17 내지 도 20은 다양한 기판 두께에서 컨포멀 코팅막을 갖는 발광 다이오드의 지향 특성을 나타내는 그래프들이다. 각 그래프에서 실선은 제1축(x축) 방향의 지향 특성을 나타내고, 점선은 제1축에 직교하는 제2축(y축) 방향의 지향 특성을 나타낸다. 도 21은 도 17 내지 도 20의 기판 두께에 따른 컨포멀 코팅을 갖는 발광 다이오드들의 지향각을 나타내는 그래프이다.
사파이어 기판(21)의 두께(t1)를 달리하여 발광 다이오드들을 제작하고, 각 기판(21) 상에 약 75㎛의 동일한 두께(t2)를 갖는 컨포멀 코팅(50)을 적용하여 도 11과 같은 발광 다이오드들(200)을 제작하였다. 다만, 발광다이오드는 도 11에서 설명한 바와는 달리 정사각형이며 그 크기가 1㎜×1㎜이었다.
도 17 내지 도 21을 참조하면, 기판(21)의 두께를 80㎛에서 150㎛로 증가 즉, 기판과 컨포멀 코팅막의 두께의 합이 155㎛에서 225㎛로 증가함에 따라, 지향 분포가 크게 변하며 또한 지향각이 약 143도로 증가하는 것을 확인할 수 있었다. 또한, 기판(21)의 두께를 150㎛에서 400㎛로 증가 즉, 기판과 컨포멀 코팅막의 두께의 합이 225㎛에서 475㎛로 증가함에 따라, 0도 근처에서 광속이 약간 감소하는 경향을 나타내었으나, 지향 분포에 큰 차이를 보이지는 않았고 지향각은 140도 이상의 값으로 포화되는 것을 알 수 있다. 따라서, 기판(21)과 컨포멀 코팅막(50)의 두께의 합을 225㎛ 이상으로 설정할 경우, 140도 이상의 지향각을 갖는 발광 다이오드(200)를 제공할 수 있음을 알 수 있다. 또한 위 실험 결과로부터, 컨포멀 코팅막(50)이 없이 기판(21)의 두께를 약 225㎛로 할 경우에도 140도 이상의 지향각을 갖는 발광 다이오드(200)가 제공될 수 있을 것으로 예상된다.
이 실험결과 값은 1㎜×1㎜의 정사각형 형태를 갖는 발광다이오드에 관한 것이다. 한편, 본 발명의 실시예들에 따른 메사 또는 발광다이오드 칩은 마름모꼴의 평면 형상을 가져 정사각형인 경우에 비해 예각들(도 2a의 a3, a4)을 연결하는 길이(긴 대각선) 방향으로 지향각이 향상되었다(도 10 참조). 따라서, 본 발명의 실시예들에서 기판(21)과 컨포멀 코팅막(50)의 두께의 합을 225㎛ 이상으로 설정하거나 또는 기판(21)의 두께를 약 225㎛로 할 경우에도, 지향각을 더욱 향상시킬 수 있을 것이 분명하다.
도 22는 종래의 발광다이오드들(10)을 채택한 발광다이오드 모듈(300a)과 본 발명의 실시예들에 따른 발광다이오드들(UC)을 채택한 발광다이오드 모듈(300b)을 설명하기 위한 개략적인 단면도들이다. 여기서, 상기 발광다이오드 모듈(300a, 300b)은 조명장치로 사용되는 것을 일예로 설명한다.
도 22를 참조하면, 종래의 발광 다이오드(10)는 지향각(θ1)이 대략 120도인데 반해, 본 발명의 발광 다이오드(100)는 지향각(θ2)이 대략 140도 이상이다. 발광다이오드 모듈들의 높이를 d, 발광다이오드들의 피치를 p, 발광 다이오드의 지향각을 θ로 표현할 수 있다. 한편, 발광다이오드들의 피치(p)는 발광다이오드들의 지향각이 서로 중첩하지 않도록 배치한 경우 발광다이오드들의 배치주기로서 하기 식 1 및 식 2로 나타낼 수 있다.
[식1]
p1 = 2·d1·tan(θ1/2)
[식2]
p2 = 2·d2·tan(θ2/2)
여기서, 본 발명의 실시예들에 따른 발광다이오드(UC)의 지향각(θ2)이 종래의 발광다이오드(10)의 지향각(θ1)보다 크고 또한 θ2/2가 90도보다 작기 때문에 다음 식 3이 성립한다.
[식3]
tan(θ1/2) < tan(θ2/2)
따라서, 위 식 1 및 식 2에서 d1이 d2와 같다면, 다음 식 4가 성립한다.
[식4]
p2 > p1 (d1=d2일 때).
즉, 도 19(a) 및 (b)에 도시한 발광다이오드 모듈(300a, 300b)이 동일 높이를 가질 경우, 본 발명의 실시예들에 따른 발광다이오드 모듈(300b)은 종래 발광다이오드 모듈(300a)에 비해 발광다이오드들(UC)을 더 넓은 간격으로 배치할 수 있다. 따라서, 발광다이오드 모듈(300b)에 사용되는 발광 다이오드들(100)의 수를 감소시킬 수 있다. 다만, 본 발명의 실시예들에 따른 발광다이오드들(UC)은 그의 대각선들 중 긴 대각선 방향의 지향각이 짧은 대각선 방향의 지향각에 비해 크므로, 본 발명의 실시예들에 따른 발광다이오드들(UC)의 피치(P2)는 긴 대각선 방향이 피치일 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (20)

  1. 제1면과 상기 제1면의 반대면인 제2면을 갖는 기판의 제1면 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 차례로 적층된 활성층과 제2 도전형 반도체층을 갖는 메사, 상기 메사의 평면형상은 예각과 둔각을 갖는 다각형이고, 상기 메사의 외측에 상기 제1 도전형 반도체층이 노출되고;
    상기 메사를 덮고, 상기 메사의 외측변들에 인접하여 상기 제1 도전형 반도체층을 노출시키는 복수 개의 제1 개구부들과 상기 제2 도전형 반도체층의 상부면을 노출시키는 제2 개구부를 갖는 하부 절연막, 상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리에 비해 크고,
    상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드; 및
    상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드를 포함하는 발광다이오드.
  2. 청구항 1에 있어서,
    상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 전류 스프레딩 길이 이상이고,
    상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 전류 스프레딩 길이 이하인 발광다이오드.
  3. 청구항 1에 있어서,
    상기 제1 개구부들은 상기 메사의 일 외측변에 인접하여 다수 개로 배치된 발광다이오드.
  4. 청구항 3에 있어서,
    상기 메사의 동일 외측변에 인접하여 다수 개로 배치된 제1 개구부들 사이의 간격은 상기 메사의 예각에 가까워 질수록 넓어지는 발광다이오드.
  5. 청구항 1에 있어서,
    상기 메사의 평면 형상은 한 쌍의 예각들과 한 쌍의 둔각들을 갖는 사각형인 발광다이오드.
  6. 청구항 5에 있어서,
    상기 발광다이오드는 적어도 일 방향으로 150도 이상의 지향각을 갖는 발광다이오드.
  7. 청구항 6에 있어서,
    상기 150도 이상의 지향각을 갖는 방향은 상기 예각들을 연결한 대각선 방향인 발광다이오드.
  8. 청구항 1에 있어서,
    상기 기판의 제2면 상에 배치된 컨포멀 코팅막을 더 포함하는 발광다이오드.
  9. 청구항 8에 있어서,
    상기 기판과 상기 컨포멀 코팅막의 두께의 합은 225㎛ 내지 600㎛ 범위 내의 값을 갖는 발광다이오드.
  10. 청구항 9에 있어서,
    상기 기판의 두께는 150㎛ 내지 400㎛ 범위 내의 값을 갖는 발광다이오드.
  11. 청구항 9에 있어서,
    상기 컨포멀 코팅막의 두께는 20㎛ 내지 200㎛ 범위 내의 값을 갖는 발광다이오드.
  12. 청구항 1에 있어서,
    상기 기판의 두께는 225㎛ 내지 400㎛ 범위 내의 값을 갖는 발광다이오드.
  13. 청구항 1에 있어서,
    상기 하부 절연막 상에서 상기 메사를 덮고 상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 접속하고, 상기 하부 절연막에 의해 상기 제2 도전형 반도체층과 절연된 전류 분산층을 더 포함하고,
    상기 제1 패드는 상기 전류 분산층에 접속하는 발광다이오드.
  14. 청구항 13에 있어서,
    상기 전류 분산층 상에서 상기 메사를 덮고 상기 제2 도전형 반도체층을 노출시키는 개구부를 구비하는 상부 절연막을 더 포함하고,
    상기 제2 패드는 상기 상부 절연막에 의해 상기 전류 분산층과 절연되고, 상기 상부 절연막 내에서 상기 제2 도전형 반도체층을 노출시키는 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 발광다이오드.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 규칙적으로 배열된 복수의 발광다이오드들을 포함하는 조명 모듈에 있어서,
    적어도 하나의 발광다이오드가
    제1면과 상기 제1면의 반대면인 제2면을 갖는 기판의 제1면 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 차례로 적층된 활성층과 제2 도전형 반도체층을 갖는 메사, 상기 메사의 평면형상은 예각과 둔각을 갖는 다각형이고, 상기 메사의 외측에 상기 제1 도전형 반도체층이 노출되고;
    상기 메사를 덮고, 상기 메사의 외측변들에 인접하여 상기 제1 도전형 반도체층을 노출시키는 복수 개의 제1 개구부들과 상기 제2 도전형 반도체층의 상부면을 노출시키는 제2 개구부를 갖는 하부 절연막, 상기 메사의 예각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리는 상기 메사의 둔각을 중심으로 이에 인접하는 제1 개구부들 사이의 거리에 비해 크고,
    상기 제1 개구부들을 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드; 및
    상기 제2 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드를 포함하는, 조명모듈.
  19. 청구항 18에 있어서,
    상기 메사의 평면 형상은 한 쌍의 예각들과 한 쌍의 둔각들을 갖는 사각형인 조명모듈.
  20. 청구항 18에 있어서,
    상기 기판의 두께는 225㎛ 내지 400㎛ 범위 내의 값을 갖는 조명모듈.
KR1020130011453A 2012-12-06 2013-01-31 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈 KR101984932B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020130011453A KR101984932B1 (ko) 2013-01-31 2013-01-31 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈
CN201910834913.6A CN110600593B (zh) 2012-12-06 2013-10-22 发光二极管
CN201910265288.8A CN109979925B (zh) 2012-12-06 2013-10-22 发光二极管
DE202013012758.9U DE202013012758U1 (de) 2012-12-06 2013-10-22 Lichtemittierende Diode und Anwendung dafür
PCT/KR2013/009395 WO2014088201A1 (ko) 2012-12-06 2013-10-22 발광 다이오드 및 그것의 어플리케이션
CN201380072266.0A CN105074941B (zh) 2012-12-06 2013-10-22 发光二极管、照明模块、照明设备和背光单元
DE112013005849.9T DE112013005849T5 (de) 2012-12-06 2013-10-22 Lichtemittierende Diode und Anwendung dafür
US14/733,787 US9608171B2 (en) 2012-12-06 2015-06-08 Light-emitting diode and application therefor
US14/745,284 US9548425B2 (en) 2012-12-06 2015-06-19 Light-emitting diode and application therefor
US14/745,271 US9536924B2 (en) 2012-12-06 2015-06-19 Light-emitting diode and application therefor
US15/470,811 US10497836B2 (en) 2012-12-06 2017-03-27 Light-emitting diode and application therefor
US16/660,460 US10749080B2 (en) 2012-12-06 2019-10-22 Light-emitting diode and application therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130011453A KR101984932B1 (ko) 2013-01-31 2013-01-31 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈

Publications (2)

Publication Number Publication Date
KR20140098594A KR20140098594A (ko) 2014-08-08
KR101984932B1 true KR101984932B1 (ko) 2019-06-03

Family

ID=51745355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011453A KR101984932B1 (ko) 2012-12-06 2013-01-31 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈

Country Status (1)

Country Link
KR (1) KR101984932B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964251A (zh) * 2016-01-13 2022-01-21 首尔伟傲世有限公司 发光元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193648A1 (en) * 2011-01-31 2012-08-02 Cree, Inc. Conformally coated light emitting devices and methods for providing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193648A1 (en) * 2011-01-31 2012-08-02 Cree, Inc. Conformally coated light emitting devices and methods for providing the same

Also Published As

Publication number Publication date
KR20140098594A (ko) 2014-08-08

Similar Documents

Publication Publication Date Title
US10749080B2 (en) Light-emitting diode and application therefor
US10749075B2 (en) Semiconductor light-emitting device
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
CN107527976B (zh) 半导体发光装置及其制造方法
KR102013364B1 (ko) 발광 다이오드 및 그것의 어플리케이션
US10103305B2 (en) High efficiency light emitting device
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
KR20160016361A (ko) 발광 다이오드 및 그 제조 방법
US9536924B2 (en) Light-emitting diode and application therefor
US20220231196A1 (en) Semiconductor light-emitting device
CN112018220A (zh) 垂直型发光二极管
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
KR101984932B1 (ko) 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
CN204189821U (zh) 具有宽阔的指向角的发光器件
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR102071036B1 (ko) 발광 다이오드 및 그것을 채택하는 조명 장치
KR20160070047A (ko) 반도체 발광소자
KR20230026248A (ko) 발광소자
KR20110109411A (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant