JP2006518104A - シリコン基板改質用バッファ構造 - Google Patents

シリコン基板改質用バッファ構造 Download PDF

Info

Publication number
JP2006518104A
JP2006518104A JP2006502270A JP2006502270A JP2006518104A JP 2006518104 A JP2006518104 A JP 2006518104A JP 2006502270 A JP2006502270 A JP 2006502270A JP 2006502270 A JP2006502270 A JP 2006502270A JP 2006518104 A JP2006518104 A JP 2006518104A
Authority
JP
Japan
Prior art keywords
buffer
layer
buffer structure
alloy
target material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006502270A
Other languages
English (en)
Other versions
JP2006518104A5 (ja
JP4493646B2 (ja
Inventor
ウオーリス,デイビツド・ジヨン
Original Assignee
キネテイツク・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キネテイツク・リミテツド filed Critical キネテイツク・リミテツド
Publication of JP2006518104A publication Critical patent/JP2006518104A/ja
Publication of JP2006518104A5 publication Critical patent/JP2006518104A5/ja
Application granted granted Critical
Publication of JP4493646B2 publication Critical patent/JP4493646B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/0251Graded layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Abstract

例えばLa、Y、ScまたはAcなど2つ以上のIIIB族元素を含む組成傾斜窒化物合金層5を含むバッファ構造1を使用してシリコン基板3を改質して、例えばGaNなどの一連のターゲット材7をその上に堆積させることができる一般的な基板を生成して、電子工学的/光学的用途の半導体デバイスを生成する。結果として得られる格子定数Lは、基板全体にわたって厚さTとともに変化する。

Description

本発明は、後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造、前記バッファ構造を組み入れた前駆体デバイス構造およびデバイス、ならびに前記構造およびデバイスを形成する方法に関する。詳細には、例えば、Si上のIII−V族半導体またはペロブスカイト酸化物などのターゲット材の成長に適し、特に窒化ガリウム材に適用されるバッファ構造に関する。
窒化ガリウム材は、幾多の超小型電子技術の用途において役立つ数々の魅力的な特性を有する半導体化合物である。一般に、窒化ガリウムは、エピタキシャル成長のメカニズムに影響を及ぼす適切な基板上に単結晶(エピタキシャル)層として成長させる必要がある。単結晶層は、バルク基板上に利益の上がる数量で成長させることが望ましいが、ヘテロエピタキシャル成長に適した基板を識別することは難しい。
サファイア(Al)、シリコンカーバイドおよびシリコンはみな、窒化ガリウムを堆積させるための基板として使用されているが、基板とターゲット材の特性がそれぞれ相異することによって、結果として得られる層の性質が制約されることがある。GaNは、上記の基板とは異なる熱膨張率を有するため、GaN層は処理後冷却されると、より厚い基板層による圧迫を受け、割れを生じやすい。窒化ガリウム層内に割れが生じると、その最終用途が厳しく制約される。
別の問題は、質の高いエピタキシャル成長を行うには、基板およびターゲット材の結晶格子定数は、同一であるか相当に近いものでなければならないということである。基板の表面構造および向きは、結果として得られるターゲット材層に強く影響を及ぼし、格子定数がうまく合致していない場合は、多数の転位が形成されターゲット材構造の微細な調整が利かなくなる。このような欠陥の形成は、結果として得られる単結晶の電子特性および/または光学特性に好ましからざる影響を及ぼすため、やはり最終用途が制約される。
遷移層およびバッファ層を使用する技法を含め、割れ形成および欠陥形成を防止するための従来技術の技法が開発されてきた。ヘテロエピタキシャル系内を突き進む転位を低減する1つの方策は、非結晶質または多結晶質のバッファ層を使用することである。例えば、モトローラ社のTFOS(Three Fives on Silicon)プロセスにおいては、基板上にコヒーレントな単結晶酸化膜を堆積させる。この酸化物が「臨界厚さ」に到達(この時点の厚さで多数の欠陥が現れる)する前に、基板から膜への界面が非結晶質層に変換される。この非結晶質層は、特定の材料に対して不整合歪みを吸収し、その結果転位密度が低くなる。歪み開放が起こる前に酸化物層がコヒーレントとなる必要があるため、層に対するこの手法によって不整合率が±5〜7%の範囲(この不整合率において、臨界厚さは1枚の原子単層を下回る)にとどまる。
傾斜組成またはステップ組成の遷移層またはバッファ層を使用して質の高いヘテロエピタキシャル構造を実現できることが立証されている。傾斜層またはステップ層の役割は、歪みを徐々に導入し、それによって転位が移動する機会を提供することである。こうして、各不整合転位の長さを延ばし、転位が進む区域の消滅を促進することで、層表面に侵入する転位の数を低減させる。シリコン上に窒化ガリウム材を直接エピタキシャル成長させるための遷移層を使用する従来技術の技法は、組成傾斜GaNのAl合金およびIn合金を含む層を使用しているが大した成果があがっていない。
GaNおよび他のIII−V族半導体への技術的関心が高いため、17%の格子不整合があるにもかかわらず、Si基板上にGaNを成長させる数々の代替技術が開発されている。こうした技術には、パターニングされた基板上にGaNを成長させるペンドエピタキシ法(pendoepitaxy)およびELOG法(Epitaxial Lateral Overgrowth)、ならびにGaNを成長させる前にエチレン内でアニーリングすることによってSi基板をまずSiCに変換させる、いわゆるナイトロネックス(Nitronex)プロセスがある。ただし、こうしたプロセスの全てがSi層上にGaNの成長を成功裏に行っているが、欠陥密度は依然として必要以上にかなり高く、基板の予備処理によって生産コストが極めて高くなっている。
本発明の第1の態様では、後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造が提供される。バッファ構造は、IIIB族窒化物合金を含む組成傾斜(compositionally graded)バッファ層を含み、前記合金は2つ以上のIIIB族元素を含み、その相対量は、前記傾斜を達成するための深さによって変わる。
IIIB族という用語は本明細書では、希土類元素Sc、Y、LaおよびAcを指すために使用する。これらの元素はいくつかの代替実施の下では、IIIA族元素としても知られている。
III−V族半導体という用語は、一般にN、P、As、SbまたはBiを有するB、Al、Ga、InまたはTlの化合物を指すのに使用される。
Si上にGaN合金および他のIII−V族半導体をエピタキシャルに堆積させることは、シリコンと、これらの材料との間に、熱膨張率の差があるばかりでなく、格子不整合が上記のように高い度合いであるため、かなりの難題である。本発明者は、それらが、IIIB族窒化物の物理特性および結晶構造によって、シリコン上に傾斜バッファ構造を提供するのに特に適したものとなり、それによって質の高いターゲット材層を堆積させることができるということを見出した。さらに、IIIB族窒化物においては、その各々の立方構造内の格子定数に十分な多様性があるため、エピタキシャル成長向けの「普遍的な」シリコンベース基板、つまり広範囲のターゲット材に適したように構成することができる基板の生成が容易になる。したがって、本発明は、質の高いGaNの成長に適したバッファ構造、ならびに、他のIII−V族半導体および技術的に重要なペロブスカイト酸化物などの材料を含め、広範囲にわたる他のターゲット材に適合可能な基板構造を提供するものである。
本発明のさらなる態様では、シリコン基板上に上記のバッファ構造が設けられた結晶構造、ならびに上記のバッファ構造およびその上に設けられたターゲット材層を含む結晶構造も提供される。このような結晶構造を含む半導体デバイスも提供される。
さらなる態様では、後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造を形成する方法が提供される。この方法は、IIIB族窒化物合金を含む、組成傾斜バッファ層をシリコン基板上に成長させる段階を含む。前記合金は、2つ以上のIIIB族元素を含み、その相対量は前記傾斜を達成するための深さによって変わる。
好ましい態様では、後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造が提供される。このバッファ構造は、窒化ランタン合金を含む組成傾斜バッファ層を含む。前記合金は、前記傾斜を達成するための、IIIB族からの1つまたは複数のさらなる元素をさらに含む。
添付の図面を参照して本発明をさらに詳細に説明する。
本発明者は、2つ以上のIIIB族元素(La、Y、ScまたはAc)を含む、組成傾斜合金層を含むバッファ構造を使用してシリコン基板を改質して、一連のターゲット材(例えばGaN)をその上に堆積させることができる適合性の高いバッファ構造を生成して、電子工学的および光学的用途の半導体デバイスを生成することができることを見出した。
LaN、ScNおよびYNは全て、半金属または微小ギャップ半導体(例えば、ScNは約2.2eVのバンドギャップを有する)である。したがって、本発明によるバッファ構造は、例えば、デバイス底部に電気的コンタクトを必要とするLEDへの用途において導電性を選択することができ、あるいは例えば、マイクロ波FETへの用途においては高抵抗性とすることができる。
本明細書で使用するように、「シリコン基板」という用語は、例えば、バルクシリコンウェハ、シリコンオンインシュレータ基板、シリコンオンサファイア基板、SIMOX基板および別の多結晶材に結合されたシリコンウェハを有する基板を含め、単結晶シリコン層を含むどんな基板をも意味する。
構造または層が基板または他の層の上にあると記載されている場合、その構造または層は、その基板または他の層の全体または一部分の上に直接配設されているか、中間層も存在する場合は間接的に配設されていることがある。
「組成傾斜」バッファ層内では、IIIB族元素それぞれの相対量は、バッファ層の少なくとも一部の厚さ全体を通して、バッファ層内で深さとともに変化する。相対量は、純粋な個々のIIIB族窒化物(例えば、LaNまたはScNの窒化物)それぞれの格子定数に関して、シリコン基板からの距離とともに格子定数が徐々に減少するように変化することができる。その層内には違う深さのところに、最低限でも2つの異なる組成が存在する。しかし通常は、単結晶または単一格子内のLa、ScまたはY原子それぞれの相対濃度内で緩やかに変化する。
不整合歪みを吸収するために、結晶構造がターゲットつまりGaN(ウルツァイト型)の結晶構造と適合性のあるInNまたはAlNなどの合金のバッファ層を使用する傾向にある従来技術のバッファシステムに対し、本発明は別の周期律の族つまりIIIB族からの元素を含む組成傾斜バッファ層の成長に基づいている。その結果得られる窒化物合金の格子は、以下にさらに説明するように、傾斜に応じた広範囲の格子定数変動、ならびにSiとやはりGaNに近い格子整合を達成することができる別の結晶構造(立方晶のNaCl)を有する。
さらに、IIIB族元素は、シリコンよりもはるかに陽電性が低いことから、SiNに優先して窒化物を形成する。したがって、初期の結晶成長段階中は、露出した基板上での窒化ケイ素形成(この窒化物は非結晶質であり、基板とヘテロエピタキシャル層とのエピタキシャルな関係を妨害する)を防止する手順をとることが(従来技術のプロセスにおけるよりも)容易であり、製造プロセスの簡略化、低コストにつながる。
合金は、ランタン、スカンジウムおよびイットリウムから選択された、少なくとも2つのIIIB族元素を含むことができる。LaN、YNおよびScNはみな立方晶(NaCl)構造を有し、格子定数はLaNが0.530nm、YNが0.489nmおよびScNが0.445nmである。シリコンは、相応する格子定数0.5431nmを有する。したがって、Si表面上での成長は、バッファ層用の出発組成物、例えば、純粋なLaNまたは純粋なYN、あるいは、より大きな窒化物パラメータを有し、元素濃度が約75%超、好ましくは90%以上の高濃度のLaYNまたはLaScNまたはYScNまたはLaYScNから始めることができる。その後、他の元素の量を、より大きなパラメータの元素量が25%以下、好ましくは10%以下に落ちるまで増加することができる。とりわけLaNは、特に格子整合がよいため、極めて低い転位密度を達成することが可能であり、したがって、これまで可能であったよりも質の高いエピタキシャル層をSi上に設けることができる。GaNがターゲット材の場合、10cm−2未満の転位密度ならびに1nm未満のRMS〔二乗平均平方根〕表面粗さを達成することができる。
図1aは、単結晶シリコン基板上にLa(1−x)ScN(0<x<1)のエピ層が堆積され、基板からの距離が遠ざかるにつれてx値が増加してIII−V族化合物のエピタキシャル成長に適したコンプライアント基板を提供する、好ましい実施形態を示している。結晶構造1は、シリコン基板3、組成傾斜La(1−x)ScNバッファ層5、およびGaNのターゲット材層7を含む。図1bは、バッファ層全体の厚さがTのとき、組成が(x=0からx=1に)いかに傾斜されて格子定数Lに連続的な変化を与えるかを示している。したがって、傾斜層の技法を利用することによって、約0.530nmから約0.445nmの間の任意の立方格子定数、および約0.3748nmから0.3146nmの間の任意の六方格子定数に整合することが可能なバッファ層または「コンプライアント基板」を生成することが可能である。したがって、本発明によって、IIIB族窒化物立方構造内のテンプレート成長平面に整合可能な立方晶構造または六方晶構造の、いかなる窒化物または酸化物ターゲット材の成長も簡略化される。組成は、所望のターゲット材の格子定数に2%以内、好ましくは1%以内、最も好ましくは0.1%以内で整合する選択された格子定数がバッファ層の外面(または最外面領域)に生成されるように傾斜させることができる。
合金は、La(1−x)ScN(0<x<1)、La(1−y)N(0<y<1)、Y(1−z)ScN(0<z<1)、およびLa(1−x−y)ScN(0<x<1、0<y<1、x+y<1)からなる群から選択することができる。傾斜LaScN合金を使用することによって特に適合可能なバッファ構造が提供され、その場合、バッファ層のうちシリコン基板に隣接して配置されたランタンの豊富な領域が、ターゲット材を受け取る対向面に配設されたスカンジウムの豊富な領域に変化する。YおよびScの豊富な領域を有する傾斜YScN合金も同様に使用することができる。ScNは、GaNのスペーシング0.3189nmに近い原子間スペーシング0.3146nmを(111)表面に有する立方晶構造を有する。したがって、本発明は、欠陥密度が低く、質の高い単結晶GaNの成長に適した界面を提供することができる。格子定数のより大きなターゲット材が必要な場合は、傾斜LaYN合金で十分であろう。
傾斜バッファ層の組成は、幾多の方法で変化させることができ、特定の前駆体デバイス構造の物理および電子特性を画策するために選択される。通常、窒化物合金内に存在するより大きな格子定数の元素(例えば、ランタンおよび/またはイットリウム)の量は、もう1つまたは2つのより小さな窒化物格子定数の元素(例えば、スカンジウムおよび/またはイットリウム)で置き換えられる傾斜層のターゲット材側に向かって減少する。傾斜は、微細でも粗くてもよく、直線状プロファイル、階段状プロファイルおよび/または曲線状プロファイルのうちいずれか1つまたは複数のプロファイルをたどることができる。組成は連続的に変化してもよいし、傾斜内に1つまたは複数の非連続性があってもよい。この非連続性によって固定濃度の領域および/または変動濃度の領域を互いに分離することができる。傾斜は、組成傾斜層の深さまたは厚さ全体にわたって、あるいは一部の深さのみにわたって行うことができる。傾斜層は、1つまたは複数の所定箇所で格子緩和を強いる、少なくとも1つの定組成の領域を含むことが好ましい。
図3aから図3fは、バッファ層組成xが厚さtとともに変化する様子を、好ましいLa(1−x)ScN(0<x<1)バッファ層におけるxの変化の典型的なプロファイルによって示している。スカンジウムの量は0%またはより高い%、例えば10%から増加させることができる。図3aは、厚さまたは深さとともにxが2段階の濃度で階段状に増加する様子を示し、図3bは、多段階を示している。図3cは、深さとともにxが直線状に増加する様子を示し、図3dも同じであるが、定組成の中間領域がある。図3eでは、直線状に増加する前に初期の組成が一定に留まり、その下の図3gでは、バッファ層の上部に追加の定組成がある。最後に、図3fは、最初の階段状の増加に続き最後の直線状の傾斜を含む特に好ましいプロファイルを示している。階段状の増加によって、転位が生じながらも下部領域に制限されながらバッファ層の濃度増大を速めることを可能にし、その一方では上部層における緩やかな傾斜によって転位の表面への到達が防止される。
図3aから図3fに示されたプロファイルは、単に例示的なものであって、傾斜層の組成は、他の形、例えば使用されたエピタキシャル成長のプロセスに応じて変えることもできることを理解されたい。
傾斜率は、最終的なターゲット材に応じて決まる。GaNの場合、x(またはyまたはz)は、1ミクロン当たり4から0.2の範囲で変えることができる。
バッファ層の深さは、最終用途および必要とされるターゲット材の質に応じて決まる。例えばある場合には、バッファ層は最大7μとすることができるが、好ましくは0.5〜4μの範囲であり、より好ましくは1〜2μの範囲である。例えば他の場合には、バッファ層の深さは1μ未満、好ましくは0.1〜0.8μ、より好ましくは0.4〜0.5μである。
ある好ましい実施形態では、バッファ層と、ターゲット材層および基板層のどちらかまたは両方との間に少なくとも1つの層が介在している。このような中間層は、拡散などが原因で成長中に形成されることがあるが、別の理由で別の組成層を、例えばターゲット層の下に導入して別のターゲット材の核形成を助長しなければならないこともある。
図2aは、図1aの構造におけるものと同じ層を含み、基板上にLaN単層4も含み、さらにターゲット層7の直下に定組成の窒化ランタンスカンジウム合金からなる副層6を含む、第2の結晶構造を示している。ある応用例では、バッファ層が基板上に直に設けられた最初の副層を含むと有利である。この副層は、通常深さが1〜2nmで、より大きな格子定数の元素からなる窒化物のみを通常含む。このような副層は、基板の結晶形となって現れる仮像開始層(pseudomorphic initiation layer)を提供することができる。したがって、LaScN合金のバッファ層の場合、その副層内で純粋なLaNを使用することができる。その後、傾斜バッファ層の成長によって徐々に歪みを増加させることができる。
本発明のバッファ構造は、シリコン基板のSi(111)表面に成長させることが理想的である。これによってGaNの場合、六方晶のGaNの成長に適切な対称性を有するテンプレートが提供される。あるいは、ペロブスカイト酸化物またはせん亜鉛鉱型GaN、InN、AlNおよびそれらの合金など、立方型の材料の成長にSi(001)表面を使用することもできる。選択された平面の理想的な配向からの小さなオフカットを有するバッファ層を成長させることもできる。その配向は、例えば、最大5°、好ましくは最大1または2°であるが、ある場合には0.1または0.5°以下のより小さな角度が有用であることもある。このようなオフカットによって、バッファ層およびターゲット材の成長メカニズムを調整して表面形態などの特性を改善することができる。
III−V族窒化物のAlN、InN、GaNおよびそれらの合金を含め、III−V族半導体には、ヘテロエピタキシャルターゲット材として特別な関心が寄せられている。こうした材料の特性によって赤から紫外の波長範囲にわたる効率の良い発光体を生成することができ、高出力、高電圧の電子機器の提供も行われる。したがってターゲット材は、好ましくはIII−V族半導体を含み、より好ましくは窒化アルミニウム、窒化ガリウムまたは窒化インジウム、あるいはそれらの合金を含み、より一層好ましくは、窒化ガリウムを含む。本発明は、ウルツァイト型(六方晶のGaN−最も一般に使用される位相)に特に適した成長表面を提供するものであるが、立方晶(せん亜鉛鉱型)のGaN、ならびに同様に構成されたAlNおよびInN合金も成長させることができる。ScNはさらに重要なターゲット材である。
高い技術的関心が寄せられている別の種類の材料にペロブスカイト構造の酸化物があり、したがって、そのターゲット材はペロブスカイト酸化物を代わりとして含む。こうした酸化物は、例えば、強誘電性、巨大電磁抵抗、高誘電率および圧電性など興味ある一連の材料特性を示し、その特性は全てデバイスに適用することができる。多くのペロブスカイト酸化物は、格子定数がSiより小さいため、バッファ層が質の高いエピタキシャル成長を可能とすることが求められるが、本発明によって達成される格子サイズ内にある。スピネル型構造の酸化物も本発明によって成長させることができる。実行可能なペロブスカイト酸化物ターゲット材の例としては、タンタル酸スカンジウム鉛、チタン酸ジルコニウム鉛、チタン酸ストロンチウム、チタン酸バリウム、マンガン酸ランタンカルシウム、マンガン酸ランタンストロンチウム、マンガン酸ランタンバリウム、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコン酸バリウム、酸化ハフニウム、ケイ酸ハフニウム、ハフニウム酸カルシウム、ハフニウム酸ストロンチウム、およびハフニウム酸バリウムなどがある。
ターゲット材は、バッファ層上に直接成長させることができ、それによって傾斜層の最終的な緩和が行われる。あるいは、バッファ構造はさらに、ターゲット材下方のバッファ層上部に配設された、例えば最大2μのIIIB族窒化物合金からなる定組成層を含むことができ、この層によって材料層の成長前にほぼ完全な格子緩和が強制的に行われる。
ターゲット材は、所望の電子および機械特性を有する少なくとも1つのデバイス層を形成することができる。ある用途では、同じ材料からなる2つ以上のデバイス層が必要とされることがあり、他の用途では、バッファ層を覆って、互いに異なる材料からなる2つ以上のデバイス層を堆積させることがある。任意選択で、バッファ層の最上領域または副層をターゲット材の格子定数よりわずかに超える格子定数(例えば、最大2%超)に傾斜させることによって、選択された成長温度でターゲット材を圧縮歪み下に置く。実際は、最上領域は、例えば最大1μの固定された組成の窒化物合金からなる、必要とされるわずかに小さな格子定数を有する副層を含むことができる。このように、バッファ層の外面と材料層との間の格子定数の小さな差を利用して、冷却後すぐに圧縮歪みに対し、Siとターゲット材との間の不利益な熱膨張不整合を相殺することが可能である。例えば、ScNはGaNよりもわずかに小さい格子定数を有するが、ある程度の圧縮ひずみを導入することによって、SiとGaNの間の熱不整合による引張り歪みが低減され、それによってターゲット層の割れの可能性が低減される。
IIIB族窒化物は、エピ層と基板の間の原子種の相互拡散を防止するバリア層としてある程度作用することができる。さらに、IIIB族窒化物は、知られている様々なエピタキシャル成長プロセスを使用して堆積させることができ、比較的高い融点を有するので、GaNなど通常必要とされるターゲット材に必要な後続の成長条件との適合性を提供することができる。次の例では、分子線エピタキシ(MBE)を使用してバッファ構造を設けている。しかし、バッファ構造は、例えば、金属有機分子線エピタキシ(MOMBE)、金属有機気相成長(MOCVD)、プラズマ促進気相成長(PEPVD)、化学ビームエピタキシ(CBE)、液相エピタキシ(LPE)またはエピタキシャル成長に適していると知られている他の技法を使用しても成長させることができる。技法は、バッファ構造とターゲット材とが同じ装置を使用し、好ましくは単一のプロセスで堆積させることができるように選択されることが好ましい。したがって、LaN、ScNおよびYNは全て水素ベースの前駆体から成長させることができるので、GaN合金からなるターゲット材の場合、MOCVDをうまく使用することができる。
本発明によるバッファ構造は、電子工学、光電子工学、MEMS、フォトニクス、センサおよび画像を含む技術分野における様々なデバイスの応用例において使用することができる。したがって、さらなる態様では、本発明は上記の結晶構造/バッファ構造を含む半導体を提供する。デバイスは、LED、レーザダイオード、トランジスタなどを含む通常の用途の光学電子デバイスでよい。
本発明は、その表面の一部上で領域選択エピタキシ(selective area epitaxy)によって成長させた本発明による1つまたは複数のバッファ構造を含むシリコン基板、例えばシリコンウェハをさらに提供する。次いで、このようなバッファ構造およびそれに関連するターゲット材層は、シリコン基板/ウェハの残り部分上にパターニングされたシリコンデバイスに一体化することができる。
デバイスは普通、ターゲット材、バッファ層およびシリコン基板を含むが、例えば、本発明のバッファ層がそれ自体、デバイスの底部コンタクトとしての役割を果たすようになっている場合、シリコン基板は後に削除(したがって、単にテンプレートとしての役割を果たす)される応用例もあり得る。
さらなる態様では、本発明は、本発明の方法を使用して得られた単結晶ターゲット材を提供する。この材料は、バッファ層から分離されている。単結晶材料は、半導体または他の様々な用途に使用することができ、こうした用途に適した材料を形成するためにドープすることができる。
以下の例において、La/Sc窒化物合金からなる傾斜バッファ層を含む、本発明によるバッファ構造を作成する1つの方法の一例を説明する。
標準の湿式化学プロセスである真空除去(ex−vacuo)を使用してSi基板から自然酸素がまず除去され、調整を利かせたやり方で、Si基板上に希薄で均一な自然酸素が再形成された。基板はMBE室に装入され、再形成された自然酸素を熱的に取り除くために約950℃で30分間加熱され、その結果、清浄な(7×7)構造の再構成(111)Si表面を得た。
予備処理されたSi基板は、700℃に冷却され、エフュージョンセルを使用し、典型的な0.3ml/秒のLa流量および10−7トルのバックグラウンド圧で、(Si基板の窒化物形成を防止するように)La金属からなる1枚から2枚の単層がSi表面上に堆積された。MBE室のバックグラウンド圧は次いで、ブリージングによって窒素内で5×10−6トルに増大され、La単層は、高周波のプラズマ窒素源を使用し、出力を500Wに設定して窒化物に変換された。
Laシャッタが再開されて厚さが1〜2nmのLaN層の成長が開始され、次いでScシャッタも開かれた。LaセルおよびScセルを反対に傾斜させることによって、1ミクロン当たり約x=0.5の傾斜率でLa(1−x)ScNの組成傾斜層の成長が開始された。Scセルの開始流量は0.003ml/秒であった。傾斜層の堆積中、基板温度が700℃から900℃に傾斜され窒素の豊富な状態が維持された。
傾斜は、所望のターゲット材に関して適切な格子定数を提供する組成のところで停止された。この例では、後続のGaN堆積のための格子整合を提供するために、La(1−x)ScN層の傾斜はLa0.07Sc0.93Nの組成のところで停止され、次いで膜を完全に緩和するように0.5μのLaScNの定組成層が堆積された。
次いで、従来のMOCVDプロセスを使用してGaNのターゲット材層が堆積された。
本発明による好ましい結晶構造の概略断面図である。 構造全体の、得られる格子定数Lを、厚さをTとして示すグラフである。 本発明による第2の結晶構造の概略断面図である。 構造全体の、得られる格子定数Lを、厚さをTとして示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。 本発明による代替のバッファ構造において、濃度xが厚さtとともに変化する例示的プロファイルを示すグラフである。

Claims (18)

  1. 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造であって、バッファ構造が、IIIB族窒化物合金を含む組成傾斜バッファ層を含み、前記合金が、前記傾斜を達成する深さとともに相対量が変化する2つ以上のIIIB族元素を含むバッファ構造。
  2. 合金が、ランタン、スカンジウムおよびイットリウムから選択された少なくとも2つのIIIB族元素を含む請求項1に記載のバッファ構造。
  3. 合金が、La(1−x)ScN(0<x<1)、La(1−y)N(0<y<1)、Y(1−z)ScN(0<z<1)、およびLa(1−x−y)ScN(0<x<1、0<y<1、x+y<1)からなる群から選択される請求項2に記載のバッファ構造。
  4. 合金が、組成傾斜窒化ランタンスカンジウム合金である請求項3に記載のバッファ構造。
  5. 請求項1から4のいずれかに記載のバッファ構造を含む結晶構造、および前記バッファ層上に設けられたターゲット材層。
  6. IIIB族窒化物合金からなる定組成の副層が、ターゲット材下方のバッファ層の上部領域内に堆積される請求項5に記載の結晶構造。
  7. ターゲット材が、立方晶構造または六方晶構造を有する任意の酸化物または窒化物である請求項5または6に記載の結晶構造。
  8. ターゲット材が、AlN、InNおよびGaN、またはそれらの合金のうちいずれか1つを含むIII−V族半導体である請求項7に記載の結晶構造。
  9. III−V族半導体が、窒化ガリウムを含む請求項8に記載の結晶構造。
  10. バッファ構造が、シリコン基板上に設けられる請求項5から9のいずれか一項に記載の結晶構造。
  11. 請求項5から10のいずれか一項に特定された結晶構造を含む半導体デバイス。
  12. 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造を形成する方法であって、方法が、シリコン基板上にIIIB族窒化物合金を含む組成傾斜バッファ層を成長させる段階を含み、前記合金が、前記傾斜を達成する深さとともに相対量が変化する2つ以上のIIIB族元素を含む方法。
  13. バッファ構造が、請求項2から4のいずれか一項または複数項に特定される請求項12に記載の方法。
  14. ターゲット材層が、バッファ構造上に続いて堆積される請求項12または13に記載の方法。
  15. 半導体デバイスを形成する処理段階をさらに含む請求項14に記載の方法。
  16. ヘテロエピタキシャル成長をその上で行うシリコン基板を改質するためのIIIB族窒化物合金からなる組成傾斜中間層の使用。
  17. 添付の図面を参照して実質的に先に説明されたバッファ構造。
  18. 添付の図面を参照して実質的に先に説明されたバッファ構造を形成する方法。
JP2006502270A 2003-02-19 2004-02-16 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造および該バッファ構造を形成する方法 Expired - Fee Related JP4493646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0303784A GB2398672A (en) 2003-02-19 2003-02-19 Group IIIA nitride buffer layers
PCT/GB2004/000560 WO2004075249A2 (en) 2003-02-19 2004-02-16 Buffer structure for modifying a silicon substrate

Publications (3)

Publication Number Publication Date
JP2006518104A true JP2006518104A (ja) 2006-08-03
JP2006518104A5 JP2006518104A5 (ja) 2007-03-15
JP4493646B2 JP4493646B2 (ja) 2010-06-30

Family

ID=9953280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006502270A Expired - Fee Related JP4493646B2 (ja) 2003-02-19 2004-02-16 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造および該バッファ構造を形成する方法

Country Status (8)

Country Link
US (1) US7323764B2 (ja)
EP (1) EP1595280B8 (ja)
JP (1) JP4493646B2 (ja)
CN (1) CN100382244C (ja)
AT (1) ATE349774T1 (ja)
DE (1) DE602004003910T2 (ja)
GB (2) GB2398672A (ja)
WO (1) WO2004075249A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019522358A (ja) * 2016-06-02 2019-08-08 アイキューイー ピーエルシーIQE plc GaN基板用途のためのプニクタイド緩衝材構造およびデバイス
KR102098572B1 (ko) * 2018-12-26 2020-04-08 한국세라믹기술원 에피택시 성장을 위한 기판 소재의 탐색 장치 및 방법 그리고 이를 구현하기 위한 프로그램을 기록한 기록매체

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US7494911B2 (en) 2006-09-27 2009-02-24 Intel Corporation Buffer layers for device isolation of devices grown on silicon
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7799600B2 (en) 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US8039738B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Active rare earth tandem solar cell
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
US8039737B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Passive rare earth tandem solar cell
CA2742128C (en) * 2008-01-28 2016-11-29 Amit Goyal Semiconductor-based large-area flexible electronic devices
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
EP2413350A4 (en) * 2009-03-27 2013-10-23 Dowa Holdings Co Ltd GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
GB2469448A (en) * 2009-04-14 2010-10-20 Qinetiq Ltd Strain Control in Semiconductor Devices
JP5614531B2 (ja) * 2010-03-12 2014-10-29 セイコーエプソン株式会社 液体噴射ヘッド及びそれを用いた液体噴射装置並びに圧電素子
WO2012074523A1 (en) 2010-12-01 2012-06-07 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
WO2012074524A1 (en) 2010-12-01 2012-06-07 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
KR101883840B1 (ko) * 2011-08-31 2018-08-01 엘지이노텍 주식회사 발광소자
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US20130099357A1 (en) * 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US8394194B1 (en) * 2012-06-13 2013-03-12 Rytis Dargis Single crystal reo buffer on amorphous SiOx
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
CN103794460B (zh) * 2012-10-29 2016-12-21 中微半导体设备(上海)有限公司 用于半导体装置性能改善的涂层
TWI491068B (zh) * 2012-11-08 2015-07-01 Ind Tech Res Inst 氮化物半導體結構
CN105393336B (zh) * 2013-07-22 2017-10-31 日本碍子株式会社 复合基板、其制造方法、功能元件以及晶种基板
EP4281996A1 (en) * 2021-01-19 2023-11-29 Alliance for Sustainable Energy, LLC Dynamic hvpe of compositionally graded buffer layers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330628A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 半導体発光素子、及びその製造方法
JPH11147791A (ja) * 1997-11-12 1999-06-02 Showa Denko Kk 単結晶基板とその上に成長させた窒化ガリウム系化合物半導体結晶とから構成されたエピタキシャルウェハ
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US20020074552A1 (en) * 2000-12-14 2002-06-20 Weeks T. Warren Gallium nitride materials and methods
JP2002222803A (ja) * 2001-12-03 2002-08-09 Kyocera Corp 半導体製造用耐食性部材
JP2003008061A (ja) * 2001-06-25 2003-01-10 Nobuhiko Sawaki 窒化物半導体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50102581A (ja) * 1974-01-16 1975-08-13
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6171898B1 (en) * 1997-12-17 2001-01-09 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K-DRAMS using a disposable-oxide processing
US5998232A (en) * 1998-01-16 1999-12-07 Implant Sciences Corporation Planar technology for producing light-emitting devices
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6472694B1 (en) * 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330628A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 半導体発光素子、及びその製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JPH11147791A (ja) * 1997-11-12 1999-06-02 Showa Denko Kk 単結晶基板とその上に成長させた窒化ガリウム系化合物半導体結晶とから構成されたエピタキシャルウェハ
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US20020074552A1 (en) * 2000-12-14 2002-06-20 Weeks T. Warren Gallium nitride materials and methods
JP2003008061A (ja) * 2001-06-25 2003-01-10 Nobuhiko Sawaki 窒化物半導体の製造方法
JP2002222803A (ja) * 2001-12-03 2002-08-09 Kyocera Corp 半導体製造用耐食性部材

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019522358A (ja) * 2016-06-02 2019-08-08 アイキューイー ピーエルシーIQE plc GaN基板用途のためのプニクタイド緩衝材構造およびデバイス
KR102098572B1 (ko) * 2018-12-26 2020-04-08 한국세라믹기술원 에피택시 성장을 위한 기판 소재의 탐색 장치 및 방법 그리고 이를 구현하기 위한 프로그램을 기록한 기록매체

Also Published As

Publication number Publication date
CN100382244C (zh) 2008-04-16
EP1595280B8 (en) 2007-02-28
CN1751379A (zh) 2006-03-22
EP1595280A2 (en) 2005-11-16
US20060145186A1 (en) 2006-07-06
GB0515760D0 (en) 2005-09-07
DE602004003910T2 (de) 2007-05-16
WO2004075249A3 (en) 2004-10-28
GB2413898B (en) 2006-08-16
US7323764B2 (en) 2008-01-29
ATE349774T1 (de) 2007-01-15
EP1595280B1 (en) 2006-12-27
WO2004075249A2 (en) 2004-09-02
GB0303784D0 (en) 2003-03-26
GB2413898A (en) 2005-11-09
GB2398672A (en) 2004-08-25
DE602004003910D1 (de) 2007-02-08
JP4493646B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
JP4493646B2 (ja) 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造および該バッファ構造を形成する方法
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP5842057B2 (ja) 半導体装置の製造方法
KR100897589B1 (ko) 갈륨 나이트라이드층 형성방법
US6255198B1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
TWI453813B (zh) 用於生長平坦半極性的氮化鎵之技術
RU2470412C2 (ru) Способ изготовления светоизлучающих устройств на основе нитридов iii группы, выращенных на шаблонах для уменьшения напряжения
KR101899742B1 (ko) 버퍼 층 스택 상에 iii-v 형의 활성 반도체 층을 포함하는 반도체 구조물 및 반도체 구조물의 제조 방법
KR101505833B1 (ko) 스트레인을 감소시키기 위하여 템플레이트 상에서 성장한 iii-니트라이드 발광 다이오드
US20050247260A1 (en) Non-polar single crystalline a-plane nitride semiconductor wafer and preparation thereof
TW200419652A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2008504715A (ja) 窒化ガリウム材料及び方法
KR101892610B1 (ko) Iii-v 반도체 구조물들 및 그것을 형성하기 위한 방법들
JP2004508268A (ja) 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法
US20120074427A1 (en) Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride
JP2005303246A (ja) 新規なSi基板上への高品質ZnSeエピタキシー層の成長方法
JP2009524251A (ja) 有機金属化学気相成長を介して半極性(Al,In,Ga,B)Nの成長を促進させるための方法
CN102246291B (zh) 应变改造复合半导体基片和其形成方法
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
WO2013145404A1 (ja) オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
JPH10303510A (ja) Iii 族窒化物半導体素子およびその製造方法
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
Thapa et al. Semiconductor wafer with a layer of Al z Ga 1-z N and process for producing it
JPH11219904A (ja) 化合物半導体基板、その製造方法および化合物半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees