TWI491068B - 氮化物半導體結構 - Google Patents

氮化物半導體結構 Download PDF

Info

Publication number
TWI491068B
TWI491068B TW101141675A TW101141675A TWI491068B TW I491068 B TWI491068 B TW I491068B TW 101141675 A TW101141675 A TW 101141675A TW 101141675 A TW101141675 A TW 101141675A TW I491068 B TWI491068 B TW I491068B
Authority
TW
Taiwan
Prior art keywords
layer
nitride semiconductor
semiconductor structure
nucleation
defect
Prior art date
Application number
TW101141675A
Other languages
English (en)
Other versions
TW201419567A (zh
Inventor
Yen Hsiang Fang
Chien Pin Lu
chen zi Liao
Rong Xuan
Yi Keng Fu
Chih Wei Hu
Hsun Chih Liu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101141675A priority Critical patent/TWI491068B/zh
Priority to US13/726,648 priority patent/US8779468B2/en
Publication of TW201419567A publication Critical patent/TW201419567A/zh
Application granted granted Critical
Publication of TWI491068B publication Critical patent/TWI491068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

氮化物半導體結構
本揭露是有關於一種氮化物半導體結構，且特別是有關於一種矽基板的氮化物半導體結構。
目前，氮化物發光二極體之成本遠較其他照明元件高出許多，且用來成長氮化物的藍寶石基板具有導熱性差的缺點，嚴重影響其使用壽命。因此，以較低成本及高導熱性的基板來取代目前的藍寶石基板是各大公司努力的目標。由於矽基板具有高導熱性、高導電、容易切割及低成本等優點，近年來，各大公司爭相研發以矽基板為基礎的發光二極體。
然而，以矽基板為基礎所製造的氮化物半導體結構由於製作良率不高，使得元件成本無法大幅降低。影響氮化物半導體結構之良率的主要因素在於氮化物半導體層與矽基板間之膨脹係數與晶格的不匹配，晶格常數的不匹配會造成氮化物半導體結構容易破裂，並且造成漏電進而影響發光效率。
現今全球各大研發機構及國際大廠以矽基板為基礎製造氮化物半導體結構時，必先於矽基板上成長一成核層，其主要功能是為了防止後續成長氮化物半導體層時，氮化物半導體層中的元素(例如是鎵等)易與矽反應形成化合物，導致非晶質或非單晶結構的產生，而破壞發光二 極體的發光強度。圖1是習知之一種氮化物半導體結構的穿透式電子顯微鏡(Transmission Electron Microscope,TEM)的分析示意圖。請參閱圖1，習知之氮化物半導體結構100包括一矽基板110、一成核層120、一緩衝層130及一氮化物半導體層140。由於矽基板110與成核層120之間的晶格差距亦相當大(以成核層120包括氮化鋁為例，其與矽基板110之間的晶格差距大於17%)，如圖1所示，矽基板110與成核層120之間的界面會產生大量缺陷，即使後續成長一定厚度的氮化物半導體層140仍難以阻擋缺陷，而使得氮化物半導體層140具有相當高的缺陷密度。
圖2A是習知之一種氮化物半導體結構的穿透式電子顯微鏡的分析示意圖。請參閱圖2A，習知之氮化物半導體結構200包括一矽基板210、一成核層220、一緩衝層230、一缺陷阻隔層235及一氮化物半導體層240。習知之氮化物半導體結構200是透過緩衝層230上成長缺陷阻隔層235以阻擋缺陷。此外，缺陷阻隔層235可以降低氮化物半導體層240在磊晶成長過程之晶格錯位並釋放應力。然而，由於絕大部分的缺陷皆於矽基板210與成核層220之間的界面，因此在緩衝層230上的缺陷阻隔層235雖能降低缺陷密度，但所能阻擋的缺陷數目較為有限。此外，由於缺陷阻隔層235大多為非晶質成長，之後於缺陷阻隔層235上成長氮化物半導體層240時，氮化物半導體層240需有平坦的上表面，也就是需將氮化物半導體層240接平 (coalescence)。但由於缺陷阻隔層235的成長將造成應力，使得氮化物半導體結構200在降溫時較為容易發生破裂，因此於氮化物半導體層240必須於一定厚度內形成平坦的上表面，以降低應力的產生。
圖2B是圖2A之氮化物半導體結構的光學顯微鏡(Optical Microscopy,OM)的20倍放大示意圖。請參閱圖2B，由圖2B可發現氮化物半導體層240有很多孔洞，這是因為在缺陷阻隔層235後為了減少應力的產生，只成長了一定厚度的氮化物半導體層240，然而，氮化物半導體層240的厚度不足使得氮化物半導體層240難以接平。
本揭露提供一種氮化物半導體結構，其可有效地降低氮化物半導體層之缺陷密度，且氮化物半導體層較易於接平。
本揭露提出一種氮化物半導體結構，包括一矽基板、一成核層、一非連續缺陷阻隔層、一緩衝層及一氮化物半導體層。成核層配置於矽基板上，成核層具有一缺陷密度d1。非連續缺陷阻隔層覆蓋成核層之部分區域。緩衝層配置於非連續缺陷阻隔層及未被非連續缺陷阻隔層覆蓋之成核層上。氮化物半導體層配置於緩衝層上。在距離氮化物半導體層與緩衝層之界面以上約1微米處，氮化物半導體層之缺陷密度d2與成核層之缺陷密度d1之比值小於等於0.5。
本揭露更提出一種氮化物半導體結構，包括一矽基板、一成核層、一非連續缺陷阻隔層、一緩衝層及一氮化物半導體層。成核層配置於矽基板上。非連續缺陷阻隔層覆蓋成核層之部分區域。緩衝層配置於非連續缺陷阻隔層及未被非連續缺陷阻隔層覆蓋之成核層上。氮化物半導體層配置於緩衝層上。在距離氮化物半導體層與緩衝層之界面約1微米處，氮化物半導體層之拉曼偏移(Raman shift)約為0.5(公分-1 )。
基於上述，本揭露之氮化物半導體結構藉由在成核層上成長非連續缺陷阻隔層，直接將成核層上大部分的缺陷阻擋於此，而減少在非連續缺陷阻隔層上的後續成長的緩衝層及氮化物半導體層所受到缺陷的影響，進而降低氮化物半導體層之缺陷密度。此外，本揭露之氮化物半導體結構藉由緩衝層將非連續缺陷阻隔層與成核層的孔洞填平，其後再於緩衝層上成長氮化物半導體層，可有效避免氮化物半導體層無法接平的問題。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖3是依照本揭露之一實施例之一種氮化物半導體結構的示意圖。請參閱圖3，本實施例之氮化物半導體結構300包括一矽基板310、一成核層320、一非連續缺陷阻隔層330、一緩衝層340及一氮化物半導體層350。在本實施 例中，矽基板310為單晶結構。成核層320配置於矽基板310上，成核層320具有一缺陷密度d1。在本實施例中，成核層320之缺陷密度d1之範圍介於1010 (公分-2 )至1012 (公分-2 )之間。非連續缺陷阻隔層330覆蓋成核層320之部分區域。緩衝層340配置於非連續缺陷阻隔層330及未被非連續缺陷阻隔層330覆蓋之成核層320上。氮化物半導體層350為單晶結構。氮化物半導體層350配置於緩衝層340上。
在本實施例中，成核層320、非連續缺陷阻隔層330、緩衝層340及氮化物半導體層350分別以有機金屬化學氣相沈積法(metal organic chemical vapor deposition，MOCVD)的沈積於矽基板310上。但成核層320、非連續缺陷阻隔層330、緩衝層340及氮化物半導體層350形成於矽基板310上的方式不以此為限制。
圖4A至圖4F分別是於770℃、870℃、920℃、970℃、1050℃及1200℃下成核層成長於矽基板後的掃描式電子顯微鏡(Scanning Electron Microscope,SEM)的示意圖。請先參閱圖4A至圖4E，成核層320在1100℃以下的溫度成長時會呈現孔洞狀的三維結構，此三維結構將使後續的氮化物半導體層難以接平。因此，在本實施例中，藉由高溫製程將成核層320的成長溫度拉至1200℃以盡可能形成如圖4F所示接近二維的結構。然而，如圖3所示，成核層320之表面仍較難完全平整。
此外，在本實施例中，非連續缺陷阻隔層330以不同 的厚度配置於部分的成核層320上，非連續缺陷阻隔層330可阻擋形成於矽基板310與成核層320之介面的缺陷。在本實施例中，非連續缺陷阻隔層330包括氮化矽(SiN)，但非連續缺陷阻隔層330不以此為限制。另外，本實施例之非連續缺陷阻隔層330為一奈米多孔隙(nano-porous)結構，奈米多孔隙結構之密度約為3.5×1013 (平方公分-1 )至8.4×1013 (平方公分-1 )。但非連續缺陷阻隔層330之結構與密度不以上述為限制。
在本實施例中，在距離氮化物半導體層350與緩衝層340之界面以上約1微米處，氮化物半導體層350之缺陷密度d2之缺陷密度範圍介於109 (公分-2 )至5 x 109 (公分-2 )之間。因此，在距離氮化物半導體層350與緩衝層340之界面以上約1微米處，氮化物半導體層350之缺陷密度d2與成核層320之缺陷密度d1之比值小於等於0.5，較佳為不超過0.001。也就是說，在成核層320上成長非連續缺陷阻隔層330可有效地將矽基板310與成核層320之間所形成的缺陷阻隔於非連續缺陷阻隔層330之下，大幅地降低了氮化物半導體層350之缺陷密度。
圖5是圖3之氮化物半導體結構的光學顯微鏡(Optical Microscopy,OM)的20倍放大示意圖。請同時參閱圖2B及圖5，在圖2B中，為了減少應力的產生，氮化物半導體層240的厚度被限制於一定範圍，使得氮化物半導體層240難以接平，氮化物半導體層240的表面具有很多孔洞。在圖5中則可發現氮化物半導體層350並無孔洞的產生，這 是因為在非連續缺陷阻隔層330之後又成長了緩衝層340，藉由緩衝層340之厚度可將成核層320與非連續缺陷阻隔層330的孔洞填平，其後再於緩衝層340上成長氮化物半導體層350便可避免氮化物半導體層350在一定厚度範圍下無法接平的問題。
成核層320的材料例如是氮化鋁(AlN)，緩衝層340的材料例如是漸變的氮化鎵鋁(AlGaN-grading)，但成核層320與緩衝層340的材料不以此為限制。此外，在本實施例中，緩衝層340之晶格常數隨厚度的變化率在5.08(百分比/微米)與1.27(百分比/微米)之間。
在本實施例中，成核層320之厚度範圍介於10奈米至500奈米之間。非連續缺陷阻隔層330之厚度範圍介於10奈米至100奈米之間。緩衝層340之厚度範圍介於0.5微米至3微米之間。氮化物半導體層350之厚度範圍介於1000奈米至2000奈米之間。本實施例之氮化物半導體結構300將成核層320的部份厚度以非連續缺陷阻隔層330取代，以減少氮化物半導體結構300內的應力，降低氮化物半導體結構300製造完成後在降溫階段發生破裂的機率。並且，由於緩衝層340可將成核層320與非連續缺陷阻隔層330的孔洞填平，其後再於緩衝層340上成長氮化物半導體層350的厚度便可被降低，有效解決氮化物半導體層350在一定厚度範圍下無法接平的問題。
圖6是圖3之氮化物半導體結構的X光繞射分析(X-Ray Diffraction,XRD)的示意圖。請參閱圖6，當本 實施例之氮化物半導體結構300在氮化物半導體層350之缺陷密度約為5 x 109 /cm2 時，其X光繞射分析為772弧度秒(arcsec)。圖2C是圖2A之氮化物半導體結構的X光繞射分析(X-Ray Diffraction,XRD)的示意圖。請參閱圖2C，當習知之氮化物半導體結構200在氮化物半導體層240之缺陷密度約為2 x 1010 /cm2 時，其X光繞射分析為998弧度秒(arcsec)。比較圖2C與圖6可知，本實施例之氮化物半導體結構300的氮化物半導體層350之缺陷密度相較於習知之氮化物半導體結構200已大幅降低。
圖7是圖3之氮化物半導體結構的拉曼光譜的示意圖。請參閱圖7，本實施例之氮化物半導體結構300在距離氮化物半導體層350與緩衝層340之界面以上(往氮化物半導體層350表面的方向)約1微米處，氮化物半導體層350之拉曼偏移(Raman shift)約為0.5(公分-1 )。圖2D是圖2A之氮化物半導體結構的拉曼光譜的示意圖。請參閱圖2D，習知之氮化物半導體結構200在距離氮化物半導體層240與該緩衝層230之界面往上約1微米處，氮化物半導體層240之拉曼偏移(Raman shift)約為-0.3(公分-1 )。
拉曼光譜中可觀察到不同結構其相對上下兩層結構間應力的關係，圖中橫軸的值愈小，其代表的是拉伸應力(tensile stress)，反之，圖中橫軸的值愈大，其代表的是壓縮應力(compressive stress)。藉由在圖2D與圖7之拉曼光譜中所顯示的拉曼偏移結果可知本實施例之氮化物半導體結構300之氮化物半導體層350與緩衝層340之界面 以上約1微米處與習知之氮化物半導體結構200之氮化物半導體層240與該緩衝層230之界面往上約1微米處的應力變化。圖2D為未包括非連續缺陷阻隔層330的拉曼偏移結果，結果顯示氮化物半導體結構200呈現拉伸應力；圖7為包括非連續缺陷阻隔層330的拉曼偏移結果，結果顯示氮化物半導體結構300呈現壓縮應力；綜合本段所述，非連續缺陷阻隔層330可大幅減少因矽基板310與氮化物半導體層350之間因熱膨脹係數差異造成的拉伸應力。
本實施例之氮化物半導體結構300可在高溫下成長成核層以使成核層320較為接近二維結構，並在成核層320上成長非連續缺陷阻隔層330以阻擋於矽基板310與成核層320之界面所產生的缺陷，搭配後續低壓以使各層可沉積的較為平整。此外，由於成核層320之晶格常數較矽基板310之晶格常數小，矽基板310與成核層320之間因晶格常數的不匹配會造成應力產生，並且非晶質的非連續缺陷阻隔層330成長亦會造成應力產生。在本實施例中，將成核層320的部份厚度以非連續缺陷阻隔層330取代，以減少氮化物半導體結構300內的應力，而降低氮化物半導體結構300降溫後破裂的機率。
綜上所述，本揭露之氮化物半導體結構在成核層上成長非連續缺陷阻隔層，直接將成核層上大部分的缺陷阻擋於此，以降低氮化物半導體層之缺陷密度。此外，本揭露之氮化物半導體結構藉由緩衝層將非連續缺陷阻隔層與成 核層的孔洞填平，可有效避免氮化物半導體層無法接平的問題。本揭露之氮化物半導體結構可被應用於發光二極體等，以得到高亮度與高品質的產品。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧習知之氮化物半導體結構
110、210‧‧‧矽基板
120、220‧‧‧成核層
130、230‧‧‧緩衝層
140、240‧‧‧氮化物半導體層
235‧‧‧缺陷阻隔層
300‧‧‧氮化物半導體結構
310‧‧‧矽基板
320‧‧‧成核層
330‧‧‧非連續缺陷阻隔層
340‧‧‧緩衝層
350‧‧‧氮化物半導體層
圖1是習知之一種氮化物半導體結構的穿透式電子顯微鏡(Transmission Electron Microscope,TEM)的示意圖。
圖2A是習知之另一種氮化物半導體結構的穿透式電子顯微鏡的示意圖。
圖2B是圖2A之氮化物半導體結構的光學顯微鏡(Optical Microscopy,OM)的20倍放大示意圖。
圖2C是圖2A之氮化物半導體結構的X光繞射分析(X-Ray Diffraction,XRD)的示意圖。
圖2D是圖2A之氮化物半導體結構的拉曼光譜的示意圖。
圖3是依照本揭露之一實施例之一種氮化物半導體結構的示意圖。
圖4A至圖4F分別是於770℃、870℃、920℃、970℃、1050℃及1200℃下成核層成長於矽基板後的掃描式電子顯微鏡(Scanning Electron Microscope,SEM)的示意圖。
圖5是圖3之氮化物半導體結構的光學顯微鏡(Optical Microscopy,OM)的20倍放大示意圖。
圖6是圖3之氮化物半導體結構的X光繞射分析(X-Ray Diffraction,XRD)的示意圖。
圖7是圖3之氮化物半導體結構的拉曼光譜的示意圖。
300‧‧‧氮化物半導體結構
310‧‧‧矽基板
320‧‧‧成核層
330‧‧‧非連續缺陷阻隔層
340‧‧‧緩衝層
350‧‧‧氮化物半導體層

Claims (18)

  1. 一種氮化物半導體結構，包括：一矽基板；一成核層，配置於該矽基板上，該成核層具有一缺陷密度d1；一非連續缺陷阻隔層，覆蓋該成核層之部分區域；一緩衝層，配置於該非連續缺陷阻隔層及未被該非連續缺陷阻隔層覆蓋之該成核層上；以及一氮化物半導體層，配置於該緩衝層上，其中在距離該氮化物半導體層與該緩衝層之界面以上約1微米處，該氮化物半導體層之缺陷密度d2與該成核層之缺陷密度d1之比值小於等於0.5。
  2. 如申請專利範圍第1項所述之氮化物半導體結構，其中該成核層之缺陷密度d1之範圍介於1010 (公分-2 )至1012 (公分-2 )之間。
  3. 如申請專利範圍第1項所述之氮化物半導體結構，其中在距離該氮化物半導體層與該緩衝層之界面約1微米處，該氮化物半導體層之缺陷密度d2之缺陷密度範圍介於109 (公分-2 )至5 x 109 (公分-2 )之間。
  4. 如申請專利範圍第1項所述之氮化物半導體結構，其中該非連續缺陷阻隔層包括氮化矽。
  5. 如申請專利範圍第1項所述之氮化物半導體結構，其中該非連續缺陷阻隔層為一奈米多孔隙(nano-porous)結構，該奈米多孔隙結構之密度約在 3.5×1013 (平方公分-1 )至8.4×1013 (平方公分-1 )之間。
  6. 如申請專利範圍第1項所述之氮化物半導體結構，其中在距離該氮化物半導體層與該緩衝層之界面約1微米處，該氮化物半導體層之拉曼偏移(Raman shift)約為0.5(公分-1 )。
  7. 如申請專利範圍第1項所述之氮化物半導體結構，其中該成核層之厚度範圍介於10奈米至500奈米之間。
  8. 如申請專利範圍第1項所述之氮化物半導體結構，其中該非連續缺陷阻隔層之厚度範圍介於10奈米至100奈米之間。
  9. 如申請專利範圍第1項所述之氮化物半導體結構，其中在距離該氮化物半導體層與該緩衝層之界面以上約1微米處，該氮化物半導體層之缺陷密度d2與該成核層之缺陷密度d1之比值小於等於0.001。
  10. 如申請專利範圍第1項所述之氮化物半導體結構，其中該氮化物半導體層之厚度範圍介於1000奈米至2000奈米之間。
  11. 一種氮化物半導體結構，包括：一矽基板；一成核層，配置於該矽基板上；一非連續缺陷阻隔層，覆蓋該成核層之部分區域；一緩衝層，配置於該非連續缺陷阻隔層及未被該非連續缺陷阻隔層覆蓋之該成核層上；以及一氮化物半導體層，配置於該緩衝層上，其中在距離 該氮化物半導體層與該緩衝層之界面約1微米處，該氮化物半導體層之拉曼偏移(Raman shift)約為0.5(公分-1 )。
  12. 如申請專利範圍第11項所述之氮化物半導體結構，其中該非連續缺陷阻隔層包括氮化矽。
  13. 如申請專利範圍第11項所述之氮化物半導體結構，其中該非連續缺陷阻隔層為一奈米多孔隙(nano-porous)結構，該奈米多孔隙結構之密度約在3.5×1013 (平方公分-1 )至8.4×1013 (平方公分-1 )之間。
  14. 如申請專利範圍第11項所述之氮化物半導體結構，其中該成核層之厚度約為10奈米至500奈米。
  15. 如申請專利範圍第11項所述之氮化物半導體結構，其中該非連續缺陷阻隔層之厚度約為10奈米至100奈米。
  16. 如申請專利範圍第11項所述之氮化物半導體結構，其中該氮化物半導體層之厚度範圍介於1000奈米至2000奈米之間。
  17. 如申請專利範圍第11項所述之氮化物半導體結構，其中在距離該氮化物半導體層與該緩衝層之界面以上約1微米處，該氮化物半導體層之缺陷密度d2與該成核層之缺陷密度d1之比值小於等於0.001。
  18. 一種氮化物半導體結構，包括：一矽基板；一成核層，配置於該矽基板上，該成核層具有一缺陷密度d1； 一非連續缺陷阻隔層，覆蓋該成核層之部分區域；一緩衝層，配置於該非連續缺陷阻隔層及未被該非連續缺陷阻隔層覆蓋之該成核層上；以及一氮化物半導體層，配置於該緩衝層上，其中在距離該氮化物半導體層與該緩衝層之界面以上約1微米處，該氮化物半導體層之缺陷密度d2與該成核層之缺陷密度d1之比值小於等於0.5，而在距離該氮化物半導體層與該緩衝層之界面約1微米處，該氮化物半導體層之拉曼偏移(Raman shift)約為0.5(公分-1 )。
TW101141675A 2012-11-08 2012-11-08 氮化物半導體結構 TWI491068B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101141675A TWI491068B (zh) 2012-11-08 2012-11-08 氮化物半導體結構
US13/726,648 US8779468B2 (en) 2012-11-08 2012-12-26 Nitride semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101141675A TWI491068B (zh) 2012-11-08 2012-11-08 氮化物半導體結構

Publications (2)

Publication Number Publication Date
TW201419567A TW201419567A (zh) 2014-05-16
TWI491068B true TWI491068B (zh) 2015-07-01

Family

ID=50621552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141675A TWI491068B (zh) 2012-11-08 2012-11-08 氮化物半導體結構

Country Status (2)

Country Link
US (1) US8779468B2 (zh)
TW (1) TWI491068B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5175967B1 (ja) * 2011-10-11 2013-04-03 株式会社東芝 半導体発光素子及び半導体ウェーハ
US9159788B2 (en) * 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145516A (zh) * 2007-09-29 2008-03-19 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延结构及生长方法
US8105919B2 (en) * 2006-05-09 2012-01-31 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570898B2 (en) 1999-09-29 2003-05-27 Xerox Corporation Structure and method for index-guided buried heterostructure AlGalnN laser diodes
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3905824B2 (ja) 2002-11-25 2007-04-18 大阪府 単結晶窒化ガリウム局在基板及びその製造方法
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
TWI240430B (en) 2003-10-20 2005-09-21 United Epitaxy Co Ltd Group III nitrides semiconductor device and manufacturing process
SG124417A1 (en) 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
TWI379021B (en) 2007-08-15 2012-12-11 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor epilayer on silicon substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105919B2 (en) * 2006-05-09 2012-01-31 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
CN101145516A (zh) * 2007-09-29 2008-03-19 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延结构及生长方法

Also Published As

Publication number Publication date
US20140124833A1 (en) 2014-05-08
TW201419567A (zh) 2014-05-16
US8779468B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
RU2470412C2 (ru) Способ изготовления светоизлучающих устройств на основе нитридов iii группы, выращенных на шаблонах для уменьшения напряжения
JP2009510729A (ja) シリコン基板上に窒化インジウムガリウムアルミニウム薄膜を製造するための方法
US20100314661A1 (en) Semiconductor substrate, method of fabricating the same, semiconductor device, and method of fabricating the same
KR102094471B1 (ko) 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
TWI491068B (zh) 氮化物半導體結構
Zhang et al. Graphene‐Nanorod Enhanced Quasi‐Van Der Waals Epitaxy for High Indium Composition Nitride Films
US20140103354A1 (en) Nitride semiconductor structure
KR101652919B1 (ko) 금속 확산 방지 보호층을 구비한 복합기판
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
CN109728138B (zh) 氮化铝自支撑衬底及其制备方法
CN103165779B (zh) Led半导体元件及其制造方法
KR20120065610A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101909737B1 (ko) 적층 기판 및 그 제조 방법
US8221547B2 (en) Nitride semiconductor substrate and method for forming the same
TWI460855B (zh) 氮化物半導體結構及其製造方法
US9761755B2 (en) Method of producing a semiconductor layer sequence and an optoelectronic semiconductor component
US9159788B2 (en) Nitride semiconductor structure
CN203192835U (zh) Led半导体元件
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
TWI398908B (zh) 半導體層的形成方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
TWI475726B (zh) 發光二極體及其製造方法
TWI569464B (zh) 化合物半導體薄膜結構
KR20140070043A (ko) 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
KR101062283B1 (ko) 질화물계 발광소자 및 그 제조방법