KR101909737B1 - 적층 기판 및 그 제조 방법 - Google Patents

적층 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101909737B1
KR101909737B1 KR1020110043422A KR20110043422A KR101909737B1 KR 101909737 B1 KR101909737 B1 KR 101909737B1 KR 1020110043422 A KR1020110043422 A KR 1020110043422A KR 20110043422 A KR20110043422 A KR 20110043422A KR 101909737 B1 KR101909737 B1 KR 101909737B1
Authority
KR
South Korea
Prior art keywords
layer
aluminum
substrate
nitride layer
crystal
Prior art date
Application number
KR1020110043422A
Other languages
English (en)
Other versions
KR20120094406A (ko
Inventor
시로 사카이
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20120094406A publication Critical patent/KR20120094406A/ko
Application granted granted Critical
Publication of KR101909737B1 publication Critical patent/KR101909737B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 결정성의 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판 및 그 제조 방법을 제공하는 것을 과제로 한다. 본 발명에 의하면, 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 것을 특징으로 하는 적층 기판이 제공된다. 또, 본 발명에 의하면, 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 적층 기판의 제조 방법으로, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 특징으로 하는 적층 기판의 제조 방법이 제공된다.

Description

적층 기판 및 그 제조 방법{SUBSTRATE HAVING STACKED LAYERS AND METHOD OF FABRICATING THE SAME}
본 발명은 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판 및 그 제조 방법에 관한 것으로, 특히, 본 발명은 결정성의 탄화 알루미늄층을 형성한 적층 기판 및 그 제조 방법에 관한 것이다.
질화 갈륨(GaN)계 반도체를 이용한 발광 다이오드(이하, LED라고 한다)는, 신호기나 액정 패널의 백 라이트 등의 여러 가지 기기에 이용되고 있다. 260~290nm, 360~600nm의 파장대에서 사용되는 AlGaInN계 LED는, 360nm보다 단파장대(300~340nm)에 대해 AlGaN계를 활성층으로 하는 재료가 사용 가능하므로, 오랫동안 AlxGa1 － xN계의 개발이 진행되어 왔다. 280nm의 파장대에서는, 10% 이상의 외부 추출 효율을 얻을 수 있다.
그러나, AlGaN는 갈라지기 쉽고, 전위 밀도가 높기 때문에, 360nm 이하, 300nm 이상의 파장대에 이용하는 재료의 개발은 진행되지 않았다. 지금까지의 보고에서는, 300~350nm의 파장대에서의 LED의 외부 추출 효율은 불과 8%였다.
일반적으로, 주기율표에서 상부에 속하는 원자는, 단파장에서 발광한다. 가장 발광 파장이 짧은 재료는 B, N 혹은 C이지만, 이것들은 성장에 2500℃ 이상의 고온이 필요하기 때문에, 범용 발광재료로는 적합하지 않다. 이것들에 준하는 재료로서는, AlN를 들 수 있다. AlN는 단파장(λ=210nm)에서 발광하는 재료로서 연구가 진행되고 있다. 그러나, AlGaN에 대해서는, 상술한 것처럼, 외부 추출 효율이 낮다고 하는 문제가 있었다.
한편, 탄화 알루미늄(Al4C3, 이하, AlC 라고 한다)은, 실온에서 높은 전기 저항과 높은 열전도성을 겸비하여, 알루미늄 관련 기술에 있어서 중요한 화합물로 되어 있다. AlC와 유사한 알루미늄 화합물인 AlCN이, 넓은 밴드갭과 높은 화학적 안정성, 높은 경도를 가지며, 초소형 전자 기술, 광전자 기술 등 다양한 산업에 응용 가능하므로, AlC에 대해서도 같은 가능성이 기대된다. AlC는, III－IV족이라고 하는 특수한 재료로, 일반적으로는 나노 가공재료로서 알려져 있다.
AlC를 반도체 기판, 특히 LED의 분야에서 이용하려면 , 결정성이 뛰어난 박막을 얻을 필요가 있다. 그러나, 현재까지 AlC를 결정 박막으로 한 재료에 대한 보고는 적고, 개발이 진행되고 있지 않은 것이 현재 상태이다. 지금까지는, AlC의 비결정 박막이 보고되고 있을 뿐이다(비특허 문헌 1).
1. L.Yate et al., Surface and Coatings Technology, 203, 1904 (2009).
AlC를 특히 LED의 분야에서 이용하려면, AlC층과 GaN층을 적층한 적층 기판이 필요하지만, 상술한 것처럼, 종래는 AlC를 결정 박막으로 하는 것이 곤란했기 때문에, 지금까지, AlC층과 GaN층의 적층 기판의 개발이 이루어져 오지 않았다.
본 발명은, 결정성의 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판 및 그 제조방법을 제공하는 것을 과제로 한다.
본 발명의 일 실시 형태에 의하면, 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 것을 특징으로 하는 적층 기판이 제공된다.
상기 적층 기판은, 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 더 포함할 수 있다.
상기 적층 기판에 있어서, 상기 질화 갈륨층, 상기 탄화 알루미늄층 또는 상기 질화 알루미늄층이, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판에 형성될 수 있다.
상기 적층 기판에 있어서, 상기 질화 갈륨층, 상기 탄화 알루미늄층 또는 상기 질화 알루미늄층이, 상기 사파이어 기판의 c면에 형성될 수 있다.
상기 적층 기판에 있어서, 상기 질화 갈륨층과 상기 탄화 알루미늄층은, 상기 질화 알루미늄층을 개입시켜 대향하여 형성될 수 있다.
또, 본 발명의 일 실시 형태에 의하면, 제1의 질화 알루미늄층과 제2의 질화 알루미늄층을 가지고, 상기 제1의 질화 알루미늄층과 상기 제2의 질화 알루미늄층은 탄화 알루미늄층을 개입시켜 대향하여 형성되는 것을 특징으로 하는 적층 기판이 제공된다.
또, 본 발명의 일 실시 형태에 의하면, 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 것을 특징으로 하는 반도체 장치가 제공된다.
상기 반도체 장치는, 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 더 포함할 수 있다.
상기 반도체 장치에 있어서, 상기 질화 갈륨층, 상기 탄화 알루미늄층 또는 상기 질화 알루미늄층이, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판에 형성될 수 있다.
상기 반도체 장치에 있어서, 상기 질화 갈륨층, 상기 탄화 알루미늄층 또는 상기 질화 알루미늄층이, 상기 사파이어 기판의 c면에 형성될 수 있다.
상기 반도체 장치에 있어서, 상기 질화 갈륨층과 상기 탄화 알루미늄층은 상기 질화 알루미늄층을 개입시켜 대향하여 형성될 수 있다.
또, 본 발명의 일 실시 형태에 의하면, 제1의 질화 알루미늄층과 제2의 질화 알루미늄층을 가지고, 상기 제1의 질화 알루미늄층과 상기 제2의 질화 알루미늄층이 탄화 알루미늄층을 개입시켜 대향하여 형성되는 것을 특징으로 하는 반도체 장치가 제공된다.
또, 본 발명의 일 실시 형태에 의하면, 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 적층 기판의 제조 방법으로, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여 탄화 알루미늄의 결정을 성장시켜 상기 탄화 알루미늄층을 형성하는 것을 특징으로 하는 적층 기판의 제조 방법이 제공된다.
상기 적층 기판의 제조 방법에 있어서, 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 더 형성할 수 있다.
또, 본 발명의 일 실시 형태에 의하면, 질화 알루미늄의 결정을 포함하는 질화 알루미늄층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 적층 기판의 제조 방법으로, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여 탄화 알루미늄의 결정을 성장시켜 상기 탄화 알루미늄층을 형성하는 것을 특징으로 하는 적층 기판의 제조 방법이 제공된다.
상기 적층 기판의 제조 방법에 있어서, 상기 탄화 알루미늄층은, 유기 금속 기상 성장법을 이용하여 상기 탄화 알루미늄의 결정을 성장시킬 수 있다.
상기 적층 기판의 제조 방법에 있어서, 상기 질화 갈륨층, 상기 탄화 알루미늄층 또는 상기 질화 알루미늄층이, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판에 형성될 수 있다.
상기 적층 기판의 제조 방법에 있어서, 상기 사파이어 기판의 c면에 상기 탄화 알루미늄의 결정을 성장시킬 수 있다.
상기 적층 기판의 제조 방법에 있어서, 상기 탄소를 포함하는 가스는 메탄이며, 상기 알루미늄을 포함하는 가스는 트리 메틸 알루미늄일 수 있다.
상기 적층 기판의 제조 방법에 있어서, 상기 트리 메틸 알루미늄을 33μmol/min 이상 66μmol/min 이하, 상기 메탄을 13mmol/min 이상 27mmol/min 이하로 공급해, 상기 탄화 알루미늄의 결정을 성장시킬 수 있다.
상기 적층 기판의 제조 방법에 있어서, 상기 탄화 알루미늄의 결정을 700℃ 이상에서 성장시킬 수 있다.
상기 적층 기판의 제조 방법에 있어서, 상기 탄화 알루미늄의 결정을 1100℃ 이상에서 성장시킬 수 있다.
또, 본 발명의 일 실시 형태에 의하면, 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 반도체 장치의 제조 방법으로, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
상기 반도체 장치의 제조 방법에 있어서, 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 더 형성할 수 있다.
또, 본 발명의 일 실시 형태에 의하면, 질화 알루미늄의 결정을 포함하는 질화 알루미늄층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 반도체 장치의 제조 방법으로, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
상기 반도체 장치의 제조 방법에 있어서, 상기 탄화 알루미늄층은, 유기 금속 기상 성장법을 이용해, 상기 탄화 알루미늄의 결정을 성장시킬 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 질화 갈륨층, 상기 탄화 알루미늄층 또는 상기 질화 알루미늄층이, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판에 형성될 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 사파이어 기판의 c면에 상기 탄화 알루미늄의 결정을 성장시킬 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 탄소를 포함하는 가스는 메탄이며, 상기 알루미늄을 포함하는 가스는 트리 메틸 알루미늄일 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 트리 메틸 알루미늄을 33μmol/min 이상 66μmol/min 이하, 상기 메탄을 13mmol/min 이상 27mmol/min 이하로 공급해, 상기 탄화 알루미늄의 결정을 성장시킬 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 탄화 알루미늄의 결정을 700℃ 이상에서 성장시킬 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 탄화 알루미늄의 결정을 1100℃ 이상에서 성장시킬 수 있다.
본 발명에 의하면, 결정성의 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판 및 그 제조 방법이 제공된다.
도 1은 본 발명의 일 실시 형태에 따른 적층 기판(100)을 나타내는 모식도로, (a)는 적층 기판(100)의 단면도이며, (b)는(a)의 원으로 둘러싸인 일부분의 확대도이다.
도 2는 본 발명의 일 실시 형태에 따른 적층 기판(200)을 나타내는 모식도이다.
도 3은 본 발명의 일 실시 형태에 따른 적층 기판(300)을 나타내는 모식도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 기판(400)을 나타내는 모식도이다.
도 5는 본 발명의 일 실시 형태에 따른 반도체 장치(1000)를 나타내는 모식도이다.
도 6은 본 발명의 일 실시 형태에 따른 반도체 장치(2000)를 나타내는 모식도이다.
도 7은 본 실시예에 있어서의 적층 기판(100)의 제조 조건을 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 적층 기판(100)의 SEM 이미지이며, (a)는 적층 기판(100)의 AlC층(20)의 상면도, (b)는 (a)의 일부 확대도, (c)는 적층 기판(100)의 조감도이다.
도 9는 본 발명의 일 실시예에 따른 적층 기판(100)의 XRD의 측정 결과를 나타내는 도면이다.
이하에 본 발명의 결정성의 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판, 반도체 장치 및 그 제조 방법에 대해, 첨부의 도면을 참조해 상세하게 설명한다. 본 발명의 결정성의 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판, 반도체 장치 및 그 제조 방법은, 이하에 나타내는 실시의 형태 및 실시예의 기재 내용으로 한정하여 해석되는 것은 아니다. 덧붙여 본 실시의 형태 및 후술하는 실시예에서 참조하는 도면에 있어서, 동일 부분 또는 동일한 기능을 가지는 부분에는 동일한 부호를 붙이고 그 반복 설명은 생략한다.
본 발명자는, 결정성의 탄화 알루미늄층(이하, AlC층이라고 한다)을 얻을 수 있도록, 원료, 제조 조건 등을 열심히 검토한 결과, 사파이어 기판의 c면에 결정성의 AlC층을 성장시키는 것을 실현했다. 본 발명은, 결정성의 AlC층을 질화 갈륨층(이하, GaN층이라고 한다)이나 질화 알루미늄층(이하, AlN층이라고 한다)의 상층에 형성하는 것에 의해 적층 기판을 제조하여, 반도체 분야, 특히 LED의 분야에서 이용 가능하게 한 것이다.
본 발명에 따른 적층 기판은, 주사형 전자현미경(SEM), X선 회절(XRD), 에너지 분산형 X선 분석(EDX), 음극 발광(CL), 투과 측정에 의해 평가할 수 있다.
(실시 형태 1)
도 1은, 본 발명의 일 실시 형태에 따른 적층 기판(100)을 나타내는 모식도이다. 도 1(a)는 본 발명의 일 실시 형태에 따른 적층 기판(100)의 단면도이고, 도 1(b)는 도 1(a)의 원으로 둘러싸인 일부분의 확대도이다. 적층 기판(100)은, 기판(1), 결정성의 GaN층(10), 결정성의 AlC층(20)을 차례로 적층해 배치한 기판이다. 본 실시 형태에 있어서, 기판(1)으로서, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판을 이용할 수 있다. 또, 기판(1)으로서 사파이어 기판을 이용하는 경우에는, 사파이어 기판의 c면에 GaN층(10)을 형성하는 것이 바람직하다.
본 실시 형태에 따른 적층 기판(100)에 있어서는, GaN층(10)의 막 두께는 0.5㎛ 이하가 바람직하고, 더 바람직하게는 막 두께가 0.1㎛ 이하이다. 막 두께가 0.1㎛ 이하의 GaN층(10)에 있어서는, GaN 결정(11)이 기판(1)의 표면에 점재하도록 배치된다.
일반적으로 Al4C3는 황색미를 띠고 있어 GaN층(10)의 표면에 AlC층(20)을 형성하면, 육안 또는 광학 현미경 관찰에 의해, 황색으로 변색하는 것이 관찰된다. 또, SEM 관찰에 있어서, GaN층(10)의 상층에 결정의 성장을 알 수 있고, 그 단면 방향으로부터의 SEM 이미지에 있어서, 기판 상에 AlC층(20)이 형성되고 있는 것을 확인할 수 있다.
본 실시 형태에 따른 적층 기판(100)은, XRD의 2θ-ω모드에서의 측정에 있어서, 35°부근에 Al4C3 결정에서 유래하는 피크를 가진다. 또, 적층 기판(100)은, 기판(1), GaN층(10)에서 유래하는 피크도 동시에 검출한다. 예를 들면, 사파이어 기판(1)의 c면에 GaN층(10) 및 AlC층(20)을 형성했을 경우, 사파이어에서 유래하는 38°부근 및 42°부근의 피크와, GaN에서 유래하는 31°부근 및 34° 부근의 피크를 검출하기도 한다.
본 실시 형태에 따른 적층 기판(100)은, EDX에 있어서, 알루미늄과 탄소의 존재를 각각 AlC층(20)에서 확인할 수 있다. 알루미늄과 탄소를 각각 검출한 EDX 화상에 있어서, 본 실시 형태에 따른 AlC층(20)은 결정성을 가지기 때문에, 알루미늄과 탄소가 분산한 구조로서 검출된다. 본 실시 형태에 있어서, 알루미늄과 탄소는, AlC층(20) 중에 균일하게 분산하고 있는 것이 바람직하다.
본 실시 형태에 따른 적층 기판(100)은, CL측정에 있어서, AlC층(20)의 Al4C3 결정에서 유래하는 310nm 이상 413nm 이하의 범위의 파장에서 발광한다. 본 실시 형태에 따른 AlC층(20)은 340nm 부근에 피크를 가져, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
투과 측정에 있어서, 본 실시 형태에 따른 AlC층(20)은, 3.4eV 이상 4.3eV이하의 밴드갭을 가진다. 또, 본 실시 형태에 따른 AlC층(20)은, 이 밴드갭의 범위, 즉, 발광하는 에너지 영역에서는 직접 천이형이다. 여기서, 직접 천이형은, 에너지에 대해서, Al4C3/기판의 투과율을 기판의 투과율로 나눈 값을 플롯 했을 때에, 투과율의 2승이 에너지에 비례하는 상태이다. 또, 본 발명에 따른 AlC층(20)은, 제조 온도를 조정하는 것에 의해, 간접 천이형의 밴드 갭을 가지도록 할 수도 있다.
이상 설명한 것처럼, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 본 발명에 따른 적층 기판(100)은, 이상과 같은 특성을 가지는 결정성의 AlC층(20)을 GaN층(10)의 상층에 형성할 수 있다. 또, 본 발명에 따른 적층 기판(100)은, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(제조 방법)
상술한 적층 기판(100)의 제조 방법에 대해, 이하에 설명한다. 본 실시 형태에 따른 적층 기판(100)의 제조 방법, 특히 AlC층(20)의 형성에 대해서는, 유기 금속 기상 성장(이하, MOCVD라고 한다)을 이용하는 것이 바람직하다. 본 실시 형태에 있어서는, GaN층(10)의 표면에 AlC 결정을 성장시켜, AlC층(20)을 형성한다.
상술한 것처럼, 기판(1)으로서는, 반도체 분야, 특히 LED의 분야에 있어 기존의 기판을 이용할 수 있다. 기판(1)으로서는, 예를 들면, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판을 이용할 수 있다. 기판(1)으로서 사파이어 기판을 이용하는 경우, GaN층(10)이나 AlC층(20)을 형성하는 사파이어 기판(1)의 표면은, c면으로 하는 것이 바람직하다.
(GaN층의 형성)
기판(1)의 표면에 GaN층(10)을 형성하는 원료로는, 질소를 포함하는 가스와 갈륨을 포함하는 가스를 각각 이용한다. 질소를 포함하는 가스로서는 암모니아(NH3)를, 갈륨을 포함하는 가스로서는 트리 메틸 갈륨(Ga(CH3)3；이하, TMG라고 한다)을 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다.
본 실시 형태에 따른 GaN층(10)의 GaN 결정의 성장 조건으로서는, TMG를 10μmol/min 이상 100μmol/min 이하, 암모니아를 40mmol/min 이상 1mol/min 이하로 공급하는 것이 바람직하다. 또, GaN 결정의 성장 온도는 900℃ 이상 1100℃ 이하이다. 본 실시 형태에 따른 적층 기판(100)의 제조에 있어서는, GaN층(10)은 0.5㎛ 이하의 막 두께가 바람직하고, 더 바람직하게는 막 두께가 0.1㎛ 이하이다. GaN층(10)이 이 범위의 막 두께보다 두꺼우면 GaN 결정의 전위가 많아져, AlC층(20)을 형성할 경우에, 원료 가스에 포함되는 탄소가 GaN 결정의 전위를 통해 GaN층(10)에 혼입하여 바람직하지 않다.
본 실시 형태에 따른 적층 기판(100)의 제조에 있어서는, GaN층(10)을 형성한 기판(1)을 이용하여, GaN층(10)의 상층에 AlC층(20)을 형성한다. 이때, AlC 결정의 성장 온도에 이를 때까지, TMG와 암모니아를 제조 분위기 중에 공급하는 것이 바람직하다. 이와 같이 온도 상승 중에 TMG와 암모니아를 공급함으로써, GaN층(10)으로부터 질소가 분리되는 것을 방지할 수 있다.
(AlC층의 형성)
AlC층(20)을 형성하는 원료로는, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 이용한다. 탄소를 포함하는 가스로서는 메탄(CH4)을, 알루미늄을 포함하는 가스로서는 트리 메틸 알루미늄((CH3)3Al；이하, TMA라고 한다)을 이용할 수 있다.
또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에서 사용되는 시판의 원료를 이용할 수 있다.
본 실시 형태에 따른 AlC층(20)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 메탄을 13mmol/min 이상 27mmol/min 이하로 공급하는 것이 바람직하다. 또, AlC 결정의 성장 온도는 700℃ 이상이 바람직하고, 더 바람직하게는 1100℃ 이상이다. AlC 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlC층(20)의 두께에 의존하지만, 예를 들면, 60분부터 120분 정도이다.
본 실시 형태에 따른 적층 기판은, 이상의 제조법을 이용하는 것에 의해, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 결정성의 AlC층을 형성할 수 있다. 또, 본 발명에 따른 적층 기판은, GaN층 상에 결정성의 AlC층을 형성할 수 있다. 따라서, 상술과 같은 AlC층의 특성을 가지는 적층 기판을 실현할 수 있다. 또, 본 발명에 따른 적층 기판은, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(실시 형태 2)
실시 형태 1에 대해 설명한 것처럼, MOCVD법에 의해 1000℃ 이상의 고온 조건하에서 AlC층을 형성하면, 원료 가스의 탄소가 GaN층 중에 확산하는 현상을 볼 수 있다. 본 발명자는, AlC층(20)의 상층에 AlN층(30)을 예를 들면 20nm의 막 두께로 형성하고, 나아가, 그 상층에 GaN층(10)을 형성하는 경우, GaN층(10)의 막 두께가 1㎛ 이하이면 적층 기판(200)을 형성할 수 있는 것을 찾아냈다. 본 실시 형태에 있어서는, GaN층에의 탄소의 확산을 막기 위해, GaN층(10)과 AlC층(20) 사이에 결정성의 질화 알루미늄층(30, 이하, AlN층이라고 한다)을 배치하는 예를 설명한다.
도 2는 본 발명의 일 실시 형태에 따른 적층 기판(200)을 나타내는 모식도이다. 적층 기판(200)은, 기판(1), 결정성의 AlC층(20), 결정성의 AlN층(30), 결정성의 GaN층(10)을 차례로 적층하여 배치한 기판이다.
여기서, 본 실시 형태에 따른 적층 기판(200)이 제조 가능하게 되는 원리에 대해 설명한다. AlC층(20)의 형성에 있어서 AlC 결정의 성장 온도는 1200℃이며, GaN층(10)의 형성에 있어서 GaN 결정의 성장 온도는 1050℃, AlN층(30)의 형성에 있어서 AlN 결정의 성장 온도는 1300℃이다. 1000℃ 이상에서는 탄소 원자는, SP2와 π 전자를 가져 2차원의 배열을 가지기 때문에, GaN층(10)으로 확산한다. GaN 결정의 성장 온도는 1050℃로, AlC 결정의 성장 온도보다 낮다. 이 때문에, AlC층(20)과 GaN층(10)의 계면에서는 C－N 결합을 할 수 있지만, 탄소는 SP3가 되는 것보다도 SP2와 π 전자를 좋아하는 경향이 있어, 2 차원 배열을 취하기 쉽다. 한편, AlN 결정은, 성장 온도가 1300℃로 높고, AlN 결정 중의 질소는 안정하다. 이 때문에, AlC층(20)의 형성에 있어서의 원료 가스에 포함된 탄소는, AlN 결정 중에는 혼입하기 어렵다.
일반적으로 Al4C3는 황색미를 띠고 있어 AlN층(30)의 표면에 AlC층(20)을 형성하면, 육안 또는 광학 현미경 관찰에 의해, 황색으로 변색하고 있는 것이 관찰된다. 또, SEM 관찰에 있어서, AlN층(30)의 상층에 결정의 성장을 알 수 있고, 그 단면 방향으로부터의 SEM 이미지에 있어서, 기판 상에 AlC층(20)이 형성되고 있는 것을 확인할 수 있다.
본 실시 형태에 따른 적층 기판(200)은, XRD의 2θ-ω모드에서의 측정에 있어서, 35°부근에 AlC층(20)의 Al4C3 결정에서 유래하는 피크를 가진다. 또, 적층 기판(200)은, 기판(1), GaN층(10)에서 유래하는 피크도 동시에 검출하는 일도 있다. 예를 들면, 사파이어 기판(1)의 c면에 GaN층(10), AlN층(30) 및 AlC층(20)을 형성했을 경우, 사파이어에서 유래하는 38°부근 및 42°부근의 피크와 GaN에서 유래하는 31° 부근 및 34°부근의 피크를 검출하기도 한다.
본 실시 형태에 따른 적층 기판(200)은, EDX에 있어서, 알루미늄과 탄소의 존재를 각각 AlC층(20)에서 확인할 수 있다. 알루미늄과 탄소를 각각 검출한 EDX 화상에 있어서, 본 실시 형태에 따른 AlC층(20)은 결정성을 가지기 때문에, 알루미늄과 탄소가 분산한 구조로서 검출된다. 본 실시 형태에 있어서, 알루미늄과 탄소는 AlC층(20) 중에 균일하게 분산하고 있는 것이 바람직하다.
본 실시 형태에 따른 적층 기판(200)은, CL측정에 있어서, AlC층(20)의 Al4C3 결정에서 유래하는 310nm 이상 413nm 이하의 범위의 파장에서 발광한다. 본 실시 형태에 따른 AlC층(20)은, 340nm 부근에 피크를 가지며, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
투과 측정에 있어서, 본 실시 형태에 따른 AlC층(20)은, 3.4eV 이상 4.3eV 이하의 밴드 갭을 가진다. 또, 본 실시 형태에 따른 AlC층(20)은, 이 밴드 갭의 범위, 즉, 발광하는 에너지 영역에서는 직접 천이형이다. 여기서, 직접 천이형은, 에너지에 대해서, Al4C3/기판의 투과율을 기판의 투과율로 나눈 값을 플롯 했을 때에, 투과율의 2승이 에너지에 비례하는 상태이다. 또, 본 발명에 따른 AlC층(20)은, 제조 온도를 조정함으로써 간접 천이형의 밴드 갭을 갖게 할 수도 있다.
종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 이러한 GaN층(10)과 AlC층(20) 사이에 AlN층(30)을 배치한 적층 기판(200)은, 실시 형태 1로 설명한 바와 같은 특성을 가지는 결정성의 AlC층(20)을 형성할 수 있다. 또, 본 발명에 따른 적층 기판(200)은, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(제조 방법)
상술한 적층 기판(200)의 제조 방법에 대해, 이하에 설명한다. 본 실시 형태에 따른 적층 기판(100)의 제조 방법에 있어서는, MOCVD법을 이용하는 것이 바람직하다. 본 실시 형태에 있어서는, 기판(1), AlC층(20), AlN층(30), GaN층(10)을 차례로 적층한다. 상술한 바와 같이, 기판(1)으로서는, 반도체 분야, 특히 LED의 분야에 있어 기존의 기판을 이용할 수 있고 실시 형태 1과 같기 때문에 설명은 생략한다.
(AlC층의 형성)
기판(1)의 표면에 AlC층(20)을 형성하는 원료로는, 실시 형태 1과 같이, 탄소를 포함하는 가스로서 메탄을, 알루미늄을 포함하는 가스로서 TMA를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다. 본 실시 형태에 따른 AlC층(20)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 메탄을 13mmol/min 이상 27mmol/min 이하로 공급하는 것이 바람직하고. 또, AlC 결정의 성장 온도는 700℃ 이상이 바람직하고, 더 바람직하게는 1100℃ 이상이다. AlC 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlC층(20)의 두께에 의존하지만, 예를 들면, 60분부터 120분 정도이다.
(AlN층의 형성)
AlN층(30)을 형성하는 원료로는, 질소를 포함하는 가스와 알루미늄을 포함하는 가스를 각각 이용한다. 질소를 포함하는 가스로서는 암모니아(NH3)를, 알루미늄을 포함하는 가스로서는 TMA를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다.
본 실시 형태에 따른 AlN층(30)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 암모니아를 40mmol/min 이상 1mol/min 이하로 공급하는 것이 바람직하다. 또, AlN 결정의 성장 온도는 1300℃ 이상이 바람직하다. AlN 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlN층(30)의 두께에 의존하지만, 예를 들면, 6초부터 1시간 정도이다.
(GaN층의 형성)
GaN층(10)을 형성하는 원료로는, 질소를 포함하는 가스로서 암모니아를, 갈륨을 포함하는 가스로서 TMG를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다. 본 실시 형태에 따른 GaN층(10)의 GaN 결정의 성장 조건으로서는, TMG를 20μmol/min 이상 80μmol/min 이하, 암모니아를 40mmol/min 이상 1mol/min 이하로 공급하는 것이 바람직하다. 또, GaN 결정의 성장 온도는 900℃ 이상 1100℃ 이하이다. 본 실시 형태에 따른 적층 기판(200)의 제조 방법에서는, GaN층(10)은 1㎛ 이하의 막 두께가 바람직하고, 더 바람직하게는 막 두께가 0.1㎛ 이하이다.
본 실시 형태에 따른 적층 기판은, 이상의 제조법을 이용하는 것에 의해, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 결정성의 AlC층을 형성할 수 있다. 또, 본 발명에 따른 적층 기판은, AlC층과 GaN층 사이에 AlN층을 형성함으로써, GaN층 내로 탄소의 확산을 방지할 수 있다. 따라서, 상술과 같은 AlC층의 특성을 가지는 적층 기판을 실현할 수 있다. 또, 본 발명에 따른 적층 기판은, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 한다.
(실시 형태 3)
실시 형태 2에 있어서는, AlC층과 GaN층 사이에 AlN층을 형성하는 것에 의해, GaN층 내로의 탄소의 확산을 방지한 적층 기판(200)에 대해 설명했지만, 본 실시 형태에 있어서는, 적층 기판(200)의 상층에, AlN층 및 AlC층을 더 적층한 적층 기판(300)에 대해 설명한다. 도 3은, 본 발명의 일 실시 형태에 따른 적층 기판(300)을 나타내는 모식도이다. 적층 기판(300)은, 기판(1), 결정성의 AlC층(20), 결정성의 AlN층(30), 결정성의 GaN층(10), 결정성의 AlN층(30) 및 결정성의 AlC층(20)을 차례로 적층해 배치한 기판이다. 본 실시 형태의 기판(1)은, 실시 형태 1과 같기 때문에, 설명은 생략한다.
본 실시 형태에 따른 적층 기판(300)은, 성장 온도가 1050℃인 GaN 결정을 성장시켜 GaN층(10)을 형성한 후에, 성장 온도가 1300℃인 AlN 결정을 성장시켜 AlN층(30_을 형성한다. 그 후에 성장 온도가 1200℃인 AlC 결정을 성장시켜 AlC층(20)을 적층함으로써 적층 기판(300)을 제조한다. AlN 결정중의 질소는 안정하기 때문에, AlC층(20)의 형성에서 원료 가스에 포함되는 탄소가 AlN층(30) 및 GaN층(10)에 혼입하지 않고 적층 기판(300)이 제조 가능해진다.
일반적으로 Al4C3는 황색미를 띠고 있어 기판(1)이나 AlN층(30)의 표면에 AlC층(20)을 형성하면, 육안 또는 광학 현미경 관찰에 의해, 황색으로 변색하는 것이 관찰된다. 또, SEM 관찰에 있어서, 기판(1)이나 AlN층(30)의 상층에 결정의 성장을 알 수 있고, 그 단면 방향으로부터의 SEM 이미지에 있어서, 기판상에 AlC층(20)이 형성되고 있는 것을 확인할 수 있다.
본 실시 형태에 따른 적층 기판(300)은, XRD의 2θ-ω모드에서의 측정에 있어서, 35° 부근에 AlC층(20)의 Al4C3 결정에서 유래하는 피크를 가진다. 또, 적층 기판(300)은, 기판(1), GaN층(10)에서 유래하는 피크도 동시에 검출하기도 한다. 예를 들면, 사파이어 기판(1)의 c면에 AlC층(20), AlN층(30), GaN층(10), AlN층(30) 및 AlC층(20)을 형성했을 경우, 사파이어에서 유래하는 38° 부근 및 42° 부근의 피크와 GaN에서 유래하는 31° 부근 및 34° 부근의 피크를 검출하기도 한다.
본 실시 형태에 따른 적층 기판(300)은, EDX에 있어서, 알루미늄과 탄소의 존재를 각각 AlC층(20)에서 확인할 수 있다. 알루미늄과 탄소를 각각 검출한 EDX 화상에 있어서, 본 실시 형태에 따른 AlC층(20)은 결정성을 가지기 때문에, 알루미늄과 탄소가 분산한 구조로서 검출된다. 본 실시 형태에 있어서, 알루미늄과 탄소는, AlC층(20) 중에 균일하게 분산하고 있는 것이 바람직하다.
본 실시 형태에 따른 적층 기판(300)은, CL측정에 있어서, AlC층(20)의 Al4C3 결정에서 유래하는 310nm 이상 413nm 이하의 범위의 파장에서 발광한다. 본 실시 형태에 따른 AlC층(20)은, 340nm 부근에 피크를 가져, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
투과 측정에 있어서, 본 실시 형태에 따른 AlC층(20)은, 3.4 eV 이상 4.3eV 이하의 밴드 갭을 가진다. 또, 본 실시 형태에 따른 AlC층(20)은, 이 밴드 갭의 범위, 즉, 발광하는 에너지 영역에서는 직접 천이형이다. 여기서, 직접 천이형은, 에너지에 대해서, Al4C3/기판의 투과율을 기판의 투과율로 나눈 값을 플롯 했을 때에, 투과율의 2승이 에너지에 비례하는 상태이다. 또, 본 발명에 따른 AlC층(20)은, 제조 온도를 조정함으로써, 간접 천이형의 밴드 갭을 갖게 할 수도 있다.
종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 이러한 GaN층(10)과 AlC층(20) 사이에 AlN층(30)을 배치한 적층 기판(300)은, 실시 형태 1로 설명한 바와 같은 특성을 가지는 결정성의 AlC층(20)을 형성할 수 있다. 또, 본 발명에 따른 적층 기판(300)은, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(제조 방법)
상술한 적층 기판(300)의 제조 방법에 대해, 이하에 설명한다. 본 실시 형태에 따른 적층 기판(300)의 제조 방법에 대해서는, MOCVD법을 이용하는 것이 바람직하다. 본 실시 형태에 있어서는, 기판(1), 제1의 AlC층(20), 제1의 AlN층(30), GaN층(10), 제2의 AlN층(30) 및 제2의 AlC층(20)을 차례로 적층한다. 상술한 것처럼, 기판(1)으로서는, 반도체 분야, 특히 LED의 분야에 있어 기존의 기판을 이용할 수 있고, 실시 형태 1과 같기 때문에 설명은 생략한다.
(제1의 AlC층의 형성)
기판(1)의 표면에 AlC층(20)을 형성하는 원료로는, 실시 형태 1과 같이, 탄소를 포함하는 가스로서 메탄을, 알루미늄을 포함하는 가스로서 TMA를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에서 사용되는 시판의 원료를 이용할 수 있다. 본 실시 형태에 따른 AlC층(20)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 메탄을 13mmol/min 이상 27mmol/min 이하로 공급하는 것이 바람직하고. 또, AlC 결정의 성장 온도는 700℃ 이상이 바람직하고, 더 바람직하게는 1100℃ 이상이다. AlC 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlC층(20)의 두께에 의존하지만, 예를 들면, 60분부터 120분 정도이다.
(제1의 AlN층의 형성)
AlN층(30)을 형성하는 원료로는, 질소를 포함하는 가스와 알루미늄을 포함하는 가스를, 각각 이용한다. 질소를 포함하는 가스로서는 암모니아(NH3)를, 알루미늄을 포함하는 가스로서는 TMA를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다.
본 실시 형태에 따른 AlN층(30)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 암모니아를 40mmol/min 이상 1mol/min 이하로 공급하는 것이 바람직하다. 또, AlN 결정의 성장 온도는 1300℃ 이상이 바람직하다. AlN 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlN층(30)의 두께에 의존하지만, 예를 들면 6초부터 1시간 정도이다.
(GaN층의 형성)
GaN층(10)을 형성하는 원료로는, 질소를 포함하는 가스로서 암모니아를, 갈륨을 포함하는 가스로서 TMG를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다. 본 실시 형태에 따른 GaN층(10)의 GaN 결정의 성장 조건으로서는, TMG를 20μmol/min 이상 80μmol/min 이하, 암모니아를 40mmol/min 이상 1mol/min 이하로 공급하는 것이 바람직하다. 또, GaN 결정의 성장 온도는 500℃ 이상 1050℃ 이하이다. 본 실시 형태에 따른 적층 기판(300)의 제조 방법에 있어서는, GaN층(10)은 1㎛ 이하의 막 두께가 바람직하고, 더 바람직하게는 막 두께가 0.1㎛ 이하이다.
(제2의 AlC층 및 제2의 AlN층의 형성)
제2의 AlN층(30) 및 제2의 AlC층(20)의 형성 방법은, 제1의 AlC층 및 제1의 AlN층의 형성 방법과 같기 때문에, 설명은 생략한다.
본 실시 형태에 따른 적층 기판은, 이상의 제조법을 이용하는 것에 의해, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 결정성의 AlC층을 형성할 수 있다. 또, 본 발명에 따른 적층 기판은, AlC층과 GaN층 사이에 AlN층을 형성하는 것에 의해, GaN층 내로의 탄소의 확산을 방지할 수 있다. 따라서, 상술과 같은 AlC층의 특성을 가지는 적층 기판을 실현할 수 있다. 또, 본 발명에 따른 적층 기판은, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 한다.
(실시 형태 4)
상술의 실시 형태에 있어서는, GaN층(10)을 가지는 적층 기판에 대해 설명했지만, 본 실시 형태에 있어서는, 제1의 AlN층과 제2의 AlN층이, AlC층을 개입시켜 대향하여 형성된 적층 기판(400)에 대해 설명한다. 도 4는, 본 발명의 일 실시 형태에 따른 적층 기판(400)을 나타내는 모식도이다. 적층 기판(400)은, 기판(1), 결정성의 AlN층(31), 결정성의 AlC층(20), 결정성의 AlN층(33)을 차례로 적층해 배치한 기판이다. 본 실시 형태의 기판(1)은, 실시 형태 1과 같기 때문에, 설명은 생략한다.
본 실시 형태에 따른 적층 기판(400)은, 기판(1)상에 형성한 제1의 AlN층(31)에 예를 들면 규서(Si)를 도프하고, AlC층(20) 상에 형성한 제2의 AlN층(33)에 예를 들면 마그네슘(Mg)을 도프한다. 이와 같이 도핑 하는 것에 의해, 제1의 AlN층(31)은 n형 반도체로서 기능하게 하고, 제2의 AlN층(33)은 p형 반도체로서 기능하게 할 수 있다.
일반적으로 Al4C3는 황색미를 띠고 있어 AlN층(31)의 표면에 AlC층(20)을 형성하면, 육안 또는 광학 현미경 관찰에 의해, 황색으로 변색하는 것이 관찰된다. 또, SEM 관찰에 있어서, AlN층(31)의 상층에 결정의 성장을 알 수 있고, 그 단면 방향으로부터의 SEM 이미지 있어서, 기판상에 AlC층(20)이 형성되고 있는 것을 확인할 수 있다.
본 실시 형태에 따른 적층 기판(400)은, XRD의 2θ-ω모드에서의 측정에 있어서, 35° 부근에 AlC층(20)의 Al4C3 결정에서 유래하는 피크를 가진다. 또, 적층 기판(400)은, 기판(1)에서 유래하는 피크도 동시에 검출하는 일도 있다. 예를 들면, 사파이어 기판(1)의 c면에 AlN층(31), AlC층(20) 및 AlN층(33)을 형성했을 경우, 사파이어에서 유래하는 38° 부근 및 42° 부근의 피크를 검출하기도 한다.
본 실시 형태에 따른 적층 기판(400)은, EDX에 있어서, 알루미늄과 탄소의 존재를 각각 AlC층(20)에서 확인할 수 있다. 알루미늄과 탄소를 각각 검출한 EDX 화상에 있어서, 본 실시 형태에 따른 AlC층(20)은 결정성을 가지기 때문에, 알루미늄과 탄소가 분산한 구조로서 검출된다. 본 실시 형태에 있어서, 알루미늄과 탄소는, AlC층(20) 중에 균일하게 분산하고 있는 것이 바람직하다.
본 실시 형태에 따른 적층 기판(400)은, CL측정에 있어서, AlC층(20)의 Al4C3 결정에서 유래하는 310nm 이상 413nm 이하의 범위의 파장에서 발광한다. 본 실시 형태에 따른 AlC층(20)은, 340nm 부근에 피크를 가져, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
투과 측정에 있어서, 본 실시 형태에 따른 AlC층(20)은, 3.4eV 이상 4.3eV 이하의 밴드 갭을 가진다. 또, 본 실시 형태에 따른 AlC층(20)은, 이 밴드 갭의 범위, 즉, 발광하는 에너지 영역에서는 직접 천이형이다. 여기서, 직접 천이형은, 에너지에 대해서, Al4C3/기판의 투과율을 기판의 투과율로 나눈 값을 플롯 했을 때에, 투과율의 2승이 에너지에 비례하는 상태이다. 또, 본 발명에 따른 AlC층(20)은, 제조 온도를 조정하는 것에 의해, 간접 천이형의 밴드 갭을 갖게 할 수도 있다.
종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 적층 기판(400)은, 실시 형태 1로 설명한 바와 같은 특성을 가지는 결정성의 AlC층(20)을 형성할 수 있다. 또, 이러한 n형 반도체로서 기능하는 제1의 AlN층(31)과 p형 반도체로서 기능하는 제2의 AlN층(33) 사이에 AlC층(20)을 배치한 본 발명에 따른 적층 기판(400)은, LED로서 이용했을 때에, 310nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(제조 방법)
상술한 적층 기판(400)의 제조 방법에 대해, 이하에 설명한다. 본 실시 형태에 따른 적층 기판(400)의 제조 방법에 있어서는, MOCVD법을 이용하는 것이 바람직하다. 본 실시 형태에 있어서는, 기판(1), 제1의 AlN층(31), AlC층(20) 및 제2의 AlN층(33)을 차례로 적층한다. 상술한 것처럼, 기판(1)으로서는, 반도체 분야, 특히 LED의 분야에 있어 기존의 기판을 이용할 수 있고, 실시 형태 1과 같기 때문에 설명은 생략한다.
(제1의 AlN층의 형성)
기판(1)의 표면에 AlN층(31)을 형성하는 원료로는, 질소를 포함하는 가스와 알루미늄을 포함하는 가스를 각각 이용한다. 질소를 포함하는 가스로서는 암모니아(NH3)를, 알루미늄을 포함하는 가스로서는 TMA를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다.
본 실시 형태에 따른 AlN층(30)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 암모니아를 40mmol/min 이상 1mol/min 이하로 공급하는 것이 바람직하다. 또, AlN 결정의 성장 온도는 1300℃ 이상이 바람직하다. AlN 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlN층(30)의 두께에 의존하지만, 예를 들면, 6초부터 1시간 정도이다. 또, AlN층(31)에는, 규소를 도핑 한다. 여기서, 규소의 도핑은, 공지의 기술을 이용할 수 있다.
(AlC층의 형성)
AlC층(20)을 형성하는 원료로는, 실시 형태 1과 같이, 탄소를 포함하는 가스로서 메탄을, 알루미늄을 포함하는 가스로서 TMA를 이용할 수 있다. 또, 캐리어 가스로서 수소(H2)를 이용할 수 있다. 각 원료는, 반도체 분야, 특히 LED의 분야에 있어 사용되는 시판의 원료를 이용할 수 있다. 본 실시 형태에 따른 AlC층(20)의 성장 조건으로서는, TMA를 33μmol/min 이상 66μmol/min 이하, 메탄을 13mmol/min 이상 27mmol/min 이하로 공급하는 것이 바람직하다. 또, AlC 결정의 성장 온도는 700℃ 이상이 바람직하고, 더 바람직하게는 1100℃ 이상이다.
AlC 결정을 성장시키는 시간은, 원료의 유량이나, 형성하는 AlC층(20)의 두께에 의존하지만, 예를 들면, 60분부터 120분 정도이다.
(제2의 AlN층의 형성)
제2의 AlN층(33)의 형성 방법은, 제1의 AlN층의 형성 방법과 같기 때문에, 상세한 설명은 생략한다. 덧붙여 AlN층(33)에는, 마그네슘(Mg)을 도핑 한다. 또, 마그네슘(Mg)의 도핑은 공지의 기술을 이용할 수 있다.
본 실시 형태에 따른 적층 기판은, 이상의 제조법을 이용하는 것에 의해, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 실시 형태 1로 설명한 것과 같은 특성을 가지는 결정성의 AlC층(20)을 형성할 수 있다. 또, 이러한 n형 반도체로서 기능하는 제1의 AlN층(31)과 p형 반도체로서 기능하는 제2의 AlN층(33) 사이에 AlC층(20)을 배치한 본 발명에 따른 적층 기판(400)은, LED로서 이용했을 때에, 310 nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(실시 형태 5)
상술의 실시 형태에 있어서는, 결정성의 AlC층을 형성한 적층 기판에 대해 설명했다. 상술한 것처럼 이러한 적층 기판은, LED로서 이용했을 때에, 300~350nm의 파장장대에서의 외부 추출을 가능하게 하는 것이다. 본 실시 형태에 있어서는, 실시 형태 3에서 설명한 적층 기판(300)을 반도체 장치, 특히 LED에 적용하는 예에 대해 설명한다.
도 5는, 본 발명의 일 실시 형태에 따른 반도체 장치(1000)인 LED를 나타내는 모식도이다. 반도체 장치(1000)는, 기판(1), N형의 제1의 결정성의 AlC층(21), 제1의 결정성의 AlN층(30), 활성층인 결정성의 GaN층(10), 제2의 결정성의 AlN층(30), 및 P형의 제2의 결정성의 AlC층(23)을 차례로 적층해 배치한 기판을 가진다. 또, 반도체 장치(1000)는 P전극(91) 및 N전극(93)을 가지며, P전극(91)은 P형의 제2의 AlC층(20)의 상면의 일부에 배치되고 N전극(93)은 N형의 제1의 AlC층(21)의 상면의 일부에 배치된다.
반도체 장치(1000)에 있어서, 기판(1)상에 형성한 제1의 AlC층(21)에, 예를 들면 규소(Si)를 도프 하고, 제2의 AlN층(30)상에 형성한 제2의 AlC층(23)에, 예를 들면 아연(Zn)이나 마그네슘(Mg)을 도프 한다. 이와 같이 도핑함으로써, 제1의 AlC층(21)은 n형 반도체로서 기능하게 하고, 제2의 AlC층(23)은 p형 반도체로서 기능하게 할 수 있다. 덧붙여 본 실시 형태에 따른 반도체 장치(1000)에는, 실시 형태 3에서 설명한 적층 기판(300)을 적용할 수 있기 때문에, 적층 기판의 구성 및 특성의 설명은 생략한다.
(전극)
여기서, 전극에 대해 설명한다. 본 실시 형태에 따른 P전극(91)으로서는, 예를 들면, P형의 제2의 AlC층(20)의 상면에 니켈, 금을 차례로 적층한 Au/Ni 전극 패드를 이용할 수 있다. 또, N전극(93)으로서는, 예를 들면, N형의 제1의 AlC층(21)의 상면에 티탄, 알루미늄을 차례로 적층한 Al/Ti 전극 패드를 이용할 수 있다. 본 실시예에 따른 전극은 이것들로 한정되는 것은 아니다.
(제조 방법)
본 실시 형태에 따른 반도체 장치(1000)의 제조에 있어서, 예를 들면, 기판(1)의 상면에 N형의 제1의 AlC층(21)을 1㎛, 제1의 AlN층(30)을 10nm, GaN층(10)을 10nm, 제2의 AlN층(30)을 10nm, P형의 제2의 AlC층(23)을 1㎛로 형성할 수 있다. 적층 기판(300)을 형성하는 공정에 대해서는 실시 형태 3에서 설명했기 때문에, 상세한 설명은 생략 하지만, 제1의 AlC층(21)에는, 규소를 도핑 한다. 또, 제2의 AlC층(23)에는, 아연이나 마그네슘을 도핑 한다. 여기서, 도핑은 공지의 기술을 이용할 수 있다.
준비한 적층 기판(300)의 일부분으로부터 제2의 AlC층(20), 제2의 AlN층(30), GaN층(10) 및 제2의 AlN층(30)의 일부분을 각각 제거한다. 게다가 P형의 제2의 AlC층(23)의 일부분을 평탄화한다. 이 공정은, 예를 들면, 염화 붕소(BCl3)를 이용한 반응성 이온 식각(RIE)에 의해 실시할 수 있다. 이와 같이 평탄화된 P형의 제2의 AlC층(23)의 일부분에, 예를 들면, 10nm의 티탄층, 10nm의 알루미늄층을 차례로 적층하여 N전극(93)을 형성할 수 있다. 또, 제2의 AlC층(20) 상면에, 예를 들면, 10nm의 니켈층, 10nm의 금층을 차례로 적층하여 P전극(91)을 형성할 수 있다.
본 실시예에 따른 반도체 장치는, 이상의 제조법을 이용하는 것에 의해, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 결정성의 AlC층을 형성할 수 있다. 또, 본 발명에 따른 반도체 장치는, AlC층과 GaN층 사이에 AlN층을 형성하는 것에 의해, GaN층 내로의 탄소의 확산을 방지할 수 있다. 따라서, 상술과 같은 AlC층의 특성을 가지는 적층 기판을 실현할 수 있다. 또, 본 발명에 따른 반도체 장치는, LED로서 이용했을 때에, 300~350nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(실시 형태 6)
본 실시 형태에 있어서는, 실시 형태 4에서 설명한 적층 기판(400)을 반도체 장치, 특히 LED에 적용하는 예에 대해 설명한다.
도 6은, 본 발명의 일 실시 형태에 따른 반도체 장치(2000)인 LED를 나타내는 모식도이다. 반도체 장치(2000)는, 기판(1), N형의 결정성의 AlN층(31), 활성층인 결정성의 AlC층(20), P형의 결정성의 AlN층(33)을 차례로 적층해 배치한 기판을 가진다. 또, 반도체 장치(2000)는 P전극(91) 및 N전극(93)을 가지고, P전극(91)은 제2의 AlN층(33)의 상면의 일부에 배치되고, N전극(93)은 제1의 AlN층(31)의 상면의 일부에 배치된다.
반도체 장치(2000)에 있어서, 기판(1)상에 형성한 제1의 AlN층(31)에 예를 들면 규소(Si)를 도프 하고, AlC층(20)상에 형성한 제2의 AlN층(33)에 예를 들면 마그네슘(Mg)을 도프 한다. 이와 같이 도핑 하는 것에 의해, 제1의 AlN층(31)은 n형 반도체로서 기능하게 하고, 제2의 AlN층(33)은 p형 반도체로서 기능하게 할 수 있다. 덧붙여 본 실시 형태에 따른 반도체 장치(2000)에는, 실시 형태 4에서 설명한 적층 기판(400)을 적용할 수 있기 때문에, 적층 기판의 구성 및 특성의 상세한 설명은 생략한다.
(전극)
여기서, 전극에 대해 설명한다. 본 실시 형태에 따른 P전극(91)으로서는, 예를 들면, 제2의 AlN층(33)의 상면에 니켈, 금을 차례로 적층한 Au/Ni 전극 패드를 이용할 수 있다. 또, N전극(93)으로서는, 예를 들면, 제1의 AlN층(31)의 상면에 티탄, 알루미늄을 차례로 적층한 Al/Ti 전극 패드를 이용할 수 있다. 본 실시예에 따른 전극은 이것들로 한정되는 것은 아니다.
(제조 방법)
본 실시 형태에 따른 반도체 장치(2000)의 제조에 있어서, 적층 기판(400)을 형성하는 공정에 대해서는 실시 형태 4에서 설명했기 때문에, 설명은 생략한다. 준비한 적층 기판(400)의 일부분으로부터 제2의 AlN층(33) 및 AlC층(20)의 일부분을 각각 제거한다. 게다가 제1의 AlN층(31)의 일부분을 평탄화한다. 이 공정은, 예를 들면, 염화 붕소(BCl3)를 이용한 반응성 이온 식각(RIE)에 의해 실시할 수 있다. 이와 같이 평탄화된 제1의 AlN층(31)의 일부분에, 예를 들면, 10nm의 티탄층, 10nm의 알루미늄층을 차례로 적층하여 N전극(93)을 형성할 수 있다. 또, 제2의 AlN층(33)의 상면에, 예를 들면, 10nm의 니켈층, 10nm의 금층을 차례로 적층하여 P전극(91)을 형성할 수 있다.
본 실시예에 따른 반도체 장치는, 이상의 제조법을 이용하는 것에 의해, 종래는 비결정 박막 밖에 보고되어 있지 않았던 AlC 박막에 대해서, 실시 형태 1로 설명한 것과 같은 특성을 가지는 결정성의 AlC층(20)을 형성할 수 있다. 또, 이러한 n형 반도체로서 기능하는 제1의 AlN층(31)과 p형 반도체로서 기능하는 제2의 AlN층(33) 사이에 AlC층(20)을 배치한 본 발명에 따른 반도체 장치는, LED로서 이용했을 때에, 310nm의 파장대에서의 외부 추출을 가능하게 하는 것이다.
(실시예)
상술의 실시 형태로 설명한 본 발명에 따른 탄화 알루미늄층 및 질화 갈륨층을 가지는 적층 기판 및 그 제조 방법에 대해, 구체적인 예를 들어 더 설명한다. 일례로서 실시형태 1과 같은 구성의 적층 기판(100)에 대해 설명한다. 도 7은, 본 실시예에 있어서의 적층 기판(100)의 제조 조건을 나타내는 도면이다.
(제조 방법)
본 실시예에 있어서는, 기판(1)의 상면에 0.5㎛의 막 두께의 GaN층(10)을 형성하고, 계속해서 GaN층(10)의 상면에 AlC층(20)을 형성했다. 여기서, GaN층(10)은, MOCVD법을 이용하고, 제조 분위기 중에 44μmol/min으로 TMG를, 223mmol/min으로 암모니아를 공급해, 15분간 기판(1)의 상면에 GaN 결정을 성장시켜 형성했다.
계속해서, 도 7에 나타낸 것처럼 본 실시예에 있어서는, 온도 상승시에 500℃ 이상으로부터 TMG와 암모니아를 제조 분위기 중에 공급했다. 이때, 일례로서 TMG는 87μmol/min, 암모니아는 223mmol/min으로 공급했다. TMG와 암모니아의 공급은, AlC 결정의 성장 온도인 1100℃까지 수행했다. 제조 분위기의 온도가 1100℃에 이른 시점에서 TMG와 암모니아 공급을 정지하고, TMA와 메탄을 제조 분위기 중에 공급했다. AlC 결정을 1100℃에서, 60분간 성장시켜, AlC층(20)을 형성했다. 이때, 일례로서 TMA는 33μmol/min, 메탄은 26.8mmol/min 공급했다. 이 결과, 1㎛의 막 두께의 AlC층(20)이 형성되었다.
(SEM 이미지)
도 8은, 제조된 적층 기판(100)의 SEM 이미지이다. (a)는 적층 기판(100)의 AlC층(20)의 상면도, (b)는 (a)의 일부의 확대도, (c)는 적층 기판(100)의 조감도이다. 본 실시예의 적층 기판(100)에 있어서, AlC층(20)이 형성된 것이 확인되었다.
(XRD 분석)
상술과 같은 조건으로 형성한 적층 기판(100)의 AlC 박막(10)에 대해, XRD를 2θ-ω모드로 측정했다. 본 실시예에 있어서는, XRD 장치로서 필립스사의 X＇pert MRD를 이용했다. CuKa, CuKβ를 입사 X선으로서 이용해 측정했다. 도 9는, XRD의 측정결과를 나타내는 도면이다. 비교를 위해, 도 9에는, 기판(1)으로서 이용한 사파이어를 이용해 GaN층(10)을 형성한 것 만의 기판과 본 실시예에 따른 적층 기판(100)의 측정 결과를 나타낸다. 기판(1)으로서 이용한 사파이어에서 유래하는 피크는, 38° 및 42° 부근에서 검출되었다. 또, GaN층(10)에서 유래하는 31° 부근 및 34° 부근에서 검출되었다. 한편, 적층 기판(100)에 있어서는, AlC 박막(10_의 Al4C3 결정에서 유래하는 피크가 35° 부근에서 검출되었다.
1：기판, 10：GaN층, 11：GaN 결정, 20：AlC층, 21：제1의 AlC층,
23：제2의 AlC층, 30：AlN층, 31：제1의 AlN층, 33：제2의 AlN층,
91：P전극, 93：N전극, 100：본 발명에 따른 적층 기판,
200：본 발명에 따른 적층 기판, 300：본 발명에 따른 적층 기판, 400：본 발명에 따른 적층 기판, 1000: 반도체 장치, 2000: 반도체 장치

Claims (32)

  1. 기판;
    상기 기판 상에 위치하며, 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층; 및
    상기 탄화 알루미늄층과 상기 기판 사이에 위치하며, 질화 갈륨의 결정을 포함하는 질화 갈륨층 또는 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 포함하는 적층 기판.
  2. 청구항 1에 있어서, 상기 질화 갈륨층 또는 질화 알루미늄층은 상기 기판에 접하며, 상기 탄화 알루미늄층은 상기 질화갈륨층 또는 질화 알루미늄층에 접하는 적층 기판.
  3. 청구항 1 또는 2에 있어서, 상기 기판은, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판인 적층 기판.
  4. 청구항 3에 있어서, 상기 기판은 사파이어 기판이고, 상기 질화 갈륨층 또는 상기 질화 알루미늄층이, 상기 사파이어 기판의 c면에 형성된 적층 기판.
  5. 청구항 1에 있어서, 상기 기판과 상기 탄화 알루미늄층 사이에 상기 질화 갈륨층 및 상기 질화 알루미늄층을 포함하되, 상기 질화 알루미늄층은 상기 질화 갈륨층과 상기 탄화 알루미늄층 사이에 개재된 적층 기판.
  6. 기판;
    상기 기판 상에 위치하며, 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층;
    상기 기판과 상기 탄화 알루미늄층 사이에 위치하는 제1의 질화 알루미늄층;
    상기 탄화 알루미늄층 상에 위치하는 제2의 질화 알루미늄층을 포함하는 적층 기판.
  7. 기판;
    상기 기판 상에 위치하며, 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층; 및
    상기 탄화 알루미늄층과 상기 기판 사이에 위치하며, 질화 갈륨의 결정을 포함하는 질화 갈륨층 또는 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 포함하는 반도체 장치.
  8. 청구항 7에 있어서, 상기 질화 갈륨층 또는 질화 알루미늄층은 상기 기판에 접하며, 상기 탄화 알루미늄층은 상기 질화갈륨층 또는 질화 알루미늄층에 접하는 반도체 장치.
  9. 청구항 7 또는 8에 있어서, 상기 기판은, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판인 반도체 장치.
  10. 청구항 9에 있어서, 상기 기판은 사파이어 기판이고, 상기 질화 갈륨층 또는 상기 질화 알루미늄층이, 상기 사파이어 기판의 c면에 형성되는 것을 특징으로 하는 반도체 장치.
  11. 청구항 7에 있어서, 상기 기판과 상기 탄화 알루미늄층 사이에 상기 질화갈륨층 및 상기 질화 알루미늄층을 포함하되, 상기 질화 알루미늄층은 상기 질화 갈륨층과 상기 탄화 알루미늄층 사이에 개재된 반도체 장치.
  12. 기판;
    상기 기판 상에 위치하며, 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층;
    상기 기판과 상기 탄화 알루미늄층 사이에 위치하는 제1의 질화 알루미늄층; 및
    상기 탄화 알루미늄층 상에 위치하는 제2의 질화 알루미늄층을 포함하는 반도체 장치.
  13. 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 적층 기판의 제조 방법으로,
    기판 상에 질소를 포함하는 가스와 갈륨을 포함하는 가스를 공급하여, 질화 갈륨 결정을 성장시켜, 상기 질화 갈륨층을 형성하고,
    상기 질화 갈륨층 상에, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 포함하는 적층 기판의 제조 방법.
  14. 청구항 13에 있어서, 질소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 형성하는 것을 더 포함하는 적층 기판의 제조 방법.
  15. 질화 알루미늄의 결정을 포함하는 질화 알루미늄층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 적층 기판의 제조 방법으로,
    기판 상에 질소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여 질화 알루미늄의 결정을 포함하는 상기 질화 알루미늄층을 형성하고,
    상기 질화 알루미늄층 상에, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 포함하는 적층 기판의 제조 방법.
  16. 청구항 13 내지 15의 어느 한 항에 있어서, 상기 탄화 알루미늄층은, 유기 금속 기상 성장법을 이용하여 상기 탄화 알루미늄의 결정을 성장시키는 것을 특징으로 하는 적층 기판의 제조 방법.
  17. 청구항 13 내지 15의 어느 한 항에 있어서, 상기 기판은, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판 인 적층 기판의 제조 방법.
  18. 청구항 17에 있어서, 상기 기판은 사파이어 기판이고, 상기 탄화 알루미늄층은 상기 사파이어 기판의 c면 상에 성장되는 적층 기판의 제조 방법.
  19. 청구항 13 내지 15의 어느 한 항에 있어서, 상기 탄소를 포함하는 가스는 메탄이며, 상기 알루미늄을 포함하는 가스는 트리 메틸 알루미늄인 것을 특징으로 하는 적층 기판의 제조 방법.
  20. 청구항 19에 있어서, 상기 트리 메틸 알루미늄을 33μmol/min 이상 66μmol/min 이하, 상기 메탄을 13mmol/min 이상 27mmol/min 이하로 공급하여, 상기 탄화 알루미늄의 결정을 성장시키는 것을 특징으로 하는 적층 기판의 제조 방법.
  21. 청구항 20에 있어서, 상기 탄화 알루미늄의 결정을 700℃ 이상에서 성장시키는 것을 특징으로 하는 적층 기판의 제조 방법.
  22. 청구항 20에 있어서, 상기 탄화 알루미늄의 결정을 1100℃ 이상에서 성장시키는 것을 특징으로 하는 적층 기판의 제조 방법.
  23. 질화 갈륨의 결정을 포함하는 질화 갈륨층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 반도체 장치의 제조 방법으로,
    기판 상에 질소를 포함하는 가스와 갈륨을 포함하는 가스를 공급하여, 질화 갈륨 결정을 성장시켜, 상기 질화 갈륨층을 형성하고,
    상기 질화 갈륨층 상에, 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 청구항 23에 있어서, 질소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여 질화 알루미늄의 결정을 포함하는 질화 알루미늄층을 더 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 질화 알루미늄의 결정을 포함하는 질화 알루미늄층과 탄화 알루미늄의 결정을 포함하는 탄화 알루미늄층을 가지는 반도체 장치의 제조 방법으로,
    기판 상에 질소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여 질화 알루미늄의 결정을 포함하는 상기 질화 알루미늄층을 형성하고,
    상기 질화 알루미늄층 상에 탄소를 포함하는 가스와 알루미늄을 포함하는 가스를 공급하여, 탄화 알루미늄의 결정을 성장시켜, 상기 탄화 알루미늄층을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  26. 청구항 23 내지 25의 어느 한 항에 있어서, 상기 탄화 알루미늄층은, 유기 금속 기상 성장법을 이용하여 상기 탄화 알루미늄의 결정을 성장시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 청구항 23 내지 25의 어느 한 항에 있어서, 상기 기판은, 사파이어 기판, 탄화 규소 기판 또는 질화 알루미늄 기판 인 반도체 장치의 제조 방법.
  28. 청구항 27에 있어서, 상기 기판은 사파이어 기판이고, 상기 탄화 알루미늄층은 상기 사파이어 기판의 c면 상에 성장된 반도체 장치의 제조 방법.
  29. 청구항 23 내지 25의 어느 한 항에 있어서, 상기 탄소를 포함하는 가스는 메탄이며, 상기 알루미늄을 포함하는 가스는 트리 메틸 알루미늄인 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 청구항 29에 있어서, 상기 트리 메틸 알루미늄을 33μmol/min 이상 66μmol/min 이하, 상기 메탄을 13mmol/min 이상 27mmol/min 이하로 공급하여, 상기 탄화 알루미늄의 결정을 성장시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 청구항 30에 있어서, 상기 탄화 알루미늄의 결정을 700℃ 이상에서 성장시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 청구항 30에 있어서, 상기 탄화 알루미늄의 결정을 1100℃ 이상에서 성장시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020110043422A 2011-02-16 2011-05-09 적층 기판 및 그 제조 방법 KR101909737B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-030875 2011-02-16
JP2011030875A JP5730608B2 (ja) 2011-02-16 2011-02-16 積層基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120094406A KR20120094406A (ko) 2012-08-24
KR101909737B1 true KR101909737B1 (ko) 2018-10-18

Family

ID=46672777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043422A KR101909737B1 (ko) 2011-02-16 2011-05-09 적층 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8957426B2 (ko)
JP (1) JP5730608B2 (ko)
KR (1) KR101909737B1 (ko)
WO (1) WO2012111884A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957179B2 (ja) * 2011-01-28 2016-07-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
JP7177437B2 (ja) * 2018-11-07 2022-11-24 国立大学法人京都大学 半導体素子及びｐ型窒化物半導体層の形成方法
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056836A1 (en) 1999-03-31 2002-05-16 Katsuhisa Sawazaki Group III nitride compound semiconductor light-emitting device
JP2008120670A (ja) * 2006-10-20 2008-05-29 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板
WO2009072631A1 (ja) * 2007-12-05 2009-06-11 Rohm Co., Ltd. 窒化物半導体素子の製造方法および窒化物半導体素子
JP2011026167A (ja) 2009-07-24 2011-02-10 Takemoto Oil & Fat Co Ltd 高強度ソイルセメントスラリー調製用の流動化剤及び高強度ソイルセメントスラリーの調製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261475A (en) * 1975-11-17 1977-05-20 Hitachi Ltd Production of silicon crystal film
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP2011026168A (ja) * 2009-07-24 2011-02-10 Furukawa Co Ltd 基板、積層体、積層体の製造方法、基板の製造方法
JP2012000670A (ja) * 2010-05-18 2012-01-05 Michihiro Yokoyama ヘリカルギアプレート及びそれを製造するプレス装置
JP5957179B2 (ja) * 2011-01-28 2016-07-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056836A1 (en) 1999-03-31 2002-05-16 Katsuhisa Sawazaki Group III nitride compound semiconductor light-emitting device
JP2008120670A (ja) * 2006-10-20 2008-05-29 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板
WO2009072631A1 (ja) * 2007-12-05 2009-06-11 Rohm Co., Ltd. 窒化物半導体素子の製造方法および窒化物半導体素子
JP2011026167A (ja) 2009-07-24 2011-02-10 Takemoto Oil & Fat Co Ltd 高強度ソイルセメントスラリー調製用の流動化剤及び高強度ソイルセメントスラリーの調製方法

Also Published As

Publication number Publication date
JP2012166995A (ja) 2012-09-06
WO2012111884A1 (en) 2012-08-23
JP5730608B2 (ja) 2015-06-10
US20130313577A1 (en) 2013-11-28
US8957426B2 (en) 2015-02-17
KR20120094406A (ko) 2012-08-24

Similar Documents

Publication Publication Date Title
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
CN101180420B (zh) GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
TWI289941B (en) Gallium nitride-based semiconductor stacked structure, production method thereof, and compound semiconductor and light-emitting device each using the stacked structure
US8106419B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
KR101238459B1 (ko) 질화물 반도체 발광 소자
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
TW200840094A (en) Method of producing group-III nitride semiconductor light emitting device, group-iii nitride semiconductor light emitting device, and lamp thereof
CN104583470A (zh) 氮化铝基板及iii族氮化物层叠体
KR101852519B1 (ko) 광학 소자의 제조 방법
KR101909737B1 (ko) 적층 기판 및 그 제조 방법
JP5957179B2 (ja) 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
EP1869717B1 (en) Production method of group iii nitride semioconductor element
TW200541115A (en) Group Ⅲ nitride semiconductor light-emitting device
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
Zhao et al. Improved optical properties of nonpolar AlGaN-based multiple quantum wells emitting at 280 nm
WO2007123262A1 (ja) Iii族窒化物半導体発光素子の製造方法
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
US9231053B2 (en) Light emitting diodes having zinc oxide fibers over silicon substrates
CN101147267A (zh) 制造ⅲ族氮化物半导体元件的方法
WO2014034687A1 (ja) ＧａＮ系結晶及び半導体素子の製造方法
Ferguson et al. Expitaxial growth of Ga-N based LEDs on simple sacrificial substrates
Agreement Solid State Lighting Program Final Report

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right