JP7177437B2 - 半導体素子及びｐ型窒化物半導体層の形成方法 - Google Patents

半導体素子及びｐ型窒化物半導体層の形成方法 Download PDF

Info

Publication number
JP7177437B2
JP7177437B2 JP2018210033A JP2018210033A JP7177437B2 JP 7177437 B2 JP7177437 B2 JP 7177437B2 JP 2018210033 A JP2018210033 A JP 2018210033A JP 2018210033 A JP2018210033 A JP 2018210033A JP 7177437 B2 JP7177437 B2 JP 7177437B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
containing compound
type nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018210033A
Other languages
English (en)
Other versions
JP2020077749A (ja
Inventor
克浩 岸元
充 船戸
養一 川上
邦途 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Kyoto University
Original Assignee
Nichia Corp
Kyoto University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp, Kyoto University filed Critical Nichia Corp
Priority to JP2018210033A priority Critical patent/JP7177437B2/ja
Priority to US16/674,824 priority patent/US20200144372A1/en
Publication of JP2020077749A publication Critical patent/JP2020077749A/ja
Application granted granted Critical
Publication of JP7177437B2 publication Critical patent/JP7177437B2/ja
Priority to US18/329,191 priority patent/US20230326976A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

特許法第３０条第２項適用 書面１：「第６５回応用物理学会春季学術講演会 講演予稿集」（ＤＶＤ）のＤＶＤケースのおもて面、ＤＶＤケースのうら面、式次第／Ｐｒｏｇｒａｍの該当頁のコピー 書面２：「第６５回応用物理学会春季学術講演会 講演予稿集１８ａ－Ｅ２０２－９」（ＤＶＤ）の「ＥＶＰＥで成長したＡＩＮ膜におけるｐ型導電性」の１３－０９０頁のコピー 書面３：発表用のスライドのコピー
本開示は、半導体素子、特に窒化物半導体を含む半導体素子及びｐ型窒化物半導体層の形成方法に関する。
近年、窒化物半導体を用いて構成した発光ダイオード（ＬＥＤ）等の窒化物半導体発光素子が広く用いられている。この窒化物半導体発光素子は、例えば、サファイア基板の上にｎ型窒化物半導体層、発光層及びｐ型窒化物半導体層を含む複数の窒化物半導体層を成長させることにより作製される。この窒化物半導体発光素子において、ｎ型窒化物半導体として通常はＳｉがドープされた窒化物半導体が用いられ、ｐ型窒化物半導体層としてはＭｇがドープされた窒化物半導体が用いられる。
しかしながら、Ｍｇがドープされたｐ型窒化物半導体は、窒化物半導体の組成によっては、例えばＡｌを含む窒化物半導体では十分なホール濃度が得られない等の課題がある。特に、近年、短い発光波長の発光素子の開発が活発に進められているが、そこで使用されるＡｌを多く含む窒化物半導体ではホール濃度がさらに低くなってしまうという課題がある。また、Ｍｇをドープしてｐ型化するためには、例えば、数百度の温度でアニールすることによりドープしたＭｇを活性化してｐ型化する必要があるが、アニール条件、特にＡｌを含む窒化物半導体ではＡｌの含有量が少ない窒化物半導体であってもアニールによっては活性化が十分できない場合がある。このような課題を解決するために、特許文献１では、Ｍｇに代えてｐ型不純物としてＣをドープすることが提案されている。
特開２０１４－１７９５８４号公報
しかしながら、特許文献１にも記載されているように、Ｍｇ又はＣをドープすることによりｐ型化できる窒化物半導体には含有することができるＡｌの含有量に制限がある。
したがって、Ａｌの含有量の大きい、言い換えれば、バンドギャップの大きい窒化物半導体を必要とする半導体素子を提供することは容易ではなく、窒化物半導体を含む半導体素子は各種用途に十分対応できていない。
そこで、本開示は、窒化物半導体を含みかつ各種用途に対応できる半導体素子を提供することを目的とする。
また、本開示は、窒化物半導体を含みかつ各種用途に対応できる半導体素子の製造を可能にする、Ａｌの含有量に制限されることなくｐ型導電性が得られるｐ型窒化物半導体層の形成方法を提供することを目的とする。
以上目的を達成するために、本開示に係る半導体素子は、ｐ型窒化物半導体層を含む半導体素子であって、
前記ｐ型窒化物半導体層は、Ａｌ含有窒化物半導体層と、ＡｌとＣを主たる構成元素とし、前記Ａｌ含有窒化物半導体層の表面に設けられたＡｌ含有化合物層とを含むことを特徴とする。
また、本開示に係るｐ型窒化物半導体層の形成方法は、
基体を準備する工程と、
前記基体上にＡｌ含有窒化物半導体層を形成し、Ａｌの原料ガスとＣの原料ガスとを含む原料ガスを供給して、該Ａｌ含有窒化物半導体層の表面に、ＡｌとＣを主たる構成元素とするＡｌ含有化合物層を形成することにより、ｐ型窒化物半導体層を形成する工程と、
を含む。
以上の本開示に係る半導体素子は、ｐ型窒化物半導体層が、Ａｌ含有窒化物半導体層と、ＡｌとＣを主たる構成元素とし、Ａｌ含有窒化物半導体層の表面に設けられたＡｌ含有化合物層とを含むことにより、窒化物半導体層を含みかつ幅広い用途に対応可能である。
また、本開示に係るｐ型窒化物半導体層の形成方法は、
前記基体上にＡｌ含有窒化物半導体層を形成し、Ａｌの原料ガスとＣの原料ガスとを含む原料ガスを供給して、該Ａｌ含有窒化物半導体層の表面に、ＡｌとＣを主たる構成元素とするＡｌ含有化合物層を形成することにより、ｐ型窒化物半導体層を形成する工程を含むことにより、Ａｌの含有量に制限されることなくｐ型導電性が得られるｐ型窒化物半導体層を提供することができる。
本開示に係る実施形態１のｐ型窒化物半導体層の断面図である。 図１の断面図にホール蓄積層を図示した断面図である。 図２におけるＡｌ含有窒化物半導体層とＡｌ含有化合物層との界面近傍のバンド構造を図示したものである。 実施形態１のｐ型窒化物半導体層の形成方法における工程フローである。 図４におけるｐ型窒化物半導体層を形成する工程Ｓ２の具体例を示す工程フローである。 実施形態１におけるＡｌ含有化合物層を成長させる成長装置の断面図である。 本開示に係る実施形態２の窒化物半導体発光素子の断面図及びその一部拡大図である。 本開示に係る実施形態３の電界効果トランジスタの断面図である。 本開示に係る実施例のｐ型窒化物半導体層の表面近傍の表面抵抗を測定したときの模式的断面図である。 本開示に係る実施例のｐ型窒化物半導体層においてＡｌ含有化合物層を除去して除去後の表面近傍の表面抵抗を測定したときの模式的断面図である。 本開示に係る実施例４及び５のＡｌ含有化合物層を形成する前の基体の断面図である。
以下、図面を参照しながら本開示に係る実施形態について説明する。
実施形態１．
本開示に係る実施形態１は、窒化物半導体を用いた半導体素子に用いることができるｐ型窒化物半導体層に関する。
実施形態１のｐ型窒化物半導体層１１は、図１に示すように、（ａ）Ａｌ含有窒化物半導体層１１ａと、（ｂ）ＡｌとＣを主たる構成元素とし、前記Ａｌ含有窒化物半導体層の表面に設けられたＡｌ含有化合物層１１ｂとを含む。ｐ型窒化物半導体層１１は、Ｍｇ又はＣ等のｐ型不純物がバンドギャップ内に作る不純物準位に依拠することなくｐ型導電性を示すと考えられる。
すなわち、実施形態１のｐ型窒化物半導体層１１において、Ａｌ含有窒化物半導体層１１ａ及びＡｌ含有化合物層１１ｂがいずれもＭｇ又はＣ等のｐ型不純物ドープによる不純物準位を有していない場合であってもｐ型導電性を示すと考えられる。
実施形態１のｐ型窒化物半導体層１１がｐ型導電性を示す理由は定かではないが、Ａｌ含有窒化物半導体層１１ａとＡｌ含有化合物層１１ｂとの界面近傍にホール蓄積層が形成されることによるものと考えられる。具体的には、Ａｌ含有窒化物半導体層１１ａとＡｌ含有化合物層１１ｂとの界面において、バンド構造が上方（エネルギーが高い側）に湾曲してその湾曲した界面近傍にホール蓄積層が形成されてｐ型導電性を示すと考えている。
例えば、Ａｌ含有窒化物半導体層１１ａの組成（例えば、Ａｌ含有量）とＡｌ含有化合物層１１ｂの組成（例えば、Ａｌ含有量）に基づいて、図３に示すように、Ａｌ含有窒化物半導体層１１ａとＡｌ含有化合物層１１ｂとの界面近傍において、Ａｌ含有窒化物半導体層１１ａ側のバンド構造が上方（エネルギーが高い側）に湾曲する。そうすると、その湾曲したＡｌ含有窒化物半導体層１１ａ側の領域にホールが蓄積してホール蓄積層が形成される。
尚、図２には、界面近傍のＡｌ含有窒化物半導体層１１ａに形成されたホール蓄積層に１１ａ２の符号を付して示し、ホール蓄積層１１ａ２を除いた部分に１１ａ１の符号を付して示している。
このように、Ａｌ含有窒化物半導体層１１ａとＡｌ含有化合物層１１ｂとの界面におけるバンド構造そのものがｐ型導電性を発現させていることからＭｇ又はＣ等のｐ型不純物がバンドギャップ内に作る不純物準位に依拠することはないと考えている。Ａｌ含有窒化物半導体層１１ａの組成（例えば、Ａｌ含有量）とＡｌ含有化合物層１１ｂの組成（例えば、Ａｌ含有量）によっては、界面近傍のＡｌ含有化合物層１１ｂ側にホール蓄積層が形成されることもあるであろう。
また、Ａｌ含有窒化物半導体層１１ａとＡｌ含有化合物層１１ｂとによるｐ型導電性は、以下の実施例に示す結果を考慮すれば、特定のＡｌ含有量のＡｌ含有窒化物半導体層１１ａと特定のＡｌ含有量のＡｌ含有化合物層１１ｂにおいてのみ発現するものではないことは理解される。
すなわち、Ａｌ含有窒化物半導体層１１ａは、少なくともＡｌを含んでいれば良く、例えば、ＡｌＸＧａ１－ＸＮ（０＜Ｘ≦１）を含んでなる。また、Ａｌ含有窒化物半導体層１１ａは、さらにＩｎを含んでいてもよい。ＡｌＩｎＧａＮのような四元系の組成は組成比がばらつきやすいため、Ａｌ含有窒化物半導体層１１ａは、二元系のＡｌＮか三元系のＡｌＧａＮであることが好ましい。
また、Ａｌ含有化合物層１１ｂは、少なくともＡｌとＣを含んでいれば良く、そのＡｌの含有量は、例えば、Ａｌに対してＣを、０．１～１０の組成比、好ましくは０．２～３の組成比、より好ましくは０．５～２の組成比で含む。Ａｌ含有化合物層１１ｂは、酸素（Ｏ）、窒素（Ｎ）、酸素（Ｏ）及び窒素（Ｎ）等の他の元素、その他不可避的に混入される元素をさらに含んでいてもよい。Ａｌ含有化合物層１１ｂとして、具体的には、ＡｌＣ２、Ａｌ４Ｃ３、Ａｌ５Ｃ３Ｎ、Ａｌ２ＯＣ、Ａｌ４Ｏ４Ｃ等が挙げられる。尚、発明者らが検討過程で作製した試料の表面を、飛行時間型二次イオン質量分析法（TOF-SIMS）により分析したところ、その試料では、ＡｌＣ２で表されるＡｌ含有化合物層が１０ｎｍ未満の厚さで形成されていることが確認された。
また、ｐ型窒化物半導体層１１の膜厚は、薄くてもよく、例えば、Ａｌ含有窒化物半導体層１１ａ及びＡｌ含有化合物層１１ｂの合計膜厚は１０ｎｍ以下であってもよい。Ａｌ含有窒化物半導体層１１ａは比較的高抵抗であるため、後述するようにｐ型窒化物半導体層１１をＬＥＤ等のコンタクト層として用いる場合は、Ａｌ含有窒化物半導体層１１ａ及びＡｌ含有化合物層１１ｂの合計膜厚は薄いことが好ましく、１０ｎｍ以下であることが好ましい。また、Ａｌ含有化合物層１１ｂの膜厚は１０ｎｍ未満であってもよい。
以上の実施形態１のｐ型窒化物半導体層１１を形成する方法は、例えば、図４に示すように、基体を準備する工程Ｓ１とｐ型窒化物半導体層を形成する工程Ｓ２とを含む。
ｐ型窒化物半導体層を形成する工程Ｓ２で、基体上にＡｌ含有窒化物半導体層１１ａを形成し、Ａｌの原料ガスとＣの原料ガスとを含む原料ガスを供給して、そのＡｌ含有窒化物半導体層１１ａの表面に、ＡｌとＣを主たる構成元素とするＡｌ含有化合物層１１ｂを形成する。
ｐ型窒化物半導体層を形成する工程Ｓ２におけるＡｌ含有化合物層１１ｂの形成は、例えば、図６に示す、第１流路ｐ１とその一端で第１流路ｐ１と合流する第２流路ｐ２とを有する成長装置１００を用いて実施することができる。この成長装置１００において、第２流路ｐ２は、第２流路ｐ２を流れる気体が第１流路ｐ１を流れる気体に対して上から合流するように設けられる。
以上のように構成された成長装置１００において、第１流路ｐ１の第２流路ｐ２との合流位置に基体１０５を配置して、Ａｌの原料ガスを第１流路ｐ１から供給しＣの原料ガスを第２流路ｐ２から供給する。これにより、第１流路と第２流路の合流位置に配置された基体１０５上にＡｌ含有化合物層が形成される。
ここで、成長装置１００において、Ａｌの原料ガスは、第１流路ｐ１の原料収納部１０３に配置されたＡｌ金属１０４を原料ゾーンｚ１に設けられた第１ヒーターｈ１によって加熱することにより蒸発させて原料ガスとして用いる。
また、Ｃの原料ガスとしては、Ｃ３Ｈ８、Ｃ２Ｈ２、ＣＢｒ４、ＣＣｌ４等を使用することができ、好ましくはＣ３Ｈ８（プロパン）を用いる。
尚、成長装置１００は、図６に示すように、成長ゾーンｚ２には第２ヒーターｈ２が設けられており、第２ヒーターｈ２を制御することにより成長ゾーンｚ２を所定の温度に設定することができる。
また、以上のように構成された成長装置１００を用いると、図５に示す、Ａｌ含有窒化物半導体層を形成する工程Ｓ２１とＡｌ含有化合物層を形成する工程Ｓ２２とを連続して実施して、ｐ型窒化物半導体層を形成することができる。
例えば、第１流路ｐ１の第２流路ｐ２との合流位置の試料配置部１１０に例えばサファイア基板等の基体１０５を配置して、Ａｌの原料ガスを第１流路ｐ１から供給し、Ｎを含むＡｌ含有窒化物半導体層１１ａの原料となる原料ガスを第２流路ｐ２から供給する。これにより、基体１０５上にＡｌ含有窒化物半導体層１１ａが成長される（工程Ｓ２１）。
Ａｌ含有窒化物半導体層１１ａを成長させた後、Ａｌの原料ガスを第１流路ｐ１から供給し、Ｃの原料ガスを第２流路ｐ２から供給すると、Ａｌ含有化合物層１１ｂが形成される（工程Ｓ２２）。
このように、成長装置１００を用いて、ｐ型窒化物半導体層１１を形成することができる。
Ａｌ含有窒化物半導体層１１ａを形成する際に、Ｃの原料ガスは、供給してもよく、供給しなくてもよい。Ｃの原料ガスをＮの原料ガスと共に供給すれば、１つの工程でＡｌ含有窒化物半導体層１１ａの形成工程とＡｌ含有化合物層１１ｂの形成工程を兼ねることができる。後述する実施例のとおり、ｐ型窒化物半導体層１１の形成時にＣの原料ガスを供給し続けても、Ａｌ含有化合物層１１ｂは最表面のみに形成される結果が確認された。この場合、原料ガスを供給し、例えば１５００℃等の成長温度を維持している間は、Ａｌ含有窒化物半導体層のみが形成され、成長を終えた後の降温時にＡｌ含有化合物層が形成されていると考えられる。このように、ｐ型窒化物半導体層１１の形成時にＣの原料ガスを供給し続けたとしても、Ａｌ含有窒化物半導体層１１ａとＡｌ含有化合物層１１ｂの多層構造を得ることが可能である。この場合の成長ゾーンｚ２の温度は、例えば、１５００℃に設定する。
Ａｌ含有窒化物半導体層を形成する工程Ｓ２１とＡｌ含有化合物層を形成する工程Ｓ２２とを分離して行ってもよい。この場合は、工程Ｓ２２において、原料ゾーンｚ１の温度をＡｌ金属１０４が蒸発する程度の温度（例えば１４００℃）とし、成長ゾーンｚ２の温度をそれよりも低くすることができる。これにより、Ａｌ含有窒化物半導体層１１ａや基体１０５に予め形成された層が高熱により損傷する可能性を低減することができる。この場合の成長ゾーンｚ２の温度は、例えば、１０００℃以上が挙げられ、１０５０℃に設定することができる。
また、ｐ型窒化物半導体層を形成する工程Ｓ２は、Ａｌ含有窒化物半導体層を形成する工程Ｓ２１とＡｌ含有化合物層を形成する工程Ｓ２２とを別の成長装置で実施するようにしてもよい。例えば、成長装置１００とは別の成長装置で有機金属化学気相成長によりＡｌ含有窒化物半導体層を形成し（Ｓ２１）、そのＡｌ含有窒化物半導体層が形成された基体を、成長装置１００内に配置して、Ａｌの原料ガスを第１流路ｐ１から供給し、Ｃの原料ガスを第２流路ｐ２から供給することにより、Ａｌ含有化合物層を形成するようにしてもよい（Ｓ２２）。
以上のように構成された実施形態１のｐ型窒化物半導体層１１によれば、Ａｌの含有量に制限されることなくｐ型導電性が得られるｐ型窒化物半導体層とその形成方法を提供することができる。
また、以上のように構成された実施形態１のｐ型窒化物半導体層１１によれば、幅広い用途に対応可能な窒化物半導体層を含む半導体素子を提供することができる。以下、実施形態１のｐ型窒化物半導体層１１を含む半導体素子の具体例について説明する。
実施形態２．
本開示に係る実施形態２は、実施形態１のｐ型窒化物半導体層を備えた半導体素子の一例の窒化物半導体発光素子２００である。より具体的には、実施形態２の窒化物半導体発光素子２００は、主としてＡｌの含有量の多い窒化物半導体を用いて構成される、紫外光を発光する窒化物半導体発光素子２００に本開示に係るｐ型窒化物半導体層を適用した例である。
実施形態２の窒化物半導体発光素子２００は、図７に示すように、例えば、サファイアからなる基板２６０と、基板２６０上に設けられた下地層２５０と、下地層２５０上に設けられたｎ側の第１半導体層２４０と、第１半導体層２４０上に設けられた活性層２３０と、活性層２３０上に設けられた電子ブロック層２２０と、電子ブロック層２２０上に設けられたｐ側の第２半導体層２１０とを含む。第１半導体層２４０はｎ型窒化物半導体層を含む。
そして、実施形態２の窒化物半導体発光素子２００では、第２半導体層２１０がｐ側コンタクト層とｐ側クラッド層２１２とを含み、ｐ側コンタクト層が本開示に係るｐ型窒化物半導体層１１により構成されている。
実施形態２の窒化物半導体発光素子２００について、ｐ側コンタクト層であるｐ型窒化物半導体層１１については、実施形態１と同様であるのでその説明は省略し、ｐ型窒化物半導体層１１以外の部分について以下に具体的に説明する。
基板２６０は、窒化物半導体を成長させることができる、例えば、サファイア（Ａｌ２Ｏ３）、ＡｌＮ、又はＡｌＧａＮからなる基板を用いることができる。
下地層２５０としては、例えば、ＡｌＮ膜を用いることができる。
ｎ側の第１半導体層２４０は、例えば、第１の組成傾斜層２４２と第２の組成傾斜層２４１とを含む。第１の組成傾斜層２４２は、例えば、アンドープのＡｌａＧａ１－ａＮからなり、Ａｌ組成比ａが、上方向に順次又は徐々に減少する。第２の組成傾斜層２４１は、例えば、Ｓｉ等のｎ型不純物ドープがドープされたＡｌｂＧａ１－ｂＮからなり、Ａｌ組成比ｂが、上方向に順次又は徐々に減少する。ｎ側の第１半導体層は組成傾斜層でなくてもよく、例えばｎ型ＡｌＧａＮ層などの実質的に単一組成の層をｎ側の第１半導体層として設けてもよい。
活性層２３０は、例えば、ＡｌｃＧａ１－ｃＮ井戸層とＡｌｄＧａ１－ｄＮ障壁層とを含む量子井戸構造とする。例えば、２２０～３５０ｎｍの深紫外光を発光するように井戸層のＡｌ組成比ｃが０．４≦ｃ≦１．０の範囲内で所望の波長に対応した組成に設定される。
障壁層は、バンドギャップエネルギーが井戸層より大きくなるように、例えばＡｌ組成比ｄがｃ＜ｄ≦１．０の範囲内に設定される。
ピーク波長が２８０ｎｍの深紫外光を発光する半導体発光素子では、例えば、井戸層をＡｌ組成比ｃが０．４５であるＡｌ０．４５Ｇａ０．５５Ｎからなる窒化物半導体により構成し、障壁層をＡｌ組成比ｄが０．５６であるＡｌ０．５６Ｇａ０．４４Ｎからなる窒化物半導体により構成する。
第２半導体層２１０は、例えば、ｐ側クラッド層２１２、ｐ側コンタクト層を含み、ｐ側コンタクト層が実施形態１のｐ型窒化物半導体層１１により構成される。
ｐ側クラッド層２１２は、例えば、Ａｌ０．６３Ｇａ０．３７Ｎからなる窒化物半導体により構成することができる。
また、実施形態２の窒化物半導体発光素子２００では、ｐ側の第２半導体層２１０と活性層２３０の間に、障壁層より大きいバンドギャップエネルギーを有する電子ブロック層２２０を含む。
ｎ電極２０７は、半導体積層構造の一部の領域を除去して第２の組成傾斜層２４１を露出させその露出させた部分に配置される。ｎ電極２０７は、例えばチタンとアルミニウムの合金をスパッタ法により形成することができる。
ｐ電極２０８はＡｌ含有化合物層１１ｂの表面に設けられている。ｐ電極２０８は、例えばニッケル層とアルミニウム層とをスパッタ法により形成することができる。ｐ電極２０８は、ニッケル層とマグネシウム層との積層や、ロジウム層を用いてもよい。ｐ電極２０８として、活性層２３０が発する光に対して透明である材料を用いてもよい。
以上の実施形態２の窒化物半導体発光素子２００は、ｐ側コンタクト層として実施形態１のｐ型窒化物半導体層を含むことにより、ｐ型導電性を有しかつＡｌの含有量の多い窒化物半導体を用いてｐ側コンタクト層を容易に形成することができる。これにより、活性層で発光した紫外光のｐ側コンタクト層における吸収を抑えることができ、光の取り出し効率を高くすることができる。
すなわち、Ａｌを含む井戸層を含む紫外光を発光する窒化物半導体発光素子であっても、ｐ側コンタクト層を井戸層よりバンドギャップの小さいＧａＮにより形成して必要なｐ型導電性を得る場合は、活性層で発光した紫外光がｐ側コンタクト層で吸収されて光の取り出し効率が低下する。
しかしながら、実施形態２の窒化物半導体発光素子２００は、ｐ側コンタクト層として実施形態１のｐ型窒化物半導体層を含むことにより、ｐ型導電性を有しかつ井戸層よりＡｌの含有量の多い窒化物半導体を用いてｐ側コンタクト層を形成することが可能になる。これにより、活性層２３０で発光した紫外光のｐ側コンタクト層における吸収を抑えることができ、光の取り出し効率を高くすることができる。
実施形態３．
本開示に係る実施形態３は、実施形態１のｐ型窒化物半導体層を備えた半導体素子の他の一例を示すものであり、本開示に係るｐ型窒化物半導体層を備えたＭＩＳ（金属－絶縁体－半導体）構造の電界効果トランジスタ３００である。
この実施形態３の電界効果トランジスタ３００は、例えば、サファイアからなる基板３６０上に、例えば、ＡｌＮからなる窒化物半導体層３７０を介して設けられた実施形態１のｐ型窒化物半導体層１１を備える。そして、そのｐ型窒化物半導体層１１上にソース電極３８１、ゲート電極３８５及びドレイン電極３８３が設けられている。ゲート電極３８５は、それぞれｐ型窒化物半導体層１１とオーミック接触するソース電極３８１及びドレイン電極３８３の間に位置し、絶縁膜３８７を介して設けられている。
以上のように構成された実施形態３の電界効果トランジスタ３００は、Ａｌの含有量が多くてもｐ型化が可能な実施形態１のｐ型窒化物半導体層１１を備えているので、バンドギャップの大きい正孔チャネルの形成が可能となり、特にパワーデバイス用のトランジスタの提供が可能になる。なお、窒化物半導体層３７０は設けなくてもよい。
以下、本開示に係る実施例について説明する。
以下に示す実施例１～３は、図６に示す成長装置１００を用いて作製した実施例であり、比較例１は、実施例１～３と比較するために作製した例である。
実施例１～３
実施例１～３では、成長装置１００における第１流路ｐ１の第２流路ｐ２との合流位置に、サファイア基板４６０を配置し、第１流路ｐ１を介してＡｌの原料ガスをサファイア基板４６０の上面に沿って供給し、第２流路ｐ２を介してＮ２ガス（Ｎの原料ガス）とＣ３Ｈ８ガス（Ｃの原料ガス）をサファイア基板４６０の上面に上方から供給して、ＡｌＮ層からなるＡｌ含有窒化物半導体層とそのＡｌＮ層の上のＡｌ含有化合物層を形成した。Ａｌ含有窒化物半導体層とＡｌ含有化合物層の合計膜厚は約０．５μｍだった。
この実施例１～３では、Ｃ３Ｈ８（Ｃの原料ガス）のフローレートを変更した以外は同一の条件で作製した。
具体的には、実施例１ではＣ３Ｈ８のフローレートを０．２ｓｃｃｍとし、実施例２ではＣ３Ｈ８のフローレートを０．４ｓｃｃｍとし、実施例３ではＣ３Ｈ８のフローレートを０．８ｓｃｃｍとした。尚、実施例１～３において、Ｎ２（窒素源ガス）のフローレートは、３０００ｓｃｃｍとした。
尚、実施例１～３において、Ｃ３Ｈ８（Ｃの原料ガス）以外の原料ガスのフローレートは、以下のようにした。
Ａｌの原料ガス：２．５ｓｃｃｍ、
Ｎの原料ガス：３０００ｓｃｃｍ、
Ａｌ原料のキャリアガス（Ａｒ）：６００ｓｃｃｍ。
尚、実施例１～３の試料を作製する際、成長装置１００において原料ゾーンｚ１の温度は１４５０℃とし、成長ゾーンｚ２の温度は、１５００℃とした。原料ゾーンｚ１の温度及び成長ゾーンｚ２の温度をそれぞれ６０分間１４５０℃及び１５００℃に維持した後、原料ガスを流した状態で原料ゾーンｚ１の温度及び成長ゾーンｚ２の温度を自然降温した。
以上のように作製した実施例１～３の試料についてそれぞれ、サファイア基板の上に形成されたｐ型窒化物半導体層のシートキャリア密度及び導電型を測定したところ、シートキャリア密度は、
実施例１：４．４５×１０１３／ｃｍ２、
実施例２：３．８５×１０１３／ｃｍ２、
実施例３：２．６４×１０１４／ｃｍ２、
であり、いずれもｐ型導電性を示した。
比較例１
比較例１では、Ｃ３Ｈ８（Ｃの原料ガス）を供給することなく作製した以外は実施例１～３と同様にして試料を作製したところ、この比較例の試料では実質的に電気は流れず、ｐ型導電性は示さなかった。
また、実施例１～３は、Ｃ３Ｈ８（Ｃの原料ガス）のフローレートを変更した以外は同一の条件で作製した試料がいずれもｐ型導電性を示している。
このことから、Ａｌ含有化合物層１１ｂが特定の組成である場合のみにｐ型導電性が発現するものではないことは理解される。すなわち、Ａｌの原料ガスのフローレートを同じにしてＣ３Ｈ８（Ｃの原料ガス）のフローレートを変更した場合には、Ｃ３Ｈ８（Ｃの原料ガス）のフローレートが異なることから、Ａｌ含有化合物層においてＡｌに対するＣの組成比が異なる可能性がある。それにもかかわらず、実施例１～３の試料がいずれもｐ型導電性を示していることを見れば、ｐ型導電性はＡｌ含有化合物層１１ｂが特定の組成である必要はないことが理解される。
また、実施例１の試料について、サファイア基板の上に形成されたｐ型窒化物半導体層におけるＡｌ含有化合物層の影響を評価するために、図９及び図１０に示す方法によりｐ型窒化物半導体層１１の表面近傍を流れる電流値を調べた。
具体的には、図９に示すように、実施例１の試料のＡｌ含有化合物層の表面にそれぞれＮｉからなり、分離された測定電極４９１を形成して、電極間に流れる表面電流を調べたところ、５Ｖの電圧で約２０μＡの電流が流れた。
次に、図９に示す測定電極４９１を形成したままの状態で、測定電極４９１の直下を除くｐ型窒化物半導体層１１の表面近傍の厚さ１０ｎｍの部分を反応性イオンエッチングにより除去し、図１０に示すように電極間に流れる表面電流を調べた。実施例１の試料では、Ａｌ含有化合物層の厚みは１０ｎｍ未満であると考えられるため、図１０の状態では電極間にＡｌ含有化合物層が存在しないと推定される。
その結果、５Ｖの電圧で流れた電流は約３～４ｎＡであり、反応性イオンエッチング前に比べると３桁以上低く、実質的に電流が流れないことが確認された。
以上の結果から、ｐ型窒化物半導体層１１においてＡｌ含有化合物層を除去したＡｌ含有窒化物半導体層だけではｐ型導電性を示さないことがわかる。
実施例４及び５
実施例４及び５では、まず、有機金属気相成長法により、図１１に示すように、サファイア基板４６０上にＡｌＮからなる下地層４６２を３．５μｍの厚さで成長させ、その上にＡｌとＧａを含みかつＭｇがドープされたＡｌＧａＮ（ＭｇドープＡｌＧａＮ）からなるＡｌ含有窒化物半導体層１１ａを０．５μｍの厚さで形成した基体を作製した。
そして、その基体を、成長装置１００の第１流路ｐ１の第２流路ｐ２との合流位置に配置し、第１流路ｐ１を介してＡｌの原料ガスをＡｌ含有窒化物半導体層１１ａの上面に沿って供給し、第２流路ｐ２を介してＣ３Ｈ８（Ｃの原料ガス）をＡｌ含有窒化物半導体層１１ａの上面に垂直方向から供給して、Ａｌ含有窒化物半導体層１１ａの上にＡｌ含有化合物層を形成した。尚、Ａｌ含有化合物層を形成する際の成長装置１００の第１流路ｐ１の第２流路ｐ２から供給する原料ガスのフローレートは、実施例１と同じにした。
以上のようにして、ＭｇドープＡｌＧａＮからなるＡｌ含有窒化物半導体層１１ａとＡｌ含有化合物層からなるｐ型窒化物半導体層を備えた実施例４及び５の試料を作製した。
ここで、実施例４と実施例５は、Ａｌ含有窒化物半導体層１１ａにおけるＡｌとＧａの組成比が異なる他は同様である。具体的には、実施例４のＡｌ含有窒化物半導体層１１ａは、Ａｌ０．３Ｇａ０．７Ｎからなり、実施例５のＡｌ含有窒化物半導体層１１ａは、Ａｌ０．８Ｇａ０．２Ｎからなり、いずれもＭｇ濃度が２．０×１０１９～４．０×１０１９／ｃｍ３の範囲内になるように成長条件を設定した。
以上のように作製した実施例４及び５の試料についてそれぞれ、サファイア基板の上に形成されたｐ型窒化物半導体層（ＭｇドープＡｌＧａＮ＋Ａｌ含有化合物層）のシートキャリア密度を測定し、導電型を調べたところ、シートキャリア密度は、
実施例４：６．４７×１０１３／ｃｍ２、
実施例５：４．８９×１０１３／ｃｍ２、
であり、いずれもｐ型導電性を示した。
また、このときの電流電圧特性はオーミック性であった。
比較例２及び３
比較例２として、Ａｌ含有化合物層が形成されていない状態のＡｌ０．３Ｇａ０．７ＮからなるＡｌ含有窒化物半導体層１１ａの導電型を調べたところ、ｐ型導電性を示さず、同じ電圧で比較した電流値は実施例４の値より２桁低い値であった。また、このときの電流電圧特性はショットキー性であった。
また、比較例３として、Ａｌ含有化合物層が形成されていない状態のＡｌ０．８Ｇａ０．２ＮからなるＡｌ含有窒化物半導体層１１ａの導電型を調べたところ、ｐ型導電性を示さず、同じ電圧で比較した電流値は実施例５の値より４桁以上低い値であった。また、このときの電流電圧特性はショットキー性であった。
また、実施例４及び５の試料について、図１０に示す方法によりＡｌ含有化合物層を除去した後において、表面近傍を流れる電流を測定した結果、同じ電圧を印加して比較例２及び比較例３で測定した電流値より高い電流値を示した。これは、電極直下に残されたＡｌ含有化合物層により電極直下におけるｐ型導電性が維持されたことによると考えられる。
１１ ｐ型窒化物半導体層
１１ａ Ａｌ含有窒化物半導体層
１１ｂ Ａｌ含有化合物層
１１ａ１ ホール蓄積層を除いたＡｌ含有窒化物半導体層
１１ａ２ ホール蓄積層
１００ 成長装置
１０３ 原料収納部
１０４ Ａｌ金属
１０５ 基体
１１０ 試料配置部
ｈ１ 第１ヒーター
ｈ２ 第２ヒーター
ｐ１ 第１流路
ｐ２ 第２流路
ｚ１ 原料ゾーン
ｚ２ 成長ゾーン
２００ 窒化物半導体発光素子
２０７ ｎ電極
２０８ ｐ電極
２１０ ｐ側の第２半導体層
２１２ ｐ側クラッド層
２２０ 電子ブロック層
２３０ 活性層
２５０ 下地層
２４０ 第１半導体層
２６０，３６０ 基板
３００ 電界効果トランジスタ
３７０ 窒化物半導体層
３８１ ソース電極
３８３ ドレイン電極
３８５ ゲート電極
３８７ 絶縁膜
４６０、４６１ サファイア基板
４６２ 下地層
４９１ 測定電極

Claims (15)

  1. ｐ型窒化物半導体層を含む半導体素子であって、
    前記ｐ型窒化物半導体層は、
    Ａｌ含有窒化物半導体層と、
    ＡｌとＣを主たる構成元素とし、前記Ａｌ含有窒化物半導体層の表面に設けられたＡｌ含有化合物層とを含み、
    前記ｐ型窒化物半導体層は、前記Ａｌ含有窒化物半導体層と前記Ａｌ含有化合物層との界面近傍にホール蓄積層を含む半導体素子。
  2. ｐ型窒化物半導体層を含む半導体素子であって、
    前記ｐ型窒化物半導体層は、
    Ａｌ含有窒化物半導体層と、
    ＡｌとＣを主たる構成元素とし、前記Ａｌ含有窒化物半導体層の表面に設けられたＡｌ含有化合物層とを含み、
    前記Ａｌ含有化合物層は、Ｏ及び／又はＮをさらに含む半導体素子。
  3. 前記Ａｌ含有化合物層は、Ａｌに対してＣを０．２～３の組成比で含む請求項１又は２に記載の半導体素子。
  4. 前記Ａｌ含有窒化物半導体層はＡｌＸＧａ１－ＸＮ（０＜Ｘ≦１）である請求項１～３のいずれか１項に記載の半導体素子。
  5. ｎ型窒化物半導体層を含む第１半導体層と、前記ｐ型窒化物半導体層を含む第２半導体層と、前記第１半導体層と前記第２半導体層の間に設けられた窒化物半導体を含む活性層と、を備えた請求項１～４のいずれか１項に記載の半導体素子。
  6. 前記活性層は深紫外光を発光する請求項５に記載の半導体素子。
  7. 前記Ａｌ含有化合物層の表面に設けられたｐ電極を備えた請求項５又は６に記載の半導体素子。
  8. 前記Ａｌ含有窒化物半導体層及び前記Ａｌ含有化合物層の合計膜厚は１０ｎｍ以下である請求項５～７のいずれか１項に記載の半導体素子。
  9. ｐ型窒化物半導体層と、ドレイン電極と、ソース電極と、ゲート電極とを含む半導体素子であって、
    前記ｐ型窒化物半導体層は、
    Ａｌ含有窒化物半導体層と、
    ＡｌとＣを主たる構成元素とし、前記Ａｌ含有窒化物半導体層の表面に設けられたＡｌ含有化合物層とを含み、
    前記ドレイン電極及び前記ソース電極は、前記Ａｌ含有化合物層上に設けられており、
    前記ゲート電極は、前記ドレイン電極と前記ソース電極の間に位置し、前記Ａｌ含有化合物層上に絶縁膜を介して設けられている半導体素子。
  10. 前記Ａｌ含有化合物層の膜厚は１０ｎｍ未満である請求項１～９のいずれか１項に記載の半導体素子。
  11. 基体を準備する工程と、
    前記基体上にＡｌ含有窒化物半導体層を形成し、Ａｌの原料ガスとＣの原料ガスとを含む原料ガスを供給して、該Ａｌ含有窒化物半導体層の表面に、ＡｌとＣを主たる構成元素とするＡｌ含有化合物層を形成することにより、ｐ型窒化物半導体層を形成する工程と、
    を含み、
    前記Ｃの原料ガスとして、プロパンを用いるｐ型窒化物半導体層の形成方法。
  12. 基体を準備する工程と、
    前記基体上にＡｌ含有窒化物半導体層を形成し、Ａｌの原料ガスを第１流路から供給し、Ｃの原料ガスを第２流路から供給し、前記第１流路と前記第２流路の合流位置に配置された前記Ａｌ含有窒化物半導体層が形成された前記基体上に、ＡｌとＣを主たる構成元素とするＡｌ含有化合物層を形成することにより、ｐ型窒化物半導体層を形成する工程と、
    を含むｐ型窒化物半導体層の形成方法。
  13. 前記第１流路においてＡｌの金属を蒸発させてＡｌの原料ガスとする請求項１２に記載のｐ型窒化物半導体層の形成方法。
  14. ｐ型窒化物半導体層を形成する工程において、前記Ａｌの原料ガスとＮの原料ガスとを含む原料ガスを供給して、前記基体上にＡｌ含有窒化物半導体層を形成し、該Ａｌ含有窒化物半導体層の表面に、ＡｌとＣを主たる構成元素とするＡｌ含有化合物層を形成する請求項１１～１３のいずれか１項に記載のｐ型窒化物半導体層の形成方法。
  15. ｐ型窒化物半導体層を形成する工程は、
    前記Ａｌの原料ガスとＮの原料ガスとを含む原料ガスを供給して前記Ａｌ含有窒化物半導体層を前記基体上に形成する工程と、
    前記Ａｌの原料ガスと前記Ｃの原料ガスとを含む原料ガスを供給して前記Ａｌ含有窒化物半導体層の表面に前記Ａｌ含有化合物層を形成する工程と、
    を含む請求項１１～１３のいずれか１項に記載のｐ型窒化物半導体層の形成方法。
JP2018210033A 2018-11-07 2018-11-07 半導体素子及びｐ型窒化物半導体層の形成方法 Active JP7177437B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018210033A JP7177437B2 (ja) 2018-11-07 2018-11-07 半導体素子及びｐ型窒化物半導体層の形成方法
US16/674,824 US20200144372A1 (en) 2018-11-07 2019-11-05 Semiconductor device and method of forming p-type nitride semiconductor layer
US18/329,191 US20230326976A1 (en) 2018-11-07 2023-06-05 Semiconductor device and method of forming p-type nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018210033A JP7177437B2 (ja) 2018-11-07 2018-11-07 半導体素子及びｐ型窒化物半導体層の形成方法

Publications (2)

Publication Number Publication Date
JP2020077749A JP2020077749A (ja) 2020-05-21
JP7177437B2 true JP7177437B2 (ja) 2022-11-24

Family

ID=70459042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018210033A Active JP7177437B2 (ja) 2018-11-07 2018-11-07 半導体素子及びｐ型窒化物半導体層の形成方法

Country Status (2)

Country Link
US (2) US20200144372A1 (ja)
JP (1) JP7177437B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156429A (ja) 2011-01-28 2012-08-16 Seoul Opto Devices Co Ltd 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
JP2012166995A (ja) 2011-02-16 2012-09-06 Seoul Opto Devices Co Ltd 積層基板及びその製造方法
JP2018014457A (ja) 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027868A (ja) * 2008-07-18 2010-02-04 Toshiba Corp 気相成長装置及び気相成長方法
JP2013014450A (ja) * 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP6249372B2 (ja) * 2014-11-28 2017-12-20 川研ファインケミカル株式会社 グラフェン被覆アルミナ、グラフェン被覆アルミナの集合物、グラフェン被覆アルミナ含有の電子材料、及び表面疎水化処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156429A (ja) 2011-01-28 2012-08-16 Seoul Opto Devices Co Ltd 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
JP2012166995A (ja) 2011-02-16 2012-09-06 Seoul Opto Devices Co Ltd 積層基板及びその製造方法
JP2018014457A (ja) 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Also Published As

Publication number Publication date
US20200144372A1 (en) 2020-05-07
JP2020077749A (ja) 2020-05-21
US20230326976A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
JP5162016B1 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
JP5175918B2 (ja) 半導体発光素子
JP5372045B2 (ja) 半導体発光素子
JP6654731B1 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6001446B2 (ja) 半導体発光素子及びその製造方法
TWI734243B (zh) Iii族氮化物半導體發光元件及其製造方法
JP5060637B1 (ja) 半導体発光素子及びウェーハ
JP5143214B2 (ja) 半導体発光素子
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
JP2008130878A (ja) 窒化物半導体発光素子
JP2007227832A (ja) 窒化物半導体素子
JP5148885B2 (ja) 窒化物半導体発光素子
JP7177437B2 (ja) 半導体素子及びｐ型窒化物半導体層の形成方法
JP2017143152A (ja) 窒化物半導体発光素子
JP5889981B2 (ja) 半導体発光素子
JP2023039861A (ja) 半導体発光デバイス、半導体発光デバイスを作製する方法、コンタクト構造
JP6729644B2 (ja) 窒化物半導体発光素子
JP2012244163A (ja) 半導体発光素子及びウェーハ
JP5379843B2 (ja) 半導体発光素子
JP5973006B2 (ja) 半導体発光素子
JP6084196B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP5787851B2 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
JP5694476B2 (ja) 半導体発光素子
JP5615334B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20181203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221102

R150 Certificate of patent or registration of utility model

Ref document number: 7177437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150