JP6001446B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP6001446B2
JP6001446B2 JP2012287340A JP2012287340A JP6001446B2 JP 6001446 B2 JP6001446 B2 JP 6001446B2 JP 2012287340 A JP2012287340 A JP 2012287340A JP 2012287340 A JP2012287340 A JP 2012287340A JP 6001446 B2 JP6001446 B2 JP 6001446B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
thickness
semiconductor light
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012287340A
Other languages
English (en)
Other versions
JP2014130897A (ja
Inventor
名古　肇
肇 名古
重哉 木村
重哉 木村
原田　佳幸
佳幸 原田
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012287340A priority Critical patent/JP6001446B2/ja
Priority to TW102145579A priority patent/TWI511331B/zh
Priority to US14/104,105 priority patent/US9196786B2/en
Priority to EP13198246.4A priority patent/EP2772950A1/en
Priority to KR1020130159990A priority patent/KR101559210B1/ko
Priority to CN201310741264.8A priority patent/CN103915531A/zh
Publication of JP2014130897A publication Critical patent/JP2014130897A/ja
Application granted granted Critical
Publication of JP6001446B2 publication Critical patent/JP6001446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。
窒化物半導体を用いた発光ダイオードやレーザダイオードなどの半導体発光素子が開発されている。半導体発光素子において、発光効率の向上が求められている。
特開２００５−２０３５２０号公報
本発明の実施形態は、発光効率が高い半導体発光素子及びその製造方法を提供する。
本発明の実施形態によれば、窒化物半導体を含むｎ形半導体層と、ｐ形半導体層と、発光層と、を含む半導体発光素子が提供される。前記ｐ形半導体層は、Ｍｇを含むＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）の第１ｐ側層と、Ｍｇを含むＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）の第２ｐ側層と、Ｍｇを含むＡｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３＜１）の第３ｐ側層と、を含む。前記第２ｐ側層は、前記第１ｐ側層と前記ｎ形半導体層との間に設けられる。前記第３ｐ側層は、前記第１ｐ側層と前記第２ｐ側層との間に設けられる。前記発光層は、前記ｎ形半導体層と前記第２ｐ側層との間に設けられる。前記発光層は、複数の障壁層と、複数の井戸層と、を含む。前記複数の井戸層のそれぞれは、前記複数の障壁層どうしの間に設けられる。前記複数の障壁層のうちで前記第２ｐ側層に最も近いｐ側障壁層は、Ａｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１）の第１層と、Ａｌｚ２Ｇａ１−ｚ２Ｎ（ｚ１＜ｚ２＜ｘ２）の第２層と、を含む。前記第２層は、前記第１層と第２ｐ側層との間に設けられる。前記第２層は、前記第１層及び前記第２ｐ側層に接する。前記ｐ側障壁層の厚さは、３．５ナノメートル未満である。
第１の実施形態に係る半導体発光素子を例示する模式図である。 第１の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１の実施形態に係る半導体発光素子の特性を例示するグラフ図である。 図４（ａ）〜図４（ｃ）は、第１の実施形態に係る別の半導体発光素子を例示する模式図である。 第２の実施形態に係る半導体発光素子を例示する模式的断面図である。 第２の実施形態に係る半導体発光素子の特性を例示するグラフ図である。 第３の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図２は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
まず、図２により、半導体発光素子の構成の概要について説明する。
図２に表したように、本実施形態に係る半導体発光素子１１０は、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を含む。発光層３０は、ｎ形半導体層１０とｐ形半導体層２０との間に設けられる。
ｎ形半導体層１０は、窒化物半導体を含む。
ｎ形半導体層１０には、例えば、シリコン（Ｓｉ）がドープされたｎ形ＧａＮ層が用いられる。ｎ形半導体層１０は、ｎ形コンタクト層を含む。ｎ形コンタクト層におけるＳｉの濃度は、例えば、１×１０１８（ａｔｏｍｓ／ｃｍ３）以上１×１０１９（ａｔｏｍｓ／ｃｍ３）であり、例えば、約８×１０１８（ａｔｏｍｓ／ｃｍ３）である。ｎ形半導体層１０の厚さは、例えば、２マイクロメートル（μｍ）以上８μｍであり、例えば、５μｍである。ｎ形半導体層１０の少なくとも一部は、例えば、ｎ形クラッド層として機能する。
ｎ形半導体層１０からｐ形半導体層２０に向かう方向をＺ軸方向とする。Ｚ軸方向は、ｎ形半導体層１０、発光層３０及びｐ形半導体層２０を含む積層構造体９０における積層方向に対して平行である。
本明細書において、積層される状態は、互いに接して重ねられる状態の他に、間に他の層が挿入されて重ねられる状態も含む。
ｐ形半導体層２０は、第１ｐ側層２１と、第２ｐ側層２２と、第３ｐ側層２３と、を含む。第２ｐ側層２２は、第１ｐ側層２１とｎ形半導体層１０との間に配置される。第３ｐ側層２３は、第１ｐ側層２１と第２ｐ側層２２との間に配置される。この例では、第４ｐ側層２４がさらに設けられる。第４側層２４は、第１ｐ側層２１と第３ｐ側層２３との間に配置される。
第１ｐ側層２１は、Ｍｇを含む。第１ｐ側層２１として、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）が用いられる。第１ｐ側層２１のＡｌ組成比ｘ１は、例えば、０以上０．０１未満である。第１ｐ側層２１には、例えば、ｐ形ＧａＮ層が用いられる。第１ｐ側層２１は、例えば、ｐ側コンタクト層である。第１ｐ側層２１におけるＭｇ濃度は、例えば、１×１０２０ｃｍ−３以上３×１０２１ｃｍ−３以下ある。第１ｐ側層２１の厚さは、例えば、５ナノメートル（ｎｍ）以上２０ｎｍ以下であり、例えば、約１０ｎｍである。
第２ｐ側層２２は、Ｍｇを含む。第２ｐ側層２２として、例えば、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）層が用いられる。
第３ｐ側層２３は、Ｍｇを含む。第３ｐ側層２３として、例えば、Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３＜１）層が用いられる。
第２ｐ側層２２及び第３ｐ側層２３の例については、後述する。
第４ｐ側層２４は、Ｍｇを含む。第４ｐ側層２４として、例えば、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１）が用いられる。第４ｐ側層２４のＡｌ組成比ｘ４は、Ａｌ組成比ｘ３よりも低い。例えば、Ａｌ組成比ｘ４は、Ａｌ組成比ｘ２よりも低い。Ａｌ組成比ｘ４は、例えば、０以上０．１未満である。第４ｐ側層２４としては、例えば、ｐ形ＧａＮ層が用いられる。第４ｐ側層２４は、例えば、ｐ側クラッド層として機能する。第４ｐ側層２４におけるＭｇ濃度は、第１ｐ側層２１におけるＭｇ濃度よりも低い。第４ｐ側層２４におけるＭｇ濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下である。第４ｐ側層２４の厚さは、例えば、２０ｎｍ以上１５０ｎｍ以下であり、例えば約８０ｎｍである。
発光層３０は、ｎ形半導体層１０と、ｐ形半導体層２０の第２ｐ側層２２と、の間に配置される。
この例では、ｎ形半導体層１０は、第１部分１０ｐと、第２部分１０ｑと、含む。第２部分１０ｑは、Ｚ軸方向に対して垂直な方向に沿って第１部分１０ｐと並ぶ。この例では、ｐ形半導体層２０は、第１部分１０ｐに対向する。発光層３０は、第１部分１０ｐと、ｐ形半導体層２０と、の間に設けられる。
本願明細書において、対向する状態は、直接面している状態に加え、間に別の要素が挿入されている状態も含む。
発光層３０は、例えば、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有する。発光層３０は、複数の障壁層３１と、複数の井戸層３２と、を含む。複数の井戸層３２のそれぞれは、複数の障壁層３１どうしのそれぞれの間に設けられる。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸方向に沿って交互に積層される。
発光層３０は、例えば、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、２以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉとｐ形半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｎ井戸層ＷＬｎとｐ形半導体層２０との間に配置される。第１障壁層ＢＬ１は、ｎ形半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎとｐ形半導体層２０との間に設けられる。井戸層３２の数ｎは、例えば、６以上である。
障壁層３１には、例えば、Ａｌｚ１Ｉｎｙ１Ｇａ１−ｙ１Ｎ（０≦ｙ１＜１、０≦ｚ１＜１）が用いられる。井戸層３２には、Ｉｎｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１、ｙ１＜ｙ２）が用いられる。すなわち、井戸層３２は、Ｉｎを含む。障壁層３１がＩｎを含む場合は、障壁層３１におけるＩｎ組成比ｙ１は、井戸層３２におけるＩｎ組成比ｙ２よりも低い。または、障壁層３１は、Ｉｎを実質的に含まない。障壁層３１には、例えばＧａＮ層が用いられる。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。障壁層３１におけるＩｎ組成比ｙ１は、例えば、０．０１以下である。井戸層３２におけるＩｎ組成比ｙ２は、例えば、０．０８以上０．１８以下であり、例えば、０．１以上０．１４以下である。
井戸層３２の厚さは、例えば、１．５ｎｍ以上６ｎｍ以下である。
以下に説明するように、複数の障壁層３１において、ｐ形半導体層２０に近い障壁層３１の厚さは薄い。それ以外の障壁層３１の厚さは、例えば、３．５ｎｍ以上８ｎｍである。
複数の障壁層３１のうちでｐ形半導体層２０に最も近い障壁層３１をｐ側障壁層３１ｐとする。ｐ側障壁層３１ｐは、第（ｉ＋１）障壁層ＢＬ（ｉ＋１）に相当する。複数の井戸層３２のうちでｐ形半導体層２０に最も近い井戸層３２をｐ側井戸層３２ｐとする。ｐ側井戸層３２ｐは、第ｎ井戸層ＷＬｎに相当する。例えば、ｐ側障壁層３１ｐは、複数の障壁層３１のうちの最上障壁層に相当する。例えば、ｐ側井戸層３２ｐは、複数の井戸層３２のうちの最上井戸層に相当する。
以下では、ｐ側障壁層３１ｐがＩｎを実質的に含まない場合の例について説明する。すなわち、ｐ側障壁層３１ｐにおいては、上記のＩｎ組成比ｙ１が実質的に０である。例えば、Ｉｎ組成比ｙ１は、０．００１以下である。
ｐ側障壁層３１ｐは、第１層３３ａと第２層３３ｂとを含む。第１層３３ａは、ｐ側井戸層３２ｐと、ｐ形半導体層２０（例えば第２ｐ側層２２）と、第２層３３ｂは、の間に配置される。第１層３３ａとｐ形半導体層２０(例えば第２ｐ側層２２）との間に配置される。
第１層３３ａには、Ａｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１）層が用いられる。第２層３３ｂには、Ａｌｚ２Ｇａ１−ｚ２Ｎ（ｚ１＜ｚ２＜ｘ２）層が用いられる。第１層３３ａには、例えば、ＧａＮ層が用いられる。第２層３３ｂには、例えば、ＡｌＧａＮ層が用いられる。第１層３３ａにおけるＡｌ組成比ｚ１は、第２層３３ｂにおけるＡｌ組成比ｚ２よりも低い。第２層３３ａがＡｌを含まない状態も、Ａｌ組成比ｚ１がＡｌ組成比ｚ２よりも低い状態に含まれる。第２層３３ｂにおけるＡｌ組成比ｚ２は、第２ｐ側層２２におけるＡｌ組成比ｘ２よりも低い。
複数の障壁層３１のうちでｐ側障壁層３１ｐを除く障壁層３１の厚さは、例えば、ｐ側障壁層３１ｐの厚さよりも厚い。複数の障壁層３１のうちでｐ側障壁層３１ｐを除く障壁層３１の厚さは、例えば、井戸層３２の厚さよりも厚い。複数の障壁層３１のうちでｐ側障壁層３１ｐを除く障壁層３１の厚さは、例えば、複数の井戸層３２のうちでｐ側井戸層３２ｐを除く井戸層３２の厚さよりも厚い。
これに対して、ｐ側障壁層３１ｐの厚さは、例えば、井戸層３２の厚さよりも薄い場合がある。例えば、ｐ側障壁層３１ｐの厚さは、ｐ側井戸層３２ｐの厚さよりも薄い場合がある。
ｐ側井戸層３２ｐ及びｐ側障壁層３１ｐの例については、後述する。
この例では、半導体発光素子１１０は、基板５０と、下地層６０と、第１電極７０と、第２電極８０と、をさらに含む。下地層６０は、積層構造体９０に含まれる。基板５０とｎ形半導体層１０との間に下地層６０が設けられる。
第１電極７０は、ｎ形半導体層１０に電気的に接続される。第２電極８０は、ｐ形半導体層２０に電気的に接続される。
この例では、第１電極７０は、ｎ形半導体層１０うちの第２部分１０ｑの上に設けられている。第１電極７０は、ｎ形半導体層１０と電気的に接続される。第２電極８０は、例えば、ｐ形半導体層２０の上に設けられ、ｐ形半導体層２０と電気的に接続される。
本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の層が挿入される状態も含む。
第１電極７０と第２電極８０との間に電圧を印加することで、ｎ形半導体層１０及びｐ形半導体層２０を介して、発光層３０に電流が供給される。発光層３０から光が放出される。半導体発光素子１１０は、例えば、発光ダイオード（ＬＥＤ）である。半導体発光素子１１０は、レーザダイオード（ＬＤ）でも良い。
発光層３０から放出される光（発光光）のピーク波長は、例えば４００ｎｍ以上６５０ｎｍ以下である。
この例では、半導体発光素子１１０は、積層体４０をさらに含む。ｎ形半導体層１０と発光層３０との間に積層体４０が設けられる。積層体４０は、積層構造体９０に含まれる。積層体４０には、例えば、窒化物半導体層の積層膜が用いられる。
積層体４０は、例えば、複数の第１膜４１と複数の第２膜４２とを含む。複数の第１膜４１と複数の第２膜４２とは、Ｚ軸方向に交互に積層される。
第１膜４１には、例えば、ＧａＮ層が用いられる。第１膜４１には、例えば、Ｓｉがドープされたｎ形ＧａＮ層が用いられる。第１膜４１におけるＳｉ濃度は、例えば、５×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下であり、例えば約２×１０１８ｃｍ−３である。第１膜４１の厚さは、例えば、１ｎｍ以上５ｎｍ以下であり、例えば３ｎｍである。
第２膜４２には、例えば、ＩｎＧａＮ層が用いられる。第２膜４２には、例えば、アンドープのＩｎαＧａ１−αＮ（０＜α＜０．１）層が用いられる。第２膜４２の厚さは、例えば、０．５ｎｍ以上５ｎｍ以下であり、例えば約１ｎｍである。積層体４０は、例えば、超格子構造を有する。この例では、第２膜４２の数は、例えば２０以上である。
以下、発光層３０及びｐ形半導体層２０の例について説明する。
図１は、発光層３０及びｐ形半導体層２０におけるＡｌ組成比の例をモデル的に表している。横軸は、深さ方向（Ｚ軸方向）の位置ｄｚである。縦軸は、Ａｌ組成比ＣＡｌを表す。
図１に表したように、ｐ側井戸層３２ｐ、ｐ側障壁層３１ｐの第１層３３ａ、ｐ側障壁層３１ｐの第２層３３ｂ、第２ｐ側層２２及び第３ｐ側層２３が、この順で並ぶ。
ｐ側井戸層３２ｐにおけるＡｌ組成比ＣＡｌは、例えば実質的に０である。
第２層３３ｂにおけるＡｌ組成比ｚ２は、第１層３３ａにおけるＡｌ組成比ｚ１よりも高い。第２ｐ側層２２におけるＡｌ組成比ｘ２は、第２層３３ｂにおけるＡｌ組成比ｚ２よりも高い。第３ｐ側層２３におけるＡｌ組成比ｘ３は、第２ｐ側層２３におけるＡｌ組成比ｘ２よりも高い。
以下、ｐ側井戸層３２ｐ、ｐ側障壁層３１ｐ、第２ｐ側層２２及び第３ｐ側層２３の例について説明する。
ｐ側井戸層３２ｐには、例えば、Ｉｎｙ３Ｇａ１−ｙ３Ｎ（０＜ｙ３≦１、ｙ１＜ｙ３）が用いられる。ｐ側井戸層３２ｐの厚さは、例えば、３ｎｍ以上６ｎｍ以下である。ｐ側井戸層３２ｐの厚さは、例えば、他の井戸層３２の厚さと同じでも良く、異なっても良い。後述するように、ｐ側井戸層３２ｐの厚さは、他のいずれの井戸層３２の厚さよりも厚くても良い。ｐ側井戸層３２ｐにおけるＩｎ組成比ｙ３は、他の井戸層３２におけるＩｎ組成比ｙ２とは異なっても良い。
ｐ側障壁層３１ｐの第１層３３ａには、Ａｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１）が用いられる。ｐ側障壁層３１ｐにおけるＡｌ組成比ｚ１は、例えば、実質的に０である。Ａｌ組成比ｚ１は、例えば、０．００３未満である。第１層３３ａにおけるＭｇ濃度は、例えば、ｐ形半導体層２０（例えば第４ｐ側層２４）におけるＭｇ濃度よりも低い。第１層３３ａには、例えば、アンドープのＧａＮ層が用いられる。
ｐ側障壁層３１ｐの第２層３３ｂには、例えば、Ａｌｚ２Ｇａ１−ｚ２Ｎ（ｚ１＜ｚ２＜ｘ２）層が用いられる。第２層３３ｂにおけるＡｌ組成比ｚ２は、例えば、０．００３以上０．０３未満であり、例えば、０．０１である。第２層３３ｂにおけるＭｇ濃度は、ｐ形半導体層２０（例えば第４ｐ側層２４）におけるＭｇ濃度よりも低い。第２層３３ｂには、例えば、アンドープのＡｌＧａＮ層が用いられる。
ｐ側障壁層３１ｐの厚さは、３．５ｎｍ未満である。第１層３３ａの厚さは、例えば、２ｎｍ以上３ｎｍ未満である。第２層３３ｂの厚さは、例えば、０．５ｎｍ以上１．５ｎｍ未満である。第１層３３ａの厚さに関する上記の範囲と、第２層３３ｂの厚さに関する上記の範囲と、は、ｐ側障壁層３１ｐの厚さが、３．５ｎｍ未満であるという条件を満たすように設定される。例えば、第１層３３ａの厚さと第２層３３ｂの厚さとの合計は、３．５ｎｍ未満である。
第２ｐ側層２２におけるＡｌ組成比ｘ２は、例えば、０．０３以上０．１５未満であり、例えば、０．１である。第２ｐ側層２２は、例えば、発光層３０に電子を閉じ込める第１の電子ブロック層として機能する。第２ｐ側層２２におけるＭｇ濃度は、５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。第２ｐ側層２２の厚さは、例えば、５ｎｍ以上２０ｎｍ以下であり、例えば７．５ｎｍである。
第３ｐ側層２３は、Ｍｇを含む。第３ｐ側層２３として、例えば、Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３＜１）層が用いられる。第３ｐ側層２３のＡｌ組成比ｘ３は、例えば、０．１５以上０．２５以下であり、例えば、０．２０である。第３ｐ側層２３も、例えば、発光層３０に電子を閉じ込める第２の電子ブロック層として機能する。第３ｐ側層２３におけるＭｇ濃度は、第２ｐ側層２２におけるＭｇ濃度よりも高い。第３ｐ側層２３におけるＭｇ濃度は、例えば、５×１０１９ｃｍ−３以上３×１０２０ｃｍ−３ｃｍ−３以下である。第３ｐ側層２３の厚さは、例えば、５ｎｍ以上２０ｎｍ以下であり、例えば７．５ｎｍである。
このように、Ａｌ組成比ＣＡｌは、発光層３０からｐ形半導体層２０に向かって、第２層３３ｂ、第２ｐ側層２２及び第３ｐ側層２３の順に上昇する。この例では、Ａｌ組成比ＣＡｌの変化（増加）は、段階的である。
半導体発光素子１１０においては、ｐ側障壁層３１ｐの厚さが、３．５ｎｍｍ未満と、非常に薄く設定されている。ｐ側障壁層３１ｐの厚さが非常に薄いため、電子ブロック層として機能するｐ形半導体層２０(例えば第２ｐ側層２２）が、ｐ側井戸層３２ｐに近い。そのため、正孔の注入効率が大幅に改善され、井戸層３２での発光再結合確率が高まる。
さらに、半導体発光素子１１０においては、発光層３０の第２層３３ｂからｐ形半導体層２０に向かう方向に沿って、Ａｌ組成比が増加する。例えば、ｐ側障壁層３１ｐの第１層３３ａ（例えばＧａＮ層）の上に、Ａｌ組成比が０．０１のＡｌＧａＮ層（第２層３３ｂ）が設けられ、その上にＡｌ組成比が０．１のＡｌＧａＮ層（第２ｐ側層２２）が設けられ、その上にＡｌ組成比が０．２のＡｌＧａＮ層（第３ｐ側層２３）が設けられる。このように、Ａｌ組成比ＣＡｌを井戸層３２に近い部分（ｐ側障壁層３１ｐの第２層３３ａ）で低くし、井戸層３２から離れた部分（第３ｐ側層２３）で高くすることで、第３ｐ側層２３におけるＡｌ組成比ｘ３を高くできる。
Ａｌ組成比を高くすると、結晶性が低下し易い。Ａｌ組成比が低いと高い結晶性が得られる。本願発明者は、種々の実験により、発光層３０からｐ形半導体層２０に向かう方向に沿ってＡｌ組成比ＣＡｌを上昇させることで、高い結晶性を維持したまま、第３ｐ側層２３におけるＡｌ組成比ｘ３を高めることができることを掴んだ。第３ｐ側層２３におけるＡｌ組成比ｘ３を高くすることで、高い電子ブロック効果が得られる。これにより、発光効率が向上できる。
さらに、本実施形態においては、ｐ形半導体層２０から発光層３０へのＭｇの拡散（移動）を抑制できる。
Ｍｇを含むｐ形半導体層２０を発光層３０に近づけると、Ｍｇが発光層３０内に拡散してしまい、発光層３０の品質が低下する場合がある。そのため、発光層３０(井戸層３２）からｐ形半導体層２０を遠ざけるために、発光層３０とｐ形半導体層２０との間に中間層（拡散防止層）などを配置する構成が考えられる。この構成においては、発光層３０とｐ形半導体層２０との間の距離が長く、例えば、その距離は、４ｎｍ以上である。場合によっては、６ｎｍ以上とされる。
本願発明者の検討によると、Ｍｇを含む電子ブロック層におけるＡｌ組成比ＣＡｌが高い場合には、電子ブロック層から発光層３０へのＭｇの拡散（移動）の程度が大きいのに対して、Ｍｇを含む電子ブロック層におけるＡｌ組成比ＣＡｌが低い場合には、Ｍｇの拡散（移動）の程度が小さくなることを見出した。Ａｌ組成比が高いと結晶性が悪いためＭｇが離脱し易いと考えられる。例えば、第２ｐ側層２２におけるＡｌ組成比ｘ２が高いと、それに含まれるＭｇが離脱し易く、離脱したＭｇが井戸層３２に移動し易いと考えられる。第２ｐ側層２２におけるＡｌ組成比ｘ２が低いと、それに含まれるＭｇは離脱し難く、Ｍｇは井戸層３２に移動し難い。
Ｍｇの拡散を抑制するために第２ｐ側層２２におけるＡｌ組成比ｘ２を低くすると、電子ブロック効果が小さくなる。本実施形態においては、井戸層３２から離れた第３ｐ側層２３におけるＡｌ組成比ｘ３を高めることで、高い電子ブロック効果を得る。そして、Ｍｇの拡散（移動）が抑制できるため、第２ｐ側層２２を井戸層３２に近接させることができる。これにより、ホールの注入効率が高まる。
このように、本実施形態にかかる半導体発光素子１１０においては、発光層３０からｐ形半導体層２０に向かう方向に沿って、Ａｌ組成比を増加させる。発光層３０に近い部分におけるＡｌ組成比が低く発光層３０へのＭｇの拡散が抑制できるため、電子ブロック層（例えば第２ｐ側層２２）を発光層３０に近づけることができる。これにより、ホールの注入効率が向上できる。そして、高い結晶性を維持しつつ、第３ｐ側層２３のＡｌ組成比ｘ３を高くでき、電子のブロック効率を高めることができる。これにより、高い発光効率が得られる。
多重量子井戸構造を有する発光層３０においては、例えば、ＧａＮ層とＩｎを含む層（ＩｎＧａＮ層）と、が交互に積層される。発光層３０においては、Ｉｎを含むＩｎＧａＮ層が、ＩｎＧａＮ層とは格子定数の異なるＧａＮ層上に、コヒーレントに形成される。それにより、発光層３０内に応力が蓄積される。発光層３０においては、ｐ形半導体層２０に近づくほど応力が大きくなり、結晶欠陥が生じ易くなる。これに加えて、超格子構造を有する積層体４０においても、積層体４０内に応力が蓄積される。積層体４０においても、ｐ形半導体層２０に近づくほど応力が大きくなり結晶欠陥が生じ易い。
電子ブロック効果を高めるためには、ｐ形半導体層２０において、Ａｌ組成比を高めることが望ましい。しかしながら、Ａｌ組成比が高い電子ブロック層を発光層３０の近くに配置すると、格子不整合が顕著となり、格子定数のミスマッチにより結晶欠陥が導入され易い。特にＡｌ組成が高い場合や、層の厚さが厚い場合には、結晶欠陥がより発生し易くなる結晶欠陥は、半導体発光素子の発光効率を低下させる。
発光層３０のＩｎＧａＮ層（ｐ側井戸層３２ｐ）の近くに、Ａｌを含む層（例えばｐ側障壁層３１ｐの第２層３３ｂや、ｐ形半導体層２０の第２ｐ側層２２）を配置することで、カウンターバランスにより、発光層３０に蓄積された応力を緩和することができ、結晶欠陥の導入が軽減されると考えられる。
Ａｌ組成比ＣＡｌが過度に高いＡｌ含有層がｐ側井戸層３２ｐに近づくと、逆に構成不整合が大き過ぎて、ミスマッチによる結晶欠陥が生じ易くなる。本実施形態においては、Ａｌ組成比ＣＡｌが高い層（第３ｐ側層２３）とｐ側井戸層３２ｐとの間に、Ａｌ組成比ＣＡｌが低い第２ｐ側層２２を挿入することで、ミスマッチによる結晶欠陥の発生を抑制できる。これにより、結晶性が高まり、発光効率が向上する。
本実施形態に係る半導体発光素子１１０においては、ｐ形半導体層２０の電子ブロック層（例えば第２ｐ側層２２）を発光層３０の近くに配置しつつ、ｐ形半導体層２０内において発光層３０から離れた位置にＡｌ組成比が高い層(例えば第３ｐ側層２３）を配置する。発光層３０からｐ形半導体層２０に向かう方向に沿って、Ａｌ組成比を増加させる。これにより、格子長は、急激に変化するのではなく、徐々に変化する。応力も徐々に緩和される。格子定数のミスマッチが生じ難く、結晶欠陥の発生を抑制できる。電子ブロック層のＡｌ組成比ＣＡｌを高くすることができるため、電子ブロック効果を高めることが可能となる。これにより、総合的に広い電流領域において、発光効率を高めることができる。
図３は、第１の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図３は、半導体発光素子の発光効率を表すグラフ図である。横軸は、ｐ側障壁層３１ｐの厚さｄｐ（ナノメートル：ｎｍ）である。縦軸は、発光効率Ｅｆｆ（ミリワット／ミリアンペア：ｍＷ／ｍＡ）である。発光効率Ｅｆｆは、半導体発光素子から放射される光の強度を、半導体発光素子に供給される電流Ｉｄで除算した値に対応する。図３においては、電流Ｉｄが１００ｍＡのときの発光効率Ｅｆｆが示されている。
図３には、実施形態に係る半導体発光素子１１１の特性に加え、第１〜第３参考例の半導体発光素子１１９ａ〜１１９ｃ（断面図は省略する）の特性も例示されている。
半導体発光素子１１１は、図１及び図２に関して説明した半導体発光素子１１０の構成を有する。以下、半導体発光素子１１１の具体的な構成について説明する。
半導体発光素子１１１は、積層構造体９０を有する。積層構造体９０においては、ｃ面サファイアの基板５０上に、バッファ層（図示しない）、厚さが３μｍのアンドープＧａＮ層（下地層６０）、厚さが５μｍでＳｉ濃度が８×１０１８ａｔｏｍｓ／ｃｍ３のｎ形ＧａＮ層（ｎ形半導体層１０）、積層体４０、発光層３０及びｐ形半導体層２０が、この順に積層されている。
積層体４０においては、例えば、厚さ３ｎｍでＳｉ濃度が２×１０１８ａｔｏｍｓ／ｃｍ３のｎ形ＧａＮ層(第１膜４１）と、厚さ１ｎｍでＩｎ組成比が０．０７のアンドープＩｎＧａＮ層（第２膜４２）と、が交互に３０周期積層されている。
発光層３０においては、例えば、厚さが５ｎｍのＧａＮ層（障壁層３１）と、厚さが３．５ｎｍのＩｎＧａＮ層（井戸層３２、ｐ側井戸層３２ｐ）と、が８ペア積層される。８ペアのうちの最後の井戸層３２が、ｐ側井戸層３２ｐとなる。この例では、ｐ側井戸層３２ｐ及び他の井戸層３２において、Ｉｎ組成比は、０．１３である。ｐ側井戸層３２ｐの厚さは、他の井戸層３２の厚さと同じである。さらに、ｐ側井戸層３２ｐの上に、ｐ側障壁層３１ｐが積層される。すなわち、ｐ側障壁層３１ｐの第１層３３ａとなるＧａＮ層が形成される。第１層３３ａにおけるＡｌ組成比ｚ１は０である。そのＧａＮ層の上に、ｐ側障壁層３１ｐの第２層３３ｂとなる、Ａｌ組成比ｚ２が０．０１のアンドープＡｌＧａＮ層が形成される。第１層３３ａと第２層３３ｂの厚さの合計は、３ｎｍである。例えば、第１層３３ａの厚さが２ｎｍであり、第２層３３ｂの厚さが１ｎｍである。
ｐ形半導体層２０として、第２ｐ側層２２と、第３ｐ側層２３と、第４ｐ側層２４と、第１ｐ側層２１と、が、この順に積層される。例えば、第２ｐ側層２２として、厚さが７．５ｎｍで、Ａｌ組成比ｘ２が０．１で、Ｍｇ濃度が約１×１０１９以上１×１０２０ｃｍ−３以下のｐ形ＡｌＧａＮ層が形成される。その上に、第３ｐ側層２３として、厚さが７．５ｎｍで、Ａｌ組成比ｘ３が０．２で、Ｍｇ濃度が約１×１０２０以上３×１０２０ｃｍ−３以下のｐ形ＡｌＧａＮ層が形成される。その上に、第４ｐ側層２４として、厚さが８０ｎｍで、Ｍｇ濃度が約２×１０１９ｃｍ−３のｐ形ＧａＮ層が形成される。その上に、第１ｐ側層２１として、厚さが１０ｎｍで、Ｍｇ濃度が約１×１０２１ｃｍ−３のｐ形ＧａＮ層が形成される。
この積層構造体９０において、ｐ形半導体層２０の表面側から、エッチングを行いｎ形半導体層１０一部を露出させる。露出したｎ形半導体層１０の上に、Ｔｉ膜／Ｐｔ膜／Ａｕ膜（第１電極７０）が形成。コンタクト層であるｐ形ＧａＮ層（第１ｐ側層２１）の上に、Ｎｉ膜／Ａｕ膜（第２電極８０）が形成される。
一方、第１参考例の半導体発光素子１１９ａにおいては、ｐ側障壁層３１ｐの第１層３３ａ（ＧａＮ層）の厚さが３ｎｍであり、ｐ側障壁層３１ｐの第２層３３ｂ（アンドープＡｌＧａＮ層）の厚さが２ｎｍである。これ以外の構成は、半導体発光素子１１１と同じである。半導体発光素子１１９ａにおいては、ｐ側障壁層３１ｐの厚さが、５ｎｍであり、第３ｐ側層２３のＡｌ組成比ｘ３は、第２ｐ側層２２のＡｌ組成比ｘ２よりも高い。
第２参考例の半導体発光素子１１９ｂにおいては、ｐ側障壁層３１ｐの第１層３３ａ（ＧａＮ層）の厚さが５ｎｍであり、ｐ側障壁層３１ｐの第２層３３ｂ（アンドープＡｌＧａＮ層）の厚さが３ｎｍであり、第３ｐ側層２３（ｐ形ＡｌＧａＮ層）のＡｌ組成比ｘ３は０．１である。それ以外の構成は、半導体発光素子１１１と同じである。半導体発光素子１１９ｂにおいては、ｐ側障壁層３１ｐの厚さが、８ｎｍであり、第３ｐ側層２３のＡｌ組成比ｘ３は、第２ｐ側層２２のＡｌ組成比ｘ２と同じである。
第３参考例の半導体発光素子１１９ｃにおいては、ｐ側障壁層３１ｐの第１層３３ａ（ＧａＮ層）の厚さが３ｎｍであり、ｐ側障壁層３１ｐの第２層３３ｂ（アンドープＡｌＧａＮ層）の厚さが２ｎｍであり、第３ｐ側層２３（ｐ形ＡｌＧａＮ層）のＡｌ組成比ｘ３は０．１である。それ以外の構成は、半導体発光素子１１１と同じである。半導体発光素子１１９ｃにおいては、ｐ側障壁層３１ｐの厚さが、５ｎｍであり、第３ｐ側層２３におけるＡｌ組成比ｘ３は第２ｐ側層２２におけるＡｌ組成比ｘ２と同じである。
図３に表したように、半導体発光素子１１９ａにおける発光効率Ｅｆｆは、４５％である。半導体発光素子１１９ｃにおける発光効率Ｅｆｆは、４２％である。半導体発光素子１１９ａにおける発光効率Ｅｆｆは、半導体発光素子１１９ｃよりも高い。前者においては、第３ｐ側層２３のＡｌ組成比ｘ３は、第２ｐ側層２２のＡｌ組成比ｘ２よりも高い。後者においては、第３ｐ側層２３のＡｌ組成比ｘ３は、第２ｐ側層２２のＡｌ組成比ｘ２と同じである。第３ｐ側層２３のＡｌ組成比ｘ３を、第２ｐ側層２２のＡｌ組成比ｘ２よりも高くすることで、発光効率Ｅｆｆを向上できることが分かる。
半導体発光素子１１９ｂにおける発光効率Ｅｆｆは、４１％である。半導体発光素子１１９ｃにおける発光効率Ｅｆｆは、半導体発光素子１１９ｂよりも高い。前者のｐ側障壁層３１ｐの厚さ（５ｎｍ）は、後者のｐ側障壁層３１ｐの厚さ（８ｎｍ）よりも薄い。このことから、ｐ側障壁層３１ｐの厚さが薄い方が発光効率Ｅｆｆを向上できることが分かる。
一方、半導体発光素子１１１における発光効率Ｅｆｆは、４９％である。半導体発光素子１１１においては、半導体発光素子１１９ａ〜１１９ｃのいずれよりも高い発光効率Ｅｆｆが得られる。半導体発光素子１１１においては、第３ｐ側層２３のＡｌ組成比ｘ３を、第２ｐ側層２２のＡｌ組成比ｘ２よりも高く、かつ、ｐ側障壁層３１ｐの厚さが３ｎｍと薄い。
ｐ側井戸層３２ｐと、第２ｐ側層２２と、の間の距離（この例では、ｐ側障壁層３１ｐの厚さに対応する）が、３ｎｍ未満のときに、発光効率の向上効果が特に高いことが分かった。
図４（ａ）〜図４（ｃ）は、第１の実施形態に係る別の半導体発光素子を例示する模式図である。
図４（ａ）〜図４（ｃ）は、第１の実施形態に係る別の半導体発光素子１１０ａ〜１１０ｃにおけるＡｌ組成比の例を、それぞれ表している。横軸は、深さ方向（Ｚ軸方向）の位置ｄｚであり、縦軸は、Ａｌ組成比ＣＡｌである。
図４（ａ）に表したように、半導体発光素子１１０ａにおいて、Ａｌ組成比ＣＡｌは、第１層３３ａと第２層３３ｂとの間、第２層３３ｂと第２ｐ側層２２との間、及び、第２ｐ側層２２と第３ｐ側層２３との間において、それぞれ、緩やかに変化する。この例では、各層内においては、Ａｌ組成比ＣＡｌは、ほぼ一定である。Ａｌ組成比ＣＡｌは、ｐ側障壁層３１ｐからｐ形半導体層２０に向かう方向に沿って上昇している。
図４（ｂ）に表したように、半導体発光素子１１０ｂにおいて、Ａｌ組成比ＣＡｌは、各層内において、変化（上昇）している。
図４（ｃ）に表したように、半導体発光素子１１０ｃにおいては、Ａｌ組成比ＣＡｌは、各層どうし間、及び、各層内において、連続的に変化している。
半導体発光素子１１０ａ〜１１０ｃにおいても、Ａｌ組成比ＣＡｌは、ｐ側障壁層３１ｐからｐ形半導体層２０に向かう方向に沿って上昇する。そして、ｐ側障壁層３１ｐの厚さは、３．５ｎｍ未満である。これらの半導体発光素子においても、高い発光効率が得られる。
各層の厚さは、例えば、透過型電子顕微鏡（Transmission Electron Microscope：ＴＥＭ）、または、走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）などにより検出できる。各層における、組成比及び不純物濃度（Ｍｇ濃度など）は、例えば、二次イオン質量分析（Secondary Ion Mass Spectrometry）により検出できる。エネルギー分散型Ｘ線分析（Energy Dispersive x-ray Spectroscopy）を用いても良い。
本実施形態において、基板５０として、例えば、サファイア基板（例えばｃ面サファイア基板）が用いられる。基板５０には、例えば、ＧａＮ、ＳｉＣ、ＺｎＯ及びＳｉなどの基板を用いても良い。例えば、基板５０の上に、積層構造体９０が形成される。この形成は、例えばエピタキシャル成長である。積層構造体９０の形成の後に、基板５０が除去されても良い。
下地層６０として、例えば、アンドープのＧａＮ層が用いられる。下地層６０の厚さは、例えば、約１μｍ以上５μｍ以下であり、例えば、約３μｍである。基板５０を除去する際に、下地層６０の少なくとも一部が除去されてもよい。基板５０と下地層６０との間に、バッファ層をさらに設けても良い。下地層６０として、ＡｌＧａＮ層を用いても良い。下地層６０及びバッファ層の少なくともいずれかとして、複数の窒化物半導体層の積層膜を用いても良い。
第１電極７０には、例えば、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の積層膜が用いられる。第２電極８０には、例えば、Ｎｉ膜／Ａｕ膜の積層膜が用いられる。
本実施形態に係る半導体発光素子の製造方法の例について説明する。
ｃ面サファイアなどの基板５０を、例えば、有機洗浄及び酸洗浄する。洗浄後の基板５０上に、バッファ層、下地層６０、ｎ形半導体層１０、積層体４０、発光層３０、及び、ｐ形半導体層２０を順に結晶成長させる。これにより、基板５０の上に、積層構造体９０が形成される。バッファ層は、必要に応じて形成される。
積層構造体９０の形成には、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法が用いられる。これらの層の形成には、ハイドライド気相成長法（ＨＶＰＥ：Halide Vapor Phase Epitaxy）、分子線気相成長法（ＭＢＥ：Molecular Beam Epitaxy）などを用いても良い。ここでは、ＭＯＣＶＤ法により積層構造体９０を形成する例について説明する。
洗浄後の基板５０を、ＭＯＣＶＤ装置の反応室内に収納する。窒素（Ｎ２）ガスと水素（Ｈ２）ガスとの常圧混合ガス雰囲気中で、抵抗加熱により、基板５０の温度を、１１６０℃に上昇させる。これにより、基板５０の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。
基板５０の温度を、５３０℃まで下げる。基板５０の上にバッファ層（低温バッファ層）を形成する。バッファ層の形成においては、キャリアガスと、プロセスガスと、が供給される。キャリアガスとして、例えば、Ｎ２ガスとＨ２ガスの混合ガスが用いられる。プロセスガスとして、この例では、Ｖ族原料ガスと、Ｇａを含むガスと、Ａｌを含むガスと、が供給される。Ｖ族原料ガスとして、例えば、アンモニア（ＮＨ３）ガスが用いられる。Ｇａを含むガスとして、例えば、トリメチルガリウム（ＴＭＧ：Tri-Methyl Gallium）が用いられる。Ｇａを含むガスとして、例えば、トリエチルガリウム（ＴＥＧ：Tri Ethyl Gallium）が用いられても良い。Ａｌを含むガスとして、例えば、トリメチルアルミニウム（ＴＭＡ：Tri-Methyl Aluminum）が用いられる。
下地層６０として、例えば、アンドープのＧａＮ層を形成する。ＮＨ３の供給を続けながら、ＴＭＧ及びＴＭＡの供給を停止する。温度を１１６０℃まで上昇させる。温度を１１６０℃に保持しつつ、再びＴＭＧを供給する。これにより、下地層６０が形成される。
ｎ形半導体層１０として、例えば、ｎ形ＧａＮ層を形成する。プロセスガスは変化させず、Ｓｉを含むガスをさらに供給する。Ｓｉを含むガスとして、例えば、シラン（ＳｉＨ４）ガスが用いられる。基板５０の温度は１１６０℃である。
ＮＨ３の供給を続けながら、ＴＭＧ及びＳｉＨ４ガスの供給を停止する。基板５０の温度を、８００℃まで下げ、８００℃で保持する。
積層体４０の第１膜４１として、例えば、ｎ形ＧａＮ層を形成する。基板５０の温度は、８００℃である。キャリアガスとして、Ｎ２ガスを用いる。プロセスガスとして、ＮＨ３、ＴＭＧ及びＳｉＨ４ガスを用いる。
積層体４０の第２膜４２として、例えば、アンドープＩｎｙ３Ｇａ１−ｙ３Ｎ（０＜ｙ３＜０．１）層を形成する。第２膜４２の形成においては、ＳｉＨ４ガスの供給を停止し、Ｉｎを含むガスを供給する。Ｉｎを含むガスとして、例えば、トリメチルインジウム（ＴＭＩ：Tri-Methyl Indium）が用いられる。基板５０の温度は、８００℃である。
上記の第１膜４１の形成と、上記の第２膜４２の形成と、を複数回繰り返す。すなわち、ＳｉＨ４ガスの供給と、ＴＭＩの供給と、を、交互に繰り返す。繰り返しの回数は、例えば、３０周期である。これにより、超格子構造を有する積層体４０が形成される。
発光層３０を形成する。まず、障壁層３１として、例えば、ＧａＮ層を形成する。ＴＭＧ、ＴＭＩ、ＳｉＨ４ガスの供給を停止する。Ｎ２ガスとＮＨ３ガスの供給を続けながら、基板５０の温度を、８８０℃まで上昇させる。この後、ＴＭＧを供給する。
井戸層３２として、例えば、Ｉｎｙ２Ｇａ１−ｙ２Ｎ層（０＜ｙ２＜１）を形成する。井戸層３２の形成においては、ＴＭＧの供給のみ停止して、基板５０の温度を、８２０℃まで下げる。その後、ＴＭＧとＴＭＩとを供給する。
例えば、上記の障壁層３１の形成と、上記の井戸層３２の形成と、を複数回繰り返す。繰り返しの回数は、例えば、８周期である。
ｐ側井戸層３２ｐの上に、最終障壁層（ｐ側障壁層３１ｐ）を形成する。ＴＭＧとＴＭＩの供給を停止する。Ｎ２ガスとＮＨ３ガスの供給を続けながら、基板５０の温度を、８８０℃まで上昇させて保持する。この後、ＴＭＧを供給する。それにより、ＧａＮ層（ｐ側障壁層３１ｐの第１層３３ａ）が形成される。
ＧａＮ層の上に、例えば、ＡｌＧａＮ層（ｐ側障壁層３１ｐの第２層３３ｂ）を形成する。このＡｌＧａＮ層は、例えば、アンドープである。プロセスガスの供給はそのままにして、ＴＭＡをさらに供給することでこのＡｌＧａＮ層が形成される。
次に、ＮＨ３の供給を続けつつ、ＴＭＧ及びＴＭＡの供給を停止する。Ｎ２ガス雰囲気中で、基板５０の温度を、１０３０℃まで上昇させて保持する。
１０３０℃の基板温度において、ｐ形ＡｌＧａＮ層（第２ｐ側層２２）を形成する。キャリアガスとして、Ｎ２ガスとＨ２ガスの混合ガスが用いられる。プロセスガスとして、ＮＨ３、ＴＭＧ、ＴＭＡ、及び、Ｍｇを含むガスが供給される。Ｍｇを含むガスとして、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）が用いられる。
さらに、ＴＭＡの供給量を増やして、ｐ形ＡｌＧａＮ層（第３ｐ側層２３）を形成する。
ＴＭＧ及びＣｐ２Ｍｇを供給し続けながら、ＴＭＡの供給を停止して、ｐ形クラッド層となるｐ形ＧａＮ層（第４ｐ側層２４）を形成する。
次に、Ｃｐ２Ｍｇの供給量を増やし、ｐ形コンタクト層となるｐ形ＧａＮ層（第１ｐ側層２１）を形成する。
ＮＨ３の供給を続けながら、ＴＭＧ及びＣｐ２Ｍｇの供給を停止する。すなわち、全てのプロセスガスの供給を停止する。キャリアガスは、引き続き供給する。基板５０の温度を自然降下させる。ＮＨ３の供給は、基板５０の温度が３００℃に達するまで、継続させる。
基板５０をＭＯＣＶＤ装置の反応室から取り出す。
積層構造体９０の一部を、ｐ形半導体層２０の側から、ｎ形半導体層１０に達するまで除去する。積層構造体９０の除去には、例えば、ＲＩＥ（Reactive Ion Etching）法が用いられる。露出したｎ形半導体層１０の上に、第１電極７０を形成する。第１ｐ側層２１上に、第２電極８０を形成する。
これにより、本実施形態に係る半導体発光素子（例えば半導体発光素子１１０）が形成される。基板５０の上に積層構造体９０を形成した後に、基板５０を除去しても良い。基板５０の除去の際に、下地層６０の一部が除去されても良い。
（第２の実施形態）
図５は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図５に表したように、本実施形態に係る半導体発光素子１２０においては、ｐ側井戸層３２ｐの構成が、複数の井戸層３２のうちの他の井戸層３２の構成とは異なる。その他の構成については、半導体発光素子１１０と同様とすることができるので説明を省略する。
半導体発光素子１２０においては、発光層３０に含まれる複数の井戸層３２において、ｐ側井戸層３２ｐの厚さが最も厚い。例えば、半導体発光素子１２０において、ｐ側井戸層３２ｐの厚さは、約５ｎｍである。ｐ側井戸層３２ｐを除く他の井戸層３２の厚さは、約３．５ｎｍである。
この例では、ｐ側井戸層３２ｐにおけるＩｎ組成比は、他の井戸層３２におけるＩｎ組成比よりも低い。ｐ側井戸層３２ｐにおけるＩｎ組成比は、例えば、０．１２である。他の井戸層３２におけるＩｎ組成比は、０．１３である。
図６は、第２の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図６は、半導体発光素子１２０における発光効率を半導体発光素子１１１の発光効率と共に表している。横軸は、電流Ｉｄ（ミリアンペア：ｍＡ）であり、縦軸は、発光効率Ｅｆｆ（ミリワット／ミリアンペア：ｍＷ／ｍＡ）である。発光効率Ｅｆｆは、半導体発光素子から放射される光の強度を、半導体発光素子に供給される電流Ｉｄで除算した値に対応する。
図６に表したように、半導体発光素子１２０においては、ｐ側井戸層３２ｐの厚さが他の井戸層３２と同じである半導体発光素子１１０と比べて、発光効率Ｅｆｆが向上する。
井戸層３２の体積を増やすと、半導体発光素子に供給される電流Ｉｄが増えた場合においても、井戸層３２において電流密度（電荷密度）が高くなることが抑制される。これにより、井戸層３２における電流集中（電荷集中）が抑制できる。従って、発光層３０からの電子のオーバーフローが抑制され、正孔キャリア注入効率がさらに改善する。特に、ｐ側井戸層３２ｐにおける厚さを他の井戸層３２における厚さよりも厚くして、ｐ側井戸層３２ｐにおける堆積を増やす。これにより、ｐ側井戸層３２ｐにおける電流集中が低く維持できる。これにより、発光への寄与の程度が高いｐ側井戸層３２ｐにおける電流集中を抑制でき、ｐ側井戸層３２ｐにおける発光効率が向上できる。
半導体発光素子１２０においても、ｐ側井戸層３２ｐの近くに電子ブロック層（例えば第２ｐ側層２２）が配置され、発光層３０からｐ形半導体層２０に向かう方向に沿って、Ａｌ組成比ＣＡｌが徐々に上昇する。これにより、半導体発光素子１２０においては、発光効率はさらに高くできる。
井戸層３２であるＩｎＧａＮ層を厚くすると、発光層３０に蓄積される応力が大きくなる。このため、結晶欠陥が導入されやすくなり、高品位な結晶を維持することが難しくなる。
本実施形態である半導体発光素子１２０においては、ｐ側井戸層３２ｐを厚くするだけでなく、ｐ側井戸層３２ｐに近接して、Ａｌ組成比ＣＡｌが上昇するＡｌＧａＮ層が配置される。これにより、ｐ側井戸層３２ｐが厚い場合でも、応力が緩和されやすい。また、Ａｌ組成比が高いＡｌＧａＮ層を含むため、高い電子ブロックも維持されるため、発光効率Ｅｆｆが大幅に改善される。半導体発光素子１２０においても、高い発光効率が得られる。
上記の第１及び第２の実施形態において、発光層３０におけるｐ側障壁層３１ｐ（第１層３３ａ、第２層３３ｂ）の厚さは、例である。ｐ形半導体層２０（例えば第２ｐ側層２２、第３ｐ側層２３）の厚さ、Ａｌ組成比、及び、Ｍｇ濃度は、例である。本実施形態において、各層の厚さ、組成比及びＭｇ濃度は種々の変更が可能である。
（第３の実施形態）
本実施形態は、窒化物半導体を含むｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を含む半導体発光素子の製造方法に係る。ｐ形半導体層２０は、Ｍｇを含むＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）の第１ｐ側層２１と、第１ｐ側層２１とｎ形半導体層１０との間に設けられＭｇを含むＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）の第２ｐ側層２２と、第１ｐ側層２１と第２ｐ側層２２との間に設けられＭｇを含むＡｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３＜１）の第３ｐ側層と、を含む。発光層３０は、ｎ形半導体層と第２ｐ側層との間に設けられる。発光層３０は、複数の障壁層３１と、複数の井戸層３２と、を含む。複数の井戸層３２のそれぞれは、複数の障壁層３１どうしの間に設けられる。
図７は、第３の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図７に表したように、本製造方法は、ｎ形半導体層１０の上に発光層３０を形成する工程（ステップＳ１１０）と、発光層３０の上にｐ形半導体層２０を形成する工程（ステップＳ１２０）と、を含む。
発光層３０の形成（ステップＳ１１０）は、複数の障壁層３１のうちで第２ｐ側層２２に最も近いｐ側障壁層３１ｐが、第１層３３ａと第２層３３ｂとを含み、ｐ側障壁層３１ｐの厚さが３．５ｎｍ未満となるように、発光層３０を形成することを含む。第１層３３ａは、ｎ形半導体層１０と第２ｐ側層２２との間に設けられ、Ａｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１）を含む。第２層３３ｂは、第１層３３ａと第２ｐ側層２２との間に設けられ、第１層及び第２ｐ側層２２に接し、Ａｌｚ２Ｇａ１−ｚ２Ｎ（ｚ１＜ｚ２＜ｘ２）を含む。
例えば、第１の実施形態に係る半導体発光素子１１０または１１１に関して説明した製造方法を実施する。本実施形態に係る半導体発光素子の製造方法によれば、発光効率が高い半導体発光素子及びその製造方法が提供できる。
実施形態によれば、発光効率が高い半導体発光素子及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、下地層、半導体層、積層体、発光層、及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子、及び半導体発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子、及び半導体発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…ｎ形半導体層、 １０ｐ…第１部分 １０ｑ…第２部分 ２０…ｐ形半導体層、 ２１…第１ｐ側層、 ２２…第２ｐ側層、 ２３…第３ｐ側層、 ２４…第４ｐ側層、 ３０…発光層、 ３１…障壁層、 ３１ｐ…ｐ側障壁層 ３２…井戸層、 ３２ｐ…ｐ側井戸層、 ３３ａ…第１層 ３３ｂ…第２層 ４０…積層体、 ４１…第１膜、 ４２…第２膜、 ５０…基板、 ６０…下地層、 ７０…第１電極、 ８０…第２電極、 ９０…積層構造体、 １１０、１１０ａ〜１１０ｃ、１１１、１１９ａ〜１１９ｃ、１２０…半導体発光素子、 ＢＬ…障壁層、 ＣＡｌ…Ａｌ組成比、 Ｅｆｆ…発光効率、 ＷＬ…井戸層、 Ｉｄ…電流、 ｄｐ・・・厚さ、 ｄｚ…位置

Claims (20)

  1. 窒化物半導体を含むｎ形半導体層と、
    ｐ形半導体層であって、
    Ｍｇを含むＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）の第１ｐ側層と、
    前記第１ｐ側層と前記ｎ形半導体層との間に設けられＭｇを含むＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）の第２ｐ側層と、
    前記第１ｐ側層と前記第２ｐ側層との間に設けられＭｇを含むＡｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３＜１）の第３ｐ側層と、
    を含むｐ形半導体層と、
    前記ｎ形半導体層と前記第２ｐ側層との間に設けられ、複数の障壁層と、それぞれが前記複数の障壁層どうしの間に設けられた複数の井戸層と、を含む発光層と、
    を備え、
    前記複数の障壁層のうちで前記第２ｐ側層に最も近いｐ側障壁層は、
    Ａｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１）の第１層と、
    前記第１層と第２ｐ側層との間に設けられ前記第１層及び前記第２ｐ側層に接するＡｌｚ２Ｇａ１−ｚ２Ｎ（ｚ１＜ｚ２＜ｘ２）の第２層と、
    を含み、
    前記ｐ側障壁層の厚さは、３．５ナノメートル未満である半導体発光素子。
  2. 前記複数の井戸層のうちで前記第２ｐ側層に最も近いｐ側井戸層の厚さは、前記複数の井戸層のうちの他のいずれの前記井戸層の厚さよりも厚い請求項１に記載の半導体発光素子。
  3. 前記ｐ側井戸層の厚さは、３ナノメートル以上６ナノメートル以下である請求項１または２に記載の半導体発光素子。
  4. 前記複数の井戸層のうちで前記ｐ側井戸層を除く井戸層の厚さは、１．５ナノメートル以上６ナノメートル未満である請求項３記載の半導体発光素子。
  5. 前記複数の井戸層のそれぞれは、Ｉｎを含み、
    前記ｐ側井戸層におけるＩｎ組成比は、前記複数の井戸層のうちの他のいずれの前記井戸層におけるＩｎ組成比よりも低い請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記ｘ３は、０．１５以上０．２５以下である請求項１〜５のいずれか１つに記載の半導体発光素子。
  7. 前記ｘ２は、０．０３以上０．１５未満である請求項１〜６のいずれか１つに記載の半導体発光素子。
  8. 前記ｚ２は、０．００３以上０．０３未満である請求項１〜７のいずれか１つに記載の半導体発光素子。
  9. 前記第１層の厚さは、前記第２層の厚さよりも厚い請求項１〜８のいずれか１つに記載の半導体発光素子。
  10. 前記第１層の厚さは、２ナノメートル以上３ナノメートル未満である請求項１〜９のいずれか１つに記載の半導体発光素子。
  11. 前記第２層の厚さは、０．５ナノメートル以上１．５ナノメートル未満である請求項１０に記載の半導体発光素子。
  12. 前記第１層の厚さと前記第２層の厚さとの合計は、３．５ナノメートル未満である請求項１〜１１のいずれか１つに記載の半導体発光素子。
  13. 前記第２ｐ側層の厚さは、５ナノメートル以上２０ナノメートル以下である請求項１〜１２のいずれか１つに記載の半導体発光素子。
  14. 前記第３ｐ側層の厚さは、５ナノメートル以上２０ナノメートル以下である請求項１〜１３のいずれか１つに記載の半導体発光素子。
  15. 前記ｐ形半導体層は、前記第１ｐ側層と前記第３ｐ側層との間に設けられＭｇを含むＡｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ３）の第４ｐ側層をさらに含む請求項１〜１４のいずれか１つに記載の半導体発光素子。
  16. 前記ｘ４は、前記ｘ２よりも小さい請求項１５記載の半導体発光素子。
  17. 前記複数の障壁層のうちで前記ｐ側障壁層を除く前記障壁層は、ＧａＮ層である請求項１〜１６のいずれか１つに記載の半導体発光素子。
  18. 前記発光層から放出される光のピーク波長は、４００ナノメートル以上６５０ナノメートル以下である請求項１〜１７のいずれか１つに記載の半導体発光素子。
  19. 前記複数の井戸層は、Ｉｎｙ２Ｇａ１−ｙ２Ｎ（０．０８≦ｙ２≦０．１８）を含む請求項１〜１８のいずれか１つに記載の半導体発光素子。
  20. 窒化物半導体を含むｎ形半導体層と、ｐ形半導体層であって、Ｍｇを含むＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）の第１ｐ側層と、前記第１ｐ側層と前記ｎ形半導体層との間に設けられＭｇを含むＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１）の第２ｐ側層と、前記第１ｐ側層と前記第２ｐ側層との間に設けられＭｇを含むＡｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３＜１）の第３ｐ側層と、を含むｐ形半導体層と、前記ｎ形半導体層と前記第２ｐ側層との間に設けられ、複数の障壁層と、それぞれが前記複数の障壁層どうしの間に設けられた複数の井戸層と、を含む発光層と、を含む半導体発光素子の製造方法であって、
    前記ｎ形半導体層の上に発光層を形成する工程と、
    前記発光層の上にｐ形半導体層を形成する工程と、
    を備え、
    前記発光層の形成は、
    前記複数の障壁層のうちで前記第２ｐ側層に最も近いｐ側障壁層が、前記ｎ形半導体層と前記第２ｐ側層との間に設けられたＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１）の第１層と、前記第１層と第２ｐ側層との間に設けられ前記第１層及び前記第２ｐ側層に接するＡｌｚ２Ｇａ１−ｚ２Ｎ（ｚ１＜ｚ２＜ｘ２）の第２層と、を含み、前記ｐ側障壁層の厚さが３．５ナノメートル未満となるように、前記発光層を形成する半導体発光素子の製造方法。
JP2012287340A 2012-12-28 2012-12-28 半導体発光素子及びその製造方法 Active JP6001446B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012287340A JP6001446B2 (ja) 2012-12-28 2012-12-28 半導体発光素子及びその製造方法
TW102145579A TWI511331B (zh) 2012-12-28 2013-12-11 半導體發光元件及其製造方法
US14/104,105 US9196786B2 (en) 2012-12-28 2013-12-12 Semiconductor light emitting element and method for manufacturing the same
EP13198246.4A EP2772950A1 (en) 2012-12-28 2013-12-18 Semiconductor light emitting element and method for manufacturing the same
KR1020130159990A KR101559210B1 (ko) 2012-12-28 2013-12-20 반도체 발광 소자 및 그 제조 방법
CN201310741264.8A CN103915531A (zh) 2012-12-28 2013-12-27 半导体发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287340A JP6001446B2 (ja) 2012-12-28 2012-12-28 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014130897A JP2014130897A (ja) 2014-07-10
JP6001446B2 true JP6001446B2 (ja) 2016-10-05

Family

ID=49767020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012287340A Active JP6001446B2 (ja) 2012-12-28 2012-12-28 半導体発光素子及びその製造方法

Country Status (6)

Country Link
US (1) US9196786B2 (ja)
EP (1) EP2772950A1 (ja)
JP (1) JP6001446B2 (ja)
KR (1) KR101559210B1 (ja)
CN (1) CN103915531A (ja)
TW (1) TWI511331B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107969B4 (de) * 2013-07-25 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
CN104282808B (zh) * 2014-10-08 2017-06-06 西安神光皓瑞光电科技有限公司 一种紫外led外延有源区结构生长方法
CN105528793A (zh) * 2016-01-12 2016-04-27 北京建筑大学 一种高空间分辨率遥感影像的分割方法及系统
WO2019187583A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体発光素子
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
CN110112273B (zh) * 2019-05-10 2020-06-30 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led
JP7448782B2 (ja) 2019-12-20 2024-03-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
CN116130564B (zh) * 2023-03-09 2023-12-19 安徽格恩半导体有限公司 一种半导体发光二极管

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH10284795A (ja) * 1997-04-03 1998-10-23 Sony Corp 歪み量及び層厚変調型多重量子井戸構造を備える半導体レーザ素子および製造方法
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
CN100521260C (zh) * 2002-07-16 2009-07-29 氮化物半导体株式会社 氮化镓类化合物半导体装置
JP3909605B2 (ja) 2003-09-25 2007-04-25 松下電器産業株式会社 窒化物半導体素子およびその製造方法
KR20050073740A (ko) 2004-01-10 2005-07-18 삼성전자주식회사 이중 장벽층을 구비하는 양자우물 구조체를 포함하는반도체 소자 및 이를 채용한 반도체 레이저 및 그 제조 방법
JP2005203520A (ja) 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd 半導体発光素子
US8148713B2 (en) * 2008-04-04 2012-04-03 The Regents Of The University Of California Method for fabrication of semipolar (Al, In, Ga, B)N based light emitting diodes
KR100649749B1 (ko) 2005-10-25 2006-11-27 삼성전기주식회사 질화물 반도체 발광 소자
US8053756B2 (en) * 2006-05-26 2011-11-08 Rohm Co., Ltd. Nitride semiconductor light emitting element
KR101330898B1 (ko) 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드
KR101438808B1 (ko) * 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101404143B1 (ko) * 2007-10-12 2014-06-05 에이전시 포 사이언스, 테크놀로지 앤드 리서치 인이 함유되지 않은 레드 및 화이트 질소 기반 ｌｅｄ 제조
JP5182363B2 (ja) 2008-03-19 2013-04-17 富士通株式会社 半導体発光素子及びその製造方法
CN102668138B (zh) * 2009-12-21 2015-06-10 株式会社东芝 氮化物半导体发光元件及其制造方法
TW201126853A (en) * 2010-01-25 2011-08-01 Univ Nat Changhua Education Laser diode with asymmetric quantum well
JP5306254B2 (ja) * 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
JP4892618B2 (ja) * 2010-02-16 2012-03-07 株式会社東芝 半導体発光素子
JP5671244B2 (ja) 2010-03-08 2015-02-18 日亜化学工業株式会社 窒化物系半導体発光素子
KR20120110831A (ko) 2011-03-30 2012-10-10 엘지이노텍 주식회사 발광소자
US8648384B2 (en) 2011-07-25 2014-02-11 Lg Innotek Co., Ltd. Light emitting device
JP5337862B2 (ja) * 2011-12-19 2013-11-06 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
US20140183447A1 (en) 2014-07-03
EP2772950A1 (en) 2014-09-03
KR20140086848A (ko) 2014-07-08
TWI511331B (zh) 2015-12-01
CN103915531A (zh) 2014-07-09
JP2014130897A (ja) 2014-07-10
KR101559210B1 (ko) 2015-10-12
US9196786B2 (en) 2015-11-24
TW201442282A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
JP6001446B2 (ja) 半導体発光素子及びその製造方法
JP6193443B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9331234B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP5306254B2 (ja) 半導体発光素子
JP5175918B2 (ja) 半導体発光素子
JP5060656B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5372045B2 (ja) 半導体発光素子
JP2016171127A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5060637B1 (ja) 半導体発光素子及びウェーハ
CN106415860B (zh) 氮化物半导体发光元件
JP6001627B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012244163A (ja) 半導体発光素子及びウェーハ
JP5889981B2 (ja) 半導体発光素子
JP5607106B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5615334B2 (ja) 半導体発光素子
JP6084196B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP2012256948A (ja) 半導体発光素子
JP5651758B2 (ja) 半導体発光素子
JP2013141017A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R151 Written notification of patent or utility model registration

Ref document number: 6001446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250