TW201442282A - 半導體發光元件及其製造方法 - Google Patents

半導體發光元件及其製造方法 Download PDF

Info

Publication number
TW201442282A
TW201442282A TW102145579A TW102145579A TW201442282A TW 201442282 A TW201442282 A TW 201442282A TW 102145579 A TW102145579 A TW 102145579A TW 102145579 A TW102145579 A TW 102145579A TW 201442282 A TW201442282 A TW 201442282A
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
thickness
less
well
Prior art date
Application number
TW102145579A
Other languages
English (en)
Other versions
TWI511331B (zh
Inventor
Hajime Nago
Shigeya Kimura
Yoshiyuki Harada
Shinya Nunoue
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201442282A publication Critical patent/TW201442282A/zh
Application granted granted Critical
Publication of TWI511331B publication Critical patent/TWI511331B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

根據一具體實施例，半導體發光元件係包括包括有氮化物半導體之n型半導體層、p型半導體層及發光層。該p型半導體層係包括包括有Mg之Alx1Ga1-x1N(0≦x1＜1)第一p側層、包括有Mg之Alx2Ga1-x2N(0＜x2＜1)第二p側層及包括有Mg之Alx3Ga1-x3N(x2＜x3＜1)第三p側層。發光層係配置於n型半導體層與第二p側層之間。發光層包括障壁層及井層。每一井層各配置於障壁層之間。障壁層最接近該第二p側層之p側障壁層係包括Alz1Ga1-z1N(0≦z1)第一層及Alz2Ga1-z2N(z1＜z2＜x2)第二層。

Description

半導體發光元件及其製造方法 相關申請案之前後參照
本案係基於且主張2012年12月28日申請之日本專利申請案編號2012-287340的優先權，其整體內容係以引用方式併入本文。
本文所描述之具體實施例大體上有關半導體發光元件及其製造方法。
使用氮化物半導體之半導體發光元件諸如發光二極體、雷射二極體等正積極發展中。所期望的是增加該等半導體發光元件之發光效率。
根據一具體實施例，半導體發光元件係包括包括有氮化物半導體之n型半導體層、p型半導體層及發光層。該 p型半導體層係包括包括有Mg之Al x1 Ga1-x1 N(0 x1<1)第一p側層、包括有Mg之Al x2 Ga1-x2 N(0<x2<1)第二p側層及包括有Mg之Al x3 Ga1-x3 N(x2<x3<1)第三p側層。第二p側層係配置於第一p側層與n型半導體層之間。第三p側層係配置於第一p側層與第二p側層之間。發光層係配置於n型半導體層與第二p側層之間。發光層包括複數層障壁層及複數層井層。每一井層各配置於障壁層之間。障壁層最接近該第二p側層之p側障壁層係包括Al z1 Ga1-z1 N(0 z1)第一層及Al z2 Ga1-z2 N(z1<z2<x2)第二層。第二層係配置於第一層與第二p側層之間。第二層係配置於第一層與第二p側層之間。該p側障壁層之厚度小於3.5奈米。
根據一具體實施例，描述一種方法，用以製造半導體發光元件。該元件係包括n型半導體層、p型半導體層及配置於n型半導體層與第二p側層之間的發光層，該n型半導體層包括氮化物半導體，該p型半導體層包括包括有Mg的Al x1 Ga1-x1 N(0 x1<1)第一p側層，配置於第一p側層與n型半導體層之間而包括Mg的Al x2 Ga1-x2 N(0<x2<1)之第二p側層及配置於第一p側層與第二p側層之間而包括Mg之Al x3 Ga1-x3 N(x2<x3<1)第三p側層，該發光層包括複數層障壁層及複數層個別配置於該複數障壁層間的井層。該方法可包括在n型半導體層上形成發光層且在該發光層上形成p型半導體層。該發光層之形成包括使該複數障壁層最接近第二p側層的p側障壁層包 括Al z1 Ga1-z1 N(0 z1)之第一層及Al z2 Ga1-z2 N(z1<z2<x2)之第二層，該第一層係配置於該n型半導體層與該第二p側層之間，該第二層係配置於該第一層與該第二p側層之間，與該第一層與該第二p側層接觸，該p側障壁層之厚度係小於3.5奈米。
以下參考附圖描述各種具體實施例。
圖式為示意性或概念性；各個部分之厚度與寬度間之關係，各個部分間之尺寸比例等並非必然與其實際值相同。此外，圖式之間對尺度及/或比例之闡釋可能不同，即使是相同的部分亦然。
在圖式及應用規格中，與前述圖式類似之組件係以相類參考編號標示，適當的省略詳細描述。
110‧‧‧半導體發光元件
10‧‧‧n型半導體層
20‧‧‧p型半導體層
30‧‧‧發光層
21‧‧‧第一p側層
22‧‧‧第二p側層
23‧‧‧第三p側層
24‧‧‧第四p側層
31‧‧‧多層障壁層
32‧‧‧多層井層
31p‧‧‧p側障壁層
32p‧‧‧p側井層
50‧‧‧基板
60‧‧‧基礎層
70‧‧‧第一電極
80‧‧‧第二電極
90‧‧‧堆疊結構體
111‧‧‧半導體發光元件
圖1係說明第一具體實施例之半導體發光元件的示意視圖；圖2係說明第一具體實施例之半導體發光元件的示意剖面視圖；圖3係說明第一具體實施例之半導體發光元件的特徵之圖；圖4A至圖4C係說明第一具體實施例之另一半導體發光元件的示意視圖；圖5係第二具體實施例之半導體發光元件的示意剖面視圖； 圖6是說明第二具體實施例之半導體發光元件的特徵之圖；且圖7係說明製造第三具體實施例半導體發光元件的方法之流程圖。
第一具體實施態樣
圖1係說明第一具體實施例之半導體發光元件的示意視圖。
圖2係說明第一具體實施例之半導體發光元件的示意剖面視圖。
首先，參考圖2描述半導體發光元件之組態概觀。
如圖2所示，此具體實施例之半導體發光元件110包括n型半導體層10、p型半導體層20及發光層30。發光層30配置於n型半導體層10與p型半導體層20之間。
n型半導體層10包括氮化物半導體。
n型半導體層10係包括例如摻雜矽(Si)之n型GaN層。n型半導體層10包括n型接觸層。n型接觸層之Si濃度係例如不小於1×1018(原子/cm3)且不大於1×1019(原子/cm3)例如約8×1018(原子/cm3)。n型半導體層10之厚度係例如不小於2微米(μm)且不大於8μm，例如5μm。n型半導體層10中至少一部分係作為例如n型包覆層。
將自n型半導體層10朝向p型半導體層20之方向當 作Z軸方向。Z軸方向平行於包括n型半導體層10、發光層30及p型半導體層20之堆疊結構體90的堆疊方向。
說明書中，所堆疊之狀態不僅包括彼此接觸之重疊狀態，亦包括與插置於其間之另一層重疊的狀態。
p型半導體層20包括第一p-側層21、第二p側層22及第三p-側層23。第二p側層22係安置於第一p-側層21與n型半導體層10之間。第三p側層23係安置於第一p-側層21與第二p側層22之間。實施例中，另外配置第四p-側層24。第四p側層24係安置於第一p-側層21與第三p側層23之間。
第一p-側層21包括Mg。第一p-側層21係包括例如Al x1 Ga1-x1 N(0 x1<1)。第一p-側層21之Al組成比x1係例如小於0.01且不小於0。第一p-側層21係包括例如p型GaN層。第一p-側層21係例如p側接觸層。第一p-側層21之Mg濃度係例如不小於1×1020cm-3且不大於3×1021cm-3。第一p-側層21之濃度係例如不小於5奈米(nm)且不大於20nm例如約10nm。
第二p側層22包括Mg。例如，使用Al x2 Ga1-x2 N(0<x2<1)層作為第二p側層22。
第三p側層23包括Mg。例如，使用Al x3 Ga1-x3 N(x2<x3<1)層作為第三p側層23。
下文描述第二p側層22及第三p側層23之實施例。
第四p-側層24包括Mg。例如，使用Al x4 Ga1-x4 N(0 x4<1)作為第四p-側層24。第四p-側層24之Al組成 比x4係低於Al組成比x3。例如，Al組成比x4係低於Al組成比x2。Al組成比x4係例如低於0.1且不低於0。例如，使用p型GaN層作為第四p-側層24。第四p-側層24係充作例如p側包覆層。第四p-側層24之Mg濃度係低於第一p-側層21的Mg濃度。第一p-側層24之Mg濃度係例如不小於1×1019cm-3且不大於1×1020cm-3。第四p-側層24厚度係例如不小於20nm且不大於150nm例如約80nm。
發光層30係安置於n型半導體層10與p型半導體層20之第二p側層22之間。
實施例中，n型半導體層10具有第一部分10p及第二部分10q。第二部分10q與第一部分10p沿著與Z軸垂直之方向排列。實施例中，該p型半導體層20與第一部分10p相對。發光層30係配置於第一部分10p及p型半導體層20之間。
本案說明書中，所對抗之狀態不僅是彼此直接面對的狀態，亦包括其間插入另一組件之狀態。
發光層30具有例如多重量子井(MQW)組態。發光層30包括多層障壁層31及多層井層32。該多層井層32個別配置於多層障壁層31之間。例如，該多層障壁層31與該多層井層32係沿Z軸方向交替堆疊。
發光層30係包括例如n+1層障壁層31及n層井層32(n係不小於2之整數)。第(i+1)層障壁層BL(i+1)係安置於第i層障壁層BLi與p型半導體層20(i 係不小於1且不大於n-1之整數)之間。第(i+1)層井層WL(i+1)係安置於第n層井層WLn與p型半導體層20之間。第一層障壁層BL1係配置於n型半導體層10與第一層井層WL1之間。第n層井層WLn係配置於n層障壁層BLn與第(n+1)層障壁層BL(n+1)之間。第(n+1)層障壁層BL(n+1)係配置於第n層井層WLn與p型半導體層20之間。井層32之數字n係例如不少於6層。
障壁層31係包括例如Al z1 In y1 Ga1-y1 N(0 y1<1且0 z1<1)。井層32包括In y2 Ga1-y2 N(0<y2 1且y1<y2)。換言之，井層32包括In。當障壁層31包括In時，障壁層31之In組成比y1係低於井層32之In組成比y2。或，障壁層31實質上不包括In。障壁層31係包括例如GaN層。障壁層31之能帶隙能量大於井層32之能帶隙能量。障壁層31之In組成比y1係例如不大於0.01。井層32之In組成比y2係例如不小於0.08且不大於0.18，例如不小於0.1且不大於0.14。
井層32厚度係例如不小於1.5nm且不大於6nm。
如下文所述，多層障壁層31接近p型半導體層20之障壁層31的厚度薄。除接近p型半導體層20之障壁層31以外的障壁層31之厚度係例如不小於3.5nm且不大於8nm。
多層障壁層31最接近p型半導體層20之障壁層31稱為p側障壁層31p。p側障壁層31p對應於第(i+1)層 障壁層BL(i+1)。多層井層32最接近p型半導體層20之井層32稱為p側井層32p。p側井層32p對應於第n層井層WLn。例如，該p側障壁層31p對應於該多層障壁層31之最頂層障壁層。例如，該p側井層32p對應於該多層井層32之最頂層井層。
現在描述當p側障壁層31p實質上不包括In之情況的實例。換言之，在p側障壁層31p中，前文所述之In組成比y1實質為0。例如，In組成比y1不大於0.001。
p側障壁層31p包括第一層33a及第二層33b。第一層33a係安置於p側井層32p與p型半導體層20(例如第二p側層22)之間。第二層33b係安置於第一層33a與p型半導體層20(例如第二p側層22)之間。
第一層33a包括Al z1 Ga1-z1 N(0 z1)層。第二層33b包括Al z2 Ga1-z2 N(z1<z2<x2)層。第一層33a係包括例如GaN層。第二層33b係包括例如AlGaN層。第一層33a之Al組成比z1係低於第二層33b之Al組成比z2。其中第二層33b不包括Al之狀態亦包括於其中Al組成比z1係低於Al組成比z2的狀態中。第二層33b之Al組成比z2係低於第二p側層22之Al組成比x2。
例如，多層障壁層31中非p側障壁層31p之障壁層31的厚度較p側障壁層31p之厚度厚。例如，多層障壁層31中非p側障壁層31p之障壁層31的厚度較井層32之厚度厚。例如，多層障壁層31中非p側障壁層31p之障壁層31的厚度較多層井層32中非p側井層32p的井層 32厚度厚。
相反的，存有例如p側障壁層31p厚度較井層32厚度為薄的情況。例如，存有其中p側障壁層31p厚度較p側井層32p厚度為薄之情況。
p側井層32p及p側障壁層31p之實例係描述於下文。
該實例中，半導體發光元件110係進一步包括基板50、基礎層60、第一電極70及第二電極80。基礎層60係包括於堆疊結構體90中。基礎層60係配置於基板50與n型半導體層10之間。
第一電極70係電連至n型半導體層10。第二電極80係電連至p型半導體層20。
實例中，第一電極70係配置於n型半導體層10之第二部分10q上。第一電極70係電連至n型半導體層10。例如，第二電極80係配置於該p型半導體層20上，使其電連於p型半導體層20。
本案說明書中，"配置於...上"之狀態不僅是配置成直接接觸之狀態，亦包括其間插置另一層的狀態。
藉由在第一電極70與第二電極80之間施加電壓而經由n型半導體層10及p型半導體層20將電流提供至發光層30。自發光層30發射光。半導體發光元件110係例如發光二極體(LED)。半導體發光元件110可為雷射二極體(LD)。
自發光層30發射之光(發射光)的尖峰波長係例如 不小於400nm且不大於650nm。
實例中，半導體發光元件110係進一步包括堆疊體40。堆疊體40係提供於n型半導體層10與發光層30之間。堆疊體40係包括於堆疊結構體90中。堆疊體40係包括例如氮化物半導體層之堆疊膜。
堆疊體40係包括例如多層第一膜41及多層第二膜42。多層第一膜41及多層第二膜42在Z軸方向交替堆疊。
第一膜41係包括例如GaN層。第一膜41係包括例如摻雜Si之n型GaN層。第一膜41之Si濃度係例如不小於5×1017cm-3且不大於1×1019cm-3，例如約2×1018cm-3。第一膜41之厚度係例如不小於1nm且不大於5nm，例如3nm。
第二膜42係包括例如InGaN層。第二膜42係包括例如未經摻雜之InαGa1-αN(0<α<0.1)層。第二膜42厚度係例如不小於0.5nm且不大於5nm，例如約1nm。堆疊體40具有例如超晶格結構。實例中，第二膜42之數目係例如不小於20層膜。
現在將描述發光層30及p型半導體層20之實例。
圖1係發光層30及p型半導體層20之Al組成比的模型般圖示。水平軸為深度方向(Z軸方向)的位置dz。垂直軸為Al組成比CAl。
如圖1所示，該p側井層32p、p側障壁層31p之第一層33a、p側障壁層31p之第二層33b、第二p側層22 及第三p側層23係依此順序排列。
p側井層32p之Al組成比CAl係例如實質為0。
第二層33b之Al組成比z2高於第一層33a之Al組成比z1。第二p側層22之Al組成比x2高於第二層33b之Al組成比z2。第三p側層23之Al組成比x3高於第二p側層22之Al組成比x2。
現在將描述p側井層32p、p側障壁層31p、第二p側層22及第三p側層23的實例。
p側井層32p係包括例如In y3 Ga1-y3 N(0<y3 1且y1<y3)。p側井層32p厚度係例如不小於3nm且不大於6nm。例如，p側井層32p之厚度可與其他井層32之厚度相同或相異。如下文所述，p側井層32p之厚度可較其他井層32之厚度厚。p側井層32p之In組成比y3可異於其他井層32中之一的In組成比y2。
p側障壁層31p之第一層33a係包括Al z1 Ga1-z1 N(0 z1)。p側障壁層31p之Al組成比z1係例如實質為0。Al組成比z1係例如低於0.003。例如，第一層33a之Mg濃度係低於p型半導體層20(例如第四p-側層24)的Mg濃度。第一層33a係包括例如未經摻雜之GaN層。
p側障壁層31p之第二層33b係包括例如Al z2 Ga1-z2 N(z1<z2<x2)層。第二層33b之Al組成比z2係例如低於0.03且不低於0.003，例如0.01。例如，第二層33b之Mg濃度係低於p型半導體層20(例如第四p-側層24)的Mg濃度。第二層33b係包括例如未經摻雜之 AlGaN層。
p側障壁層31p之厚度係小於3.5nm。第一層33a之厚度係例如小於3nm且不小於2nm。第二層33b之厚度係例如小於1.5nm且不小於0.5nm.有關前述第一層33a厚度之範圍及有關前述第二層33b之範圍係設定成滿足p側障壁層31p厚度小於3.5nm的條件。例如，第一層33a厚度與第二層33b厚度之總和係小於3.5nm。
第二p側層22之Al組成比x2係例如低於0.15且不低於0.03，例如0.1。第二p側層22係充作例如第一電子阻隔層，以於發光層30捕集電子。第二p-側層22之Mg濃度係不小於5×1018cm-3且不大於51019cm-3。第二p側層22之厚度係例如不小於5nm且不大於20nm，例如7.5nm。
第三p側層23包括Mg。例如，使用Al x3 Ga1-x3 N(x2<x3<1)層作為第三p側層23。第三p側層23之Al組成比x3係例如不小於0.15且不大於0.25，例如0.20。第三p側層23亦充作例如第二電子阻隔層以於發光層30中捕集電子。第三p側層23之Mg濃度高於第二p側層22之Mg濃度。第三p側層23之Mg濃度係例如不小於5×1019cm-3且不大於3×1020cm-3。第三p側層23之厚度係例如不小於5nm且不大於20nm，例如7.5nm。
因此，Al組成比CAl依照第二層33b、第二p側層22及第三p側層23順序自發光層30向著p型半導體層20增加。實例中，Al組成比CAl分階改變(增加)。
半導體發光元件110中，p側障壁層31p厚度係設定於極薄，即低於3.5nm。因為p側障壁層31p厚度極薄，該作為電子阻隔層之p型半導體層20(例如第二p側層22)靠近p側井層32p。因此，電洞注入效率巨幅增高；井層32處的輻射重組機率增高。
而且，半導體發光元件110中，Al組成比沿著自發光層30之第二層33b朝向p型半導體層20的方向增加。例如，Al組成比0.01之AlGaN層(第二層33b)係配置於p側障壁層31p之第一層33a(例如GaN層)上；Al組成比0.1之AlGaN層(第二p側層22)係配置於該Al組成比0.01之AlGaN層上；且Al組成比0.2之AlGaN層(第三p側層23)係配置於Al組成比0.1之AlGaN層上。因此，第三p側層23之Al組成比x3可藉由將接近井層32之部分的(p側障壁層31p之第二層33b)的Al組成比CAl設定於低值且，且藉由將遠離井層32之Al組成比CAl設定於部分(第三p側層23)。
隨著Al組成比之增加，結晶度輕易地降低。當Al組成比低時，得到高結晶度。藉由各種實驗，本申請案發明人發現藉著使Al組成比CAl沿著自發光層30朝向p型半導體層20的方向增加來保持高結晶度，可使第三p側層23之Al組成比x3增高。藉著將第三p側層23之Al組成比x3設定於高值，得到良好之電子阻隔效果。可藉以增高發光效率。
此外，在具體實施例中，可抑制Mg自p型半導體層 20進入發光層30之擴散(移動)。
當包括Mg之p型半導體層20接近發光層30時，Mg非所期望的進入發光層30內；發光層30品質降低。因此，可考慮一種組態，其中將中間層(防擴散層)等安置於發光層30與p型半導體層20之間，使得p型半導體層20位於發光層30(井層32)之遠端。該種組態中，發光層30與p型半導體層20之間距離長，例如不小於4nm。在某些情況下，距離設定於6nm或以上。
根據本案發明者之研究，發現當包括Mg之電子阻隔層的Al組成比CAl高時，Mg自電子阻隔層擴散進入發光層30之程度大；而當包括Mg之電子阻隔層的Al組成比CAl低時，Mg擴散(移動)程度小。茲認為在Al組成比高時，因結晶度較差，Mg易解吸。例如，認為當第二p側層22之Al組成比x2高時，包括於第二p側層22中之Mg易解吸；所解吸之Mg易移動進入井層32。當第二p側層22之Al組成比x2低時，包括於第二p側層22中之Mg不會輕易解吸；Mg不會輕易移動進入井層32。
當第二p側層22之Al組成比x2設定於低值以抑制Mg之擴散時，電子阻隔效果變小。具體實施例中，藉由增加位於井層32遠端之第三p側層23的Al組成比x3以得到良好之電子阻隔效果。而且，第二p側層22可位在井層32近端，因可抑制Mg擴散(移動)。藉以增高電洞注入效率。
因此，在本具體實施例半導體發光元件110中，Al 組成比沿著自發光層30朝著p型半導體層20之方向增高。電子阻隔層(例如第二p側層22)可位於發光層30近端，因為位於發光層30近端之部分的Al組成比低，可抑制Mg進入發光層30之擴散。可藉以增加電洞注入效率。而且，第三p側層23之Al組成比x3可為高值，可在保持高結晶度之同時增加電子阻隔效率。藉以得到高發光效率。
在具有多重量子井結構之發光層30中，交替堆疊例如GaN層及包括In之層(InGaN層)。在發光層30中，包括In之InGaN層係連貫的形成於晶格常數異於該InGaN層的GaN層上。應力因而累積於發光層30內部。在發光層30內，應力增加，易發生朝向該p型半導體層20的結晶缺陷。而且，應力累積於具有超晶格結構的堆疊體40內。在堆疊體40內，應力亦增加，易發生朝向該p型半導體層20的結晶缺陷。
為增加電子阻隔效果，期望增高p型半導體層20之Al組成比。然而，若將具有高值Al組成比之電子阻隔層配置於發光層30近端，則晶格失配變明顯；且易因晶格常數失配而導入結晶缺陷。尤其，當Al組成高時，該層厚，更易發生結晶缺陷。結晶缺陷降低半導體發光元件之發光效率。
茲認為藉由將包括Al之InGaN層(p側井層32p)(例如p側障壁層31p之第二層33b及/或p型半導體層20之第二p側層22)配置於發光層30之InGaN層(p側 井層32p)的近端，可使累積於發光層30中之應力得到弛張，且結晶缺陷之導入因為該配置所得抗衡而降低。
相反的，當將具有過高之Al組成比CAl的含Al層配置於p側井層32p之近端時，組成失配太大；易發生因失配所造成之結晶缺陷。具體實施例中，因失配所致之結晶缺陷的發生可藉著在p側井層32p與具有高值Al組成比CAl之層(第三p側層23)之間插入具有低值Al組成比CAl的第二p側層22而加以抑制。結晶度因而增高；且發光效率增高。
在此具體實施例半導體發光元件110中，具有高值Al組成比之層(例如第三p側層23)配置於p型半導體層20內位於發光層30之遠端的位置，而將p型半導體層20的電子阻隔層(例如第二p側層22)配置於發光層30近端。Al組成比沿著自發光層30朝著p型半導體層20之方向增高。藉以使晶格長度分階的改變，而非突然改變。而且，應力分階的弛張。不易發生晶格常數失配；可抑制結晶缺陷之發生。因為電子阻隔層之Al組成比CAl可設定於高值，故可增加電子阻隔效果。因此，可在寬幅電流區中整體性的增高發光效率。
圖3係說明第一具體實施例之半導體發光元件的特徵之圖。
圖3係說明半導體發光元件之發光效率的圖。水平軸為p側障壁層31p厚度dp(奈米(nm))。垂直軸為發光效率Eff(毫瓦/毫安(mW/mA))。發光效率Eff對應 於自半導體發光元件輻射之光的強度除以提供給半導體發光元件之電流Id的值。圖3顯示在電流Id為100mA時的發光效率Eff。
除了根據具體實施例之半導體發光元件111的特徵以外，圖3亦顯示第一至第三參考例之半導體發光元件119a至119c的特徵(未出示剖面圖)。
半導體發光元件111具有圖1及圖2所述半導體發光元件110之組態。現在描述半導體發光元件111的特定組態。
半導體發光元件111包括堆疊結構體90。緩衝層(未示)、未經摻雜具有厚度3μm之之GaN層(基礎層60)、厚度5μm且Si濃度8×1018原子/cm3的n型GaN層(n型半導體層10)、堆疊體40、發光層30及p型半導體層20依此順序堆疊於堆疊結構體90中c面藍寶石的基板50上。
在堆疊體40中，例如，三十週期的厚度為3nm且Si濃度為2×1018原子/cm3之n型GaN層(第一膜41)及厚度1nm且In組成比0.07的未經摻雜的InGaN層(第二膜42)係交替地堆疊。
發光層30中，例如，堆疊八對厚度為5nm之GaN層(障壁層31)及厚度為3.5nm之InGaN層(井層32及p側井層32p)。該八對中之最終井層32用為p側井層32p。實例中，p側井層32p及另一井層32之In組成比為0.13。p側井層32p之厚度與另一井層32之厚度相 同。p側障壁層31p堆疊於p側井層32p上。換言之，形成用以形成p側障壁層31p的第一層33a之GaN層。第一層33a之Al組成比z1為0。在該GaN層上形成Al組成比z2為0.01的未經摻雜之AlGaN層，以形成p側障壁層31p之第二層33b。第二層33b之總厚度為3nm。例如，第一層33a厚度為2nm，而第二層33b厚度係1nm。
依此順序堆疊第二p側層22、第三p側層23、第四p-側層24及第一p-側層21作為p型半導體層20。例如，形成厚度7.5nm、Al組成比x2為0.1且Mg濃度不低於約1×1019且不高於約1×1020cm-3之p型AlGaN層作為第二p側層22。於p型AlGaN層上形成厚度7.5nm、Al組成比x3為0.2且Mg濃度不低於約1×1020且不高於約3×1020cm-3之p型AlGaN層作為第三p側層23。於p型AlGaN層上形成厚度80nm且Mg濃度約2×1019cm-3的p型GaN層作為第四p-側層24。於p型GaN層上形成厚度10nm且Mg濃度約1×1021cm-3的p型GaN層作為第一p-側層21。
在堆疊結構體90中，藉由自p型半導體層20之前表面蝕刻，將n型半導體層10之一部分暴露出來。將Ti膜/Pt膜/Au膜(第一電極70)形成於暴露出來的n型半導體層10上。將Ni膜/Au膜(第二電極80)形成於係為接觸層的p型GaN層(第一p-側層21)上。
另一方面，在第一參考例之半導體發光元件119a 中，p側障壁層31p之第一層33a(GaN層)的厚度為3nm；而p側障壁層31p之第二層33b(未經摻雜之AlGaN層)的厚度為2nm。另外，組態係與半導體發光元件111相同。半導體發光元件119a中，p側障壁層31p之厚度為5nm；且第三p側層23之Al組成比x3高於第二p側層22之Al組成比x2。
第二參考例之半導體發光元件119b中，p側障壁層31p之第一層33a(GaN層)厚度為5nm；側障壁層31p之第二層33b(未經摻雜之AlGaN層)的厚度為3nm；第三p側層23之Al組成比x3(p型AlGaN層)為0.1。另外，組態係與半導體發光元件111相同。半導體發光元件119b中，p側障壁層31p之厚度為8nm；且第三p側層23之Al組成比x3係如同於第二p側層22之Al組成比x2。
第三參考例之半導體發光元件119c中，p側障壁層31p之第一層33a(GaN層)厚度為3nm；側障壁層31p之第二層33b(未經摻雜之AlGaN層)的厚度為2nm；第三p側層23之Al組成比x3(p型AlGaN層)為0.1。另外，組態係與半導體發光元件111相同。半導體發光元件119c中，p側障壁層31p之厚度為5nm；且第三p側層23之Al組成比x3係如同於第二p側層22之Al組成比x2。
如圖3所示，半導體發光元件119a之發光效率Eff為45%。半導體發光元件119c之發光效率Eff為42%。 半導體發光元件119a之發光效率Eff高於半導體發光元件119c。就前者而言，第三p側層23之Al組成比x3高於第二p側層22之Al組成比x2。就後者而言，第三p側層23之Al組成比x3係如同第二p側層22之Al組成比x2。可發現發光效率Eff可藉由將第三p側層23之Al組成比x3設定於高於第二p側層22之Al組成比x2而得到改善。
半導體發光元件119b之發光效率Eff為41%。半導體發光元件119c之發光效率Eff高於半導體發光元件119b。前者之p側障壁層31p的厚度(5nm)較後者p側障壁層31p的厚度(8nm)為薄。因此，可發現當p側障壁層31p的厚度較薄時，可改善發光效率Eff。
另一方面，半導體發光元件111之發光效率Eff為49%。半導體發光元件111可得到較半導體發光元件119a至119c中任一元件高的發光效率Eff。在半導體發光元件111中，第三p側層23之Al組成比x3高於第二p側層22之Al組成比x2；而p側障壁層31p厚度薄，即3nm。
已發現當p側井層32p及第二p側層22之間的距離(實例中，對應於p側障壁層31p的厚度)小於3nm時，發光效率之改良效果特別高。
圖4A至圖4C係說明第一具體實施例之其他半導體發光元件的示意視圖。
圖4A至圖4C個別顯示第一具體實施例之半導體發 光元件110a至110c的Al組成比。水平軸為深度方向之位置dz(Z軸取向)；而垂直軸為Al組成比CAl。
如圖4A所示，半導體發光元件110a之Al組成比CAl於第一層33a與第二層33b之間、於第二層33b與第二p側層22之間及於第二p側層22與第三p側層23之間分階的改變。實例中，Al組成比CAl在各層內實質上為定值。Al組成比CAl沿著自p側障壁層31p朝向p型半導體層20的方向增高。
如圖4B所示，半導體發光元件110b之Al組成比CAl於各層中改變(增高)。
如圖4C所示，半導體發光元件110c之Al組成比CAl於該等層之間及各層內連續的改變。
在半導體發光元件110a至110c中亦然，Al組成比CAl沿著自p側障壁層31p朝向p型半導體層20之方向增高。而且，p側障壁層31p之厚度係小於3.5nm。此等半導體發光元件亦是如此，得到高發光效率。
各層厚度可藉例如穿透式電子顯微鏡(TEM)、掃描式電子顯微鏡(SEM)等感測。各層之組成比及雜質濃度(Mg濃度等)可藉例如二次離子質譜感測。可使用能量色散X射線光譜。
該具體實施例中，使用例如，藍寶石基板(例如c面藍寶石基板)作為基板50。基板50可包括例如GaN、SiC、ZnO、Si等之基板。例如，堆疊結構體90係形成於基板50上。藉由例如同軸生長執行該形成。可在形成堆 疊結構體90後移除基板50。
例如，使用未經摻雜之GaN層作為基礎層60。基礎層60之厚度係例如不小於約1μm且不大於約5μm，例如約3μm。在移除基板50時，可移除基礎層60之至少一部分。亦可在基板50及基礎層60之間配置緩衝層。可使用AlGaN層作為基礎層60。多層氮化物半導體層之堆疊膜可作為選自基礎層60及緩衝層中之至少一者。
第一電極70係包括例如Ti膜/Pt膜/Au膜之堆疊膜。第二電極80係包括例如Ni膜/Au膜之堆疊膜。
現在描述用以製造此具體實施例之半導體發光元件的方法之實例。
例如，執行c面藍寶石等之基板50的有機清洗及酸清洗。清洗之後，於基板50上依序執行緩衝層、基礎層60、n型半導體層10、堆疊體40、發光層30及p型半導體層20之結晶生長。藉以將堆疊結構體90形成於基板50上。若需要，則形成緩衝層。
例如，使用MOCVD(金屬有機化學氣相沈積)來形成堆疊結構體90。氫化物氣相磊晶(HVPE)、分子束磊晶(MBE)等可用以形成此等層。現在描述藉MOCVD形成堆疊結構體90的實例。
清洗後，將基板50置入MOCVD設備的反應槽內。基板50之溫度藉由在氮(N2)與氫(H2)氣之大氣壓混合氣體氛圍中以電阻加熱而增至1160°。藉以執行基板50前表面之氣相蝕刻；移除該前表面上形成的原生氧化物 膜。
將基板50溫度降至530℃。在基板50上形成緩衝層(低溫緩衝層)。提供載體氣體及製程氣體以形成緩衝層。例如，N2氣與H2氣之氣體混合物作為載體氣體。實例中，提供第V族來源材料氣體、包括Ga之氣體及包括Al之氣體作為製程氣體。例如，使用氨(NH3)氣作為第V族來源材料氣體。例如，使用三甲基鎵(TMG)作為包括Ga之氣體。例如，可使用三乙基鎵(TEG)作為包括Ga之氣體。例如，使用三甲基鋁(TMA)作為包括Al之氣體。
例如，形成未經摻雜之GaN層作為基礎層60。在持續供應NH3下停止TMG及TMA之供應。溫度增高至1160℃。在溫度保持於1160℃下再次供應TMG。藉以形成基礎層60。
例如，形成n型GaN層作為n型半導體層10。此外，在不改變製程氣體之下提供包括Si之氣體。例如，使用矽烷(SiH4)氣體作為包括Si之氣體。基板50溫度為1160℃。
在持續供應NH3氣體下終止TMG及NH3氣體之供應。基板50溫度降至800℃且保持在800℃。
例如，形成n型GaN層作為堆疊體40之第一膜41。基板50溫度為800℃。使用N2氣體作為載體氣體。使用NH3、TMG及SiH4氣體作為製程氣體。
例如，形成未經摻雜之In y3 Ga1-y3 N(0<y3<0.1)層 作為堆疊體40第二膜42。形成第二膜42時，停止SiH4氣體之供應；且供應包括In之氣體。例如，使用三甲基銦(TMI)作為包括In之氣體。基板50溫度為800℃。
前述第一膜41之形成及前述第二膜42之形成係重複多次。換言之，交替重覆SiH4氣體之供應及TMI之供應。重複次數係例如三十個週期。藉以形成具有超晶格結構之堆疊體40。
形成發光層30。首先，形成例如GaN層作為障壁層31。停止TMG、TMI及SiH4氣體之供應。在持續供應N2氣體及NH3氣體下將基板50溫度增高至880℃。之後，供應TMG。
例如，形成In y2 Ga1-y2 N層(0<y2<1)作為井層32。在形成井層32時，僅停止供應TMG；基板50溫度降低820℃。之後，提供TMG及TMI。
例如，前述障壁層31之形成及前述井層32之形成係重複多次。重複次數係例如八個週期。
最終障壁層(p側障壁層31p)係形成於p側井層32p上。停止TMG及TMI之供應。在持續供應N2氣體及NH3氣體下將基板50溫度增高至880℃並保持該溫度。之後，供應TMG。藉以形成GaN層(p側障壁層31p之第一層33a)。
例如，於GaN層上形成AlGaN層(p側障壁層31p之第二層33b)。該AlGaN層係例如未經摻雜。該AlGaN層係藉由連續供應原始狀態之製程氣體且亦供應TMA而 形成。
之後，在持續供應NH3下停止TMG及TMA之供應。基板50溫度於N2氣體氛圍中增高至1030℃且保持該溫度。
p型AlGaN層(第二p側層22)於1030℃基板溫度下形成。使用N2氣與H2氣之氣體混合物作為載體氣體。提供包括NH3、TMG、TMA及Mg之氣體作為製程氣體。例如，使用雙(環戊二烯基)鎂(Cp2Mg)作為包括Mg的氣體。
之後，藉由增加TMA之供應量而形成p型AlGaN層(第三p側層23)。
用以形成p型包覆層之p型GaN層(第四p-側層24)係藉由在持續供應TMA及Cp2Mg下停止供應TMA而形成。
之後，藉由增加Cp2Mg供應量而形成用以形成p型接觸層的p型GaN層(第一p-側層21)。
在持續供應NH3下停止TMG及Cp2Mg之供應。換言之，停止所有製程氣體之供應。持續供應載體氣體。基板50溫度自然的下降。持續NH3之供應，直至基板50溫度達到300℃。
自MOCVD設備之反應槽抽出基板50。
自p型半導體層20側取出一部分堆疊結構體90，直到達到n型半導體層10。例如，使用RIE(反應性離子蝕刻)來取出堆疊結構體90。在暴露之n型半導體層10上 形成第一電極70。在第一p-側層21上形成第二電極80。
藉以形成具體實施例的半導體發光元件(例如半導體發光元件110)。於基板50上形成堆疊結構體90後，可移除基板50。在移除基板50時，可移除一部分基礎層60。
第二具體實施態樣
圖5係第二具體實施例之半導體發光元件的示意剖面視圖；如圖5所示之具體實施例的半導體發光元件120中，p側井層32p之組態異於多層井層32之另一井層32的組態。該另一井層32的組態可類似半導體發光元件110；因此省略其描述。
在半導體發光元件120之發光層30的多層井層，p側井層32p之厚度最厚。例如，在半導體發光元件120中，p側井層32p之厚度為約5nm。在p側井層32p以外的其他井層32之厚度為約3.5nm。
實例中，p側井層32p之In組成比係低於其餘井層32的In組成比。p側井層32p之In組成比係例如0.12。其餘井層32之In組成比為0.13。
圖6是說明第二具體實施例之半導體發光元件的特徵之圖。
圖6顯示半導體發光元件120之發光效率及半導體發 光元件111之發光效率。水平軸係電流Id(毫安(mA))；且垂直軸為發光效率Eff(毫瓦/毫安(mW/mA))。發光效率Eff對應於自半導體發光元件輻射之光的強度除以提供給半導體發光元件之電流Id的值。
如圖6所示，半導體發光元件120之發光效率Eff高於半導體發光元件110，其中p側井層32p之厚度係與該等其餘井層32相同。
藉由增加井層32之體積，抑制井層32中電流密度(電荷密度)之增加，即使是提供於半導體發光元件的電流Id增加時亦然。藉此可抑制井層32中電流濃度(電荷濃度)。是故，抑制來自發光層30之電子溢流；進一步增加電洞載流子注射效率。尤其，p側井層32p之體積係藉由將p側井層32p之厚度設定成較其餘井層32厚度厚而增加。如此，可使p側井層32p中電流濃度保持在低值水準。藉此可抑制p側井層32p中電流濃度(對發光現象具有高度貢獻)；且可增加p側井層32p之發光效率。
同樣的在半導體發光元件120中，在p側井層32p近端配置電子阻隔層(例如第二p側層22)；且Al組成比CAl沿著自發光層30朝向p型半導體層20的方向逐漸增加。如此，半導體發光元件120之發光效率可更高。
當井層32之InGaN層設定於厚值時，累積於發光層30中之應力變大。因此，易導入結晶缺陷；變成難以保持高品質晶體。
在具體實施例之半導體發光元件120中，不僅p側井層32p較厚，而且其中Al組成比CAl增加之AlGaN層亦配置在p側井層32p的近端。如此，即使p側井層32p厚，亦可輕易也弛張該應力。而且，因為包括了具有高Al組成比的AlGaN層，而亦保持良好之電子阻隔，故發光效率Eff大幅增高。該等半導體發光元件120亦是如此，得到高發光效率。
前述第一及第二具體實施例中，發光層30之p側障壁層31p(第一層33a及第二層33b)作為實施例。p型半導體層20(例如第二p側層22及第三p側層23)之厚度、Al組成比及Mg濃度為實施例。具體實施例中，可對各層之厚度、組成比、及Mg濃度進行各種改質。
第三具體實施例
該具體實施例有關一種製造半導體發光元件的方法，該元件包括n型半導體層10、p型半導體層20及包括氮化物半導體之發光層30。p型半導體層20包括包括Mg之Al x1 Ga1-x1 N(0 x1<1)之第一p-側層21、配置於第一p-側層21及n型半導體層10之間包括Mg之Al x2 Ga1-x2 N(0<x2<1)第二p側層22及配置於第一p側層21與第二p側層22之間包括Mg的 x3 Ga1-x3 N(x2<x3<1)第三p側層。發光層30係配置於n型半導體層與第二p側層之間。發光層30包括該多層障壁層31與該多層井層32。該多層井層32個別配置於多層障壁層31之 間。
圖7係說明製造第三具體實施例半導體發光元件的方法之流程圖。
如圖7所示，製造方法係包括在n型半導體層10上形成發光層30的製程(步驟S120)及在發光層30上形成p型半導體層20的製程(步驟S120)。
發光層30之形成(步驟S110)包括形成發光層30，使得該多層障壁層31之p側障壁層31p係包括第一層33a及第二層33b；且該p側障壁層31p厚度係小於3.5nm。第一層33a係配置於n型半導體層10與第二p側層22之間，且包括Al z1 Ga1-z1 N(0 z1)。第二層33b係配置於第一層33a與第二p側層22之間，使第一層與第二p側層22接觸，且包括Al z2 Ga1-z2 N(z1<z2<x2)。
例如，執行針對第一具體實施例之半導體發光元件110或111描述之製造方法。根據用以製造該具體實施例之半導體發光元件的方法，可提供具有高發光效率之半導體發光元件及製造該半導體發光元件的方法。
根據該具體實施例，可提供具有高發光效率之半導體發光元件及製造該半導體發光元件的方法。
本說明書中，"氮化物半導體"包括化學式為B x In y Al z Ga1-x-y-z N(0 x 1,0 y 1,0 z 1且x+y+z 1)的所有半導體組成物，其中組成比x,y,及z係個別於該等範圍內變化。"氮化物半導體"係在前述化學式中進一步包括第V族除N(氮)以外的元素、添加以控制諸如 電導係數類型及及其類似性質的各種性質之各種元素及非刻意包括的各種元素。
本案說明書中，"正交"及"平行"不僅表示狹義的正交及狹義的平行，而是亦包括例如因為製程所致的波動等。實質正交及實質平行即已為充分條件。
前文中，參考特定實施例描述本發明具體實施例。然而，本發明不受限於此等特定實施例。例如，熟習此技術者可藉由自已知技術中適當地選擇半導體發光元件中所包括的諸如基板、緩衝層、基礎層、半導體層、堆疊體、發光層及電極等組件之特定組態而同法施行本發明，在得到類似效果的情況下，該施行過程是在本發明範圍內。
此外，在技術可行之情況下，可組合特定實施例之任兩種或任多種組件，且在包括本發明旨趣的情況下係包括於本發明範圍內。
而且，可由熟習此技術者基於前文所述作為本發明具體實施例的半導體發光元件及其製法適當的進行設計之修飾所得的所有半導體發光元件及其製法在包括本發明精神的情況下，亦皆為本發明範圍內。
熟習此技術者在本發明精神範圍內可構想各種其他變化及修飾，應瞭解該等變化及修飾亦涵蓋於本發明範圍內。
雖已描述特定具體實施例，但此等具體實施例僅用以作為實例，而非用以限制本發明範圍。實際上，本文所述之新穎具體實施例可依各種其他形式具體實現；另外，在 不偏離本發明精神之情況下，可進行本文所述具體實施例形式的各種省略、置換及改變。所附申請專利範圍及其等效物係用以涵蓋該等落在本發明範圍及精神內的形式或修飾。
20‧‧‧p型半導體層
30‧‧‧發光層
22‧‧‧第二p側層
23‧‧‧第三p側層
31p‧‧‧p側障壁層
32p‧‧‧p側井層
33a‧‧‧第一層
33b‧‧‧第二層

Claims (20)

  1. 一種半導體發光元件，其包含：n型半導體層，其包括氮化物半導體；p型半導體層，其包括包括Mg之Al x1 Ga1-x1 N(0 x1<1)第一p側層，包括Mg之Al x2 Ga1-x2 N(0<x2<1)第二p側層，配置於第一p側層與n型半導體層之間，及包括Mg之Al x3 Ga1-x3 N(x2<x3<1)第三p側層，配置於第一p側層與第二p側層之間；及配置於n型半導體層與第二p側層之間的發光層，該發光層包括複數層障壁層及複數層個別配置於障壁層之間的井層，障壁層最接近該第二p側層之p側障壁層包括Al z1 Ga1-z1 N(0 z1)之第一層，及Al z2 Ga1-z2 N(z1<z2<x2)之第二層，其配置於該第一層與該第二p側層之間，與該第一層與該第二p側層接觸，該p側障壁層之厚度小於3.5奈米。
  2. 如申請專利範圍第1項之元件，其中該複數層井層最接近該第二p側層的p側井層之厚度較該複數層井層的其他井層厚度為厚。
  3. 如申請專利範圍第2項之元件，其中該p側井層之厚度不小於3奈米且不大於6奈米。
  4. 如申請專利範圍第3項之元件，其中該複數層井層除該p側井層之外的井層之厚度小於6奈米且不小於1.5奈米。
  5. 如申請專利範圍第2項之元件，其中：該複數層井層各包括In，且該p側井層之In組成比低於該複數層井層之其他井層的In組成比。
  6. 如申請專利範圍第1項之元件，其中該x3不小於0.15且不大於0.25。
  7. 如申請專利範圍第1項之元件，其中該x2係小於0.15且不小於0.03。
  8. 如申請專利範圍第1項之元件，其中該z2係小於0.03且不小於0.003。
  9. 如申請專利範圍第1項之元件，其中該第一層之厚度係較該第二層厚度為厚。
  10. 如申請專利範圍第1項之元件，其中該第一層之厚度係小於3奈米且不小於2奈米。
  11. 如申請專利範圍第10項之元件，其中該第二層之厚度係小於1.5奈米且不小於0.5奈米。
  12. 如申請專利範圍第1項之元件，其中該第一層之厚度與該第二層之厚度的總和係小於3.5奈米。
  13. 如申請專利範圍第1項之元件，其中該第二p側層之厚度不小於5奈米且不大於20奈米。
  14. 如申請專利範圍第1項之元件，其中該第三p側 層之厚度不小於5奈米且不大於20奈米。
  15. 如申請專利範圍第1項之元件，其中該p型半導體層係進一步包括包括Mg之Al x4 Ga1-x4 N(0 x4<1且x4<x3)第四p側層，配置於第一p側層與第三p側層之間。
  16. 如申請專利範圍第15項之元件，其中該x4係小於x2。
  17. 如申請專利範圍第1項之元件，其中該複數層障壁層除該p側障壁層以外的障壁層係GaN層。
  18. 如申請專利範圍第1項之元件，其中自該發光層發射之光的尖峰波長係不小於400奈米且不大於650奈米。
  19. 如申請專利範圍第1項之元件，其中該複數層井層係包括In y2 Ga1-y2 N(0.08 y2 0.18)。
  20. 一種製造半導體發光元件的方法，該元件係包括n型半導體層、p型半導體層及配置於n型半導體層與第二p側層之間的發光層，該n型半導體層係包括氮化物半導體，該p型半導體層係包括包括有Mg之Al x1 Ga1-x1 N(0 x1<1)第一p側層、配置於第一p側層與n型半導體層之間而包括有Mg之Al x2 Ga1-x2 N(0<x2<1)第二p側層及配置於第一p側層與第二p側層之間而包括有Mg之Al x3 Ga1-x3 N(x2<x3<1)第三p側層，該發光層包括複數層障壁層及複數層個別配置於該複數層障壁層之間的井層，該方法係包含： 於該n型半導體層上形成發光層；及於該發光層上形成p型半導體層，該發光層之形成包括使該複數障壁層最接近第二p側層的p側障壁層包括Al z1 Ga1-z1 N(0 z1)之第一層及Al z2 Ga1-z2 N(z1<z2<x2)之第二層，該第一層係配置於該n型半導體層與該第二p側層之間，該第二層係配置於該第一層與該第二p側層之間，與該第一層與該第二p側層接觸，該p側障壁層之厚度係小於3.5奈米。
TW102145579A 2012-12-28 2013-12-11 半導體發光元件及其製造方法 TWI511331B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287340A JP6001446B2 (ja) 2012-12-28 2012-12-28 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW201442282A true TW201442282A (zh) 2014-11-01
TWI511331B TWI511331B (zh) 2015-12-01

Family

ID=49767020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145579A TWI511331B (zh) 2012-12-28 2013-12-11 半導體發光元件及其製造方法

Country Status (6)

Country Link
US (1) US9196786B2 (zh)
EP (1) EP2772950A1 (zh)
JP (1) JP6001446B2 (zh)
KR (1) KR101559210B1 (zh)
CN (1) CN103915531A (zh)
TW (1) TWI511331B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107969B4 (de) * 2013-07-25 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
CN104282808B (zh) * 2014-10-08 2017-06-06 西安神光皓瑞光电科技有限公司 一种紫外led外延有源区结构生长方法
CN105528793A (zh) * 2016-01-12 2016-04-27 北京建筑大学 一种高空间分辨率遥感影像的分割方法及系统
JP6754918B2 (ja) * 2018-03-30 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体発光素子
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
CN110112273B (zh) * 2019-05-10 2020-06-30 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led
JP7448782B2 (ja) 2019-12-20 2024-03-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
CN116130564B (zh) * 2023-03-09 2023-12-19 安徽格恩半导体有限公司 一种半导体发光二极管

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH10284795A (ja) * 1997-04-03 1998-10-23 Sony Corp 歪み量及び層厚変調型多重量子井戸構造を備える半導体レーザ素子および製造方法
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
KR101002271B1 (ko) * 2002-07-16 2010-12-20 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 질화갈륨계 화합물 반도체장치
WO2005034301A1 (ja) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
KR20050073740A (ko) 2004-01-10 2005-07-18 삼성전자주식회사 이중 장벽층을 구비하는 양자우물 구조체를 포함하는반도체 소자 및 이를 채용한 반도체 레이저 및 그 제조 방법
JP2005203520A (ja) 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd 半導体発光素子
US8148713B2 (en) * 2008-04-04 2012-04-03 The Regents Of The University Of California Method for fabrication of semipolar (Al, In, Ga, B)N based light emitting diodes
KR100649749B1 (ko) 2005-10-25 2006-11-27 삼성전기주식회사 질화물 반도체 발광 소자
EP2034523A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light-emitting device
KR101330898B1 (ko) 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드
KR101438808B1 (ko) * 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8436334B2 (en) * 2007-10-12 2013-05-07 Agency For Science, Technology And Research Fabrication of phosphor free red and white nitride-based LEDs
JP5182363B2 (ja) 2008-03-19 2013-04-17 富士通株式会社 半導体発光素子及びその製造方法
KR101408610B1 (ko) 2009-12-21 2014-06-17 가부시끼가이샤 도시바 질화물 반도체 발광 소자 및 그 제조 방법
TW201126853A (en) * 2010-01-25 2011-08-01 Univ Nat Changhua Education Laser diode with asymmetric quantum well
JP5306254B2 (ja) * 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
JP4892618B2 (ja) * 2010-02-16 2012-03-07 株式会社東芝 半導体発光素子
JP5671244B2 (ja) * 2010-03-08 2015-02-18 日亜化学工業株式会社 窒化物系半導体発光素子
KR20120110831A (ko) 2011-03-30 2012-10-10 엘지이노텍 주식회사 발광소자
US8648384B2 (en) 2011-07-25 2014-02-11 Lg Innotek Co., Ltd. Light emitting device
JP5337862B2 (ja) * 2011-12-19 2013-11-06 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
JP6001446B2 (ja) 2016-10-05
KR101559210B1 (ko) 2015-10-12
EP2772950A1 (en) 2014-09-03
CN103915531A (zh) 2014-07-09
KR20140086848A (ko) 2014-07-08
JP2014130897A (ja) 2014-07-10
TWI511331B (zh) 2015-12-01
US20140183447A1 (en) 2014-07-03
US9196786B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
TWI511331B (zh) 半導體發光元件及其製造方法
CN107851689B (zh) Ⅲ族氮化物半导体发光元件及其制造方法
CN108028300B (zh) 氮化物半导体发光元件
US9331234B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
US10193016B2 (en) III-nitride semiconductor light emitting device and method of producing the same
TWI478383B (zh) 半導體發光裝置
JP5175918B2 (ja) 半導体発光素子
JP5060637B1 (ja) 半導体発光素子及びウェーハ
US11804567B2 (en) III-nitride semiconductor light-emitting device and method of producing the same
JP2014038913A (ja) 窒化物半導体層の製造方法及び半導体発光素子の製造方法
TWI666790B (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
US20150349199A1 (en) Semiconductor light emitting device and wafer
JP2012244163A (ja) 半導体発光素子及びウェーハ
JP2015008330A (ja) 半導体発光素子
US9006709B2 (en) Semiconductor light emitting element and method for manufacturing the same
JP2013048266A (ja) 半導体発光素子
CN117015860A (zh) 发光元件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees