CN103915531A - 半导体发光元件及其制造方法 - Google Patents

半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN103915531A
CN103915531A CN201310741264.8A CN201310741264A CN103915531A CN 103915531 A CN103915531 A CN 103915531A CN 201310741264 A CN201310741264 A CN 201310741264A CN 103915531 A CN103915531 A CN 103915531A
Authority
CN
China
Prior art keywords
layer
trap
thickness
less
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310741264.8A
Other languages
English (en)
Inventor
名古肇
木村重哉
原田佳幸
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103915531A publication Critical patent/CN103915531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本公开涉及一种半导体发光元件及其制造方法。根据一实施例，半导体发光元件包括其中包括氮化物半导体的n型半导体层、p型半导体层和发光层。所述p型半导体层包括其中包括Mg的Alx1Ga1-x1N(0≤x1<1)的第一p侧层，包括Mg的Alx2Ga1-x2N(0<x2<1)的第二p侧层，以及包括Mg的Alx3Ga1-x3N(x2<x3<1)的第三p侧层。所述发光层被提供在所述n型半导体层和所述第二p侧层之间。发光层包括势垒层以及阱层。每一个阱层被提供在所述势垒层之间。势垒层中与第二p侧层最靠近的p侧势垒层包括Alz1Ga1-z1N(0≤z1)的第一层以及Alz2Ga1-z2N(z1<z2<x2)的第二层。

Description

半导体发光元件及其制造方法
相关申请的交叉引用
本申请基于并主张2012年12月28日提交的日本专利申请No.2012-287340的优先权；该专利申请的全部内容以引用的方式并入本文中。
技术领域
此处所描述的各实施例总体上涉及半导体发光元件及其制造方法。
背景技术
正在开发使用氮化物半导体的诸如发光二极管、激光二极管等的半导体发光元件。期望提高这样的半导体发光元件的发光效率。
附图说明
图1是示出了根据第一实施例的半导体发光元件的示意视图；
图2是示出了根据第一实施例的半导体发光元件的示意截面图；
图3是示出了根据第一实施例的半导体发光元件的特性的图；
图4A到图4C是示出了根据第一实施例的另一种半导体发光元件的示意视图；
图5是示出了根据第二实施例的半导体发光元件的示意截面图；
图6是示出了根据第二实施例的半导体发光元件的特性的图；以及
图7是示出了根据第三实施例的用于制造半导体发光元件的方法的流程图。
具体实施方式
根据一个实施例，半导体发光元件包括n型半导体层、p型半导体层和发光层，其中n型半导体层包括氮化物半导体。所述p型半导体层包括其中包括Mg的Alx1Ga1-x1N(0≤x1<1)的第一p侧层、其中包括Mg的Alx2Ga1-x2N(0<x2<1)的第二p侧层，以及其中包括Mg的Alx3Ga1-x3N(x2<x3<1)的第三p侧层。在第一p侧层和n型半导体层之间提供了第二p侧层。在第一p侧层和第二p侧层之间提供了第三p侧层。在所述n型半导体层和所述第二p侧层之间提供所述发光层。发光层包括多个势垒层和多个阱层。每一个阱层都提供在所述势垒层之间。势垒层中最邻近第二p侧层的p侧势垒层包括Alz1Ga1-z1N(0≤z1)的第一层，以及Alz2Ga1-z2N(z1<z2<x2)的第二层。在第一层和第二p侧层之间提供该第二层。第二层与第一层和第二p侧层接触。所述p侧势垒层的厚度小于3.5纳米。
根据一实施例，公开了用于制造半导体发光元件的方法。所述元件包括n型半导体层、p型半导体层、以及在所述n型半导体层和所述第二p侧层之间提供的发光层，所述n型半导体层包括氮化物半导体，所述p型半导体层包括其中包括Mg的Alx1Ga1-x1N(0≤x1<1)的第一p侧层，在所述第一p侧层和所述n型半导体层之间提供的包括Mg的Alx2Ga1-x2N(0<x2<1)的第二p侧层，以及，在所述第一p侧层和所述第二p侧层之间提供的包括Mg的Alx3Ga1-x3N(x2<x3<1)的第三p侧层，所述发光层包括多个势垒层和分别在所述多个势垒层之间提供的多个阱层。
所述方法可包括在n型半导体层上形成发光层，以及在发光层上形成p型半导体层。形成所述发光层包括使所述多个势垒层中最邻近所述第二p侧层的p侧势垒层包括Alz1Ga1-z1N(0≤z1)的第一层和Alz2Ga1-z2N(z1<z2<x2)的第二层，所述第一层是在所述n型半导体层和所述第二p侧层之间提供的，所述第二层是在所述第一层和所述第二p侧层之间提供的，以接触所述第一层和所述第二p侧层，所述p侧势垒层的厚度小于3.5纳米。
下面将参考附图来描述各实施例。
附图是示意性的或概念性的；而各部分的厚度和宽度、各部分之间的大小的比例等等之间的关系不一定与其实际值相同。进一步地，即使对于相同的部分，在各附图之间，大小和/或比例也可以以不同的方式示出。
在本申请的附图和说明书中，类似于对于其上面的附图所描述的那些组件的组件用类似的参考编号标记，相应地省略了详细描述。
第一实施例
图1是示出了根据第一实施例的半导体发光元件的示意视图。
图2是示出了根据第一实施例的半导体发光元件的示意截面图。
首先，将参考图2来描述半导体发光元件的配置的概述。
如图2所示，根据实施例的半导体发光元件110包括n型半导体层10、p型半导体层20以及发光层30。发光层30提供在n型半导体层10和p型半导体层20之间。
n型半导体层10包括氮化物半导体。
n型半导体层10包括，例如，掺杂了硅（Si）的n型GaN层。n型半导体层10包括n型接触层。n型接触层的Si浓度，例如，不小于1×1018(原子/cm3)，并且不大于1×1019(原子/cm3)，例如，大约8×1018(原子/cm3)。n型半导体层10的厚度是，例如，不小于2微米（μm）并且不大于8μm，例如，为5μm。n型半导体层10的至少一部分充当，例如，n型包覆层。
以从n型半导体层10朝向p型半导体层20的方向作为Z轴方向。Z轴方向平行于包括n型半导体层10、发光层30以及p型半导体层20的层叠结构体90的层叠方向。
在说明书中，层叠的状态不仅包括彼此接触地重叠的状态，而且还包括与在它们之间插入的另一层重叠的状态。
p型半导体层20包括第一p侧层21、第二p侧层22，以及第三p侧层23。第二p侧层22被安置在第一p侧层21和n型半导体层10之间。第三p侧层23被安置在第一p侧层21和第二p侧层22之间。在示例中，进一步提供了第四p侧层24。第四p侧层24被安置在第一p侧层21和第三p侧层23之间。
第一p侧层21包括Mg。第一p侧层21包括，例如，Alx1Ga1-x1N(0≤x1<1)。例如，第一p侧层21的Al成分比率x1小于0.01，并且不小于0。第一p侧层21包括，例如，p型GaN层。第一p侧层21是，例如，p侧接触层。例如，第一p侧层21的Mg浓度，不小于1×1020cm-3，并且不大于3×1021cm-3。例如，第一p侧层21的厚度不小于5纳米（nm），并且不大于20纳米，例如，大约10纳米。
第二p侧层22包括Mg。例如，使用Alx2Ga1-x2N(0<x2<1)层作为第二p侧层22。
第三p侧层23包括Mg。例如，使用Alx3Ga1-x3N(x2<x3<1)层作为第三p侧层23。
下面将描述第二p侧层22和第三p侧层23的示例。
第四p侧层24包括Mg。例如，使用Alx4Ga1-x4N(0≤x4<1)作为第四p侧层24。第四p侧层24的Al成分比率x4低于Al成分比率x3。例如，Al成分比率x4低于Al成分比率x2。例如，Al成分比率x4小于0.1并且不小于0。例如，使用p型GaN层作为第四p侧层24。第四p侧层24充当，例如，p侧包覆层。第四p侧层24的Mg浓度低于第一p侧层21的Mg浓度。第四p侧层24的Mg浓度，例如，不小于1×1019cm-3，并且不大于1×1020cm-3。例如，第四p侧层24的厚度不小于20nm，并且不大于150nm，例如，大约80nm。
在n型半导体层10和p型半导体层20的第二p侧层22之间安置了发光层30。
在示例中，n型半导体层10具有第一部分10p和第二部分10q。沿着垂直于Z轴方向的方向布置第二部分10q与第一部分10p。在示例中，p型半导体层20与第一部分10p相对。在第一部分10p和p型半导体层20之间提供发光层30。
在本申请的说明书中，相对的状态不仅包括彼此直接面对的状态，而且还包括在它们之间插入另一组件的状态。
发光层30具有，例如，多量子阱（MQW）配置。发光层30包括多个势垒层31和多个阱层32。多个阱层32分别在多个势垒层31之间提供。例如，沿着Z轴方向交替地层叠多个势垒层31和多个阱层32。
发光层30包括，例如，n+1个势垒层31和n个阱层32（n是不小于2的整数）。第(i+1)势垒层BL(i+1)被安置在第i势垒层BLi和p型半导体层20之间（i是不小于1并且不大于n-1的整数）。第(i+1)阱层WL(i+1)被安置在第n阱层WLn和p型半导体层20之间。在n型半导体层10和第一阱层WL1之间提供第一势垒层BL1。在第n势垒层BLn和第（n+1）势垒层BL（n+1）之间提供第n阱层WLn。在第n阱层WLn和p型半导体层20之间提供第（n+1）势垒层BL（n+1）。例如，阱层32的数量n不小于6层。
势垒层31包括，例如，Alz1Iny1Ga1-y1N(0≤y1<1且0≤z1<1)。阱层32包括Iny2Ga1-y2N(0<y2≤1且y1<y2)。换言之，阱层32包括In。在势垒层31包括In的情况下，势垒层31的In成分比率y1低于阱层32的In成分比率y2。或者，势垒层31基本上不包括In。势垒层31包括，例如，GaN层。势垒层31的带隙能大于阱层32的带隙能。例如，势垒层31的In成分比率y1不大于0.01。阱层32的In成分比率y2，例如，不小于0.08并且不大于0.18，例如，不小于0.1并且不大于0.14。
阱层32的厚度是，例如，不小于1.5纳米并且不大于6纳米。
如下面将描述的，多个势垒层31中与p型半导体层20邻近的势垒层31的厚度是薄的。例如，除与p型半导体层20邻近的势垒层31之外的势垒层31的厚度不小于3.5纳米并且不大于8纳米。
多个势垒层31中最邻近p型半导体层20的势垒层31被称为p侧势垒层31p。p侧势垒层31p对应于第（i+1）势垒层BL（i+1）。多个阱层32中最邻近p型半导体层20的阱层32被称为p侧阱层32p。p侧阱层32p对应于第n阱层WLn。例如，p侧势垒层31p对应于多个势垒层31中最上面的势垒层。例如，p侧阱层32p对应于多个阱层32中最上面的阱层。
现在将描述p侧势垒层31p基本上不包括In的情况的示例。换言之，在p侧势垒层31p中，上文列举的In成分比率y1基本上为0。例如，In成分比率y1不大于0.001。
p侧势垒层31p包括第一层33a和第二层33b。第一层33a被安置在p侧阱层32p和p型半导体层20（例如，第二p侧层22）之间。第二层33b被安置在第一层33a和p型半导体层20（例如，第二p侧层22）之间。
第一层33a包括Alz1Ga1-z1N(0≤z1)层。第二层33b包括Alz2Ga1-z2N(z1<z2<x2)层。第一层33a包括，例如，GaN层。第二层33b包括，例如，AlGaN层。第一层33a的Al成分比率z1低于第二层33b的Al成分比率z2。第二层33b不包括Al的状态也包括在Al成分比率z1低于Al成分比率z2的状态中。第二层33b的Al成分比率z2低于第二p侧层22的Al成分比率x2。
例如，多个势垒层31中的除p侧势垒层31p以外的势垒层31的厚度比p侧势垒层31p的厚度更厚。例如，多个势垒层31中的除p侧势垒层31p以外的势垒层31的厚度比阱层32的厚度更厚。例如，多个势垒层31中的除p侧势垒层31p以外的势垒层31的厚度比多个阱层32中的除p侧阱层32p以外的阱层32的厚度更厚。
相反地，例如，存在p侧势垒层31p的厚度比阱层32的厚度薄的情况。例如，存在p侧势垒层31p的厚度比p侧阱层32p的厚度薄的情况。
下面将描述p侧阱层32p和p侧势垒层31p的示例。
在示例中，半导体发光元件110还包括衬底50、基础层60、第一电极70以及第二电极80。基础层60包括在层叠的结构体90中。在衬底50和n型半导体层10之间提供基础层60。
第一电极70电连接到n型半导体层10。第二电极80电连接到p型半导体层20。
在示例中，在n型半导体层10的第二部分10q上提供第一电极70。第一电极70电连接到n型半导体层10。例如，第二电极80被提供在p型半导体层20上，以电连接到p型半导体层20。
在本申请的说明书中，“在...上提供”的状态不仅包括直接接触地提供的状态，而且还包括在其之间插入了另一层的状态。
通过在第一电极70和第二电极80之间施加电压，电流经由n型半导体层10和p型半导体层20被提供给发光层30。光从发光层30发出。例如，半导体发光元件110是发光二极管（LED）。半导体发光元件110可以是激光二极管（LD）。
例如，从发光层30发出的光（发射光）的峰值波长不小于400nm并且不大于650nm。
在示例中，半导体发光元件110还包括层叠体40。在n型半导体层10和发光层30之间提供层叠体40。层叠体40包括在层叠的结构体90中。层叠体40包括，例如，氮化物半导体层的层叠薄膜。
层叠体40包括，例如，多个第一薄膜41和多个第二薄膜42。多个第一薄膜41和多个第二薄膜42在Z轴方向交替地层叠。
第一薄膜41包括，例如，GaN层。第一薄膜41包括，例如，掺杂了Si的n型GaN层。例如，第一薄膜41的Si浓度不小于5×1017cm-3，并且不大于1×1019cm-3，例如，大约为2×1018cm-3。例如，第一薄膜41的厚度不小于1nm并且不大于5nm，例如，为3nm。
第二薄膜42包括，例如，InGaN层。第二薄膜42包括，例如，无掺杂的InαGa1-αN(0<α<0.1)层。例如，第二薄膜42的厚度不小于0.5nm，并且不大于5nm，例如，大约1nm。例如，层叠体40具有超晶格结构。在示例中，第二薄膜42的数量是，例如，不小于20个薄膜。
现在将描述发光层30和p型半导体层20的示例。
图1是发光层30和p型半导体层20的Al成分比率的示例的类似于模型的图示。水平轴是深度方向（Z轴方向）的位置dz。垂直轴是Al成分比率CAl。
如图1所示，p侧阱层32p、p侧势垒层31p的第一层33a、p侧势垒层31p的第二层33b、第二p侧层22以及第三p侧层23按此顺序布置。
例如，p侧阱层32p的Al成分比率CAl基本上为0。
第二层33b的Al成分比率z2高于第一层33a的Al成分比率z1。第二p侧层22的Al成分比率x2高于第二层33b的Al成分比率z2。第三p侧层23的Al成分比率x3高于第二p侧层22的Al成分比率x2。
现在将描述p侧阱层32p、p侧势垒层31p、第二p侧层22以及第三p侧层23的示例。
例如，p侧阱层32p包括Iny3Ga1-y3N(0<y3≤1且y1<y3)。例如，p侧阱层32p的厚度不小于3纳米并且不大于6纳米。例如，p侧阱层32p的厚度可以与其它阱层32的厚度相同或不同。如下面所描述的，p侧阱层32p的厚度可以比其它阱层32之一的厚度更厚。p侧阱层32p的In成分比率y3可以不同于其它阱层32之一的In成分比率y2。
p侧势垒层31p的第一层33a包括Alz1Ga1-z1N(0≤z1)。例如，p侧势垒层31p的Al成分比率z1基本上为0。例如，Al成分比率z1小于0.003。例如，第一层33a的Mg浓度低于p型半导体层20（例如，第四p侧层24）的Mg浓度。第一层33a包括，例如，无掺杂的GaN层。
p侧势垒层31p的第二层33b包括，例如，Alz2Ga1-z2N(z1<z2<x2)层。例如，第二层33b的Al成分比率z2小于0.03并且不小于0.003，例如，为0.01。第二层33b的Mg浓度低于p型半导体层20（例如，第四p侧层24）的Mg浓度。第二层33b包括，例如，无掺杂的AlGaN层。
p侧势垒层31p的厚度小于3.5nm。例如，第一层33a的厚度小于3纳米并且不小于2纳米。例如，第二层33b的厚度小于1.5纳米并且不小于0.5纳米。关于上文列举的第一层33a的厚度的范围和关于上文列举的第二层33b的厚度的范围被设置为满足p侧势垒层31p的厚度小于3.5纳米的条件。例如，第一层33a的厚度和第二层33b的厚度的总和小于3.5纳米。
例如，第二p侧层22的Al成分比率x2小于0.15并且不小于0.03，例如，为0.1。例如，第二p侧层22充当第一电子阻挡层以诱捕发光层30中的电子。第二p侧层22的Mg浓度不小于5×1018cm-3，并且不大于5×1019cm-3。例如，第二p侧层的厚度不小于5nm，并且不大于20nm，例如，大约7.5nm。
第三p侧层23包括Mg。例如，使用Alx3Ga1-x3N(x2<x3<1)层作为第三p侧层23。例如，第三p侧层23的Al成分比率x3不小于0.15并且不大于0.25，例如，为0.20。例如，第三p侧层23也充当第二电子阻挡层以诱捕发光层30中的电子。第三p侧层23的Mg浓度高于第二p侧层22的Mg浓度。例如，第三p侧层23的Mg浓度不小于5×1019cm-3，并且不大于3×1020cm-3。例如，第三p侧层的厚度不小于5nm，并且不大于20nm，例如，大约7.5nm。
如此，Al成分比率CAl按照第二层33b、第二p侧层22以及第三p侧层23的顺序从发光层30朝向p型半导体层20增加。在示例中，Al成分比率Cal分阶段地改变（增加）。
在半导体发光元件110中，p侧势垒层31p的厚度被设置为非常薄，即，小于3.5nm。由于p侧势垒层31p的厚度非常薄，因此，充当电子阻挡层的p型半导体层20（例如，第二p侧层22）与p侧阱层32p邻近。因此，空穴的注入效率大大地提高；并且阱层32中的辐射复合概率增加。
同样，在半导体发光元件110中，Al成分比率沿着从发光层30的第二层33b朝向p型半导体层20的方向增加。例如，在p侧势垒层31p的第一层33a（例如，GaN层）上提供具有0.01的Al成分比率的AlGaN层（第二层33b）；在具有0.01的Al成分比率的AlGaN层上提供具有0.1的Al成分比率的AlGaN层（第二p侧层22）；以及在具有0.1的Al成分比率的AlGaN层上提供具有0.2的Al成分比率的AlGaN层（第三p侧层23）。如此，可以通过在与阱层32邻近的部分（p侧势垒层31p的第二层33b）将Al成分比率CAl设置为低，并通过在远离阱层32的部分（第三p侧层23）将Al成分比率CAl设置为高来提高第三p侧层23的Al成分比率x3。
结晶度随着Al成分比率的提高而很容易降低。在Al成分比率为低的情况下，获得高结晶度。通过各种实验，本申请的发明人发现，通过沿着从发光层30朝向p型半导体层20的方向增加Al成分比率CAl，可以增加第三p侧层23的Al成分比率x3，同时维持高结晶度。通过将第三p侧层23的Al成分比率x3设置为高，获得好的电子阻挡效果。由此，可以提高发光效率。
进一步地，在实施例中，可以抑制Mg从p型半导体层20向发光层30的扩散（移动）。
在包括Mg的p型半导体层20与发光层30邻近的情况下，有Mg不合乎需要地在发光层30内扩散的情况；并且发光层30的质量降低。因此，可以考虑这样的配置：在发光层30和p型半导体层20之间安置中间层（扩散防止层）等等，以便p型半导体层20远离发光层30（阱层32）。在这样的配置中，发光层30和p型半导体层20之间的距离长，例如，不小于4纳米。在某些情况下，该距离被设置为6纳米或更多。
根据本申请的发明人的调查，发现，在包括Mg的电子阻挡层的Al成分比率CAl为高的情况下，Mg从电子阻挡层到发光层30的扩散（移动）的程度很大；但是，在包括Mg的电子阻挡层的Al成分比率CAl为低的情况下，Mg的扩散（移动）的程度很小。可以认为，在Al成分比率为高的情况下，由于结晶度差，Mg很容易解吸。例如，可以认为，在第二p侧层22的Al成分比率x2为高的情况下，第二p侧层22中所包括的Mg很容易解吸；解吸的Mg很容易移动到阱层32中。在第二p侧层22的Al成分比率x2为低的情况下，第二p侧层22中所包括的Mg不容易解吸；并且Mg不容易移动到阱层32中。
在第二p侧层22的Al成分比率x2被设置为低以抑制Mg的扩散的情况下，电子阻断效果变小。在实施例中，通过增加远离阱层32的第三p侧层23的Al成分比率x3，获得好的电子阻断效果。由于Mg的扩散（移动）可以被抑制，第二p侧层22可以邻近阱层32。由此，空穴的注入效率增加。
如此，在根据实施例的半导体发光元件110中，Al成分比率沿着从发光层30朝向p型半导体层20的方向增加。由于与发光层30邻近的部分的Al成分比率为低，并且可以抑制Mg向发光层30的扩散，电子阻挡层（例如，第二p侧层22）可以与发光层30邻近。由此，空穴的注入效率可以提高。同样，第三p侧层23的Al成分比率x3可以为高，并且可以提高电子的阻挡效率，同时维持高结晶度。由此，获得高发光效率。
例如，在具有多量子阱结构的发光层30中，交替地层叠GaN层和包括In的层（InGaN层）。在发光层30中，在具有不同于InGaN层的晶格常数的晶格常数的GaN层上连贯地形成包括In的InGaN层。由此，在发光层30内累积了压力。在发光层30内，压力增加，朝向p型半导体层20很容易发生晶体缺陷。此外，压力在具有超晶格结构的层叠体40内累积。同样，在层叠体40内，压力增加，朝向p型半导体层20很容易发生晶体缺陷。
为提高电子阻挡效果，期望增加p型半导体层20的Al成分比率。然而，在具有高Al成分比率的电子阻挡层被安置为与发光层30邻近的情况下，晶格失配变得明显；由于晶格常数的失配，很容易引入晶体缺陷。具体而言，在Al成分为高并且层为厚的情况下，更容易发生晶体缺陷。晶体缺陷降低了半导体发光元件的发光效率。
可以认为，可以环缓解在发光层30中累积的压力，通过由在发光层30的InGaN层（p侧阱层32p）的邻近处设置包括Al的层（例如，p侧势垒层31p的第二层33b和/或p型半导体层20的第二p侧层22）所提供的平衡力降低晶体缺陷的引入。
相反，在具有过高的Al成分比率CAl的含Al层被安置在邻近p侧阱层32p的情况下，成分失配太大；很容易发生由于失配而导致的晶体缺陷。在实施例中，由于失配而导致的晶体缺陷的发生可以通过在p侧阱层32p和具有高Al成分比率CAl的层（第三p侧层23）之间插入具有低Al成分比率CAl的第二p侧层22来抑制。由此，结晶度增加；并且发光效率提高。
在根据实施例的半导体发光元件110中，具有高Al成分比率的层（例如，第三p侧层23）被安置在p型半导体层20内远离发光层30的位置，而将p型半导体层20的电子阻挡层（例如，第二p侧层22）置于邻近发光层30。沿着从发光层30朝向p型半导体层20的方向增加Al成分比率。由此，晶格长度逐渐地而不是突然地变化。压力也逐渐缓解。晶格常数的失配不容易发生；并且可以抑制晶体缺陷的发生。由于电子阻挡层的Al成分比率CAl可以被设置为高，因此可以提高电子阻挡效果。由此，可以在广范围的电流区域全面提高发光效率。
图3是示出了根据第一实施例的半导体发光元件的特性的图。
图3是示出了半导体发光元件的发光效率的图。水平轴是p侧势垒层31p的厚度dp（纳米（nm））。垂直轴是发光效率Eff（毫瓦/毫安（mW/mA））。发光效率Eff对应于从半导体发光元件辐射出的光的强度除以施加到半导体发光元件的电流Id的值。图3示出了当电流Id是100mA时的发光效率。
除根据实施例的半导体发光元件111的特性之外，图3还示出了第一到第三参考示例的半导体发光元件119a到119c的特性（未示出剖面图）。
半导体发光元件111具有关于图1和图2所描述的半导体发光元件110的配置。现在将描述半导体发光元件111的特定配置。
半导体发光元件111包括层叠结构体90。缓冲层（未示出）、具有3μm厚度的无掺杂的GaN层（基础层60）、具有5μm厚度和8×1018原子/cm3的Si浓度的n型GaN层（n型半导体层10）、层叠体40、发光层30以及p型半导体层20在层叠结构体90中的c平面蓝宝石的衬底50上按此顺序层叠。
在层叠体40中，例如，三十个周期的具有3nm厚度和2×1018原子/cm3的Si浓度的n型GaN层（第一薄膜41）和具有1nm厚度和0.07的In成分比率的无掺杂的InGaN层（第二薄膜42）交替地层叠。
在发光层30中，例如，层叠了八对具有5nm厚度的GaN层（势垒层31）和具有3.5nm厚度的InGaN层（阱层32和p侧阱层32p）。使用八对中的最后一个阱层32作为p侧阱层32p。在示例中，对于p侧阱层32p和其它阱层32，In成分比率是0.13。p侧阱层32p的厚度与其它阱层32的厚度相同。p侧势垒层31p层叠在p侧阱层32p上。换言之，形成用于形成p侧势垒层31p的第一层33a的GaN层。第一层33a的Al成分比率z1为0。在GaN层上形成用于形成p侧势垒层31p的第二层33b的具有0.01的Al成分比率z2的无掺杂的AlGaN层。第二层33b的总厚度是3nm。例如，第一层33a的厚度是2nm；且第二层33b的厚度是1nm。
第二p侧层22、第三p侧层23、第四p侧层24以及第一p侧层21按此顺序层叠作为p型半导体层20。例如，形成具有7.5nm厚度、0.1的Al成分比率x2以及不小于大约1×1019并且不大于大约1×1020cm-3的Mg浓度的p型AlGaN层，作为第二p侧层22。形成具有7.5nm厚度、0.2的Al成分比率x3以及不小于大约1×1020并且不大于大约3×1020cm-3的Mg浓度的p型AlGaN层，作为p型AlGaN层上的第三p侧层23。形成具有80nm厚度和大约2×1019cm-3的Mg浓度的p型GaN层，作为p型AlGaN层上的第四p侧层24。形成具有10nm厚度和大约1×1021cm-3的Mg浓度的p型GaN层，作为p型GaN层上的第一p侧层21。
在层叠结构体90中，通过从p型半导体层20的前表面一侧蚀刻，暴露n型半导体层10的一部分。在暴露的n型半导体层10上形成Ti薄膜/Pt薄膜/Au薄膜（第一电极70）。在p型GaN层（第一p侧层21）上形成Ni薄膜/Au薄膜（第二电极80），其中该p型GaN层为接触层。
另一方面，在第一参考示例的半导体发光元件119a中，p侧势垒层31p的第一层33a（GaN层）的厚度是3nm；而p侧势垒层31p的第二层33b（无掺杂的AlGaN层）的厚度是2nm。另外，配置与半导体发光元件111的配置相同。在半导体发光元件119a中，p侧势垒层31p的厚度是5nm；且第三p侧层23的Al成分比率x3高于第二p侧层22的Al成分比率x2。
在第二参考示例的半导体发光元件119b中，p侧势垒层31p的第一层33a（GaN层）的厚度是5nm；p侧势垒层31p的第二层33b（无掺杂的AlGaN层）的厚度是3nm；第三p侧层23（p型AlGaN层）的Al成分比率x3是0.1。另外，配置与半导体发光元件111的配置相同。在半导体发光元件119b中，p侧势垒层31p的厚度是8nm；第三p侧层23的Al成分比率x3与第二p侧层22的Al成分比率x2相同。
在第三参考示例的半导体发光元件119c中，p侧势垒层31p的第一层33a（GaN层）的厚度是3nm；p侧势垒层31p的第二层33b（无掺杂的AlGaN层）的厚度是2nm；第三p侧层23（p型AlGaN层）的Al成分比率x3是0.1。另外，配置与半导体发光元件111的配置相同。在半导体发光元件119c中，p侧势垒层31p的厚度是5nm；而第三p侧层23的Al成分比率x3与第二p侧层22的Al成分比率x2相同。
如图3所示，半导体发光元件119a的发光效率Eff是45%。半导体发光元件119c的发光效率Eff是42%。半导体发光元件119a的发光效率Eff高于半导体发光元件119c的发光效率。对于前者，第三p侧层23的Al成分比率x3高于第二p侧层22的Al成分比率x2。对于后者，第三p侧层23的Al成分比率x3与第二p侧层22的Al成分比率x2相同。可以看出，可以通过将第三p侧层23的Al成分比率x3设置为高于第二p侧层22的Al成分比率x2来提高发光效率Eff。
半导体发光元件119b的发光效率Eff是41%。半导体发光元件119c的发光效率Eff高于半导体发光元件119b的发光效率。前者的p侧势垒层31p的厚度（5nm）比后者的p侧势垒层31p的厚度（8nm）薄。因此，可以看出，当p侧势垒层31p的厚度较薄时，发光效率Eff可以改善。
另一方面，半导体发光元件111的发光效率Eff是49%。为半导体发光元件111获得比半导体发光元件119a到119c中的任何一个更高的发光效率Eff。在半导体发光元件111中，第三p侧层23的Al成分比率x3高于第二p侧层22的Al成分比率x2；而p侧势垒层31p的厚度薄，即，3nm。
已发现，当p侧阱层32p和第二p侧层22之间的距离（在本示例中，对应于p侧势垒层31p的厚度）小于3nm时，发光效率的改善效果特别高。
图4A到图4C是示出了根据第一实施例的其它半导体发光元件的示意视图。
图4A到图4C分别示出了根据第一实施例的半导体发光元件110a到110c的Al成分比率的示例。水平轴是深度方向（Z轴方向）的位置dz；而垂直轴是Al成分比率CAl。
如图4A所示，半导体发光元件110a的Al成分比率CAl在第一层33a和第二层33b之间，在第二层33b和第二p侧层22之间，以及在第二p侧层22和第三p侧层23之间逐渐变化。在本示例中，Al成分比率CAl在每一层内基本上是恒定的。沿着从p侧势垒层31p朝向p型半导体层20的方向，Al成分比率CAl增加。
如图4B所示，半导体发光元件110b的Al成分比率CAl在每一层中变化（增加）。
如图4C所示，半导体发光元件110c的Al成分比率CAl在各层之间以及在每一层内连续地变化。
同样，在半导体发光元件110a到110c中，沿着从p侧势垒层31p朝向p型半导体层20的方向，Al成分比率CAl增加。p侧势垒层31p的厚度也小于3.5nm。同样，在这些半导体发光元件中，获得高发光效率。
每一层的厚度都可以通过，例如，透射电子显微镜（TEM）、扫描电子显微镜（SEM）等等来感测。每一层的成分比率以及杂质浓度（Mg浓度等等）可以通过，例如，次级离子质谱法来感测。可以使用能量散射X射线光谱。
例如，在实施例中，使用蓝宝石衬底（例如，c平面蓝宝石衬底）作为衬底50。衬底50可以包括，例如，GaN、SiC、ZnO、Si等等的衬底。例如，在衬底50上形成层叠结构体90。例如，该形成通过外延生长来执行。可以在形成层叠结构体90之后去除衬底50。
例如，使用无掺杂的GaN层作为基础层60。例如，基础层60的厚度不小于大约1μm并且不大于大约5μm，例如，大约3μm。在去除衬底50时，可以去除基础层60的至少一部分。还可以在衬底50和基础层60之间提供缓冲层。可以使用AlGaN层来作为基础层60。可以使用多个氮化物半导体层的层叠薄膜作为选自基础层60和缓冲层中的至少一个。
第一电极70包括，例如，Ti薄膜/Pt薄膜/Au薄膜的层叠薄膜。第二电极80包括，例如，Ni薄膜/Au薄膜的层叠薄膜。
现在将描述根据实施例的用于制造半导体发光元件的方法的示例。
例如，执行对c平面蓝宝石的衬底50的有机清洗和酸洗。在清洗之后，在衬底50上按顺序执行缓冲层、基础层60、n型半导体层10、层叠体40、发光层30以及p型半导体层20的晶体生长。由此，在衬底50上形成层叠结构体90。在必要时，形成缓冲层。
例如，使用MOCVD（金属有机化学气相沉积）来形成层叠结构体90。可以使用氢化物汽相处延（HVPE）、分子束外延（MBE）等等来形成这些层。现在将描述通过MOCVD来形成层叠结构体90的示例。
在清洗之后，将衬底50置于MOCVD设备的反应室内。通过在氮气（N2）和氢气（H2）的大气压力的混合气体气氛中进行电阻加热，将衬底50的温度提高到1160℃。由此，执行对衬底50的前表面的气相蚀刻；并且去除在前表面上形成的本地氧化膜。
衬底50的温度降低到530℃。在衬底50上形成缓冲层（低温缓冲层）。供应载气和工艺气体以形成缓冲层。例如，使用N2气和H2气的气体混合物作为载气。在本示例中，供应第五族源-材料气体、包括Ga的气体以及包括Al的气体，作为工艺气体。例如，使用氨（NH3）气作为第五族源-材料气体。例如，使用三甲基镓(TMG)作为包括Ga的气体。例如，使用三乙基镓(TEG)作为包括Ga的气体。例如，使用三甲基铝(TMA)作为包括Al的气体。
例如，形成无掺杂的GaN层作为基础层60。在持续供应NH3时，停止TMG和TMA的供应。将温度提高到1160℃。再次供应TMG，同时将温度维持在1160℃。由此，形成基础层60。
例如，形成n型GaN层作为n型半导体层10。进一步地，在不改变工艺气体的情况下，供应包括Si的气体。例如，使用硅烷（SiH4）气作为包括Si的气体。衬底50的温度是1160℃。
在持续供应NH3时，停止TMG和SiH4气的供应。将衬底50的温度降低到800℃，并维持在800℃。
例如，形成n型GaN层，作为层叠体40的第一薄膜41。衬底50的温度是800℃。使用N2气作为载气。使用NH3、TMG、以及SiH4气作为工艺气体。
例如，形成无掺杂的Iny3Ga1-y3N(0<y3<0.1)，作为层叠体40的第二薄膜42。在形成第二薄膜42时，停止SiH4气体的供应；并供应包括In的气体。例如，使用三甲基铟(TMI)作为包括In的气体。衬底50的温度是800℃。
多路（multiply）重复上文列举的第一薄膜41的形成和上文列举的第二薄膜42的形成。换言之，交替地重复SiH4气体的供应和TMI的供应。重复次数是，例如，三十个周期。由此，形成具有超晶格结构的层叠体40。
形成发光层30。首先，例如，形成GaN层作为势垒层31。停止TMG、TMI，以及SiH4气体的供应。将衬底50的温度提高到880℃，同时持续供应N2气体和NH3气体。随后，供应TMG。
例如，形成Iny2Ga1-y2N层(0<y2<1)作为阱层32。在形成阱层32时，只停止TMG的供应；衬底50的温度降低到820℃。随后，供应TMG和TMI。
例如，多路重复上文列举的势垒层31的形成和上文列举的阱层32的形成。重复次数是，例如，八个周期。
在p侧阱层32p上形成最后一个势垒层（p侧势垒层31p）。停止TMG和TMI的供应。将衬底50的温度提高到并维持在880℃，同时持续供应N2气体和NH3气体。随后，供应TMG。由此，形成GaN层（p侧势垒层31p的第一层33a）。
例如，在GaN层上形成AlGaN层（p侧势垒层31p的第二层33b）。AlGaN层是，例如，无掺杂的。通过持续按原样供应工艺气体并通过也提供TMA来形成AlGaN层。
然后，在持续供应NH3时，停止TMG和TMA的供应。衬底50的温度提高到1030℃，并维持在N2气氛中。
在1030℃的衬底温度形成p型AlGaN层（第二p侧层22）。使用N2气和H2气的气体混合物作为载气。供应包括NH3、TMG、TMA以及Mg的气体作为工艺气体。例如，使用双（环戊二烯基）镁(Cp2Mg)作为包括Mg的气体。
然后，通过增加TMA的供应量，来形成p型AlGaN层（第三p侧层23）。
通过在持续供应TMG和Cp2Mg的过程中停止供应TMA来形成用于形成p型包覆层的p型GaN层（第四p侧层24）。
然后，通过增加Cp2Mg的供应量来形成用于形成p型接触层的p型GaN层（第一p侧层21）。
在持续供应NH3时，停止TMG和Cp2Mg的供应。换言之，停止所有工艺气体的供应。继续载气的供应。使衬底50的温度自然地下降。NH3的供应持续，直到衬底50的温度达到300℃。
从MOCVD设备的反应室中提取衬底50。
从p型半导体层20一侧去除层叠结构体90的一部分，直到达到n型半导体层10。例如，使用RIE（反应离子蚀刻）来去除层叠结构体90。在暴露的n型半导体层10上形成第一电极70。在第一p侧层21上形成第二电极80。
由此，形成根据实施例的半导体发光元件（例如，半导体发光元件110）。在在衬底50上形成层叠结构体90之后，可以去除衬底50。在去除衬底50时，可以去除基础层60的一部分。
第二实施例
图5是示出了根据第二实施例的半导体发光元件的示意截面图。
在如图5所示的根据实施例的半导体发光元件120中，p侧阱层32p的配置不同于多个阱层32中的一个其它阱层32的配置。一个其它阱层32的配置可以类似于半导体发光元件110的配置；因此，省略描述。
在半导体发光元件120的发光层30中所包括的多个阱层32中，p侧阱层32p的厚度最厚。例如，在半导体发光元件120中，p侧阱层32p的厚度大约是5nm。除p侧阱层32p以外的其它阱层32的厚度大约是3.5nm。
在本示例中，p侧阱层32p的In成分比率低于其它阱层32的In成分比率。p侧阱层32p的In成分比率是，例如，0.12。其它阱层32的In成分比率是0.13。
图6是示出了根据第二实施例的半导体发光元件的特性的图。
图6示出了半导体发光元件120的发光效率和半导体发光元件111的发光效率。水平轴是电流Id（毫安（mA））；而垂直轴是发光效率Eff（毫瓦/毫安（mW/mA））。发光效率Eff对应于从半导体发光元件辐射出的光的强度除以施加到半导体发光元件的电流Id的值。
如图6所示，半导体发光元件120的发光效率Eff比其中p侧阱层32p的厚度与其它阱层32的厚度相同的半导体发光元件110的发光效率Eff高。
通过提高阱层32的体积，可以抑制阱层32中的电流密度（电荷密度）的增加，即使是在向半导体发光元件提供的电流Id增加的情况下。由此，可以抑制阱层32中的电流浓度（电荷浓度）。相应地，抑制了电子从发光层30的溢出；并进一步地增加了空穴载流子注入效率。具体而言，通过将p侧阱层32p的厚度设置得比其它阱层32的厚度更厚来增加p侧阱层32p的体积。由此，可以将p侧阱层32p中的电流浓度维持在低级别。由此，可以抑制对光发射具有高贡献的p侧阱层32p中的电流浓度；并可以提高p侧阱层32p的发光效率。
同样，在半导体发光元件120中，电子阻挡层（例如，第二p侧层22）被安置在邻近p侧阱层32p；并且沿着从发光层30朝向p型半导体层20的方向，Al成分比率Cal逐渐增加。由此，半导体发光元件120的发光效率可以更高。
在为阱层32的InGaN层被设置为厚的情况下，在发光层30中累积的压力变大。因此，很容易引入了晶体缺陷；并且变得难以维持高质量晶体。
在为实施例的半导体发光元件120中，不仅p侧阱层32p较厚，而且其中Al成分比率CAl增加的AlGaN层被安置为邻近p侧阱层32p。由此，即使在p侧阱层32p为厚的情况下，也可以很容易放松压力。同样，因为包括了具有高Al成分的AlGaN层，也维持了好的电子阻挡，发光效率Eff大大地提高。同样，在半导体发光元件120中，获得了高发光效率。
上文列举的第一和第二实施例中的发光层30的p侧势垒层31p（第一层33a和第二层33b）的厚度为示例。p型半导体层20（例如，第二p侧层22和第三p侧层23）的厚度、Al成分比率以及Mg浓度为示例。在实施例中，对于每一层的厚度、成分比率以及Mg浓度的各种修改是可行的。
第三实施例
实施例涉及用于制造包括n型半导体层10、p型半导体层20以及其中包括氮化物半导体的发光层30的半导体发光元件的方法。p型半导体层20包括其中包括Mg的Alx1Ga1-x1N(0≤x1<1)的第一p侧层21，在第一p侧层21和n型半导体层10之间提供的包括Mg的Alx2Ga1-x2N(0<x2<1)的第二p侧层22，以及在第一p侧层21和第二p侧层22之间提供的包括Mg的Alx3Ga1-x3N(x2<x3<1)的第三p侧层。发光层30被提供在n型半导体层和第二p侧层之间。发光层30包括多个势垒层31和多个阱层32。多个阱层32分别被提供在多个势垒层31之间。
图7是示出了根据第三实施例的用于制造半导体发光元件的方法的流程图。
如图7所示，制造方法包括在n型半导体层10上形成发光层30的过程（步骤S110）和在发光层30上形成p型半导体层20的过程（步骤S120）。
发光层30的形成（步骤S110）包括形成发光层30，以便多个势垒层31中最邻近第二p侧层22的p侧势垒层31p包括第一层33a和第二层33b；p侧势垒层31p的厚度小于3.5nm。第一层33a在n型半导体层10和第二p侧层22之间提供，并包括Alz1Ga1-z1N(0≤z1)。第二层33b在第一层33a和第二p侧层22之间提供以接触第一层和第二p侧层22，并包括Alz2Ga1-z2N(z1<z2<x2)。
例如，实现了关于根据第一实施例的半导体发光元件110或111所描述的制造方法。根据用于制造根据实施例的半导体发光元件的方法，可以提供具有高发光效率的半导体发光元件和用于制造该半导体发光元件的方法。
根据各实施例，可以提供具有高发光效率的半导体发光元件和用于制造该半导体发光元件的方法。
在说明书中，“氮化物半导体”包括化学分子式BxInyAlzGa1-x-y-zN(0≤x≤1,0≤y≤1,0≤z≤1，且x+y+z≤1)的半导体的所有成分，成分比率x，y，和z分别在范围内变化。“氮化物半导体”还在上文列举的化学分子式中包括除N（氮）以外的第五族元素、被添加的以控制诸如导电类型之类的各种属性的各种元素、以及无意地包括的各种元素。
在本申请的说明书中，“垂直”和“平行”不仅是指严格地垂直和严格地平行，而且包括，例如，由于制造过程而导致的波动等等。基本上垂直和基本上平行就足够了。
在上文中，参考具体示例描述了本发明的各实施例。然而，本发明不仅限于这些具体示例。例如，本领域技术人员可以通过从已知技术中适当地选择半导体发光元件中所包括的诸如衬底、缓冲层、基础层、半导体层、层叠体、发光层、电极等等的组件的特定配置，来类似地实施本发明；而这样的实施在本发明的范围内，只要获得类似的效果。
进一步地，具体示例的任何两个或更多组件可以在技术可行性的范围内组合，并包括在本发明的范围内，只要本发明的意义被包括。
此外，由本领域技术人员基于上文作为本发明的各实施例所描述的半导体发光元件及其制造方法通过适当的设计修改可实施的所有半导体发光元件及其制造方法在包括在本发明的精神的情况下也在本发明的范围内。
所属领域的技术人员在本发明的精神内可以构思各种其它变化和修改，应该理解，这样的变化和修改也包含在本发明的范围内。
尽管描述了某些实施例，但是，这些实施例是只作为示例呈现的，而不限制本发明的范围。实际上，可以以各种其它形式实现此处所描述的新颖的实施例；此外，在不偏离本发明的精神的情况下，可以作出此处所描述的各实施例形式的省略、替换和变化。所附带的权利要求书以及它们的等效内容意在涵盖落在本发明的范围和精神内的这样的形式或修改方案。

Claims (20)

1.一种半导体发光元件，包括：
包括氮化物半导体的n型半导体层；
p型半导体层，包括：
包括Mg的Alx1Ga1-x1N(0≤x1<1)的第一p侧层，
在所述第一p侧层和所述n型半导体层之间提供的包括Mg的Alx2Ga1-x2N(0<x2<1)的第二p侧层，以及
在所述第一p侧层和所述第二p侧层之间提供的包括Mg的Alx3Ga1-x3N(x2<x3<1)的第三p侧层；以及
在所述n型半导体层和所述第二p侧层之间提供的发光层，所述发光层包括多个势垒层和分别在所述势垒层之间提供的多个阱层，
所述势垒层中最邻近所述第二p侧层的p侧势垒层包括
Alz1Ga1-z1N(0≤z1)的第一层，以及
在所述第一层和所述第二p侧层之间提供的接触所述第一层和所述第二p侧层的Alz2Ga1-z2N(z1<z2<x2)的第二层，
所述p侧势垒层的厚度小于3.5纳米。
2.根据权利要求1所述的元件，其中，所述多个阱层中最邻近所述第二p侧层的p侧阱层的厚度比所述多个阱层中的一个其它阱层的厚度更厚。
3.根据权利要求2所述的元件，其中，所述p侧阱层的厚度不小于3纳米并且不大于6纳米。
4.根据权利要求3所述的元件，其中，所述多个阱层中除所述p侧阱层以外的阱层的厚度小于6纳米并且不小于1.5纳米。
5.根据权利要求2所述的元件，其中
所述多个阱层中的每一个阱层都包括In，并且
所述p侧阱层的In成分比率低于所述多个阱层中的一个其它阱层的In成分比率。
6.根据权利要求1所述的元件，其中，x3不小于0.15并且不大于0.25。
7.根据权利要求1所述的元件，其中，x2小于0.15并且不小于0.03。
8.根据权利要求1所述的元件，其中，z2小于0.03并且不小于0.003。
9.根据权利要求1所述的元件，其中，所述第一层的厚度比所述第二层的厚度更厚。
10.根据权利要求1所述的元件，其中，所述第一层的厚度小于3纳米并且不小于2纳米。
11.根据权利要求10所述的元件，其中，所述第二层的厚度小于1.5纳米并且不小于0.5纳米。
12.根据权利要求1所述的元件，其中，所述第一层的厚度和所述第二层的厚度的总和小于3.5纳米。
13.根据权利要求1所述的元件，其中，所述第二p侧层的厚度不小于5纳米并且不大于20纳米。
14.根据权利要求1所述的元件，其中，所述第三p侧层的厚度不小于5纳米并且不大于20纳米。
15.根据权利要求1所述的元件，其中，所述p型半导体层还包括在所述第一p侧层和所述第三p侧层之间提供的包括Mg的Alx4Ga1-x4N(0≤x4<1且x4<x3)的第四p侧层。
16.根据权利要求15所述的元件，其中，所述x4小于所述x2。
17.根据权利要求1所述的元件，其中，所述多个势垒层中除所述p侧势垒层以外的势垒层是GaN层。
18.根据权利要求1所述的元件，其中，从所述发光层发出的光的峰值波长不小于400纳米并且不大于650纳米。
19.根据权利要求1所述的元件，其中，所述多个阱层包括Iny2Ga1-y2N(0.08≤y2≤0.18)。
20.一种制造半导体发光元件的方法，所述元件包括n型半导体层、p型半导体层以及在所述n型半导体层和第二p侧层之间提供的发光层，所述n型半导体层包括氮化物半导体，所述p型半导体层包括其中包括Mg的Alx1Ga1-x1N(0≤x1<1)的第一p侧层、在所述第一p侧层和所述n型半导体层之间提供的包括Mg的Alx2Ga1-x2N(0<x2<1)的第二p侧层，以及在所述第一p侧层和所述第二p侧层之间提供的包括Mg的Alx3Ga1-x3N(x2<x3<1)的第三p侧层，所述发光层包括多个势垒层和分别在所述多个势垒层之间提供的多个阱层，所述方法包括：
在所述n型半导体层上形成所述发光层；以及
在所述发光层上形成所述p型半导体层，
形成所述发光层包括使所述多个势垒层中最邻近所述第二p侧层的p侧势垒层包括Alz1Ga1-z1N(0≤z1)的第一层和Alz2Ga1-z2N(z1<z2<x2)的第二层，所述第一层被提供在所述n型半导体层和所述第二p侧层之间，所述第二层被提供在所述第一层和所述第二p侧层之间以接触所述第一层和所述第二p侧层，所述p侧势垒层的厚度小于3.5纳米。
CN201310741264.8A 2012-12-28 2013-12-27 半导体发光元件及其制造方法 Pending CN103915531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012287340A JP6001446B2 (ja) 2012-12-28 2012-12-28 半導体発光素子及びその製造方法
JP2012-287340 2012-12-28

Publications (1)

Publication Number Publication Date
CN103915531A true CN103915531A (zh) 2014-07-09

Family

ID=49767020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310741264.8A Pending CN103915531A (zh) 2012-12-28 2013-12-27 半导体发光元件及其制造方法

Country Status (6)

Country Link
US (1) US9196786B2 (zh)
EP (1) EP2772950A1 (zh)
JP (1) JP6001446B2 (zh)
KR (1) KR101559210B1 (zh)
CN (1) CN103915531A (zh)
TW (1) TWI511331B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528793A (zh) * 2016-01-12 2016-04-27 北京建筑大学 一种高空间分辨率遥感影像的分割方法及系统
CN110112273A (zh) * 2019-05-10 2019-08-09 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led
CN111937261A (zh) * 2018-03-30 2020-11-13 松下半导体解决方案株式会社 半导体发光元件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107969B4 (de) * 2013-07-25 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6430317B2 (ja) * 2014-08-25 2018-11-28 株式会社東芝 半導体発光素子及びその製造方法
CN104282808B (zh) * 2014-10-08 2017-06-06 西安神光皓瑞光电科技有限公司 一种紫外led外延有源区结构生长方法
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
JP7448782B2 (ja) 2019-12-20 2024-03-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
CN116130564B (zh) * 2023-03-09 2023-12-19 安徽格恩半导体有限公司 一种半导体发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049157A1 (en) * 2009-12-21 2012-03-01 Hajime Nago Nitride semiconductor light emmitting device and method for manufacturing the same
US20120145993A1 (en) * 2011-07-25 2012-06-14 Na Jongho Light emitting device
CN102792533A (zh) * 2010-03-08 2012-11-21 日亚化学工业株式会社 氮化物系半导体发光元件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH10284795A (ja) * 1997-04-03 1998-10-23 Sony Corp 歪み量及び層厚変調型多重量子井戸構造を備える半導体レーザ素子および製造方法
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP4234101B2 (ja) * 2002-07-16 2009-03-04 ナイトライド・セミコンダクター株式会社 窒化ガリウム系化合物半導体装置
WO2005034301A1 (ja) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
KR20050073740A (ko) 2004-01-10 2005-07-18 삼성전자주식회사 이중 장벽층을 구비하는 양자우물 구조체를 포함하는반도체 소자 및 이를 채용한 반도체 레이저 및 그 제조 방법
JP2005203520A (ja) 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd 半導体発光素子
US8148713B2 (en) * 2008-04-04 2012-04-03 The Regents Of The University Of California Method for fabrication of semipolar (Al, In, Ga, B)N based light emitting diodes
KR100649749B1 (ko) 2005-10-25 2006-11-27 삼성전기주식회사 질화물 반도체 발광 소자
JPWO2007138658A1 (ja) * 2006-05-26 2009-10-01 ローム株式会社 窒化物半導体発光素子
KR101330898B1 (ko) 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드
KR101438808B1 (ko) * 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2009048425A1 (en) * 2007-10-12 2009-04-16 Agency For Science, Technology And Research Fabrication of phosphor free red and white nitride-based leds
JP5182363B2 (ja) 2008-03-19 2013-04-17 富士通株式会社 半導体発光素子及びその製造方法
TW201126853A (en) * 2010-01-25 2011-08-01 Univ Nat Changhua Education Laser diode with asymmetric quantum well
JP5306254B2 (ja) * 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
JP4892618B2 (ja) * 2010-02-16 2012-03-07 株式会社東芝 半導体発光素子
KR20120110831A (ko) 2011-03-30 2012-10-10 엘지이노텍 주식회사 발광소자
JP5337862B2 (ja) * 2011-12-19 2013-11-06 株式会社東芝 半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049157A1 (en) * 2009-12-21 2012-03-01 Hajime Nago Nitride semiconductor light emmitting device and method for manufacturing the same
CN102792533A (zh) * 2010-03-08 2012-11-21 日亚化学工业株式会社 氮化物系半导体发光元件
US20120145993A1 (en) * 2011-07-25 2012-06-14 Na Jongho Light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528793A (zh) * 2016-01-12 2016-04-27 北京建筑大学 一种高空间分辨率遥感影像的分割方法及系统
CN111937261A (zh) * 2018-03-30 2020-11-13 松下半导体解决方案株式会社 半导体发光元件
CN110112273A (zh) * 2019-05-10 2019-08-09 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led
CN110112273B (zh) * 2019-05-10 2020-06-30 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led

Also Published As

Publication number Publication date
US20140183447A1 (en) 2014-07-03
US9196786B2 (en) 2015-11-24
JP6001446B2 (ja) 2016-10-05
JP2014130897A (ja) 2014-07-10
TWI511331B (zh) 2015-12-01
EP2772950A1 (en) 2014-09-03
KR101559210B1 (ko) 2015-10-12
TW201442282A (zh) 2014-11-01
KR20140086848A (ko) 2014-07-08

Similar Documents

Publication Publication Date Title
US9331234B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
CN103915531A (zh) 半导体发光元件及其制造方法
US8304790B2 (en) Nitride semiconductor with active layer of quantum well structure with indium-containing nitride semiconductor
CN103178175B (zh) 第iii族氮化物半导体发光器件及其制造方法
US8623683B2 (en) Method of fabricating a nitride semiconductor light emitting device
US9590141B2 (en) Semiconductor light emitting device having a p-type semiconductor layer with a p-type impurity
US9029832B2 (en) Group III nitride semiconductor light-emitting device and method for producing the same
US8648381B2 (en) Semiconductor light emitting device
CN106415860B (zh) 氮化物半导体发光元件
US20120286237A1 (en) Semiconductor light emitting device and wafer
CN117393671B (zh) 发光二极管外延片及其制备方法、发光二极管
JP7481618B2 (ja) 窒化物半導体素子の製造方法
US20170025578A1 (en) Nitride semiconductor element
JP5615334B2 (ja) 半導体発光素子
JP2006216737A (ja) 窒化物系化合物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170419

AD01 Patent right deemed abandoned