JP2014038913A - 窒化物半導体層の製造方法及び半導体発光素子の製造方法 - Google Patents

窒化物半導体層の製造方法及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2014038913A
JP2014038913A JP2012179532A JP2012179532A JP2014038913A JP 2014038913 A JP2014038913 A JP 2014038913A JP 2012179532 A JP2012179532 A JP 2012179532A JP 2012179532 A JP2012179532 A JP 2012179532A JP 2014038913 A JP2014038913 A JP 2014038913A
Authority
JP
Japan
Prior art keywords
layer
flow rate
semiconductor layer
nitride semiconductor
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012179532A
Other languages
English (en)
Other versions
JP5383880B1 (ja
Inventor
Hajime Nago
肇 名古
Yoshiyuki Harada
佳幸 原田
Gakushi Yoshida
学史 吉田
Shigeya Kimura
重哉 木村
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012179532A priority Critical patent/JP5383880B1/ja
Priority to US13/798,436 priority patent/US9130069B2/en
Application granted granted Critical
Publication of JP5383880B1 publication Critical patent/JP5383880B1/ja
Publication of JP2014038913A publication Critical patent/JP2014038913A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】結晶品質の高い窒化物半導体層の製造方法及び半導体発光素子の製造方法を提供する。
【解決手段】実施形態によれば、第１キャリアガスと第１原料ガスとによって、インジウムを含む第１窒化物半導体層を基板上に形成する工程を備えた窒化物半導体層の製造方法が提供される。第１キャリアガスは、第１流量で供給される水素と第２流量で供給される窒素とを含む。第１原料ガスは、インジウムと窒素とを含み第３流量で供給される。第１流量は、第１流量と第２流量と第３流量との総流量に対して０．０７％以上０．１５％以下である。
【選択図】図１

Description

本発明の実施形態は、窒化物半導体層の製造方法及び半導体発光素子の製造方法に関する。
Ｉｎを含む窒化物半導体層がある。Ｉｎを含む窒化物半導体層は、例えば、発光ダイオードやレーザダイオードなどの半導体発光素子において、量子井戸層（以下、井戸層と称す）に用いられる。半導体発光素子に用いられる窒化物半導体層において、井戸層の結晶品質は発光効率の向上のために非常に重要であるが、高品質な井戸層を形成する技術は未だ確立されていない。現状、Ｉｎを含む窒化物半導体層では、Ｉｎの偏析が問題となっている。例えば、井戸層のＩｎの組成の高い領域は、熱安定性が弱く相分離などの結晶欠陥の起点となり、発光効率を低下させる。高発光効率の井戸層を得る結晶品質の高い窒化物半導体層の製造技術が望まれる。
特開２００９−２３１５９１号公報
本発明の実施形態は、結晶品質の高い窒化物半導体層の製造方法及び半導体発光素子の製造方法を提供する。
本発明の実施形態によれば、第１キャリアガスと第１原料ガスとによって、インジウムを含む第１窒化物半導体層を基板上に形成する工程を備えた窒化物半導体層の製造方法が提供される。前記第１キャリアガスは、第１流量で供給される水素と第２流量で供給される窒素とを含む。前記第１原料ガスは、インジウムと窒素とを含み第３流量で供給される。前記第１流量は、前記第１流量と前記第２流量と前記第３流量との総流量に対して０．０７％以上０．１５％以下である。
実施形態に係る半導体発光素子を示す模式的断面図である。 実施形態に係る半導体発光素子の一部を示す模式的断面図である。 図３（ａ）〜図３（ｄ）は、発光層の製造手順を示すタイミングチャートである。 図４（ａ）〜図４（ｄ）は、発光層の別の製造手順を示すタイミングチャートである。 図５（ａ）〜図５（ｃ）は、半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図２は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。 図１に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、発光層３０と、第２半導体層２０と、を備える。
第１半導体層１０は、窒化物半導体を含み、第１導電形である。第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下では、第１導電形がｎ形、第２導電形がｐ形である場合として説明を行う。第１半導体層１０には、例えば、ｎ形の不純物を含むＧａＮ層が用いられる。第１半導体層１０のｎ形の不純物には、例えば、Ｓｉが用いられる。第１半導体層１０は、例えば、ｎ形ＧａＮコンタクト層とも呼ばれる。
発光層３０は、第１半導体層１０の上に設けられる。
第２半導体層２０は、発光層３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第１半導体層１０と第２半導体層２０との間に電圧を印加し、発光層３０に電流を流す。これにより、発光層３０から光が放出される。
第２半導体層２０は、例えば、第１ｐ形層２１と、第２ｐ形層２２と、第３ｐ形層２３と、を含む。第１ｐ形層２１には、例えば、ｐ形の不純物を含むＧａＮ層が用いられる。第１ｐ形層２１は、例えば、ｐ形ＧａＮコンタクト層とも呼ばれる。第２ｐ形層２２は、第１ｐ形層２１と発光層３０との間に設けられる。第２ｐ形層２２には、例えば、ｐ形の不純物を含むＧａＮ層が用いられる。第２ｐ形層２２のｐ形の不純物の濃度は、第１ｐ形層２１のｐ形の不純物の濃度よりも低い。第３ｐ形層２３は、第２ｐ形層２２と発光層３０との間に設けられる。第３ｐ形層２３には、例えば、ｐ形の不純物の含むＡｌＧａＮ層が用いられる。すなわち、第３ｐ形層２３の格子定数は、第２ｐ形層２２の格子定数よりも小さい。第２半導体層２０のｐ形の不純物には、例えば、Ｍｇが用いられる。なお、第２ｐ形層２２及び第３ｐ形層２３は、必要に応じて適宜設けられ、省略可能である。すなわち、第２半導体層２０は、第１ｐ形層２１のみでもよい。
ここで、第１半導体層１０と第２半導体層２０との積層方向をＺ軸方向とする。Ｚ軸方向は、第１半導体層１０の膜面に対して垂直な方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
この例においては、半導体発光素子１１０は、基板５と、第１バッファ層５１と、第２バッファ層５２と、積層膜４０と、中間層４５と、第１電極７１と、第２電極７２と、を、さらに備える。
基板５には、例えば、サファイア基板、ＳｉＣ基板、ＧａＮ基板、及び、Ｓｉ基板の少なくともいずれかが用いられる。第１半導体層１０は、基板５と発光層３０との間に設けられる。すなわち、第１半導体層１０は、基板５の上に設けられる。
第１バッファ層５１は、基板５と第１半導体層１０との間に設けられる。第１バッファ層５１には、例えば、ＡｌＧａＮ層が用いられる。第２バッファ層５２は、第１バッファ層５１と第１半導体層１０との間に設けられる。第２バッファ層５２には、例えば、ノンドープのＧａＮ層が用いられる。第２バッファ層５２の格子定数は、第１バッファ層５１の格子定数よりも大きい。第２バッファ層５２は、例えば、ＧａＮ下地層とも呼ばれる。
積層膜４０は、第１半導体層１０と発光層３０との間に設けられる。中間層４５は、積層膜４０と発光層３０との間に設けられる。中間層４５には、例えば、ｎ形の不純物を含むＧａＮ層が用いられる。中間層４５のｎ形の不純物には、例えば、Ｓｉが用いられる。
第１電極７１は、第１半導体層１０と電気的に接続される。第１電極７１には、例えば、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の積層体が用いられる。第２電極７２は、第２半導体層２０と電気的に接続される。この例において、第２電極７２は、第１ｐ形層２１と電気的に接続される。第２電極７２には、例えば、Ｎｉ膜／Ａｕ膜の積層体が用いられる。
第１半導体層１０は、第１部分１０ａと第２部分１０ｂとを有する。第２部分１０ｂは、Ｘ−Ｙ平面に沿う方向（例えばＸ軸方向）において、第１部分１０ａと並ぶ。第２部分１０ｂは、例えば、第１部分１０ａに隣接する。積層膜４０、中間層４５、発光層３０及び第２半導体層２０は、第１部分１０ａの上に設けられる。第１電極７１は、第２部分１０ｂの上に設けられる。すなわち、Ｘ−Ｙ平面に投影したときの第１半導体層１０の面積は、Ｘ−Ｙ平面に投影したときの第２半導体層２０の面積よりも大きい。
図２に表したように、発光層３０は、複数の多層膜３５と、キャップ層３６と、を含む。複数の多層膜３５は、Ｚ軸方向に沿って積層される。複数の多層膜３５の数は、例えば、８層である。複数の多層膜３５の数は、７層以下でもよいし、９層以上でもよい。キャップ層３６は、最も上に位置する多層膜３５の上に設けられる。キャップ層３６には、例えば、ＧａＮ層が用いられる。
複数の多層膜３５は、第１障壁層３１（第２窒化物半導体層）と、第２障壁層３２と、第３障壁層３３と、井戸層３４（第１窒化物半導体層）と、を含む。多層膜３５においては、第１障壁層３１と第２障壁層３２と井戸層３４と第３障壁層３３とが、Ｚ軸方向に沿って、この順に積層される。第１障壁層３１の上に第２障壁層３２が設けられ、第２障壁層３２の上に井戸層３４が設けられ、井戸層３４の上に第３障壁層３３が設けられる。
井戸層３４は、例えば、ＩｎαＧａ１−αＮ（０＜α＜１）を含む。第１障壁層３１は、例えば、ＩｎβＧａ１−βＮ（０≦β＜１、β＜α）を含む。組成比βは、０．１以下が好ましい。これにより、格子歪みの緩和を抑えることができる。第１障壁層３１、第２障壁層３２及び第３障壁層３３には、例えば、ノンドープのＧａＮ層が用いられる。井戸層３４には、例えば、ＩｎＧａＮ層が用いられる。井戸層３４のＩｎの組成比は、例えば、０．１５（０．１０以上０．２０以下）である。第２障壁層３２と第３障壁層３３とは、必要に応じて適宜設けられ、省略可能である。この場合には、複数の第１障壁層３１と複数の井戸層３４とが、Ｚ軸方向に沿って交互に積層される。
この例において、発光層３０は、複数の第１障壁層３１と複数の井戸層３４とをＺ軸方向に沿って交互に積層させたＭＱＷ（Multi-Quantum Well）構造である。発光層３０は、ＳＱＷ（Single-Quantum Well）構造でもよい。すなわち、第１障壁層３１と井戸層３４とは、それぞれ１つずつでもよい。多層膜３５は、１つでもよい。
積層膜４０は、複数の第１層４１と、複数の第２層４２と、を含む。複数の第１層４１と複数の第２層４２とは、Ｚ軸方向に沿って交互に並べられる。複数の第１層４１のそれぞれのバンドギャップエネルギーは、複数の第２層４２のそれぞれのバンドギャップエネルギーよりも高い。積層膜４０は、例えば、超格子層である。複数の第１層４１には、例えば、ＧａＮ層が用いられる。複数の第１層４１のＧａＮ層は、例えば、ｎ形の不純物を含む。複数の第１層４１のｎ形の不純物には、例えば、Ｓｉが用いられる。複数の第２層４２には、例えば、ＩｎＧａＮ層が用いられる。複数の第２層４２には、例えば、Ｉｎ０．０８Ｇａ０．９２Ｎ層が用いられる。
次に、半導体発光素子１１０の製造方法の例について説明する。
なお、以下では、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いる場合を例示する。実施形態に係る半導体発光素子の製造においては、例えば、ハイドライド気相成長法（ＨＶＰＥ：Halide Vapor Phase Epitaxy）や、分子線気相成長法（ＭＢＥ：Molecular Beam Epitaxy）など、窒化物半導体を成長させるために用いられる任意の方法が採用できる。
Ｇａの原料には、例えば、トリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）などが用いられる。Ｉｎの原料には、例えば、トリメチルインジウム（ＴＭＩｎ）が用いられる。Ａｌの原料には、例えば、トリメチルアルミニウム（ＴＭＡｌ）が用いられる。Ｎの原料には、例えば、アンモニア（ＮＨ３）が用いられる。Ｓｉの原料には、例えば、モノシラン（ＳｉＨ４）が用いられる。Ｍｇの原料には、例えば、シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）が用いられる。ＴＭＧａ、ＴＥＧａ、ＴＭＩｎ、ＴＭＡｌ、ＮＨ３、ＳｉＨ４及びＣｐ２Ｍｇは、ガス原料として用いられる。原料は、上記に限定されず、本実施形態に係る半導体発光素子の構成を製造できる任意の材料を適用できる。キャリアガスには、例えば、窒素及び水素が用いられる。
半導体発光素子１１０の製造では、まず、ＭＯＣＶＤ装置の反応炉内に設けられたサセプタ（支持台）に、基板５をセットする。基板５には、サファイア基板を用いる。水素をキャリアガスとして供給し、サセプタの温度を１１６０℃にすることにより、水素雰囲気中で基板５のサーマルクリーニングを行う。
サセプタの温度を５３０℃に下げた後、水素をキャリアガスとして供給し、ＴＭＧａとＴＭＡｌとＮＨ３とを原料ガスとして供給することにより、基板５の上に、ＡｌＧａＮ層を第１バッファ層５１として形成する。第１バッファ層５１の厚さ（Ｚ軸方向に沿う長さ）は、例えば、２０（ナノメートル：ｎｍ）である。第１バッファ層５１の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下である。
サセプタの温度を１１４０℃まで上げた後、水素をキャリアガスとして供給し、ＴＭＧａとＮＨ３とを原料ガスとして供給することにより、第１バッファ層５１の上に、ノンドープのＧａＮ層を第２バッファ層５２として形成する。第２バッファ層５２の厚さは、例えば、３μｍ（２μｍ以上５μｍ以下）である。
ＴＭＧａ及びＮＨ３に加えてＳｉＨ４をさらに供給することにより、第２バッファ層５２の上に、Ｓｉを含むＧａＮ層を第１半導体層１０として形成する。第１半導体層１０の厚さは、例えば、４μｍ（２μｍ以上５μｍ以下）である。第１半導体層１０の成長温度は、例えば、１１００℃以上１２００℃以下である。この例において、成長温度は、例えば、サセプタの温度である。成長温度は、基板５の温度でもよいし、基板５の周囲の気体の温度（雰囲気温度）でもよいし、成長中の膜自体の温度でもよい。基板５の温度や成長中の膜の温度は、例えば、赤外線などを利用した非接触型の温度センサによって測定できる。
サセプタの温度を８１０℃まで下げた後、窒素をキャリアガスとして供給し、ＴＭＧａとＮＨ３とＳｉＨ４とを原料ガスとして供給することにより、第１半導体層１０の上に、Ｓｉを含むＧａＮ層を第１層４１として形成する。第１層４１の厚さは、例えば、２ｎｍ（１ｎｍ以上３ｎｍ以下）である。窒素をキャリアガスとして供給し、ＴＭＧａとＴＭＩｎとＮＨ３とを原料ガスとして供給することにより、第１層４１の上に、Ｉｎ０．０８Ｇａ０．９２Ｎ層を第２層４２として形成する。第２層４２の厚さは、例えば、１ｎｍ（０．５ｎｍ以上２ｎｍ以下）である。第１層４１の形成と第２層４２の形成とを３０回繰り返す。これにより、第１層４１と第２層４２とを３０周期積層させた積層構造を有する積層膜４０を、第１半導体層１０の上に形成する。
サセプタの温度を８３０℃まで上げた後、窒素をキャリアガスとして供給し、ＴＭＧａとＮＨ３とＳｉＨ４とを原料ガスとして供給することにより、積層膜４０の上に、Ｓｉを含むＧａＮ層を中間層４５として形成する。中間層４５の厚さは、例えば、５ｎｍ（３ｎｍ以上１２ｎｍ以下）である。
中間層４５の上に、多層膜３５を８層形成し、８層目の多層膜３５の上にキャップ層３６を形成することにより、第１障壁層３１と井戸層３４とを８周期積層させた積層構造を有する発光層３０を形成する。
サセプタの温度を１０３０℃まで上げた後、窒素と水素との混合ガスをキャリアガスとして供給し、ＴＭＧａとＴＭＡｌとＣｐ２ＭｇとＮＨ３とを原料ガスとして供給することにより、発光層３０の上に、Ｍｇを含むＡｌＧａＮ層を第３ｐ形層２３として形成する。第３ｐ形層２３の厚さは、例えば、１０ｎｍ（５ｎｍ以上２０ｎｍ以下）である。
サセプタの温度を１０３０℃としたまま、窒素と水素との混合ガスをキャリアガスとして供給し、ＴＭＧａとＣｐ２ＭｇとＮＨ３とを原料ガスとして供給することにより、第３ｐ形層２３の上に、Ｍｇを含むＧａＮ層を第２ｐ形層２２として形成する。第２ｐ形層２２の厚さは、例えば、１００ｎｍ（４０ｎｍ以上１５０ｎｍ以下）である。第２ｐ形層２２のＭｇ濃度は、例えば、２×１０１９ｃｍ−３である。
第２ｐ形層２２を形成した後、Ｃｐ２Ｍｇの供給量を増やすことにより、第２ｐ形層２２の上に、高濃度のＭｇを含むＧａＮ層を第１ｐ形層２１として形成する。これにより、第１ｐ形層２１と第２ｐ形層２２と第３ｐ形層２３とを積層させた第２半導体層２０を、発光層３０の上に形成する。第１ｐ形層２１の厚さは、例えば、１０ｎｍ（３ｎｍ以上５ｎｍ以下）である。第１ｐ形層２１のＭｇ濃度は、例えば、３×１０２０ｃｍ−３である。第２半導体層２０の成長温度は、例えば、１０００℃以上１１００℃以下である。
基板５をＭＯＣＶＤ装置から取り出し、ＲＩＥ（Reactive Ion Etching）装置などのエッチング装置に基板５をセットする。第２半導体層２０の一部、発光層３０の一部、中間層４５の一部、及び、積層膜４０の一部を、エッチングによって取り除き、第１半導体層１０の一部を露出させることにより、第１半導体層１０の第１部分１０ａと第２部分１０ｂとを形成する。第２部分１０ｂの上に、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の積層体を第１電極７１として形成する。第１ｐ形層２１の上に、Ｎｉ膜／Ａｕ膜の積層体を第２電極７２として形成する。
以上により、図１に例示した半導体発光素子１１０が得られる。
次に、発光層３０の製造方法について、さらに説明する。
図３（ａ）〜図３（ｄ）は、発光層３０の製造手順を例示するタイミングチャートである。
図３（ａ）の横軸は、時間であり、縦軸は、サセプタの温度(℃）である。
図３（ｂ）の横軸は、時間であり、縦軸は、水素の流量（ｓｃｃｍ：ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎｕｔｅ）である。
図３（ｃ）の横軸は、時間であり、縦軸は、ＴＭＧａの流量である。
図３（ｄ）の横軸は、時間であり、縦軸は、ＴＭＩｎの流量である。
発光層３０の結晶成長においては、例えば、キャリアガスである窒素の流量を７０００ｓｃｃｍ、ＮＨ３の流量を３２０００ｓｃｃｍとし、反応炉への総ガス流量を３９０００ｓｃｃｍに保つ。ＮＨ３は、キャリアガスと共に発光層３０の成長時に常に供給し続ける。窒素の一部は、ＴＭＧａやＴＭＩｎなどのバブラーに供給する。キャリアガスとしては、不活性ガスである窒素が好ましいが、窒素の代わりにＡｒやＨｅなどを用いてもよい。
図３（ａ）〜図３（ｄ）のステップＳ１に表したように、サセプタの温度を８９０℃にする。窒素に４００ｓｃｃｍの水素を加えたキャリアガス（第２キャリアガス）を供給し、８ｓｃｃｍのＴＭＧａ及び３２０００ｓｃｃｍのＮＨ３を原料ガス（第２原料ガス）として供給する。これにより、ＧａＮ層である第１障壁層３１を２．５ｎｍ（４ｎｍ以上１０ｎｍ以下）成長させる。この時、水素とＴＭＧａとを加えた分だけ窒素の流量を減らし、総流量（総ガス供給量）が３９０００ｓｃｃｍとなるようにする。この例では、窒素の流量を６５９２（＝７０００−４０８）ｓｃｃｍとする。すなわち、ＩｎβＧａ１−βＮを含む第１障壁層３１は、４００ｓｃｃｍの流量（第４流量）で供給される水素と、６５９２ｓｃｃｍの流量（第５流量）で供給される窒素と、を含むキャリアガスと、ＴＭＧａとＮＨ３とを含み３２００８ｓｃｃｍの流量（第６流量）で供給される原料ガスと、によって形成される。第１障壁層３１の成長における水素の流量は、例えば、総流量の０．２％以上３％以下とする。この例において、水素の流量は、４００ｓｃｃｍであるから、総流量３９０００ｓｃｃｍに対して約１％である。
ステップＳ２に表したように、結晶成長を中断し、サセプタの温度を８３０℃まで下げる。この場合も、原料ガスであるＮＨ３の反応炉への供給、及び、キャリアガスである窒素の反応炉への供給は、サセプタの温度を下げている間も維持する。
ステップＳ３に表したように、サセプタの温度を８３０℃にした状態で、６９７０ｓｃｃｍの窒素と３０ｓｃｃｍの水素との混合ガスをキャリアガスとして供給し、ＴＭＧａ及びＮＨ３を原料ガスとして供給する。これにより、ＧａＮ層である第２障壁層３２を０．５ｎｍ（０．２ｎｍ以上１ｎｍ以下）成長させる。
ステップＳ４に表したように、ＴＭＩｎを原料ガスとしてさらに供給することで、ＩｎＧａＮ層である井戸層３４を４ｎｍ成長させる。すなわち、ＩｎαＧａ１−αＮを含む井戸層３４は、３０ｓｃｃｍの流量（第１流量）で供給される水素と、６８８５ｓｃｃｍの流量（第２流量）で供給される窒素と、を含むキャリアガス（第１キャリアガス）と、ＴＭＩｎとＴＭＧａとＮＨ３とを含み３２０８５ｓｃｃｍの流量（第３流量）で供給される原料ガス（第１原料ガス）と、によって基板５の上に形成される。この例において、井戸層３４は、第２障壁層３２の上に形成される。
井戸層３４の形成において、水素の流量は、総流量の０．０７％以上０．３％以下とする。より好ましくは、水素の流量は、総流量の０．１５％以下（６０ｓｃｃｍ以下）とする。この例において、水素の流量は、総流量の０．０７７％である。井戸層３４の形成においては、Ｖ族元素に対するIII族元素の比（以下、Ｖ／III比と称す）を、２００００以上３００００以下にする。この例において、Ｖ族元素は、窒素であり、III族元素は、ガリウム及びインジウムである。すなわち、この例において、Ｖ／III比は、ＮＨ３に対するＴＭＧａ及びＴＭＩｎの比である。この例では、Ｖ／III比は、２０３００である。
ステップＳ５に表したように、ＴＭＩｎの供給を停止することにより、サセプタの温度を８３０℃にした状態で、ＧａＮ層である第３障壁層３３を２ｎｍ（１ｎｍ以上３ｎｍ以下）成長させる。これにより、１つの多層膜３５が得られる。
ステップＳ６に表したように、サセプタの温度を８９０℃に上げる。この例において、ステップＳ６では、ＴＭＧａの供給を停止し、第３障壁層３３を成長させていない。第３障壁層３３は、ステップＳ６において温度を上昇させている間に、成長させ続けてもよい。
ステップＳ６の後、ステップＳ１に戻り、１層目の多層膜３５の井戸層３４の上に、２層目の多層膜３５の第１障壁層３１を形成する。ステップＳ１〜ステップＳ６の工程を８回繰り返す。井戸層３４を形成する工程と、第１障壁層３１を形成する工程と、をそれぞれ交互に複数回実施し、複数の井戸層３４と複数の第１障壁層３１とを交互に積層させる。これにより、８層の多層膜３５が得られる。
サセプタの温度を８９０℃にした状態で、６６００ｓｃｃｍの窒素に４００ｓｃｃｍの水素を加えた混合ガスをキャリアガスとして供給し、ＴＭＧａ及びＮＨ３を原料ガスとして供給することにより、８層目の多層膜３５の上に、ＧａＮ層であるキャップ層３６を３ｎｍ（１ｎｍ以上５ｎｍ以下）成長させる。
以上により、発光層３０が得られる。
図４（ａ）〜図４（ｄ）は、発光層３０の別の製造手順を例示するタイミングチャートである。
図４（ａ）〜図４（ｄ）に表したように、水素は、井戸層３４の形成時のみに供給してもよい。すなわち、第１障壁層３１、第２障壁層３２及び第３障壁層３４の形成時には、窒素のみをキャリアガスとして用いてもよい。図４（ａ）〜図４（ｄ）に表す製造手順において、第１障壁層３１、第２障壁層３２及び第３障壁層３３の形成時に窒素のみのキャリアガスを用いること以外は、図３（ａ）〜図３（ｄ）に表す製造手順と同じとすることができる。
次に、本願発明者が実施した実験について説明する。
実験においては、第１試料ＳＰ０１〜第３試料ＳＰ０３の３つの試料を作成する。第１試料ＳＰ０１は、図３（ａ）〜図３（ｄ）の製造手順で作製した第１実施例の試料である。第２試料ＳＰ０２は、図４（ａ）〜図４（ｄ）の製造手順で作製した第２実施例の試料である。第３試料ＳＰ０３は、第１障壁層３１の形成時、第２障壁層３２の形成時、第３障壁層３３の形成時、及び、井戸層３４の形成時において、キャリアガスに窒素のみを用いた（水素を添加しなかった）参考例の試料である。第３試料ＳＰ０３において、発光層３０を形成する際のキャリアガスの成分以外の製造方法及び構成は、第１試料ＳＰ０１の製造方法及び構成と実質的に同じである。
実験においては、３次元アトムプローブ（３ＤＡＰ）法により、第１試料ＳＰ０１〜第３試料ＳＰ０３のそれぞれについて、発光層３０におけるＩｎの組成比（濃度）を測定する。また、実験においては、第１試料ＳＰ０１〜第３試料ＳＰ０３のそれぞれについて、フォトルミネッセンス（ＰＬ）測定を行う。そして、ＰＬピーク波長に対するＰＬ半値幅の推移、及び、ＰＬピーク波長に対するピーク積分強度の関係を評価する。
図５（ａ）〜図５（ｃ）は、半導体発光素子の特性を例示するグラフ図である。
図５（ａ）は、第１試料ＳＰ０１の発光層３０のＩｎ組成比の測定結果である。図５（ｂ）は、第２試料ＳＰ０２の発光層３０のＩｎ組成比の測定結果である。図５（ｃ）は、第３試料ＳＰ０３の発光層３０のＩｎ組成比の測定結果である。
図５（ａ）〜図５（ｃ）において、横軸は、Ｚ軸方向（深さ方向）の位置ｚ（ｎｍ）であり、縦軸は、Ｉｎの組成比ＩＣ（％）である。
図５（ａ）に表したように、第１試料ＳＰ０１では、第２障壁層３２と井戸層３４との界面付近、及び、第３障壁層３３と井戸層３４との界面付近において、Ｉｎの組成比ＩＣが変化している。また、Ｉｎ組成比ＩＣは、Ｚ軸方向に沿って一定ではない。
図５（ｂ）に表したように、第２試料ＳＰ０２では、第２障壁層３２と井戸層３４との界面付近、及び、第３障壁層３３と井戸層３４との界面付近において、Ｉｎの組成比ＩＣが、第１試料ＳＰ０１よりも急激に変化している。
図５（ｃ）に表したように、第３試料ＳＰ０３では、第２障壁層３２と井戸層３４との界面付近、及び、第３障壁層３３と井戸層３４との界面付近において、Ｉｎの組成比ＩＣが、第１試料ＳＰ０１及び第２試料ＳＰ０２に比べてなだらかに変化している。
第１試料ＳＰ０１の井戸層３４及び第２試料ＳＰ０２におけるＩｎの組成比ＩＣの変化率（傾き）は、第３試料ＳＰ０３の井戸層３４におけるＩｎの濃度の変化率よりも高い。これは、第１試料ＳＰ０１における井戸層３４及び第２試料ＳＰ０２における井戸層３４のＩｎの偏析が、第３試料ＳＰ０３における井戸層３４のＩｎの偏析よりも抑えられていることを意味している。
図６及び図７は、半導体発光素子の特性を例示するグラフ図である。
図６の横軸は、ＰＬピーク波長ＷＬ（ｎｍ）であり、縦軸は、ＰＬ半値幅ＰＬｈｗ（ｎｍ）である。
図７の横軸は、ＰＬピーク波長ＷＬ（ｎｍ）であり、縦軸は、ピーク積分強度ＰＬｉｎｔ（任意単位）である。
図６に表したように、ＰＬピーク波長に対するＰＬ半値幅は、第１試料ＳＰ０１〜第３試料ＳＰ０３のそれぞれについてほぼ同じ値を推移している。
図７に表したように、第１試料ＳＰ０１の積分強度は、第３試料ＳＰ０３の積分強度よりも強い。そして、第２試料ＳＰ０２の積分強度は、第１試料ＳＰ０１の積分強度よりもさらに強い。
さらに、実験においては、第１試料ＳＰ０１〜第３試料ＳＰ０３のそれぞれについて、３ＤＡＰ法で井戸層３４の表面を観察する。そして、第１試料ＳＰ０１〜第３試料ＳＰ０３のそれぞれの井戸層３４の上面について、Ｉｎ等濃度面から算出される界面揺らぎ平均二乗粗さＲＭＳ（Root Mean Square）値を評価する。
図８は、半導体発光素子の特性を例示するグラフ図である。
図８は、第１試料ＳＰ０１〜第３試料ＳＰ０３のそれぞれのＲＭＳ値を表す。
図８に表したように、第１試料ＳＰ０１の井戸層３４のＲＭＳ値は、０．１８である。第２試料ＳＰ０２の井戸層３４のＲＭＳ値は、０．２２である。第３試料ＳＰ０３の井戸層３４のＲＭＳ値は、０．４２である。
本実施形態に係る半導体発光素子１１０の製造方法では、参考例の製造方法の製造方法に比べて、Ｉｎの偏析を抑えることができる。本実施形態では、井戸層３４の形成の際に、キャリアガスに微量の水素を含める。水素は、ＩｎＧａＮに対してエッチング作用を持つ。井戸層３４におけるＩｎの偏析の抑制は、キャリアガス中の水素の影響であると考えられる。例えば、水素が、Ｉｎの濃度の高い部分の発生を抑制したためであると考えられる。
井戸層３４のみに水素を添加した第２実施例の製造方法においても、水素を添加しない参考例の製造方法に比べて、井戸層３４におけるＩｎの偏析が抑制されている。第２実施例の製造方法では、第１実施例の製造方法よりも、さらに井戸層３４におけるＩｎの偏析を抑制できる。
また、本実施形態に係る半導体発光素子１１０の製造方法では、参考例の製造方法に比べて、ＰＬのピーク積分強度を向上させることができる。さらに、第２実施例の製造方法では、第１実施例の製造方法よりも発光効率を向上させることができる。井戸層３４のＩｎの偏析を抑制することにより、井戸層３４の結晶欠陥の発生を抑えることができる。本実施形態におけるピーク積分強度の向上は、井戸層３４の結晶欠陥の抑制に起因していると考えられる。
さらに、ＲＭＳ値の評価から、第１試料ＳＰ０１の井戸層３４の平坦性は、第３試料ＳＰ０３の井戸層３４の平坦性よりも高い。また、第２試料ＳＰ０２の井戸層３４の平坦性は、第１試料ＳＰ０１の井戸層３４の平坦性と同程度であった。これは、井戸層３４を形成する際の水素の添加により、クラスター（突起）などの形成が抑制されたためであると考えられる。井戸層３４の平坦性を向上させることにより、例えば、半導体発光素子１１０の発光効率をさらに向上させることができる。
前述のように、水素は、ＩｎＧａＮ層に対してエッチング作用を持つ。例えば、水素の多い環境下でＩｎＧａＮ層を成長させると、インジウムの脱離が促進され、所望のインジウムの濃度（例えば１０％）が得られなくなる。このため、従来は、ＩｎαＧａ１−αＮを含む井戸層３４の形成を、キャリアガスに窒素のみを用いた窒素雰囲気中で行っている。
本願発明者は、井戸層３４の形成と水素の量との関係性を鋭意検討し、井戸層３４を形成する際のキャリアガスに、微量の水素を添加することによって、Ｉｎの偏析を抑え、井戸層３４の結晶性を改善できることを見出した。これは、本願発明者の実験によって導出された新たな効果である。
具体的には、上記のように、井戸層３４を形成する際に、キャリアガスに含まれる水素の流量を、総流量の０．０７％以上０．１５％以下とする。これにより、Ｉｎの偏析を抑え、井戸層３４の結晶性を改善させることができる。
図９は、半導体発光素子の特性を例示するグラフ図である。
図９の横軸は、井戸層３４を形成する際の水素の流量（ｓｃｃｍ）であり、縦軸は、得られた半導体発光素子１１０のＰＬピーク積分強度（任意単位）である。
図９に表したように、水素の流量が３０ｓｃｃｍ以上６０ｓｃｃｍ以下の範囲においては、ＰＬピーク積分強度が実質的に同じである。これに対し、水素の流量を１００ｓｃｃｍにした場合には、水素の流量を６０ｓｃｃｍにした場合に比べて、ＰＬピーク積分強度が低下する。このように、水素の流量が、総流量に対して３０ｓｃｃｍ（０．０７％）よりも小さいと、Ｉｎの偏析を抑制させる効果が弱まる。反対に、６０ｓｃｃｍ（０．１５％）よりも大きいと、Ｉｎの偏析の抑制に留まらず、井戸層３４を分解させてしまう。例えば、井戸層３４そのものが、消失してしまう。
井戸層３４の成長温度は、５５０℃以上９００℃以下とする。５５０℃よりも低いと、ＮＨ３の分解効率が極端に低下し、ドロップレットが発生し易くなる。９００℃よりも高いと、熱分解により、ＩｎＧａＮの結晶成長が難しくなる。より好ましくは、井戸層３４の成長温度を７００℃以上８５０℃未満とする。これにより、青色または緑色の発光波長を適切に得ることができる。
第１障壁層３１の成長温度は、８００℃以上１２００℃以下とする。より好ましくは、第１障壁層３１の成長温度を８５０℃以上９５０℃以下とする。この温度の範囲で、第１障壁層３１の成長温度は、井戸層３４の成長温度よりも５０℃以上高くする。これにより、第１障壁層３１及び井戸層３４において、良好な結晶品質が得られやすくなる。第１障壁層３１の成長温度が、８００℃よりも低いと、成長中にピットが拡大し、平坦な膜を得ることが難しくなる。第１障壁層３１の成長温度が、９５０℃よりも高いと、温度の上昇に時間がかかってしまう。また、分解などによって井戸層３４の結晶品質を劣化させてしまう。１２００℃よりも高いと、第１バッファ層５１や第１半導体層１０の分解温度を超えてしまい、結晶成長温度として好ましくない。第１障壁層３１〜第３障壁層３３は、井戸層３４よりもバンドギャップの高い窒化物半導体層であればよく、不純物を含んでもよい。第１障壁層３１〜第３障壁層３３は、ＧａＮ層であることが好ましい。これにより、第１障壁層３１〜第３障壁層３３の結晶品質を高くでき、第１障壁層３１〜第３障壁層３３の結晶成長も容易となる。
井戸層３４の形成の前に、井戸層３４と同じ成長温度でＧａＮ層を含む第２障壁層３２を形成する。これにより、井戸層３４の品質をより高めることができる。また、井戸層３４の形成の後に、井戸層３４と同じ成長温度でＧａＮ層を含む第３障壁層３３を形成する。これにより、井戸層３４の分解を抑え、井戸層３４の品質をより高めることができる。
井戸層３４のＩｎの偏析を抑えることにより、井戸層３４を厚くすることができる。井戸層３４の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。より好ましい井戸層３４の厚さは、例えば、４ｎｍ以上８ｎｍ以下である。また、複数の多層膜３５のそれぞれで、井戸層３４の厚さを変化させてもよい。
第１障壁層３１の厚さは、１０ｎｍ以下とする。第１障壁層３１の厚さが１０ｎｍよりも大きいと、発光層３０の多重量子井戸構造の設計に制限を与えてしまう。
井戸層３４の上に第１障壁層３１を形成する際に、キャリアガスに微量の水素を含めた場合にも、井戸層３４のＩｎの偏析を抑えることができる。具体的には、第１障壁層３１の成長における水素の流量を、総流量の０．２％以上３％以下とする。０．２％よりも小さいと、Ｉｎの偏析を抑制させる効果が弱まる。反対に、３％よりも大きいと、Ｉｎの偏析の抑制に留まらず、井戸層３４を分解させてしまう。なお、第１障壁層３１の形成時には水素を添加することなく、井戸層３４の形成時のみに水素を添加することで、より適切にＩｎの偏析を抑制でき、井戸層３４の結晶品質をより向上させることができる。
図１０は、実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図１０に表したように、実施形態に係る半導体発光素子の製造方法は、発光層３０を形成するステップＳ１１０と、第２半導体層２０を形成するステップＳ１２０と、を含む。
発光層３０を形成するステップＳ１１０は、井戸層３４を形成する工程と、第１障壁層３１を形成する工程と、を含む。
これにより、井戸層３４におけるＩｎの偏析を抑制させた半導体発光素子１１０が製造される。
上記実施形態では、Ｉｎを含む窒化物半導体層として、井戸層３４を示しているが、例えば、積層膜４０に含まれる複数の第２層４２でもよい。すなわち、積層膜４０の第２層４２を第１窒化物半導体層とし、第１層４１を第２窒化物半導体層としてもよい。また、Ｉｎを含む窒化物半導体層は、ＩｎＧａＮ層に限ることなく、例えば、ＩｎＮ層やＩｎＡｌＧａＮ層などでもよい。このように、本実施形態に係る半導体発光素子の製造方法は、Ｉｎを含む他の窒化物半導体層の製造方法としても適用できる。
実施形態によれば、結晶品質の高い窒化物半導体層の製造方法及び半導体発光素子の製造方法が提供される。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。「積層される」状態は、互いに接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる状態も含む。「対向する」状態は、直接的に面する状態の他に、間に別の要素が挿入されて面する状態も含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体層及び半導体発光素子に含まれる、基板、第１窒化物半導体層、第２窒化物半導体層、第１半導体層、発光層、井戸層、障壁層及び第２半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体層の製造方法及び半導体発光素子の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体層の製造方法及び半導体発光素子の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…基板、 １０…第１半導体層、 １０ａ…第１部分、 １０ｂ…第２部分、 ２０…第２半導体層、 ２１…第１ｐ形層、 ２２…第２ｐ形層、 ２３…第３ｐ形層、 ３０…発光層、 ３１…第１障壁層、 ３２…第２障壁層、 ３３…第３障壁層、 ３４…井戸層、 ３５…多層膜、 ３６…キャップ層、 ４０…積層膜、 ４１…第１層、 ４２…第２層、 ４５…中間層４５、 ５１…第１バッファ層、 ５２…第２バッファ層、 ７１…第１電極７１、 ７２…第２電極７２、 １１０…半導体発光素子
本発明の実施形態によれば、第４流量で供給される水素と第５流量で供給される窒素とを含む第２キャリアガスと、ガリウムと窒素とを少なくとも含み第６流量で供給される第２原料ガスと、によって、第２窒化物半導体層を形成する工程と、第７流量で供給される水素と第８流量で供給される窒素とを含む第３キャリアガスと、ガリウムと窒素とを少なくとも含み第９流量で供給される第３原料ガスと、によって、第３窒化物半導体層を前記第２窒化物半導体層の上に形成する工程と、第１キャリアガスと第１原料ガスとによって、インジウムを含む第１窒化物半導体層を前記第３窒化物半導体層の上に形成する工程を備えた窒化物半導体層の製造方法が提供される。前記第１キャリアガスは、第１流量で供給される水素と第２流量で供給される窒素とを含む。前記第１原料ガスは、インジウムと窒素とを含み第３流量で供給される。前記第１流量は、前記第１流量と前記第２流量と前記第３流量との総流量に対して０．０７％以上０．１５％以下である。前記第４流量と前記第５流量と前記第６流量との総流量に対する前記第４流量の割合は、前記第１流量と前記第２流量と前記第３流量との総流量に対する前記第１流量の割合よりも高い。前記第７流量と前記第８流量と前記第９流量との総流量に対する前記第７流量の割合は、前記第４流量と前記第５流量と前記第６流量との総流量に対する前記第４流量の割合よりも低い。前記第２窒化物半導体層の成長温度は、前記第１窒化物半導体層の成長温度よりも高い。前記第３窒化物半導体層の成長温度は、前記第２窒化物半導体層の成長温度よりも低い。
図３（ａ）〜図３（ｄ）のステップＳ１に表したように、サセプタの温度を８９０℃にする。窒素に４００ｓｃｃｍの水素を加えたキャリアガス（第２キャリアガス）を供給し、８ｓｃｃｍのＴＭＧａ及び３２０００ｓｃｃｍのＮＨ３を原料ガス（第２原料ガス）として供給する。これにより、ＧａＮ層である第１障壁層３１を２．５ｎｍ成長させる。この時、水素とＴＭＧａとを加えた分だけ窒素の流量を減らし、総流量（総ガス供給量）が３９０００ｓｃｃｍとなるようにする。この例では、窒素の流量を６５９２（＝７０００−４０８）ｓｃｃｍとする。すなわち、ＩｎβＧａ１−βＮを含む第１障壁層３１は、４００ｓｃｃｍの流量（第４流量）で供給される水素と、６５９２ｓｃｃｍの流量（第５流量）で供給される窒素と、を含むキャリアガスと、ＴＭＧａとＮＨ３とを含み３２００８ｓｃｃｍの流量（第６流量）で供給される原料ガスと、によって形成される。第１障壁層３１の成長における水素の流量は、例えば、総流量の０．２％以上３％以下とする。この例において、水素の流量は、４００ｓｃｃｍであるから、総流量３９０００ｓｃｃｍに対して約１％である。

Claims (8)

  1. 第１流量で供給される水素と第２流量で供給される窒素とを含む第１キャリアガスと、インジウムと窒素とを含み第３流量で供給される第１原料ガスと、によって、インジウムを含む第１窒化物半導体層を基板上に形成する工程であって、前記第１流量は、前記第１流量と前記第２流量と前記第３流量との総流量に対して０．０７％以上０．１５％以下である工程を備えた窒化物半導体層の製造方法。
  2. 前記第１原料ガスは、ガリウムをさらに含み、
    前記第１窒化物半導体層は、ＩｎαＧａ１−αＮ（０＜α＜１）を含む請求項１記載の窒化物半導体層の製造方法。
  3. 第４流量で供給される水素と第５流量で供給される窒素とを含む第２キャリアガスと、ガリウムと窒素とを少なくとも含み第６流量で供給される第２原料ガスと、によって、ＩｎβＧａ１−βＮ（０≦β＜１、β＜α）を含む第２窒化物半導体層を前記第１窒化物半導体層の上に形成する工程であって、前記第４流量は、前記第４流量と前記第５流量と前記第６流量との総流量に対して０．２％以上３％以下である工程を、さらに備えた請求項２記載の窒化物半導体層の製造方法。
  4. 前記第２窒化物半導体層の厚さは、４ｎｍ以上１０ｎｍ以下である請求項３記載の窒化物半導体層の製造方法。
  5. 前記第１窒化物半導体層の厚さは、４ｎｍ以上８ｎｍ以下である請求項１〜４のいずれか１つに記載の窒化物半導体層の製造方法。
  6. 窒化物半導体を含む第１導電形の第１半導体層の上に発光層を形成する工程であって、
    第１流量で供給される水素と第２流量で供給される窒素とを含む第１キャリアガスと、インジウムとガリウムと窒素とを含み第３流量で供給される第１原料ガスと、によって、ＩｎβＧａ１−βＮ（０≦β＜１、β＜α）を含む井戸層を、前記第１半導体層の上に形成する工程であって、前記第１流量は、前記第１流量と前記第２流量と前記第３流量との総流量に対して０．０７％以上０．１５％以下である工程と、
    第４流量で供給される水素と第５流量で供給される窒素とを含む第２キャリアガスと、ガリウムと窒素とを少なくとも含み第６流量で供給される第２原料ガスと、によって、ＩｎβＧａ１−βＮ（０≦β＜１、β＜α）を含む障壁層を、前記井戸層の上に形成する工程であって、前記第４流量は、前記第４流量と前記第５流量と前記第６流量との総流量に対して０．２％以上３％以下である工程と、
    を含む工程と、
    窒化物半導体を含み第２導電形の第２半導体層を前記発光層の上に形成する工程と、
    を備えた半導体発光素子の製造方法。
  7. 前記発光層を形成する前記工程は、前記井戸層を形成する前記工程と、前記障壁層を形成する前記工程と、をそれぞれ交互に複数回実施し、複数の前記井戸層と複数の前記障壁層とを交互に積層させる請求項６記載の半導体発光素子の製造方法。
  8. 前記第２半導体層の成長温度は、前記井戸層の成長温度よりも高い請求項６または７に記載の半導体発光素子の製造方法。
JP2012179532A 2012-08-13 2012-08-13 窒化物半導体層の製造方法及び半導体発光素子の製造方法 Expired - Fee Related JP5383880B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012179532A JP5383880B1 (ja) 2012-08-13 2012-08-13 窒化物半導体層の製造方法及び半導体発光素子の製造方法
US13/798,436 US9130069B2 (en) 2012-08-13 2013-03-13 Method for manufacturing nitride semiconductor layer and method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012179532A JP5383880B1 (ja) 2012-08-13 2012-08-13 窒化物半導体層の製造方法及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP5383880B1 JP5383880B1 (ja) 2014-01-08
JP2014038913A true JP2014038913A (ja) 2014-02-27

Family

ID=50036582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012179532A Expired - Fee Related JP5383880B1 (ja) 2012-08-13 2012-08-13 窒化物半導体層の製造方法及び半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US9130069B2 (ja)
JP (1) JP5383880B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182207A1 (ja) * 2014-05-30 2015-12-03 三菱化学株式会社 エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2022015556A (ja) * 2020-07-09 2022-01-21 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子とその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104671B4 (de) * 2012-05-30 2020-03-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip
JP2015018840A (ja) * 2013-07-08 2015-01-29 株式会社東芝 半導体発光素子
KR102408721B1 (ko) * 2016-01-27 2022-06-15 삼성전자주식회사 반도체 발광소자 제조방법
JP6652042B2 (ja) * 2016-12-13 2020-02-19 三菱電機株式会社 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
JP7003282B2 (ja) 2017-11-07 2022-02-04 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
CN111785817A (zh) * 2020-08-25 2020-10-16 北京蓝海创芯智能科技有限公司 一种InGaN/(In)GaN量子阱结构及提高量子阱发光均匀性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119066A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の製造方法
JP2011119374A (ja) * 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2011171431A (ja) * 2010-02-17 2011-09-01 Panasonic Corp 半導体発光装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005109478A1 (en) * 2004-05-12 2005-11-17 Showa Denko K.K. P-type group iii nitride semiconductor and production method thereof
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009231591A (ja) 2008-03-24 2009-10-08 Eudyna Devices Inc 発光素子の製造方法
JP5624712B2 (ja) * 2008-09-01 2014-11-12 豊田合成株式会社 ＴｉＯ２からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法
JP4987994B2 (ja) 2010-02-17 2012-08-01 株式会社東芝 窒化物半導体の結晶成長方法
JP2012009695A (ja) * 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
GB2482311A (en) * 2010-07-28 2012-02-01 Sharp Kk II-III-N and II-N semiconductor nanoparticles, comprising the Group II elements Zinc (Zn) or Magensium (Mg)
JP5879225B2 (ja) * 2011-08-22 2016-03-08 住友化学株式会社 窒化物半導体テンプレート及び発光ダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119066A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の製造方法
JP2011119374A (ja) * 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2011171431A (ja) * 2010-02-17 2011-09-01 Panasonic Corp 半導体発光装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182207A1 (ja) * 2014-05-30 2015-12-03 三菱化学株式会社 エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2022015556A (ja) * 2020-07-09 2022-01-21 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子とその製造方法
JP7318603B2 (ja) 2020-07-09 2023-08-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
US11955581B2 (en) 2020-07-09 2024-04-09 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and production method therefor

Also Published As

Publication number Publication date
JP5383880B1 (ja) 2014-01-08
US20140045289A1 (en) 2014-02-13
US9130069B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
JP5383880B1 (ja) 窒化物半導体層の製造方法及び半導体発光素子の製造方法
EP2731151B1 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
TWI479683B (zh) 氮化物半導體發光元件及其製造方法
TWI478383B (zh) 半導體發光裝置
JP5372045B2 (ja) 半導体発光素子
JP2014127708A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2011222728A (ja) 窒素化合物半導体発光素子およびその製造方法
JP6001446B2 (ja) 半導体発光素子及びその製造方法
JP2012216751A (ja) Ｉｉｉ族窒化物半導体発光素子
JP4865047B2 (ja) 結晶成長方法
JP6227134B2 (ja) 窒化物半導体発光素子
US20120286237A1 (en) Semiconductor light emitting device and wafer
JPWO2016072150A1 (ja) 窒化物半導体発光素子
TWI636581B (zh) Semiconductor light-emitting element
JP2016072388A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5229048B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2008311579A (ja) 窒化物半導体発光素子の製造方法
US10461214B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP2017037873A (ja) 半導体発光素子
JP2011187862A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2021158291A (ja) 窒化物半導体素子の製造方法
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP6071044B2 (ja) 半導体発光素子及びその製造方法
US20170025578A1 (en) Nitride semiconductor element
JP2017117845A (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

LAPS Cancellation because of no payment of annual fees