JP2015018840A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2015018840A JP2015018840A JP2013143085A JP2013143085A JP2015018840A JP 2015018840 A JP2015018840 A JP 2015018840A JP 2013143085 A JP2013143085 A JP 2013143085A JP 2013143085 A JP2013143085 A JP 2013143085A JP 2015018840 A JP2015018840 A JP 2015018840A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- light emitting
- semiconductor layer
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Abstract
【課題】発光効率の高い半導体発光素子を提供する。【解決手段】実施形態によれば、第1半導体層と、第2半導体層と、発光層と、を備えた半導体発光素子が提供される。発光層は、第1半導体層と第2半導体層との間に設けられ厚さt1(ナノメートル)の井戸層を含む。井戸層は、0よりも高く1よりも低いIn組成比xを有するInxGa1−xNの井戸層を含む。第1半導体層は、第1半導体層から第2半導体層に向かう積層方向に対して垂直な平面内において0.02パーセント以上0.25パーセント以下の引っ張り歪みを有する。発光層から放出される光のピーク波長λp(ナノメートル)は、λp=a1+a2?(x+(t1−3.0)?a3)の関係を満たす。a1は、359以上363以下である。a2は、534以上550以下である。a3は、0.0205以上0.0235以下である。【選択図】図1
Description
本発明の実施形態は、半導体発光素子に関する。
例えば、青色の光を発光する青色LED(light Emitting Diopde)と、黄色または赤色などの蛍光体と、を組み合わせることで白色光が得られる。このような白色LEDは、照明用途に用いられており、省エネルギー効果が期待されている。
青色LEDには、窒化物半導体が用いられ、発光層には、例えば、InGaN/GaNの量子井戸構造が用いられる。InGaNの格子定数がGaNの格子定数とは異なるため、InGaN/GaNの量子井戸構造の作製条件によっては、InGaN結晶層の品質が低下し、発光効率が下がることがある。発光効率の高い半導体発光素子の実現が望まれている。
本発明の実施形態は、発光効率の高い半導体発光素子を提供する。
実施形態によれば、第1導電形の第1半導体層と、第2導電形の第2半導体層と、発光層と、を備えた半導体発光素子が提供される。前記第1半導体層は、窒化物半導体結晶を含む。前記第2半導体層は、窒化物半導体結晶を含む。前記発光層は、前記第1半導体層と前記第2半導体層との間に設けられ厚さt1(ナノメートル)の井戸層を含む。前記井戸層は、0よりも高く1よりも低いIn組成比xを有するInxGa1−xNの井戸層を含む。前記第1半導体層は、前記第1半導体層から前記第2半導体層に向かう積層方向に対して垂直な平面内において0.02パーセント以上0.25パーセント以下の引っ張り歪みを有する。前記第2半導体層は、前記平面内の引っ張り歪みを有する。前記井戸層の格子定数は、前記第1半導体層の格子定数よりも大きい。前記井戸層の格子定数は、前記第2半導体層の格子定数よりも大きい。前記発光層から放出される光のピーク波長λp(ナノメートル)は、λp=a1+a2×(x+(t1−3.0)×a3)の関係を満たす。前記a1は、359以上363以下である。前記a2は、534以上550以下である。前記a3は、0.0205以上0.0235以下である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図1は、半導体発光素子の特性を例示している。
図2は、実施形態に係る半導体発光素子を例示する模式的断面図である。
図3は、実施形態に係る半導体発光素子を例示する模式図である。
まず、図2を参照して、半導体発光素子の構成の例について説明する。
図1は、半導体発光素子の特性を例示している。
図2は、実施形態に係る半導体発光素子を例示する模式的断面図である。
図3は、実施形態に係る半導体発光素子を例示する模式図である。
まず、図2を参照して、半導体発光素子の構成の例について説明する。
図2に表したように、実施形態に係る半導体発光素子110は、第1導電形の第1半導体層10と、第2導電形の第2半導体層20と、発光層30と、を含む。発光層30は、第1半導体発光層10と第2半導体層20との間に設けられる。半導体発光素子110は、例えば、LEDである。半導体発光素子110は、レーザダイオードでも良い。以下では、半導体発光素子110が、LEDである場合として説明する。
例えば、第1導電形はn形であり、第2導電形はp形である。第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形である場合として説明する。
第1半導体層10及び第2半導体層20は、窒化物半導体結晶を含む。第1半導体層10から第2半導体層20に向かう方向を積層方向とする。積層方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
第1半導体層10には、例えばn形GaN層が用いられる。第2半導体層20には、例えば、p形GaN層が用いられる。第2半導体層20は、p形AlGaN層をさらに含んでいてもよい。第2半導体層20は、組成比の互いに異なる複数のAlGaN層を含んでもよい。第1半導体層10は、例えば、便宜的にi−GaN層をさらに含んでも良い。i−GaN層と発光層30との間にn形GaN層が配置される。i−GaN層における不純物濃度は、n形GaN層における不純物濃度よりも低い。i−GaN層は、例えば、ノンドープGaN層である。
発光層30は、窒化物半導体結晶を含む。発光層30は、井戸層32(量子井戸層)を含む。発光層30は、例えば、単一量子井戸(SQW:Single Quantum Well)構造、または、多重量子井戸(MQW:Multiple Quantum Well)構造を有する。SQW構造においては、井戸層32の数は、1である。MQW構造においては、井戸層32の数は2以上である。例えば発光層30は、障壁層34をさらに含む。井戸層32は、複数の障壁層34の間に配置される。例えば、複数の障壁層34と、複数の井戸層32と、がZ軸方向に沿って交互に配置される。井戸層32及び障壁層34は、窒化物半導体結晶を含む。
井戸層32のバンドギャップエネルギーは、障壁層34のバンドギャップエネルギーよりも小さい。井戸層32のバンドギャップエネルギーは、第1半導体層10のバンドギャップエネルギーよりも小さく、第2半導体層20のバンドギャップエネルギーよりも小さい。
井戸層32には、例えばInGaNが用いられる。すなわち、井戸層32は、InxGa1−xN(0<x<1)の結晶層を含む。井戸層32におけるIn組成比xは、0よりも高く1よりも低い。井戸層32のInGaN結晶における格子定数は、第1半導体層10(例えばGaN)の格子定数よりも大きい。さらに、井戸層32のInGaN結晶における格子定数は、第2半導体層20(例えばGaN)の格子定数よりも大きい。
井戸層32は、Z軸方向に沿った厚さ(井戸層厚t1)を有する。障壁層34は、Z軸方向方向に沿った厚さ(障壁層厚t2)を有する。例えば、障壁層厚t2は、井戸層厚t1よりも厚い。これにより、井戸層32へのキャリアの閉じ込め効果が高まり、高い発光効率を得易い。
この例では、半導体発光素子110は、支持基板40と、第1電極81と、第2電極82と、導電層90と、をさらに含む。
支持基板40と発光層30との間に、第2半導体層20が配置される。支持基板40と第2半導体層20との間に導電層90が配置される。第1電極81は、第1半導体層10と電気的に接続される。この例では、発光層30の一部と、第1電極81と、の間に、第1半導体層10の一部が配置されている。第2電極82は、第2半導体層20と電気的に接続される。この例では、導電層90の一部と、第2電極82と、の間に、支持基板40の一部が配置されている。この例では、第2電極82は、支持基板40及び導電層90を介して、第2半導体層20と電気的に接続されている。第2電極82は、支持基板40を介することなく導電層90に接していてもよい。
支持基板40には、導電性材料(例えば金属または半導体)が用いられる。支持基板40には、例えば銅層が用いられる。支持基板40には、例えば、めっき金属層を用いても良い。支持基板40として、不純物を含むシリコン基板(半導体基板)などを用いても良い。
この例では、導電層90は、反射金属層93と、第1接合金属層91と、第2接合金属層92と、を含む。第2接合金属層92と第2半導体層20との間に第1接合金属層91が配置される。第1接合金属層91と第2半導体層20との間に反射金属層93が配置される。
反射金属層93には、例えば、Ag層、または、Agを含む合金層が用いられる。第1接合層91及び第2接合金属層92の少なくともいずれかには、例えば、AuSn合金などが用いられる。例えば、第2半導体層20の表面に反射金属層93が設けられる。反射金属層93の表面に第1接合金属層91が設けられる。一方、例えば、銅などの支持基板40の表面に第2接合金属層92が設けられる。第1接合金属層91と第2接合金属層92とを接合することで、第2電極82と第2半導体層20が電気的に接続される。この例の半導体発光素子110は、例えば、Thin Film型のLEDである。
第1電極81と第2電極82とに電圧を印加することで、第1半導体層10及び第2半導体層20を介して、発光層30に電流が供給される。これにより、発光層30から光30Lが放出される。この例では、光30Lは、第1半導体層10の側から外部に出射する。この例では、第1半導体層10の表面(発光層30とは反対側の面)に凹凸10pが設けられている。凹凸10pを設けることで、光30Lの取り出し効率が高まる。
支持基板40の熱伝導率は、第1半導体層10と第2半導体層20と発光層30とを含む積層体の熱伝導率よりも高い。これにより、効率良く放熱でき、高い発光効率が得られる。
第1半導体層10、発光層30及び第2半導体層20を含む積層体は、例えば、成長用基板の上にエピタキシャル成長されて形成される。例えば、成長は高温で行われ、成長後に室温に戻したときに、積層体と成長用基板との間の熱膨張係数の差により、積層体に応力が印加される場合がある。さらに、成長用基板の結晶と積層体の結晶との間の格子定数の差により、積層体に応力が印加される場合がある。さらに、積層体に応力を印加する歪み調整層から、積層体に応力が印加される場合もある。このように、積層体に応力が印加されることで、積層体に歪みが生じる。
本実施形態においては、第1半導体層10は、歪みを有している。
図3は、半導体発光素子110の半導体結晶層における、歪み及び応力を例示している。
この例では、説明を簡単にするために、第1半導体層10、発光層30及び第2半導体層20を含む積層体が、成長用基板50の上に設けられている状態について説明する。例えば、成長用基板50の上に、第1半導体層10、発光層30及び第2半導体層20が、この順で成長される。
図3は、半導体発光素子110の半導体結晶層における、歪み及び応力を例示している。
この例では、説明を簡単にするために、第1半導体層10、発光層30及び第2半導体層20を含む積層体が、成長用基板50の上に設けられている状態について説明する。例えば、成長用基板50の上に、第1半導体層10、発光層30及び第2半導体層20が、この順で成長される。
図3に表したように、第1半導体層10は、引っ張り歪みA13を有する。この引っ張り歪みは、X−Y平面内の歪みである。この引っ張り歪みは、例えば、第1半導体層10に、引っ張り応力A11が加えられることで生じる。この引っ張り応力も、X−Y平面内の応力である。例えば、成長用基板50から第1半導体層10にこの引っ張り応力が加えられることで、上記の引っ張り歪みが生じる。
一方、発光層30は、圧縮応力A31を受ける。既に説明したように、井戸層32のInGaN結晶における格子定数は、第1半導体層10(例えばGaN)の格子定数よりも大きい。これにより、発光層30における圧縮応力A31が生じる。
一方、例えば、第2半導体層20は、引っ張り歪みA23を有する。この引っ張り歪みは、X−Y平面内の歪みである。この引っ張り歪みは、例えば、第2半導体層20に、引っ張り応力A21が加えられることで生じる。この引っ張り応力も、X−Y平面内の応力である。
このように、本実施形態に係る半導体発光素子110においては、第1半導体層10は、面内方向の引っ張り歪み(格子間隔の弾性的な伸縮)を有する。すなわち、第1半導体層10は、積層方向(Z軸方向)に対して垂直な面内(X−Y平面)の引っ張り歪みA13を有する。この引っ張り歪みA13は、例えば、第1半導体層10が、外部から受ける引っ張り応力A11(例えば結晶に加わる静的な力)により生じる。本願明細書において、面内方向は、積層方向に対して垂直な平面内の方向である。
例えば、第1半導体層10の面内方向の格子長(実際の結晶格子の中での格子間隔)は、第1半導体層10の格子定数よりも長い。
本願明細書において、格子定数は、その層に応力が印加されていない状態の格子間隔であり、物理定数として決まる値である。結晶層が引っ張り歪みを有するとき、その結晶層の格子長は、格子定数(歪みがない場合の格子長)よりも長い。逆に、結晶層が圧縮歪みを有するとき、その結晶層の格子長は、格子定数(歪みがない場合の格子長)よりも短い。
一方、発光層30に含まれる窒化物半導体結晶は、第1半導体層10の面内の格子長よりも大きい格子定数を有する。井戸層32は、第1半導体層10から圧縮応力A31を受ける結果、圧縮歪みA33(格子間隔の弾性的な伸縮)を有する。すなわち、井戸層32の面内方向の格子長は、井戸層32の面内方向の格子定数よりも小さい。
発光層30において、平均の格子定数が定義できる。平均の格子定数は、障壁層34の格子定数と、井戸層32の格子定数と、を厚さ配分で重みづけして平均した格子定数である。発光層30の平均の格子定数は、第1半導体層10の格子定数よりも大きい。さらに、発光層30の平均の格子定数は、引っ張り応力を受けて面内方向に拡張された第1半導体層10の面内方向の格子長よりも大きい。
実施形態において、窒化物半導体結晶層の結晶方位は任意である。例えば、第1半導体層10、発光層30及び第2半導体層20を含む積層体における結晶方位(c軸)は、Z軸方向に対して実質的に平行である。例えば、(0001)面は、Z軸方向に対して平行である。この場合、面内方向の格子定数は、例えば、a軸方向の格子間隔(歪みがない場合の格子間隔)である。面内方向の格子長は、例えば、a軸方向の格子間隔である。
図1は、半導体発光素子110の特性を例示している。
図1は、半導体発光素子110における井戸層32のIn組成比xと、発光層30からから放出される光(光30L)のピーク波長λp(ナノメートル:nm)との関係についての実験結果を例示している。この例では、第1半導体層10が有する引っ張りひずみは、約0.13%(0.12%以上0.14%以下)である。図1の横軸は、In組成比xである。縦軸は、波長λp(nm)である。図1に示した実験の条件、及び、各値の導出方法については、後述する。
図1は、半導体発光素子110における井戸層32のIn組成比xと、発光層30からから放出される光(光30L)のピーク波長λp(ナノメートル:nm)との関係についての実験結果を例示している。この例では、第1半導体層10が有する引っ張りひずみは、約0.13%(0.12%以上0.14%以下)である。図1の横軸は、In組成比xである。縦軸は、波長λp(nm)である。図1に示した実験の条件、及び、各値の導出方法については、後述する。
この例では、井戸層32の厚さ(井戸層厚t1)が、2.7nm、3.0nm、3.7nm及び4.2nmと変えられている。
図1から分かるように、それぞれの井戸層厚t1において、光のピーク波長λpは、In組成比xに対して実質的に線形に変化している。この例では、引っ張りひずみが0.12%以上0.14%以下の場合において、In組成比xとピーク波長λpとの関係が一定であると近似する。
例えば、井戸層厚t1が3.0nmのときは、ピーク波長λp(nm)は、実質的に以下の第1式で表される。
λp=361+542×x (1)
図1から分かるように、井戸層厚t1を変えると、ピーク波長λpはシフトする。井戸層厚t1が3.0nmのときを基準にすると、ピーク波長λp(nm)は、井戸層厚t1(nm)及びIn組成比xを用いて、以下の第2式で表される。
λp=a1+a2×(x+(t1−3.0)×a3) (2)
ここで、a1、a2及びa3は、定数である。
λp=361+542×x (1)
図1から分かるように、井戸層厚t1を変えると、ピーク波長λpはシフトする。井戸層厚t1が3.0nmのときを基準にすると、ピーク波長λp(nm)は、井戸層厚t1(nm)及びIn組成比xを用いて、以下の第2式で表される。
λp=a1+a2×(x+(t1−3.0)×a3) (2)
ここで、a1、a2及びa3は、定数である。
図1に示した例では、誤差を考慮すると、定数a1は、361±2である。すなわち、定数a1は、359以上363以下である。定数a2は、542±8である。すなわち、定数a2は、534以上550以下である。定数a3は、0.022±0.0015である。すなわち、定数a3は、0.0205以上0.0235以下である。
このように、本実施形態に係る半導体発光素子110においては、井戸層厚t1、井戸層32のIn組成比x、及び、発光のピーク波長λpは、上記の第2式の関係を満たす。この第2式は、本願発明者により見出された関係である。
第2式の関係は、本実施形態において、第1半導体層10が、面内方向(Z軸方向に対して垂直なX−Y平面内の方向)の引っ張り歪みを有し、第2半導体層20が、面内方向の引っ張り歪みを有しているときに得られる。
以下、これらの半導体層が、引っ張り歪みではなく圧縮歪みを有する参考例について説明する。
図4は、参考例の半導体発光素子を例示する模式図である。
図4に表したように、参考例の半導体発光素子119においても、第1半導体層10、発光層30及び第2半導体層20が設けられる。半導体発光素子119においては、半導体発光素子110とは異なり、第1半導体層10が面内方向の圧縮歪みを有し、第2半導体層20が面内方向の圧縮歪みを有する。
図4に表したように、参考例の半導体発光素子119においても、第1半導体層10、発光層30及び第2半導体層20が設けられる。半導体発光素子119においては、半導体発光素子110とは異なり、第1半導体層10が面内方向の圧縮歪みを有し、第2半導体層20が面内方向の圧縮歪みを有する。
例えば、参考例においては、第1半導体層10は、圧縮応力B11を受けている。この圧縮応力は強い。これにより、第1半導体層10は、圧縮歪みを有する。一方、この場合も、井戸層32のInGaN結晶における格子定数が、第1半導体層10(例えばGaN)の格子定数よりも大きい。このため、発光層30における圧縮応力B31が生じる。参考例においては、第1半導体層10が圧縮応力B11を受けているため、発光層30が受ける圧縮応力B31は、非常に大きくなる。一方、参考例においては、第2半導体層20は、圧縮歪みB21を受けている。
このように、参考例の半導体発光素子119においては、第1半導体層10及び第2半導体層20が面内方向の圧縮応力を受けており、面内方向の圧縮歪みを有している。このため、発光層30が受ける圧縮応力が非常に大きい。
これに対して、図3に関して説明したように、本実施形態に係る半導体発光素子110においては、第1半導体層10及び第2半導体層20が面内方向の引っ張り応力を受けており、面内方向の引っ張り歪みを有している。このため、発光層30が受ける圧縮応力は、参考例に比べて小さくなる。
このように、実施形態に係る半導体発光素子110においては、第1半導体層10及び第2半導体層20に面内方向の引っ張り応力が印加される。この応力は、既に説明したように、例えば、成長用基板50から受ける応力である。例えば、成長用基板50としてシリコン基板を用いると、シリコンと窒化物半導体との間における熱膨張係数の差により、上記のような引っ張り応力が形成される場合がある。一方、半導体発光素子119の基板55として、例えば、サファイア基板を用いると、上記のような圧縮応力が形成される。
このように応力の方向が半導体発光素子110とは異なる半導体発光素子119においては、半導体発光素子110とは異なる発光特性が得られる。
図5は、半導体発光素子の特性を例示するグラフ図である。
図5は、上記の半導体発光素子110及び119について、井戸層32におけるIn組成比xとピーク波長λpの関係の実験結果を例示している。この例では、井戸層厚t1は、3.0nmである。図5に示された半導体発光素子110の特性は、図1における井戸層厚t1が3.0nmの特性の一部に相当する。半導体発光素子119においては、第1半導体層10に約0.15%の圧縮応力が印加されている。
図5は、上記の半導体発光素子110及び119について、井戸層32におけるIn組成比xとピーク波長λpの関係の実験結果を例示している。この例では、井戸層厚t1は、3.0nmである。図5に示された半導体発光素子110の特性は、図1における井戸層厚t1が3.0nmの特性の一部に相当する。半導体発光素子119においては、第1半導体層10に約0.15%の圧縮応力が印加されている。
図5に表したように、同じIn組成比xの値において、参考例の半導体発光素子119におけるピーク波長λpは、実施形態に係る半導体発光素子110におけるピーク波長λpよりも短い。換言すると、同じピーク波長λpとなるIn組成比xは、半導体発光素子119に比べて、半導体発光素子110においては、低い。
このように、参考例の半導体発光素子119においては、上記の第1式や第2式の関係とは異なる関係が生じる。そして、実施形態においては、参考例よりも低いIn組成比xにより、所望のピーク波長λpが得られる。
例えば、440nmのピーク波長λpを得る場合、半導体発光素子110においては、In組成比xは、0.145である。これに対して、半導体発光素子119においては、In組成比xは、約0.162となる。
発光層30が所定のピーク波長λpと同等のピーク波長を得るように構成される場合において、In組成比xは、格子長が格子定数と同等の井戸層のIn組成比よりも低い。このように、目的とするピーク波長λpを得るためのIn組成比xを低くすることにより、高い結晶性が得られる。これにより、高い発光効率が得られる。
以下、半導体発光素子の特性の例について説明する。
井戸層厚t1を薄くすると、キャリアの閉じ込め効果が大きくなる。その結果、電子の分布と、ホールの分布と、の重なる領域(重なり積分)が大きくなる。これにより、発光効率が向上する。
しかしながら、井戸層厚t1を薄くすると、発光のピーク波長λpがシフトする。
井戸層厚t1を薄くすると、キャリアの閉じ込め効果が大きくなる。その結果、電子の分布と、ホールの分布と、の重なる領域(重なり積分)が大きくなる。これにより、発光効率が向上する。
しかしながら、井戸層厚t1を薄くすると、発光のピーク波長λpがシフトする。
図6(a)及び図6(b)は、半導体発光素子のバンドギャップエネルギーを例示する模式図である。
図6(a)に例示する半導体発光素子110aにおいては、井戸層32は、井戸層厚t11を有する。図6(b)に例示する半導体発光素子110bにおいては、井戸層32は、井戸層厚t12を有する。半導体発光素子110bの井戸層厚t12は、半導体発光素子110aの井戸層厚t11よりも薄い(すなわち、t11>t12)。
図6(a)及び図6(b)に例示したように、井戸層厚t1が薄いと、量子準位が高くなり、等価的にバンドギャップエネルギーが大きくなる(すなわち、Eg1<Eg2)。井戸層32における等価的なバンドギャップエネルギーが大きくなると、発光のピーク波長λpが短くなる。このように、同じIn組成比xにおいて、井戸層厚t1を薄くすると、発光のピーク波長λpが短くなる。
このため、井戸層厚t1を薄くしつつ、所望のピーク波長λpを得るためには、井戸層32のIn組成比xを高くすることになる。しかしながら、In組成比xを高くすると、結晶性が劣化し易い。これにより、発光効率を十分に向上できない。
本願発明者は、図5に例示したように、半導体結晶層に加わる応力(歪み)によって、In組成比xとピーク波長λpとの関係が変化することに着目した。本実施形態においては、半導体結晶層に面内方向の引っ張り歪を付与することで、目的とするピーク波長λpを得るためのIn組成比xを低減できる。これにより、結晶性の劣化を抑制して、所望のピーク波長λpの光を、高い効率で得る。
図7(a)及び図7(b)は、半導体発光素子の特性を例示するグラフ図である。
図7(a)は、半導体結晶層に引っ張り応力が加えられる半導体発光素子110の特性を例示する。図7(b)は、半導体結晶層に圧縮応力が加えられる半導体発光素子119の特性を例示する。これらの図の横軸は、井戸層厚t1である。縦軸は、発光効率EF(任意単位)である。これらの図には、井戸層32の厚さに起因する効率EFtと、井戸層32におけるIn組成比xに起因する効率EFxと、が例示されている。これらの図は、発光のピーク波長λpが一定になるときの特性を例示している。この例では、ピーク波長λpは、440nmである。
図7(a)は、半導体結晶層に引っ張り応力が加えられる半導体発光素子110の特性を例示する。図7(b)は、半導体結晶層に圧縮応力が加えられる半導体発光素子119の特性を例示する。これらの図の横軸は、井戸層厚t1である。縦軸は、発光効率EF(任意単位)である。これらの図には、井戸層32の厚さに起因する効率EFtと、井戸層32におけるIn組成比xに起因する効率EFxと、が例示されている。これらの図は、発光のピーク波長λpが一定になるときの特性を例示している。この例では、ピーク波長λpは、440nmである。
図7(b)から分かるように、圧縮応力が加えられる半導体発光素子119においては、井戸層32の厚さに起因する効率EFtは、井戸層厚t1が厚いと、低下する。これは、例えば、井戸層厚t1が厚いと、キャリアの閉じ込め効果が小さくなるためである。一方、In組成比xに起因する効率EFxは、井戸層厚t1が厚くなると、増大する。これは、例えば、井戸層厚t1が厚いと、等価的なバンドギャップエネルギーEgが小さくなるため、これを補償するためにIn組成比xが小さくなり、結果として結晶性が高くなるためである。効率EFtの効果と、効率EFxの効果と、が合わさり、実際の効率EFが得られる。
図7(b)から分かるように、井戸層32の厚さに起因する効率EFtと、In組成比xに起因する効率EFxと、は、トレードオフの関係にある。このため、井戸層厚tがある値のときに、効率EFが最高となる。この例では、井戸層厚t1が約3.2nm(3.0nm以上3.5nm以下)のときに、効率EFが最高となる。この効率EFの最高値は、約40(任意単位)である。
一方、図7(a)から分かるように、引っ張り応力が加えられる半導体発光素子110においても、井戸層32の厚さに起因する効率EFtは、井戸層厚t1が厚いと、低下する。そして、In組成比xに起因する効率EFxは、井戸層厚t1が厚くなると、増大する。このとき、半導体発光素子110においては、最高の効率EFが得られる井戸層厚t1が、半導体発光素子119に比べて小さくなる。この例では、井戸層厚t1が約2.2nm(2.0nm以上2.5nm以下)のときに、効率EFが最高となる。この効率EFの最高値は、約75(任意単位)である。このように、半導体発光素子110においては、半導体発光素子119よりも高い効率EFが得られる。
このように、半導体発光素子110において、半導体発光素子119よりも高い効率EFが得られるのは、その効率EFが得られる井戸層厚t1が薄いためである。これは、半導体発光素子110と、半導体発光素子119と、で、In組成比xとピーク波長λpとの関係が、図5に例示したように異なるためである。
すなわち、本実施形態に係る半導体発光素子110おいては、第1半導体層10及び第2半導体層20が面内の引っ張り応力を有する。これにより、圧縮歪みが設けられる場合(半導体発光素子119)とは異なる、In組成比xとピーク波長λpとの関係が得られる。具体的には、発光層30が所定のピーク波長λpと同等のピーク波長を得るように構成される場合において、In組成比xは、格子長が格子定数と同等の井戸層のIn組成比よりも低い。つまり、所望のピーク波長λpを得るためのIn組成比xが低くなる。In組成比xが低くなることで、高い結晶性を維持できる。
換言すると、発光層30が所定のピーク波長λpと同等のピーク波長を得るように構成される場合において、井戸層厚t1は、格子長が格子定数と同等の井戸層の厚さよりも薄い。井戸層厚t1を薄くすることで、キャリアの閉じ込め効果を大きくして発光効率を高める際に、井戸層厚t1を薄くしたことによる波長のピーク波長λpの減少を、引っ張り歪みによるピーク波長λpの増大により補償する。これにより、井戸層厚t1を薄くしたことによる波長のピーク波長λpの減少を、In組成比xの上昇で補うことなく、所望の特性が得られる。
このように、本実施形態によれば、井戸層厚t1を薄くすることで、キャリアの閉じ込め効果が大きくなる。その結果、電子の分布と、ホールの分布と、の重なる領域(重なり積分)が大きくなる。これにより、高い発光効率を得ることができる。
このように、本実施形態によれば、井戸層厚t1を薄くすることで、キャリアの閉じ込め効果が大きくなる。その結果、電子の分布と、ホールの分布と、の重なる領域(重なり積分)が大きくなる。これにより、高い発光効率を得ることができる。
例えば、第1半導体層10及び第2半導体層20が、引っ張り応力を有しており、その引っ張り応力が過度に大きいと、クラックが生じる可能性がある。このため、一般には、これらの半導体層が引っ張りを有しないようにすることが良いと考えられている。例えば、シリコン基板上に窒化物半導体層を形成する場合、窒化物半導体層に引っ張り応力が生じ易く、クラックが発生し易い。このため、この引っ張り応力を小さくし、例えば、圧縮応力を加えるための工夫について、多くの報告がなされている。すなわち、一般には、引っ張り応力を加えないか、引っ張り応力を小さくする発想が採用される。
これに対して、本実施形態においては、半導体層に適度な引っ張り歪みを与える。そして、この引っ張り歪みを積極的に利用する。すなわち、第1半導体層10に引っ張り歪みを持たせることで、第1半導体層10と井戸層32との間の格子定数に起因して井戸層32に生じる圧縮応力(圧縮歪み)を小さくする。これにより、井戸層32のバンドギャップエネルギーを制御して、例えば、目的とするピーク波長λpを得るための井戸層32の厚さを薄くし、発光効率を向上させる。例えば、目的とするピーク波長λpを得るためのIn組成比xを低下させて、結晶性を高め、発光効率を向上させる。
以下、第1半導体層10及び第2半導体層20の歪みの例について説明する。
図8は、半導体発光素子の特性を例示するグラフ図である。
図8は、第1半導体層10及び第2半導体層20に用いられるGaN結晶のラマンスペクトルを例示している。この例では、GaN結晶が引っ張り歪を有する場合(例えば半導体発光素子110)の特性と、GaN結晶が圧縮歪みを有する場合(例えば半導体発光素子119)の特性と、が例示されている。図8の横軸は、横軸は、波数RS(cm−1)である。縦軸は、強度Int(任意単位)である。
図8は、半導体発光素子の特性を例示するグラフ図である。
図8は、第1半導体層10及び第2半導体層20に用いられるGaN結晶のラマンスペクトルを例示している。この例では、GaN結晶が引っ張り歪を有する場合(例えば半導体発光素子110)の特性と、GaN結晶が圧縮歪みを有する場合(例えば半導体発光素子119)の特性と、が例示されている。図8の横軸は、横軸は、波数RS(cm−1)である。縦軸は、強度Int(任意単位)である。
図8に示したように、無歪みのGaN結晶における波数RS0は、約568cm−1である。ラマンスペクトルのピークの波数RSが、この値よりも小さい条件STにおいては、そのGaN結晶は引っ張り歪みを有する。ラマンスペクトルのピークの波数RSが、この値よりも大きい条件SCにおいては、そのGaN結晶は圧縮歪みを有する。
図8に例示したように、半導体発光素子110においては、ラマンスペクトルのピークの波数RSは、約566cm−1である。一方、半導体発光素子119においては、ラマンスペクトルのピークの波数RSは、約570cm−1である。このことから、半導体発光素子110においては、GaN結晶が引っ張り歪みを有し、半導体発光素子119においては、GaN結晶が圧縮歪みを有することが分かる。
このように、結晶層が有する歪みが、ラマンスペクトルのシフトから判定できる。
このように、結晶層が有する歪みが、ラマンスペクトルのシフトから判定できる。
結晶層の格子定数(歪みがないときの格子間隔)をS0とし、結晶層の実際の格子長(格子間隔)をS1としたとき、歪みSSは、
SS=(S1−S0)/S0×100% (3)
の第3式で表される。歪みSSが正である場合に、その結晶層は、引っ張り応力を有する。歪みSSが負である場合に、その結晶層は、圧縮応力を有する。
SS=(S1−S0)/S0×100% (3)
の第3式で表される。歪みSSが正である場合に、その結晶層は、引っ張り応力を有する。歪みSSが負である場合に、その結晶層は、圧縮応力を有する。
このような歪みSSは、上記のように、ラマンスペクトルから算出することができる。すなわち、歪みがない場合の結晶層の波数をRS0とし、歪みを有する場合の結晶層の波数をRS1とする。このとき、歪みSS1は、実用的には、
SS1=(RS1−RS0)/1200 (4)
の第4式で求めることができる。すなわち、結晶層の歪みSSとして、実用的には、ラマンスペクトルか算出した歪みSS1を用いることができる。
SS1=(RS1−RS0)/1200 (4)
の第4式で求めることができる。すなわち、結晶層の歪みSSとして、実用的には、ラマンスペクトルか算出した歪みSS1を用いることができる。
図8に示した例では、半導体発光素子110においては、第1半導体層10は、0.1%の引っ張り歪み(SS1)を有することが分かる。一方、半導体発光素子119においては、第1半導体層10は、0.15%の圧縮歪み(SS1)を有することが分かる。
実施形態において、第1半導体層10が有する引っ張り歪みは、0.02%以上0.25%以下であることが好ましい。引っ張り歪みが0.02%よりも小さいと、発光効率の向上の効果が小さくなる。引っ張り歪みが0.25%よりも大きいと、例えば、クラックなどが生じ易くなる。実施形態において、引っ張り歪みは0.03%以上であることがさらに好ましい。これにより、発光効率の向上効果がさらに大きくなる。実施形態において、引っ張り歪みは0.05%以上であることがさらに好ましい。これにより、発光効率の向上効果がさらに大きくなる。一方、引っ張り歪みは、0.2%以下であることがさらに好ましい。これにより、クラックの発生がより抑制できる。
第1半導体層10及び第2半導体層20が有する引っ張り歪みの大きさが0.02%以上0.25%以下の場合に、上記の第2式が有効である。
実施形態では、引っ張り歪みが0.02%以上0.25%以下の場合において、In組成比xとピーク波長λpとの関係が一定であると近似する。
実施形態では、引っ張り歪みが0.02%以上0.25%以下の場合において、In組成比xとピーク波長λpとの関係が一定であると近似する。
例えば、実施形態に係る1つの例おいては、引っ張り歪みが0.02%以上0.25%以下の場合において、ピーク波長λpが410nm以上470nm以下である場合、井戸層厚t1は2.0nm以上4.5nm以下であり、このとき、In組成比xは0.1以上0.22以下である。
例えば、実施形態に係る別の例おいては、引っ張り歪みが0.03%以上0.25%以下の場合において、ピーク波長λpが430nm以上450nm以下である場合、井戸層厚t1は2.0nm以上3.5nm以下であり、このとき、In組成比xは0.1以上0.18以下である。
例えば、実施形態に係るさらに別の例おいては、引っ張り歪みが0.05%以上0.2%以下の場合において、ピーク波長λpが430nm以上450nm以下である場合、井戸層厚t1は2.0nm以上3.5nm以下であり、このとき、In組成比xは0.11以上0.18以下である。
実施形態に係る半導体発光素子110における半導体層(第1半導体層10、発光層30、及び第2半導体層20の積層体)は、例えば、(111)面を表面とするシリコン結晶(シリコン基板)上に形成されても良い。この場合、半導体層の結晶は、実質的にc軸方向に配向している。例えば、第1半導体層10のc軸方向と、積層方向(Z軸方向)と、の間の角度は、5度以下である。例えば、c軸方向と、X−Y平面(第1半導体層10と発光層30との界面でも良い)と、の角度は、85度以上95度以下である。
(111)面を表面とするシリコン結晶の等価的格子長は、窒化ガリウム結晶のa軸方向の格子定数よりも大きい。また、シリコン結晶の熱膨張係数は、窒化ガリウム結晶の熱膨張係数よりも小さい。このため、(111)面を表面とするシリコン結晶上に窒化ガリウムを結晶成長させ、その後に室温に温度を下げたときには、窒化ガリウム結晶は、面内の引っ張り応力を受け易い。このように、第1半導体層10及び第2半導体層20に引っ張り歪みを付与する1つ方法として、(111)面を表面とするシリコン結晶上にこれらの半導体層を形成する方法がある。すなわち、成長用基板50として、(111)面を表面とするシリコン結晶基板を用いることができる。
図2に例示した半導体発光素子110においては、成長用基板50の上に、半導体層を結晶成長させた後に、成長用基板50を剥離し、半導体層が支持基板40と接合されている。このように、成長用基板50が剥離された後も、半導体層の生じた引っ張り歪みは残存する。残存した引っ張り歪みは、例えば、半導体層のラマンスペクトルにより評価できる。
以下、井戸層32の厚さ、及び、井戸層32におけるIn組成比xの算出方法の例について説明する。以下では、発光層30が、構造が複雑なMQW構造を有する場合について説明する。以下では、例として、(111)面を表面とするシリコン結晶基板上にGaN結晶層及び発光層30が結晶成長される場合について説明する。
図9は、半導体発光素子のX線回折(XRD:X-ray diffraction)の結果を例示する図である。
図9の横軸は、角度2θ(度)であり、縦軸は、強度DI(カウント/秒)を表す。XRDに用いられるX線は、CuKα線である。XRDに用いられるX線の波長は、0.1541838nmである。
図9の横軸は、角度2θ(度)であり、縦軸は、強度DI(カウント/秒)を表す。XRDに用いられるX線は、CuKα線である。XRDに用いられるX線の波長は、0.1541838nmである。
まず、XRDにより、GaN結晶層(第1半導体層10など)中の歪み(応力)、発光層30における平均In組成比と、発光層30における周期(井戸層厚t1と障壁層t2との厚さの合計)が導出される。
すなわち、図9のXRDの結果から、まずSi結晶からのピークが同定される。図9において、Aで示されるピークがSi結晶からの回折である。このときSi基板結晶にはひずみがないと仮定する。
続いて、GaN結晶層からのピークが同定され、回折ピークの角度2θからGaN結晶層の歪みが算出される。図9においては、Bで示されたピークがGaN結晶層からの回折に対応する。Si結晶からの回折ピーク基準として、この試料のGaN層のc軸方向の格子長を求めると、無歪みのGaN結晶のc軸方向の格子長よりも約0.1%短いことがわかる。すなわち、この試料において、GaN結晶層のa軸方向の格子長は、無歪みの値(a軸方向の格子定数)よりも長く、このGaN結晶層は、a軸方向の引っ張り歪みを有することが分かる。なお、a軸方向の格子長の、格子定数からの伸縮により、引っ張り歪み(引っ張り応力)、及び、圧縮歪み(圧縮応力)の方向が定義されている。
次に、発光層30のピークMQW−Pが同定され、InGaN/GaNの発光層30における平均In組成比が算出される。このとき、発光層30は、平均In組成比を有する単一の層であると仮定される。本測定結果では、発光層30に対応する回折ピークはCで示される。このピークからc軸方向の格子長を導出し、発光層30のIn組成比(発光層30における平均のIn組成比)が見積もられる。この場合、平均In組成比は、0.0522である。
さらに、発光層30からのピークの周辺に付随して現れるサテライトピーク(図9中Dで示す)からMQW−Sの間隔を求め発光層30の内部の周期が見積もられる。ここでは、井戸層32と障壁層34との組み合わせを1ペアとして、1ペアの厚さ(周期)は、8.12nmと算出される。
一方、透過型電子顕微鏡(TEM:Transmission Electron Microscope)の観察結果から、井戸層32の厚さが得られる。
図10は、半導体発光素子の透過型電子顕微鏡の観察像を例示する写真である。
図10に示したTEM像の観察像から、この試料における、1つの井戸層32の厚さ(井戸層厚t1)は、2.7nmと求められる。障壁層34の厚さ(障壁層厚t2)は、5.4nmと求められる。この値は、上記のXRDから求められた1ペアの厚さ(8.12nm)と略一致する。井戸層厚t1、障壁層厚t2、及び、平均In組成比から、井戸層32のIn組成比xは、0.155と求められる。
図10は、半導体発光素子の透過型電子顕微鏡の観察像を例示する写真である。
図10に示したTEM像の観察像から、この試料における、1つの井戸層32の厚さ(井戸層厚t1)は、2.7nmと求められる。障壁層34の厚さ(障壁層厚t2)は、5.4nmと求められる。この値は、上記のXRDから求められた1ペアの厚さ(8.12nm)と略一致する。井戸層厚t1、障壁層厚t2、及び、平均In組成比から、井戸層32のIn組成比xは、0.155と求められる。
このように、MQW構造を有する発光層30において、1つの井戸層32の厚さ(井戸層厚t1)と、In組成比xと、が導出できる。
一方、半導体発光素子を動作させて、発光スペクトルから、ピーク波長λpが求められる。
図11は、半導体発光素子の発光スペクトルを例示する図である。
図11は、上記のXRD及びTEM観察の試料の発光スペクトルを示す。図10の横軸は、波長λ(nm)であり、縦軸は、強度Int(任意単位)である。図10から分かるように、発光のピーク波長λpは、441.6nmである。
図11は、半導体発光素子の発光スペクトルを例示する図である。
図11は、上記のXRD及びTEM観察の試料の発光スペクトルを示す。図10の横軸は、波長λ(nm)であり、縦軸は、強度Int(任意単位)である。図10から分かるように、発光のピーク波長λpは、441.6nmである。
このようにして、半導体発光素子における、井戸層厚t1、井戸層32のIn組成比x、ピーク波長λpを求めることができる。これらの関係についての測定値の例が、図1に示されている。
InGaN結晶におけるIn組成比xと、バンドギャップエネルギーと、の関係については、多くの報告がある。InGaN結晶を活性層に用いる半導体発光素子におけるピーク波長について、それらの報告を基に議論をすることは、ある程度可能である。しかしながら、InGaNを井戸層として半導体発光素子に用いる場合、格子定数のより小さなGaN結晶に挟まれる薄膜InGaN結晶層は応力を受ける一方で、バンドギャップの応力依存性に関する知見は乏しい。そのため、InGaNを含む井戸層におけるIn組成比と、バンドギャップと、の関係を正確に見積もることは容易ではない。
さらには、下地のGaN結晶層をサファイア基板上に成長する場合と、Si基板上に成長する場合と、において、GaN結晶層の内部の応力が変化する。そのため、InGaNを含む井戸層に加わる応力は、さらに複雑となる。加えて、井戸層の幅に応じて発生する量子準位などの影響がある。そのため、InGaN系の井戸層を含む半導体発光素子の設計値からそのピーク波長を正確に算出することは、現実的には難しい。従って、下地のGaN結晶層の条件、井戸層のIn組成比および井戸層の幅などを定めた上で経験的な知見で、バンドギャップとピーク波長とに関するデータを蓄積することが有効である。
本願発明者は、下地のGaN層の内部応力が異なる条件下で様々な半導体発光素子を作製し、井戸層のIn組成比と半導体発光素子のピーク波長との関係を実際に測定した。そして、この関係が、井戸層の厚さでどのように変化するかについて、データを蓄積した。すなわち、GaN/InGaN系の半導体発光素子を形成する際のMOCVD装置の成長パラメーターを変えて、種々の半導体発光素子が作製された。そして、それらの半導体発光素子におけるMQW構造が解析され、井戸層の厚さ(井戸層厚t1)と、井戸層のIn組成比xと、ピーク波長λpと、の関係について調べた結果、本実施形態に係る構成が導出された。
続いて、半導体結晶層に生じる転位密度が、半導体発光素子の特性に与える影響の例について説明する。
図12は、半導体発光素子の特性を例示するグラフ図である。
図12の横軸は、井戸層32のIn組成比xであり、縦軸は、ピーク波長λp(nm)である。
図12には、半導体結晶層における転位密度が1.5×109cm−2以下の場合の特性SL1と、半導体結晶層における転位密度が1.5×109cm−2よりも高い場合の特性SL2と、が示されている。ここでは、井戸層厚t1が3.0nmである。
図12は、半導体発光素子の特性を例示するグラフ図である。
図12の横軸は、井戸層32のIn組成比xであり、縦軸は、ピーク波長λp(nm)である。
図12には、半導体結晶層における転位密度が1.5×109cm−2以下の場合の特性SL1と、半導体結晶層における転位密度が1.5×109cm−2よりも高い場合の特性SL2と、が示されている。ここでは、井戸層厚t1が3.0nmである。
図12から分かるように、半導体結晶層における転位密度が1.5×109cm−2よりも高いと(特性SL2)、転位密度が1.5×109cm−2以下の場合(特性SL1)よりも、ピーク波長λpが長くなる。
このとき、第1半導体層10が有する引っ張り歪みは、約0.1%と変わらないものの、発光層20のInGaNを含む井戸層32における圧縮応力が転位により緩和され、バンドギャップエネルギーEgが狭くなるためと考えられる。InGaN層に転位(または欠陥)が発生すると、この転位(または欠陥)は、非発光再結合センターとなる。そのため、半導体発光素子の発光効率が極めて低くなる。
すなわち、転位密度が、1.5×109cm−2以上である場合、同一の波長を得るためのIn組成は低くなるものの、発光効率が極めて低くなる。そのため、実施形態において、半導体層における転位密度は、1.5×109cm−2以下であることが好ましい。
GaN層の成長時に、島状(三次元)成長と、横方向(二次元)成長と、の繰り返しを行うことで、例えば、Si基板上に低い転位密度のGaN結晶層を形成し易くできる。GaN層の島状成長と、GaN層の横方向成長と、については、成長時の温度及びV/III比の少なくともいずれかにより制御できる。例えば、V/III比が低いと島状成長が起き易い。V/III比が高いと、横方向成長が起きやすい。V/III比は、例えば、トリメチルガリウムなどのIII族原料と、アンモニアなどのV族原料と、の流量比である。
AlGaNなどの応力制御層を挿入することにより、その上に成長するGaN層を島状成長させやすくすることもできる。さらに、Si原子のδドーピングにより、その上に成長するGaN層を島状成長させやすくすることもできる。δドーピングにおいては、例えば、TMGの供給を止め、GaN層の成長を停止し、アンモニアガスとシランガスとを供給して、Si原子が供給される。
島状成長の島の密度が高いと、横方向性との組み合わせによる転位密度低減の効果が高い。島の高さが低いと、横方向性との組み合わせによる転位密度低減の効果が高い。
実施形態において、発光層30は、MQW構造を有することが好ましい。MQW構造における、井戸層32及び障壁層34のペアの数は、4以上であることがより好ましい。さらに、ペアの数は8以上であることがさらに好ましい。
実施形態において、障壁層34の厚さ(障壁層厚t2)の自由度は、比較的高い。障壁層34の厚さが薄いと、例えば、半導体発光素子の動作電圧が低減できる。障壁層34の厚さは、5.0nm以下であることが好ましい。
実施形態において、半導体層に引っ張り歪みを付与する方法は、任意である。例えば、半導体層(窒化物半導体)を成長させる際の成長用基板50に、シリコン基板を用いることで、引っ張り歪みを生じさせることができる。この際、半導体層の成長条件は、引っ張り歪みが生じる条件に設定される。一方、例えば、成長用基板としては、サファイア基板を用いると、一般に、半導体層には、圧縮歪みが形成される。
この他、例えば、支持基板40により半導体層に引っ張り歪みを生じさせても良い。例えば、支持基板40の熱膨張係数を、半導体層の熱膨張係数よりも大きくする。そして、適切な熱処理により、半導体層に引っ張り歪みを形成しても良い。さらに、半導体層に生じる歪みを、歪み調整層により調整しても良い。
図13は、実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図13に表した半導体発光素子120は、GaN層15(図示せず)と、第1歪み調整層16と、第2歪み調整層22と、を含む。これ以外は、半導体発光素子110と同様なので説明を省略する。
図13に表した半導体発光素子120は、GaN層15(図示せず)と、第1歪み調整層16と、第2歪み調整層22と、を含む。これ以外は、半導体発光素子110と同様なので説明を省略する。
GaN層15と発光層30との間に、第1半導体層10が配置される。GaN層15と、第1半導体層10との間に、第1歪み調整層16が配置される。一方、第2半導体層20と発光層30との間に第2歪み調整層22が配置される。
第1歪み調整層16の格子定数は、第1半導体層10の格子定数よりも小さい。第1歪み調整層16は、例えば、AlN層を含む。第1歪み調整層16は、AlGaN層を含んでも良い。第1歪み調整層16により、第1半導体層10に生じる引っ張り歪みの大きさを調整することができる。
第2歪み調整層22の格子定数は、第1半導体層10の格子定数よりも小さい。第2歪み調整層22は、例えば、AlN層を含む。第2歪み調整層22は、AlGaN層を含んでも良い。第2歪み調整層22は、例えば、第1半導体層10及び第2半導体層20に生じる引っ張り歪みを調整する。
図14は、実施形態に係る別の半導体発光素子を例示する模式的断面図である。
図14に表したように、実施形態に係る半導体発光素子130においては、成長用基板50の上に、AlN層とAlGaN層とを有するバッファ層12が配置されている。バッファ層12の上に、複数のi−GaN層14aと、複数のAlN層14bと、が交互に設けられている。i−GaN層14の厚さは、例えば、300nmである。AlN層14bの厚さは、例えば、15nmである。これらの層の上に、第1半導体層10が設けられている。第1半導体層10は、厚さ2μmのn形GaN層18と、厚さ1μmのi−GaN層17と、を含む。
図14に表したように、実施形態に係る半導体発光素子130においては、成長用基板50の上に、AlN層とAlGaN層とを有するバッファ層12が配置されている。バッファ層12の上に、複数のi−GaN層14aと、複数のAlN層14bと、が交互に設けられている。i−GaN層14の厚さは、例えば、300nmである。AlN層14bの厚さは、例えば、15nmである。これらの層の上に、第1半導体層10が設けられている。第1半導体層10は、厚さ2μmのn形GaN層18と、厚さ1μmのi−GaN層17と、を含む。
第1半導体層10の上には、SLS(Super lattice structure:超格子構造)層60が設けられている。SLS層60においては、複数のGaN層と、複数のInGaN層と、が交互に配置されている。GaN層の厚さは、例えば、3nmである。このInGaN層におけるIn組成比は0.07である。このInGaN層の厚さは、例えば、1nmである。このGaN層とInGaN層とを1ペアとして、ペアの数が、30である。
SLS層60の上に、発光層30が設けられている。発光層30は、MQW構造を有する。この例では、例えば、障壁層34と井戸層32との組み合わせを1ペアとして、ペアの数は8である。障壁層34には、例えば、GaNが用いられる。障壁層34の厚さは、例えば5nmである。井戸層32には、例えば、In組成比xが0.15のInGaNが用いられる。井戸層32の厚さは、例えば、3nmである。
発光層30の上に、Al組成比20%のp形AlGaN層(第2歪み調整層22)が配置されている。p形AlGaN層(第2歪み調整層22)の上には、p形GaN層(第2半導体層20)が配置されている。p形GaN層(第2半導体層20)上には、導電層90(例えば反射金属層)が配置されている。反射金属層90の上に、支持基板40が設けられている。例えば、既に説明したように、成長用基板50を剥離して素子を完成させる。
以下、実施形態に係る半導体発光素子の製造方法の例について説明する。以下では、半導体発光素子130の製造方法の例について、説明する。
図15(a)〜図15(c)、図16(a)〜図16(d)、図17(a)〜図17(f)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図15(a)〜図15(c)、図16(a)〜図16(d)、図17(a)〜図17(f)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
成長用基板50として、例えば、(111)面を表面とするシリコン基板を用意する。成長用基板50の厚さは、例えば、約525μmである。成長用基板50の厚さは、例えば、250μm以上1000μm以下でも良い。
成長用基板50(シリコン基板)に酸処理洗浄を施す。例えば、基板表面の汚染物を除去する酸洗浄処理を施した後に、成長用基板50を、濃度1%程度の希弗酸溶液により約1分程度の処理を行う。この処理により、成長用基板50のシリコン結晶表面は、水素で終端された表面構造となり、はっ水性の表面となる。このシリコン結晶表面を覆う水素原子は、700℃程度の温度で脱離する。これにより、清浄なシリコン結晶表面を得ることができる。清浄なシリコン結晶表面を得るための他の手法として、薄い自然酸化膜で表面が覆われたシリコン結晶基板を、1000℃以上の高温で熱処理する方法もある。
表面が水素終端処理された成長用基板50を、有機金属とアンモニアガスとを原料とする成膜装置(MOCVD装置)に導入する。成膜装置として、ECRプラズマスパッタ装置またはMBE装置などを用いてもよい。
MOCVD装置により、厚さ100nmのAlN層を、成膜温度1200℃で形成する。このとき、TMA(トリメチルアルミニウム)およびNH3(アンモニア)を原料としている。ついで、基板温度を1100℃に設定し、TMG(トリメチルガリウム)を加え、Al組成比25%、厚さ250nmのAlGaN層を形成する。このようにして形成されたAlN層及びAlGaN層は、バッファ層12に対応する。
その後、TMG(トリメチルガリウム)およびNH3(アンモニア)を原料として、0.3μm以上1.0μm以下の厚さのGaN層14aを形成する。この後、成膜温度を700℃に下げ、厚さ15nmのAlN層14bを成長する。AlN層14bは、例えば、成長時の応力調整層として機能する。このGaN層14aとAlN層14bとを交互に複数、形成する。
続いて、i−GaN層17を形成し、その上に、n形GaN層18を形成する。i−GaN層17の厚さは、例えば、1μm以上3μm以下である。n形GaN層18の厚さは、1μm以上5μm以下である。n形GaN層18における不純物濃度は、例えば、1×1019cm−3である。i−GaN層17と、n形GaN層18と、の部分が第一半導体層10に相当する。
第1半導体層10の上に、SLS層60を形成する。SLS層60の上に、発光層30を形成する。さらに、発光層30の上に、第2歪み調整層22として、Al組成比20%、厚さ150nmのAlGaN層を形成する。第2歪み調整層22の上に、第2半導体層20を形成する。第2歪み調整層22にも、Mgのドーピングをしてもよい。Mgのドーピング濃度は、1×1019cm−3以上、1×1020cm−3である。MOCVD法によりMgドーピング層を形成する場合には、ドーピング濃度はメモリー効果により変化する。このため、必ずしも均一なドーピングプロファイルにはならない。従って、Mgのドーピング濃度は、上述の範囲を外れることもある。
半導体層の形成方法として、気相成長法(MOCVD法)の他、分子線エピタキシー法(MBE: Molecular Beam Epitaxy)またはHVPE法(Hydride Vapor Phase Epitaxy)などを用いても良い。
図15(a)は、このようにして得られた、薄膜結晶層70を例示している。薄膜結晶層70は、エピタキシャル成長により形成されている。
図15(b)に表したように、第2半導体層20の表面に、導電層90を形成する。導電層90は、反射膜兼コンタクト層として機能する。導電層90には、Agを含む金属膜である、例えば銀ニッケル層が形成される。この後、Ti、W、Pt及びAuなどの金属の中間層(図示せず)と、接合金属(例えば金錫合金(図示せず))と、を介して、支持基板40が接合される。支持基板40には、銅などが用いられ、導電性である。支持基板40の厚さは、例えば、100μm以上200μm以下である。導電層90の少なくとも一部が、p側電極(第2電極82)となる。
図15(c)に表したように、成長用基板50を除去する。すなわち、第2半導体層20側に支持基板40を接合した後に、成長用基板50を研削することにより、除去する。このとき、例えば、成長用基板50の一部を研削により除去した後、例えば、SF6ガスをエッチャントとするドライエッチングにより、成長用基板50のうちの残存部分を除去する。これにより、例えば、成長用基板50の上に最初に形成したAlN層(バッファ層12)を露出させる。
ここで、AlN層は、抵抗成分を高くする性質を有する。そのため、例えば図14に関して前述した積層構造を有する半導体発光素子では、AlN系バッファ層(例えば、AlN層を含むバッファ層12)およびAlN系成長時応力調整層を除去しn形GaN層18を露出させた後に、n側電極を施す例がある。
具体的には、AlN系バッファ層あるいはAlN層は、電極形成を考えた場合には、高いコンタクト抵抗を有する。また、シリーズ抵抗成分が増加する。そのため、一般的なプロセスでは、電極形成部のAlN系バッファ層及びAlN系成長時応力調整層を除去しn側電極(第1電極81)を形成する部分においてn形GaN層を露出させる。
一方、以下の例では、バッファ層12を除去しつつも、AlN系成長時応力調整層を第1歪み調整層として利用する場合も含めて例を説明する。
図16(a)に表したように、薄膜結晶層70を素子のサイズで窒化物半導体結晶層部70aに分割する。このとき、p形電極(第2電極82)金属よりも下の基板側については、分割しない状態で保持する。
図16(a)に表したように、薄膜結晶層70を素子のサイズで窒化物半導体結晶層部70aに分割する。このとき、p形電極(第2電極82)金属よりも下の基板側については、分割しない状態で保持する。
続いて、図16(b)に表したように、n側電極(第1電極81)を形成する部分以外をマスク87で保護した上で、バッファ層12から成長時応力調整層までをエッチング除去し、第1半導体層10(n形GaN)を露出させる。
そののち、図16(c)に表したように、n側電極(第1電極81)を形成する部分のみをマスク89で保護した上で、KOH溶液により窒化物半導体表面(第1半導体層10)側に深さ約500nm程度の凹凸加工を施す。このとき、表面に露出しているAlNおよびAlGaN層(バッファ層12)は、エッチングにより除去される。また、薄膜結晶層70(窒化物半導体結晶層部70a)の内部に含まれるAlN系成長時応力調整層については、窒化物半導体表面の凹凸加工により除去される。ただし、AlN系成長時応力調整層を除去せず残し、第1歪み調整層として用いることもできる(図16(c)参照)。 図16(d)に表したように、p形電極およびn形電極を形成して完成する。
前述の作製方法では、p形電極およびn形電極を窒化物半導体結晶層の両側から形成する手順について説明した。ただし、両方の電極(p形電極およびn形電極)を光取出し面の反対側に形成することも可能である。以下、具体的な作製方法の例を説明する。
(111)面を表面とする成長用基板50上にLED構造を有する窒化物半導体薄膜結晶の積層構造をエピタキシャル成長する工程は、前述と同様であるため省略する。表面にp形GaN結晶層を有するLED構造の窒化物半導体薄膜結晶成長層のエピタキシャル成長が終了したのち、最初にp形GaN層の全面に保護膜85を形成する。その後に、一部を開口しエッチング処理を施す。このエッチング処理により開口部分のp形層、第2歪み調整層22および発光層30をエッチングし、n−GaN層10を露出させる(図17(a)参照)。
そののち、図17(b)に表したように、露出させたn−GaN層の部分にオーミックコンタクト83を形成する。オーミックコンタクト83は、例えば、Ti、Al、Ni及びAuの少なくともいずれかを含む。
そののち、p形GaN層を覆う保護膜85を除去し、n電極形成部に保護膜84を形成する。さらに、p形GaN層表面に反射金属層90を積層する。反射金属層90には、例えば、銀、または、銀を主成分とする合金が用いられる。反射金属層90の上に、例えば中間層(図示せず)と、接合金属層と、を積層する。中間層には、Ti、W、Au、Pt及びAlの少なくともいずれかの金属が用いられる。接合金属層には、例えば、金錫合金が用いられる。そののち、支持基板40が貼り合わせる(図17(c)参照)。支持基板40には、例えば、銅などの金属が用いられる。支持基板40の厚さは、100〜200μm程度であることが好ましい。
図17(d)に表したように、支持基板40を張り合わせた後に、エピタキシャル成長に用いたSi基板50を剥離しAlNバッファ層12を露出させる。AlNバッファ層が露出された後に、露出面に凹凸加工を施す。このとき、AlNバッファ層は除去される。さらに、AlN系の成長時応力調整層を除去する。あるいは、AlN系の成長時応力調整層を除去せず第1歪み調整層16として用いる(図17(e)参照)。このような素子作製プロセスにおいては、光取出し面にn側電極がない。そのため、全面を凹凸加工することが可能である。
凹凸加工終了後に、銅の支持基板40のn電極部分を開口する。続いて、支持基板40と絶縁をしてn引き出し電極を露出させ、n電極の配線を接続する。p側電極については、基板40を利用することができる(図17(f)参照)。
ここで、前述したように、n電極をn−GaN層の側から形成する場合には、LED構造の薄膜結晶成長終了直後に平坦なp−GaN層の上に銅の支持基板40を張り合わせる。これに対して、n電極をp−GaN層の側から形成するプロセスでは、予めn電極部を形成したp形GaN層の上に銅の支持基板40を張り合わせることになる。すなわち、一部に加工の凹凸のある(平坦ではない)表面に、銅の支持基板40を張り合わせることが必要となる。張り合わせの際には、接合金属層を介することで接合面の凹凸に追従させている。ただし、平坦面への張り合わせに比べると、ボイドなどの発生に伴う接合特性の劣化が生ずることがある。この問題に対応するためには、銅の支持基板40を前述のとおり板状基板として張り合わせるのではなく、めっき工程で形成する手法も有効な手段の1つである。
具体的には、成長用基板50上にLED構造の窒化物半導体結晶層のエピタキシャル成長を施した基板に、n電極およびp電極の形成準備の加工を施す。そののち、反射金属層90と、中間層と、を蒸着層またはスパッタ法などで積層する。反射金属層90には、銀、または、銀を主成分とする金属が用いられる。中間層には、例えば、Ti、WまたはPtなどの金属が用いられる。続いて、Ti及びCuの少なくともいずれかを含むシード層を積層し、さらにメッキ法で100μm程度の厚さの銅層を形成する。メッキ法で銅の支持基板40を形成する場合には、電極形成部の凹凸に対して密着性の高い構造の作製が可能となる。
導電性の支持基板40の材料は、銅(熱伝導率:370Wm−1K−1〜380Wm−1K−1、熱膨張係数16.6×10−6K−1)の他に、金(熱伝導率:295Wm−1K−1〜320Wm−1K−1、熱膨張係数14.2×10−6K−1)、銀(熱伝導率:418Wm−1K−1、熱膨張係数18.9×10−6K−1)などでもよい。また、導電性の支持基板40の材料は、アルミニウム(熱伝導率:200Wm−1K−1〜230Wm−1K−1、熱膨張係数23.1×10−6K−1)でもよい。さらに、導電性の支持基板40の材料は、上記金属同士の合金、あるいは上記金属を母材とする合金などでもよい。導電性の支持基板40は、合金を含む上記金属層を主たる層として、その他の材料と組み合わせた積層膜構造を有していてもよい。すなわち、実施形態の支持基板40は、金(Au)、銀(Ag)、銅(Cu)およびアルミニウム(Al)よりなる群から選択されたいずれかの金属、または、上記の群から選択された少なくともいずれか2つ以上を含む合金を含む。
実施形態によれば、発光効率の高い半導体発光素子が提供される。
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる発光層、半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1半導体層、 12…バッファ層、 14a…i−GaN層、 14b…AlN層、 15…GaN層、 16…第1歪み調整層、 17…i−GaN層、 18…n形GaN層、 20…第2半導体層、 22…第2歪み調整層、 30…発光層、 32…井戸層、 34…障壁層、 40…支持基板、 50…成長用基板、 55…成長用基板、 60…SLS層、 70…結晶成長層、 70a…窒化物半導体結晶層部、 81…第1電極、 82…第2電極、 83…オーミックコンタクト、 84…保護膜、 85…保護膜、 87…マスク、 89…マスク、 90…導電層、 110、119、120、130…半導体発光素子、
Claims (12)
- 窒化物半導体結晶を含む第1導電形の第1半導体層と、
窒化物半導体結晶を含む第2導電形の第2半導体層と、
前記第1半導体層と前記第2半導体層との間に設けられ厚さt1(ナノメートル)の井戸層を含む発光層であって、前記井戸層は、0よりも高く1よりも低いIn組成比xを有するInxGa1−xNの井戸層を含む、発光層と、
を備え、
前記第1半導体層は、前記第1半導体層から前記第2半導体層に向かう積層方向に対して垂直な平面内において0.02パーセント以上0.25パーセント以下の引っ張り歪みを有し、
前記第2半導体層は、前記平面内の引っ張り歪みを有し、
前記井戸層の格子定数は、前記第1半導体層の格子定数よりも大きく、前記第2半導体層の格子定数よりも大きく、
前記発光層から放出される光のピーク波長λp(ナノメートル)は、
λp=a1+a2×(x+(t1−3.0)×a3)
の関係を満たし、
前記a1は、359以上363以下であり、
前記a2は、534以上550以下であり、
前記a3は、0.0205以上0.0235以下である半導体発光素子。 - 前記第1半導体層のc軸方向と、前記積層方向と、の間の角度は、5度以下である請求項1記載の半導体発光素子。
- 前記第1半導体層は、GaNを含む請求項1または2に記載の半導体発光素子。
- 前記第2半導体層は、GaNを含む請求項1〜3のいずれか1つに記載の半導体発光素子。
- 前記井戸層の厚さは、2.7(ナノメートル)以下である請求項1〜4のいずれか1つに記載の半導体発光素子。
- 前記波長は、430(ナノメートル)以上450(ナノメートル)以下である請求項1〜5のいずれか1つに記載の半導体発光素子。
- 前記井戸層のIn組成比は、0.2以下である請求項1〜6のいずれか1つに記載の半導体発光素子。
- 前記第1半導体層における転位密度は、1.5×109cm−2以下である請求項1〜7のいずれか1つに記載の半導体発光素子。
- 前記発光層は、複数の障壁層をさらに含み、
前記井戸層は、複数設けられ、
前記複数の前記井戸層と、前記複数の障壁層と、は交互に配置され、
前記複数の井戸層の数は、4以上であり、
前記複数の障壁層の数は、4以上である請求項1〜8のいずれか1つに記載の半導体発光素子。 - 前記障壁層は、GaNを含む請求項9記載の半導体発光素子。
- 前記障壁層の厚さは、1.0(ナノメートル)以上5.0(ナノメートル)以下である請求項9または10に記載の半導体発光素子。
- 格子長が格子定数よりも長い窒化物半導体結晶を含む第1導電形の第1半導体層と、
格子長が格子定数よりも長い窒化物半導体結晶を含む第2導電形の第2半導体層と、
前記第1半導体層と前記第2半導体層との間に設けられ格子長が格子定数よりも短く厚さt1(ナノメートル)の井戸層を含む発光層であって、前記井戸層は、0よりも高く1よりも低いIn組成比xを有するInxGa1−xNの井戸層を含み、所定のピーク波長λpを発光する発光層と、
を備え、
前記発光層が前記所定のピーク波長λpと同等のピーク波長を得るように構成された場合において、
前記厚さt1は、格子長が格子定数と同等の井戸層の厚さよりも薄いこと、及び、前記In組成比xは、格子長が格子定数と同等の井戸層のIn組成比よりも低いこと、の少なくともいずれかを満たす半導体発光素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143085A JP2015018840A (ja) | 2013-07-08 | 2013-07-08 | 半導体発光素子 |
US14/323,281 US9065004B2 (en) | 2013-07-08 | 2014-07-03 | Semiconductor light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143085A JP2015018840A (ja) | 2013-07-08 | 2013-07-08 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015018840A true JP2015018840A (ja) | 2015-01-29 |
Family
ID=52132158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013143085A Pending JP2015018840A (ja) | 2013-07-08 | 2013-07-08 | 半導体発光素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9065004B2 (ja) |
JP (1) | JP2015018840A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201413708D0 (en) * | 2014-08-01 | 2014-09-17 | Cascade Technologies Holdings Ltd | Leak detection system |
CN117293241B (zh) * | 2023-11-27 | 2024-01-26 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW449937B (en) | 1999-02-26 | 2001-08-11 | Matsushita Electronics Corp | Semiconductor device and the manufacturing method thereof |
JP4257815B2 (ja) | 1999-02-26 | 2009-04-22 | パナソニック株式会社 | 半導体装置 |
JP2001203384A (ja) | 2000-01-18 | 2001-07-27 | Sharp Corp | 窒化物半導体発光素子 |
DE112005002319T5 (de) * | 2004-09-28 | 2007-08-23 | Sumitomo Chemical Co., Ltd. | Gruppe-III-V-Verbindungshalbleiter und Verfahren zur Herstellung desselben |
JP4760821B2 (ja) | 2007-12-10 | 2011-08-31 | パナソニック株式会社 | 半導体素子の製造方法 |
JP4856792B2 (ja) * | 2009-11-12 | 2012-01-18 | パナソニック株式会社 | 窒化物半導体素子の製造方法 |
JP5684501B2 (ja) * | 2010-07-06 | 2015-03-11 | 昭和電工株式会社 | 発光ダイオード用エピタキシャルウェーハ |
JP5522147B2 (ja) * | 2011-11-02 | 2014-06-18 | 住友電気工業株式会社 | 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法 |
KR20140019635A (ko) * | 2012-08-06 | 2014-02-17 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
JP5383880B1 (ja) * | 2012-08-13 | 2014-01-08 | 株式会社東芝 | 窒化物半導体層の製造方法及び半導体発光素子の製造方法 |
-
2013
- 2013-07-08 JP JP2013143085A patent/JP2015018840A/ja active Pending
-
2014
- 2014-07-03 US US14/323,281 patent/US9065004B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150008391A1 (en) | 2015-01-08 |
US9065004B2 (en) | 2015-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5460831B1 (ja) | 半導体発光素子 | |
WO2010100844A1 (ja) | 窒化物半導体素子及びその製造方法 | |
JP2013016711A (ja) | 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子 | |
US8772800B2 (en) | Semiconductor light-emitting device | |
WO2015146069A1 (ja) | 発光ダイオード素子 | |
JP5421442B1 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
US7456445B2 (en) | Group III nitride semiconductor light emitting device | |
TW201421733A (zh) | 氮化物半導體結構及半導體發光元件 | |
JP2008118049A (ja) | GaN系半導体発光素子 | |
JP5041883B2 (ja) | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法 | |
JP2008288532A (ja) | 窒化物系半導体装置 | |
Mino et al. | Characteristics of epitaxial lateral overgrowth AlN templates on (111) Si substrates for AlGaN deep‐UV LEDs fabricated on different direction stripe patterns | |
US9065004B2 (en) | Semiconductor light emitting element | |
JP2022533787A (ja) | パッシベーション層を含む発光ダイオード前駆体 | |
CN108140698B (zh) | 氮化物半导体发光器件 | |
JP2008118048A (ja) | GaN系半導体発光素子 | |
WO2008056632A1 (fr) | Élément électroluminescent semi-conducteur gan | |
JP5996489B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
JP7430316B2 (ja) | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 | |
JP6891865B2 (ja) | 発光素子 | |
JP5944301B2 (ja) | 半導体発光素子の製造方法 | |
JP2022153201A (ja) | Iii族窒化物半導体素子とその製造方法 | |
JP2015199663A (ja) | 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法 | |
KR20120041439A (ko) | 질화물계 반도체 소자 및 그의 제조 방법 | |
JP2014068018A (ja) | 半導体発光素子及び半導体発光素子の製造方法 |