JP6891865B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP6891865B2
JP6891865B2 JP2018200721A JP2018200721A JP6891865B2 JP 6891865 B2 JP6891865 B2 JP 6891865B2 JP 2018200721 A JP2018200721 A JP 2018200721A JP 2018200721 A JP2018200721 A JP 2018200721A JP 6891865 B2 JP6891865 B2 JP 6891865B2
Authority
JP
Japan
Prior art keywords
layer
well
light emitting
layers
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018200721A
Other languages
English (en)
Other versions
JP2020068311A (ja
Inventor
真 阿部
真 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018200721A priority Critical patent/JP6891865B2/ja
Priority to US16/660,104 priority patent/US20200135975A1/en
Publication of JP2020068311A publication Critical patent/JP2020068311A/ja
Application granted granted Critical
Publication of JP6891865B2 publication Critical patent/JP6891865B2/ja
Priority to US17/365,820 priority patent/US12027646B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、発光素子に関する。
発光ダイオードなどの半導体発光素子は様々な用途に利用されている。なお、その用途によって、発光素子の輝度に対する更なる要求が出てきている。輝度を高める最も便利な手段は、駆動電流を高めることであるが、高電流で発光素子を駆動する場合には、ドループ現象が発生して発光効率が低下する現象がある。
ドループ現象を抑制する背景技術として、特開2017-045798号公報(特許文献1)がある。当該公報には、半導体発光素子の半導体層状構造に工夫をして、発光素子の発光効率を高める技術が開示されている。
特開2017-045798号公報
しかし、近年高電流で駆動させる場合において更に発光効率の高い発光素子が求められている。本発明は、高電流で駆動しながら高い発光効率を示す発光素子を提供することを目的とする。
前記した課題を解決するために、本発明の実施形態にかかる発光素子は、窒化物半導体からなるn側半導体層と、窒化物半導体からなるp側半導体層と、前記n側半導体層と前記p側半導体層の間に設けられ、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とが交互に積層された多重量子井戸構造を有する活性層と、を含む発光素子であって、前記複数の井戸層のうちいずれか1つの井戸層と、前記複数の障壁層のうち前記1つの井戸層のp側半導体層側に隣り合って設けられた1つの障壁層との間に、前記1つの井戸層側から順に設けられた、いずれの前記井戸層よりバンドギャップが大きくいずれの前記井戸層より薄い第1層と、前記第1層及びいずれの前記障壁層よりバンドギャップが小さくいずれの前記井戸層より薄い第2層と、を有する。
本発明の実施形態にかかる発光素子は、高電流で駆動するときの発光効率を高めることができる。
一実施形態にかかる発光素子を概略的に示す断面図である。 図1におけるA領域を拡大表示した断面図である。 図2に示したC範囲における各半導体層のバンドギャップの大きさを模式的に示すエネルギー図である。 図1におけるB領域を拡大表示した断面図である。 他の実施形態にかかる発光素子を概略的に示す断面図である。 他の実施形態にかかる発光素子を概略的に示す断面図である。 実施例1において発光素子に32.5mAの駆動電流をかけたときの出力を測定した結果である。 実施例1において発光素子に120mAの駆動電流をかけたときの出力を測定した結果である。 実施例2において発光素子に32.5mAの駆動電流をかけたときの出力を測定した結果である。 実施例2において発光素子に120mAの駆動電流をかけたときの出力を測定した結果である。 発光素子の出力に及ぼす第1層及び第2層の設置位置の影響を示す測定結果である。 発光素子の駆動電圧に及ぼす第1層及び第2層の設置位置の影響を示す測定結果である。
以下、図面に基づき本発明の実施形態を説明する。
<第1実施形態>
図1は一実施形態にかかる発光素子を概略的に示す断面図である。図2は図1におけるA領域を拡大表示した断面図である。図3は図2に示したC範囲における各半導体層のバンドギャップの大きさを模式的に示すエネルギー図である。図4は図1におけるB領域を拡大表示した断面図である。
図1示すように、発光素子100は、基板102、n側半導体層104、活性層106、p側半導体層108を含む。基板102としては、例えば、サファイア(Al23)基板、SiC基板、GaN基板などが利用できる。
n側半導体層104は基板102の上に設けられている。n側半導体層104は窒化物半導体である。例えば、n側半導体層104として、n型の窒化物半導体が利用できる。その一例として、Siが添加されたGaN層を形成することができる。n側半導体層104と基板102との間に、更にバッファ層を設けても良い。バッファ層としては、例えばGaNやAlGaNなどの窒化物半導体が利用できる。活性層106は、n側半導体層104の上に設けられている。活性層106の上にはp側半導体層108が設けられている。p側半導体層108は窒化物半導体である。例えば、p側半導体層108として、p型の窒化物系半導体が利用できる。その一例として、Mgが添加されたGaN層を形成することができる。
図2と図4に示すように、活性層106は、複数の井戸層204と複数の障壁層202とが交互に積層された多重量子井戸構造を有する。井戸層204及び障壁層202は窒化物半導体である。障壁層202は、Gaを含む窒化物半導体であってよい。例えば、障壁層202はGaNであってよい。障壁層202の膜厚は、3.0〜5.0nmであってよい。井戸層204は、Inを含む窒化物半導体であってよい。例えば、井戸層204はInGaNであってよい。井戸層204の膜厚は障壁層202の膜厚よりも薄いことが好ましい。
本実施形態においては、各井戸層204と当該井戸層204のp側半導体層108側に隣り合って設けられた1つの障壁層202との間に、第1層206と第2層208が設けられている。すなわち、図2と図4に示すように、各井戸層204とその上(p側半導体層108側)の障壁層202との間に、第1層206と第2層208が設けられている。第1層206と第2層208は、井戸層204側から順次設けられている。
図2に示すように、記述の便宜上、n側半導体層104に最も近い井戸層204を「最初の井戸層204a」とし、最初の井戸層204aとその上の障壁層202と間に設けられた第1層206と第2層208をそれぞれ「最初の第1層206a」と「最初の第2層208a」とする。なお、図4に示すように、p側半導体層108に最も近い井戸層204を「最後の井戸層204b」とし、最後の井戸層204bとその上の障壁層202と間に設けられた第1層206と第2層208をそれぞれ「最後の第1層206b」と「最後の第2層208b」とする。
図3に示すように、第1層206のバンドギャップは、いずれの井戸層204のバンドギャップより大きい。第2層208のバンドギャップは、第1層206及びいずれの障壁層202のバンドギャップより小さい。本実施形態では、第1層206と障壁層202は同じバンドギャップを有している。また第2層208と井戸層204は同じバンドギャップを有している。
第1層206の膜厚はいずれの井戸層204よりも薄い。第1層206は、Gaを含む窒化物半導体であってよい。例えば、第1層206はGaNであってよい。第2層208の膜厚はいずれの井戸層204より薄い。第2層208は、Inを含む窒化物半導体である。例えば、第2層208はInGaNであってよい。第2層208にInGaNを使用する場合、Inの混晶比は3%以上50%以下の範囲とすることができ、5%以上30%以下の範囲とすることが好ましく、10%以上20%以下の範囲とすることがより好ましい。
p側半導体層108の表面の一部には、p側半導体層108と電気的に接続するp電極114が設けられている。p側半導体層108及び活性層106の一部領域を除去して露出させたn側半導体層104の表面には、n側半導体層104と電気的に接続するn電極112が設けられている。
本実施形態において、「各井戸層204と当該井戸層204のp側半導体層108側に隣り合って設けられた1つの障壁層202との間に、第1層206と第2層208が設けられている」が、本発明はこのような形態に限定されない。本発明の他の実施形態では、複数の井戸層204のうち一部の井戸層204だけ、そのp側半導体層108側に隣り合って設けられた障壁層202との間に第1層206と第2層208を備えてもよい。例えば、複数の井戸層204のうちのいずれか一つの井戸層204と、それのp側半導体層108側に隣り合って設けられた障壁層202との間にだけ、第1層206と第2層208が設けられてもよい。
井戸層204のp側半導体層108側の領域にはn側半導体層104側の領域よりもキャリアが多く存在する。そのため、その位置に、井戸層204よりも、バンドギャップが大きく、かつ薄い第1層206と、障壁層202よりもバンドギャップが小さく、井戸層204よりも薄い第2層208を設けることによって、効率よく電子を貯めることができる。これにより、発光素子100を高電流で駆動しドループ現象が発生しやすい場合であっても、効率よく再結合が行われることで内部量子効率を向上させ、発光素子の発光効率を高めることができると考えられる。
第1層206の膜厚は、0.3〜2.0nmであることが好ましい。第1層206の膜厚が厚すぎると、内部量子効率が低下して発光効率が下がるためである。第2層208の膜厚は、0.3〜2.0nmであることが好ましい。第2層208の膜厚が厚すぎると、その部分が発光し、目的の波長以外の光が生じる結果、内部量子効率が低下するためである。なお、第2層208のIn含有量は、井戸層204のIn含有量より少ないことが好ましい。第2層208のバンドギャップを井戸層204よりも大きくし、第2層208における発光を抑制するためである。
本実施形態の各半導体層は、例えば、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等の公知の技術により形成することができる。MOCVDによって各半導体層を形成する場合には、ガリウムの原料としてはトリメチルガリウム(TMG)又はトリエチルガリウム(TEG)が利用でき、アルミニウムの原料としてはトリメチルアルミニウム(TMA)が利用でき、インジウムの原料としてはトリメチルインジウム(TMI)が利用でき、窒素の原料としてはNH3が利用できる。なお、n型不純物としてSiを添加する場合には、原料としてはシランガスが利用でき、p型不純物としてMgを添加する場合には、原料としては、例えばCp2Mg(ビスシクロペンタジエニルマグネシウム)が利用できる。
n電極112及びp電極114は、蒸着法又はスパッタリング法などの方法よって形成することができる。具体的には、まずn電極112又は/及びp電極114を形成する位置に開口部を有するレジストマスクを形成して、その後蒸着法又はスパッタリング法などの方法よって、n電極112又は/及びp電極114になりうる電極材料層を形成する。その後、リフトオフによって、レジストマスク及びレジストマスクの上に形成された電極材料層を除去することにより、n電極112又は/及びp電極114が形成できる。n電極112及びp電極114の材料としては、例えば、Ag、Al、Ni、Rh、Au、Cu、Ti、Pt、Pd、Mo、Cr、Wなどの単体金属又はこれらの金属を主成分とする合金を好適に用いることができる。例えば、Ti及びAuを順次積層して電極材料層を形成することができる。
本明細書において、前述した「上」のように、構成要素の方位、位置等を表すときに使う「上」、「下」などの表現は、基本的に断面図における構成要素間の相対的な方位、位置等を表すものであり、特に断らない限り絶対的な位置を示すことを意図したものではない。
<第2実施形態>
図5は第2実施形態にかかる発光素子を概略的に示す断面図である。本実施形態は第1実施形態の変形である。本実施形態において、第1実施形態と同じ機能を有する部品、部材、部分、素子、要素については、第1実施形態と同じ符号を付しており、且つその説明を省略することがある。
本実施形態の特徴は、複数の井戸層204のうちp側半導体層108に最も近い最後の井戸層204bを除く井戸層204と、複数の障壁層202のうち最後の井戸層204bを除く井戸層204のp側半導体層108側に隣り合って設けられた障壁層202との間に、第1層206及び第2層208を有することである。すなわち、図5に示すように、最後の井戸層204bとその上の障壁層202との間に、図4に示すような最後の第1層206bと最後の第2層208bがなく、他の井戸層204とその上の障壁層202との間には第1層206及び第2層208が設けられている。
第1実施形態(図4参照)と比較すると、本実施形態の発光素子は、最後の第1層206bと最後の第2層208bが設けられていないことだけが第1実施形態の発光素子100と異なり、他の部分は第1実施形態の発光素子100と同じである。p側半導体層108に最も近い最後の井戸層204bとその上の障壁層202との間に最後の第1層206bと最後の第2層208bを設けると、その最後の第1層206bと最後の第2層208bの存在により、電子及び正孔が移動しにくくなる可能性がある。したがって、最後の第1層206bと最後の第2層208bを設けないことによって、電子及び正孔の移動が阻害されるおそれを低減し、更に発光素子の発光効率を高めることができる。
<第3実施形態>
図6は第3実施形態にかかる発光素子を概略的に示す断面図である。この実施形態は第1実施形態の変形である。本実施形態において、第1実施形態と同じ機能を有する部品、部材、部分、素子、要素については、第1実施形態と同じ符号を付しており、且つその説明を省略することがある。
本実施形態の特徴は、複数の井戸層204のうちn側半導体層104に最も近い最初の井戸層204aを除く井戸層204と、複数の障壁層202のうち最初の井戸層204aを除く井戸層204のp側半導体層108側に隣り合って設けられた障壁層202との間に、第1層206及び第2層208を有することである。すなわち、図6に示すように、最初の井戸層204aとその上の障壁層202との間に、図2に示すような最初の第1層206aと最初の第2層208aがなく、他の井戸層204とその上の障壁層202との間には第1層206及び第2層208が設けられている。
本実施形態の発光素子は、最初の第1層206aと最初の第2層208aが設けられていないことだけが第1実施形態の発光素子100と異なり、他の部分は第1実施形態の発光素子100と同じである。n側半導体層104に最も近い最初の井戸層204aとその上の障壁層202との間に最初の第1層206aと最初の第2層208aを設けると、その最初の第1層206aと最初の第2層208aの存在により、電子及び正孔が移動しにくくなる可能性がある。したがって、最初の第1層206aと最初の第2層208aを設けないことによって、電子及び正孔の移動が阻害されるおそれを低減し、更に発光素子の発光効率を高めることができる。
<第4実施形態>
この実施形態は第1実施形態の変形である。本実施形態において、第1実施形態と同じ機能を有する部品、部材、部分、素子、要素については、第1実施形態と同じ符号を付しており、且つその説明を省略することがある。
本実施形態の特徴は、複数の井戸層204のうちn側半導体層104に最も近い最初の井戸層204a、及びp側半導体層108に最も近い最後の井戸層204bを除く井戸層204と、複数の障壁層202のうち最初の井戸層204a及び最後の井戸層204bを除く井戸層204のp側半導体層108側に隣り合って設けられた障壁層202との間に、第1層206及び第2層208を有することである。
第1実施形態の図2と図4を参考にして説明すると、本実施形態は、最初の井戸層204aとその上の障壁層202との間に最初の第1層206aと最初の第2層208aが設けられていない。さらに、最後の井戸層204bとその上の障壁層202との間に最後の第1層206bと最後の第2層208bが設けられていない。そして、最初の井戸層204a及び最後の井戸層204bを除く他の井戸層204と、その上の障壁層202との間には第1層206及び第2層208がそれぞれ設けられている。
本実施形態の発光素子は、図2及び図4に示すような、最初の第1層206a、最初の第2層208a、最後の第1層206b及び最後の第2層208bが設けられていないことだけが第1実施形態の発光素子100と異なり、他の部分は第1実施形態の発光素子100と同じである。最初の第1層206a、最初の第2層208a、最後の第1層206b及び最後の第2層208bを設けることによって、電子及び正孔が移動しにくくなる可能性がある。したがって、最初の第1層206a、最初の第2層208a、最後の第1層206b及び最後の第2層208bを設けないことによって、電子及び正孔の移動が阻害されるおそれを低減し、更に発光素子の発光効率を高めることができる。
<第5実施形態>
この実施形態は第1実施形態の変形である。本実施形態において、第1実施形態と同じ機能を有する部品、部材、部分、素子、要素については、第1実施形態と同じ符号を付しており、且つその説明を省略することがある。
本実施形態の特徴は、図4を参照して説明すると、複数の第2層208のうちp側半導体層108に最も近い最後の第2層208bのIn含有量は、他の第2層208のIn含有量より少ないことである。例えば、複数の第2層208をInGaNで構成し、他の第2層208のInの混晶比を15%とする場合、最後の第2層208bのInの混晶比を1%以上10%以下とする。前述したように、p側半導体層108に最も近い最後の井戸層204bとその上の障壁層202との間に最後の第1層206bと最後の第2層208bを設けると、その最後の第1層206bと最後の第2層208bの存在により、電子及び正孔が移動しにくくなる可能性がある。最後の第2層208bのIn含有量を少なくすることによって、最後の第2層208bのバンドギャップを他の第2層208よりも大きくすることができる。したがって、最後の第2層208bにより電子及び正孔の移動が阻害するおそれを低減し、発光素子の発光効率を高めることができる。
<第6実施形態>
この実施形態は第1実施形態の変形である。本実施形態において、第1実施形態と同じ機能を有する部品、部材、部分、素子、要素については、第1実施形態と同じ符号を付しており、且つその説明を省略することがある。
本実施形態の特徴は、図2を参照して説明すると、複数の第2層208のうちn側半導体層104に最も近い最初の第2層208aのIn含有量は、他の第2層208のIn含有量より少ないことである。例えば、複数の第2層208をInGaNで構成し、他の第2層208のInの混晶比を15%とする場合、最初の第2層208aのInの混晶比を1%以上10%以下とする。前述したように、n側半導体層104に最も近い最初の井戸層204aとその上の障壁層202との間に最初の第1層206aと最初の第2層208aを設けると、その最初の第1層206aと最初の第2層208aの存在により、電子及び正孔が移動しにくくなる可能性がある。最初の第2層208aのIn含有量を少なくすることによって、最初の第2層208aのバンドギャップを他の第2層208よりも大きくすることができる。したがって、最初の第2層208aにより電子及び正孔の移動が阻害するおそれを低減し、発光素子の発光効率を高めることができる。
<第7実施形態>
この実施形態は第1実施形態の変形である。本実施形態において、第1実施形態と同じ機能を有する部品、部材、部分、素子、要素については、第1実施形態と同じ符号を付しており、且つその説明を省略することがある。
本実施形態の特徴は、図2及び図4を参照して説明すると、複数の第2層208のうちn側半導体層104に最も近い最初の第2層208a、及びp側半導体層108に最も近い最後の第2層208bのIn含有量は、他の第2層208のIn含有量より少ないことである。例えば、複数の第2層208をInGaNで構成し、他の第2層208のInの混晶比を15%とする場合、最初の第2層208a及び最後の第2層208bのInの混晶比を1%以上10%以下とする。前述したように、最初の第1層206a、最初の第2層208a、最後の第1層206b及び最後の第2層208bを設けることによって、電子及び正孔が移動しにくくなる可能性がある。最初の第2層208a及び最後の第2層208bのIn含有量を少なくすることによって、最初の第2層208aと最後の第2層208bのバンドギャップを他の第2層208よりも大きくすることができる。したがって、最初の第2層208aと最後の第2層208bにより電子及び正孔の移動が阻害するおそれを低減し、発光素子の発光効率を高めることができる。
発光素子100を以下のように作製した。
基板102として、サファイア(C面)よりなる基板を用いた。MOCVD反応容器内において、水素雰囲気中、1050℃で基板102の表面のクリーニングを行った。そして、温度を550℃にして、原料ガスにTMA、TMG、NH3を用い、基板上にAlGaNよりなるバッファ層を約12nmの膜厚に成長させた。次に、1150℃でTMG、TMA、アンモニア、モノシランを用い、Siを1×1019/cm3ドープしたn型GaNよりなるn側半導体層104を6μmの膜厚に成長させて形成した。
次に、温度を840℃にして、原料ガスにTEG、TMI、アンモニアを用い、GaNよりなる膜厚がTb(3.0〜5.0nm)の障壁層202、In0.15Ga0.85Nよりなる膜厚がTwの井戸層204、GaNよりなる膜厚がT1の第1層206及びIn0.10Ga0.90Nよりなる膜厚がT2の第2層208をこの順に積層した積層構造を1セットとして、計9セット成長させた。そして、最後にGaNよりなる障壁層202を4nmの厚さに成長させて活性層106を形成した。
続いて、TMG、アンモニア、Cp2Mgを用いて、Mgを5×1020/cm3ドープしたGaNよりなるp側半導体層108を23nmの膜厚に成長させた。成長終了後、窒素雰囲中、ウェハを反応容器内において、700℃でアニーリングを行い、p側半導体層108を低抵抗化した。
アニーリング後、一部の領域のp側半導体層108及び活性層106を除去して、n電極112を形成するための表面(電極形成面)を露出させた。最後に、p側半導体層108表面の一部及び電極形成面にそれぞれp電極114及びn電極112を形成した。
実施例1に係る発光素子100に、32.5mAと120mAの順方向電流Ifで駆動したときの出力を測定した。発光素子の出力は、発光素子を積分球内に配置し所定の電流で駆動させることにより測定した。測定した出力は、基板の中央領域付近における出力である。
図7は実施例1の発光素子と、後述する参考サンプルに係る発光素子を32.5mAの順方向電流Ifで駆動したときの出力を測定した結果である。図7のグラフの縦軸は、発光素子の出力Poである。
図7において、「T1=0.7nm、T2=0.6nm」と示したサンプルは、上述の方法で作製され、第1層206の膜厚T1が0.7nm、第2層208の膜厚T2が0.6nmである発光素子100である。また、発光素子100における障壁層202の膜厚Tbは4.3nmで、井戸層204の膜厚Twは3.2nmである。
図7において、「Ref.」と示したサンプルは、参考サンプルで、第1層206と第2層208を含まない点を除いて、他の部分については実施例1の発光素子100と同じ構造を有するサンプルである。
図7の結果から分かるように、順方向電流Ifが32.5mAである場合には、実施例1の発光素子100は参考サンプルと同等の出力であった。
図8は実施例1の発光素子100と参考サンプルに120mAの順方向電流Ifで駆動したときの出力を測定した結果である。なお、図8は、図7の測定時に使用した発光素子と同じ発光素子について、順方向電流Ifを120mAに変更して出力を測定した結果である。図8の結果によれば、高電流で駆動した場合には、実施例1の発光素子100の出力が参考サンプルの出力より大きいことが分かる。これは、発光素子100が、井戸層204のp側半導体層108側に第1層206と第2層208を有することによって、その部分に電子を効率よく貯めることができるので、発光素子100を高電流で駆動する場合であっても、効率よく再結合が行われることで内部量子効率を向上させ、発光素子の発光効率を高めることができるためと考えられる。
実施例1に記載した方法によって、障壁層202の膜厚Tbが4.0nm、井戸層204の膜厚Twが3.0nm、第1層206の膜厚T1と第2層208の膜厚T2が0.5nmである実施例2の発光素子100を作製した。
図9は実施例2の発光素子100を32.5mAの順方向電流で駆動したときの出力を測定した結果である。図9において、「T1=T2=0.5nm」は、第1層206の膜厚T1と第2層208の膜厚T2が0.5nmであることを示す。なお、図9における他の符号の意味は、図7と同じである。また、本実施例に使用した参考サンプルは、実施例1の参考サンプルと障壁層202及び井戸層204の膜厚が異なっていること以外は同じ構造を有する。本実施例の参考サンプルの障壁層202の膜厚は4.0nmであり、井戸層204の膜厚は3.0nmである。
図9の測定結果によれば、順方向電流Ifが32.5mAであった場合、障壁層202の膜厚Tbが4.0nmである実施例2の発光素子100は、参考サンプルと同等の出力であった。
図10は、実施例2の発光素子100を120mAの順方向電流で駆動したときの出力を測定した結果である。図10は、図9の測定時に使用した発光素子と同じ発光素子について、順方向電流Ifを120mAに変更して測定した結果である。図10の結果によれば、高電流で駆動した場合には、Tbが4.0nmである発光素子100の出力が参考サンプルの出力より大きいことが分かる。この結果は、図8に示した実施例1の発光素子100の傾向と同じである。すなわち、第1層206と第2層208を設けることによって、高電流で駆動する場合であっても、効率よく再結合が行われることで発光素子100の発光効率を高めることができる。また、井戸層204の膜厚は障壁層202の膜厚よりも薄いことが好ましい。
実施例1に記載した方法によって、第1層206の膜厚T1と第2層208の膜厚T2が0.3nmである実施例3の発光素子100を作製した。実施例3の発光素子100における障壁層202の膜厚Tbは4.3nmで、井戸層204の膜厚Twは3.2nmである。
一方、第1層206と第2層208の設置位置の影響を調べるために、井戸層204と当該井戸層204のn側半導体層104側に隣り合って設けられた障壁層202との間に、第1層206と第2層208を設けた発光素子のサンプルも作製した。すなわち、図2を参考にして説明すると、各井戸層204とその下(n側半導体層104側)の障壁層202との間に、第1層206と第2層208を設けたサンプルである。第1層206と第2層208は、井戸層204側から順次設けられている。以下、このサンプルを「比較サンプル」という。
図11は発光素子の出力に及ぼす第1層206及び第2層208の設置位置の影響を示す測定結果である。図11において、「T1=0.3nm、T2=0.6nm」は、第1層206の膜厚T1が0.3nm、第2層208の膜厚T2が0.6nmであることを示す。図11において、「p−Side」は実施例3の発光素子100を示し、「n−Side」は比較サンプルを示す。なお、図11における他の符号の意味は、図7と同じである。また、本実施例に使用した参考サンプルは、実施例1の参考サンプルと同じ構造を有する。
図11は、実施例3の発光素子、比較サンプル、及び参考サンプルを20mAの順方向電流で駆動したときの出力を測定した結果である。この結果から、実施例3の発光素子100(p−Side)は参考サンプルと同等の出力であったが、比較サンプル(n−Side)の出力は両者より低いことが分かった。
図12は発光素子の駆動電圧に及ぼす第1層206及び第2層208の設置位置の影響を示す測定結果である。図12の縦軸は駆動電圧Vfを示す。すなわち、図12は実施例3の発光素子、比較サンプル、及び参考サンプルを20mAの順方向電流で駆動したときの駆動電圧Vfを測定した結果である。図12における他の符号の意味は、図11と同じである。
図12の測定結果によれば、実施例3の発光素子100は参考サンプルと同等の駆動電圧を示すが、比較サンプルは両者より高い駆動電圧を示すことが分かった。これは、比較サンプルの発光素子を駆動するとき、実施例3の発光素子100及び参考サンプルの発光素子より高い駆動電圧が必要であること示す。図11の結果も合わせて考慮すると、比較サンプルは、実施例3の発光素子100及び参考サンプルに比べて、必要とする駆動電圧が高く、かつ出力が低い、すなわち、発光効率が極めて低い発光素子であることが分かる。これは、井戸層204のn側半導体層104側の面にはキャリアがあまり存在せず、その部分に第1層206と第2層208を設けたとしても、電子を貯める層として機能せず、反って不要な内部電界が発生するためであると考えられる。その結果、再結合が起こりにくくなり、内部量子効率が低下するためであると考えられる。また、実施例3の発光素子は実施例1とほぼ同様の構造を有していることから、高電流で駆動する場合であっても発光効率を高めることができる。
以上の実施例の測定結果によれば、井戸層204と当該井戸層204のp側半導体層108側に隣り合って設けられた障壁層202との間に、第1層206と第2層208を設けることによって、高電流で駆動するときの発光素子100の発光効率が高くなることが明らかになった。
以上、実施形態及び実施例を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態の記載の範囲に限定されるものではない。上記実施の形態に、多様な変更または改良を加えることができることは当業者にとって明らかである。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることは、特許請求の範囲の記載から明らかである。例えば、上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであるが、本発明は必ずしも説明した全ての構成を備えるものに限定されるものではない。なお、各実施形態の構成の一部について、他の構成によって置換することも可能であり、それを削除することも可能である。
100 発光素子
102 基板
104 n側半導体層
106 活性層
108 p側半導体層
112 n電極
114 p電極
202 障壁層
204 井戸層
204a 最初の井戸層
204b 最後の井戸層
206 第1層
206a 最初の第1層
206b 最後の第1層
208 第2層
208a 最初の第2層
208b 最後の第2層

Claims (11)

  1. 窒化物半導体からなるn側半導体層と、
    窒化物半導体からなるp側半導体層と、
    前記n側半導体層と前記p側半導体層の間に設けられ、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とが交互に積層された多重量子井戸構造を有する活性層と、
    を含む発光素子であって、
    前記複数の井戸層のうちいずれか1つの井戸層と、前記複数の障壁層のうち前記1つの井戸層のp側半導体層側に隣り合って設けられた1つの障壁層との間に、前記1つの井戸層側から順に設けられた、いずれの前記井戸層よりバンドギャップが大きくいずれの前記井戸層より薄い第1層と、前記第1層及びいずれの前記障壁層よりバンドギャップが小さくいずれの前記井戸層より薄い第2層と、を有し、
    複数の前記井戸層のうち前記p側半導体層に最も近い最後の井戸層を除く井戸層と、前記複数の障壁層のうち前記最後の井戸層を除く井戸層のp側半導体層側に隣り合って設けられた障壁層との間に、前記第1層及び前記第2層を有する
    ことを特徴とする発光素子。
  2. 窒化物半導体からなるn側半導体層と、
    窒化物半導体からなるp側半導体層と、
    前記n側半導体層と前記p側半導体層の間に設けられ、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とが交互に積層された多重量子井戸構造を有する活性層と、
    を含む発光素子であって、
    前記複数の井戸層のうちいずれか1つの井戸層と、前記複数の障壁層のうち前記1つの井戸層のp側半導体層側に隣り合って設けられた1つの障壁層との間に、前記1つの井戸層側から順に設けられた、いずれの前記井戸層よりバンドギャップが大きくいずれの前記井戸層より薄い第1層と、前記第1層及びいずれの前記障壁層よりバンドギャップが小さくいずれの前記井戸層より薄い第2層と、を有し、
    複数の前記井戸層のうち前記n側半導体層に最も近い最初の井戸層を除く井戸層と、前記複数の障壁層のうち前記最初の井戸層を除く井戸層のp側半導体層側に隣り合って設けられた障壁層との間に、前記第1層及び前記第2層を有する
    ことを特徴とする発光素子。
  3. 窒化物半導体からなるn側半導体層と、
    窒化物半導体からなるp側半導体層と、
    前記n側半導体層と前記p側半導体層の間に設けられ、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とが交互に積層された多重量子井戸構造を有する活性層と、
    を含む発光素子であって、
    前記複数の井戸層のうちいずれか1つの井戸層と、前記複数の障壁層のうち前記1つの井戸層のp側半導体層側に隣り合って設けられた1つの障壁層との間に、前記1つの井戸層側から順に設けられた、いずれの前記井戸層よりバンドギャップが大きくいずれの前記井戸層より薄い第1層と、前記第1層及びいずれの前記障壁層よりバンドギャップが小さくいずれの前記井戸層より薄い第2層と、を有し、
    複数の前記井戸層のうち前記n側半導体層に最も近い最初の井戸層、及び前記p側半導体層に最も近い最後の井戸層を除く井戸層と、前記複数の障壁層のうち前記最初の井戸層及び前記最後の井戸層を除く井戸層のp側半導体層側に隣り合って設けられた障壁層との間に、前記第1層及び前記第2層を有する
    ことを特徴とする発光素子。
  4. 窒化物半導体からなるn側半導体層と、
    窒化物半導体からなるp側半導体層と、
    前記n側半導体層と前記p側半導体層の間に設けられ、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とが交互に積層された多重量子井戸構造を有する活性層と、
    を含む発光素子であって、
    前記複数の井戸層のうちいずれか1つの井戸層と、前記複数の障壁層のうち前記1つの井戸層のp側半導体層側に隣り合って設けられた1つの障壁層との間に、前記1つの井戸層側から順に設けられた、いずれの前記井戸層よりバンドギャップが大きくいずれの前記井戸層より薄い第1層と、前記第1層及びいずれの前記障壁層よりバンドギャップが小さくいずれの前記井戸層より薄い第2層と、を有し、
    複数の前記第2層のうち前記n側半導体層に最も近い最初の第2層のIn含有量は、他の前記第2層のIn含有量より少ない
    ことを特徴とする発光素子。
  5. 窒化物半導体からなるn側半導体層と、
    窒化物半導体からなるp側半導体層と、
    前記n側半導体層と前記p側半導体層の間に設けられ、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とが交互に積層された多重量子井戸構造を有する活性層と、
    を含む発光素子であって、
    前記複数の井戸層のうちいずれか1つの井戸層と、前記複数の障壁層のうち前記1つの井戸層のp側半導体層側に隣り合って設けられた1つの障壁層との間に、前記1つの井戸層側から順に設けられた、いずれの前記井戸層よりバンドギャップが大きくいずれの前記井戸層より薄い第1層と、前記第1層及びいずれの前記障壁層よりバンドギャップが小さくいずれの前記井戸層より薄い第2層と、を有し、
    複数の前記第2層のうち前記n側半導体層に最も近い最初の第2層、及び前記p側半導体層に最も近い最後の第2層のIn含有量は、他の前記第2層のIn含有量より少ない
    ことを特徴とする発光素子。
  6. 請求項1から5の何れか一項に記載の発光素子であって、
    前記井戸層及び前記第2層は、Inを含む窒化物半導体からなり、
    前記第2層のIn含有量は、前記井戸層のIn含有量より少ない
    ことを特徴とする発光素子。
  7. 請求項1から6の何れか一項に記載の発光素子であって、
    前記第1層の膜厚は、0.1〜2.0nmである
    ことを特徴とする発光素子。
  8. 請求項1から7の何れか一項に記載の発光素子であって、
    前記第2層の膜厚は、0.1〜2.0nmである
    ことを特徴とする発光素子。
  9. 請求項1から8の何れか一項に記載の発光素子であって、
    前記障壁層及び第1層は、Gaを含む窒化物半導体からなる
    ことを特徴とする発光素子。
  10. 請求項1から9の何れか一項に記載の発光素子であって、
    前記障壁層の膜厚は、3.0〜5.0nmである
    ことを特徴とする発光素子。
  11. 請求項1から10の何れか一項に記載の発光素子であって、
    前記井戸層の膜厚は、前記障壁層よりも薄い
    ことを特徴とする発光素子。
JP2018200721A 2018-10-25 2018-10-25 発光素子 Active JP6891865B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018200721A JP6891865B2 (ja) 2018-10-25 2018-10-25 発光素子
US16/660,104 US20200135975A1 (en) 2018-10-25 2019-10-22 Light emitting element
US17/365,820 US12027646B2 (en) 2018-10-25 2021-07-01 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018200721A JP6891865B2 (ja) 2018-10-25 2018-10-25 発光素子

Publications (2)

Publication Number Publication Date
JP2020068311A JP2020068311A (ja) 2020-04-30
JP6891865B2 true JP6891865B2 (ja) 2021-06-18

Family

ID=70325524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018200721A Active JP6891865B2 (ja) 2018-10-25 2018-10-25 発光素子

Country Status (2)

Country Link
US (1) US20200135975A1 (ja)
JP (1) JP6891865B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1883121B1 (en) * 2006-07-26 2019-03-06 LG Electronics Inc. Nitride-based semiconductor light emitting device
WO2008155958A1 (ja) * 2007-06-15 2008-12-24 Rohm Co., Ltd. 半導体発光素子及び半導体発光素子の製造方法
KR20100128297A (ko) * 2008-02-15 2010-12-07 크리, 인코포레이티드 백색 광 출력을 제공하기 위한 광대역 발광 장치 램프들
DE102009015569B9 (de) * 2009-03-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자
JP6128138B2 (ja) * 2015-02-10 2017-05-17 ウシオ電機株式会社 半導体発光素子
JP2018125453A (ja) * 2017-02-02 2018-08-09 スタンレー電気株式会社 垂直共振器型発光素子

Also Published As

Publication number Publication date
US20200135975A1 (en) 2020-04-30
US20210328105A1 (en) 2021-10-21
JP2020068311A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP6079628B2 (ja) 窒化物半導体発光素子
JP5238865B2 (ja) 半導体発光素子
US9099572B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
US8525203B2 (en) Semiconductor light emitting device
JP2006108585A (ja) Iii族窒化物系化合物半導体発光素子
JP2009302314A (ja) GaN系半導体装置
US20150115220A1 (en) (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
US8164109B2 (en) Nitride semiconductor element and method for producing the same
JP6945666B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2008288532A (ja) 窒化物系半導体装置
US20130001513A1 (en) Nitride semiconductor element and manufacturing method therefor
JP2007200933A (ja) 窒化物系半導体素子の製造方法
US20140284550A1 (en) Light-emitting device
JP6891865B2 (ja) 発光素子
JP2007214378A (ja) 窒化物系半導体素子
JP5800251B2 (ja) Led素子
US12027646B2 (en) Light emitting element
JP7140978B2 (ja) 窒化物半導体発光素子の製造方法
JP6477642B2 (ja) 発光素子
KR20100109629A (ko) 발광 다이오드
US20150243845A1 (en) Light-emitting device
JP5800252B2 (ja) Led素子
JP2005285870A (ja) エピタキシャル基板
KR101199796B1 (ko) 질화물계 반도체 발광소자 및 그의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190110

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6891865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250