JP5238865B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5238865B2
JP5238865B2 JP2011224365A JP2011224365A JP5238865B2 JP 5238865 B2 JP5238865 B2 JP 5238865B2 JP 2011224365 A JP2011224365 A JP 2011224365A JP 2011224365 A JP2011224365 A JP 2011224365A JP 5238865 B2 JP5238865 B2 JP 5238865B2
Authority
JP
Japan
Prior art keywords
layer
composition ratio
light emitting
well
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011224365A
Other languages
English (en)
Other versions
JP2013084817A (ja
Inventor
重哉 木村
佳幸 原田
肇 名古
浩一 橘
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011224365A priority Critical patent/JP5238865B2/ja
Priority to US13/405,565 priority patent/US9048362B2/en
Publication of JP2013084817A publication Critical patent/JP2013084817A/ja
Application granted granted Critical
Publication of JP5238865B2 publication Critical patent/JP5238865B2/ja
Priority to US14/695,812 priority patent/US9263632B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3408—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by specially shaped wells, e.g. triangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Description

本発明の実施形態は、半導体発光素子に関する。
窒化ガリウム（ＧａＮ）などの窒化物系III−Ｖ族化合物半導体は、ワイドバンドギャップというその特徴を活かし、高輝度の発光ダイオード（ＬＥＤ：Light Emitting Diode）や、レーザダイオード（ＬＤ：Laser Diode）などに応用されている。
これらの発光素子は、ｎ形半導体層と、ｐ形半導体層と、その間に設けられ、量子井戸層と障壁層とを有する発光層と、を有している。
このような半導体発光素子において、高い発光効率を実現することが望まれている。
特開２００３−２３４５４５号公報
本発明は、発光効率の高い半導体発光素子を提供する。
実施形態に係る半導体発光素子は、窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた発光層と、を備える。
前記発光層は、Ｉｎ ｂ Ｇａ １−ｂ Ｎ（ｂ≧０）を含む障壁層と、前記ｎ形半導体層から前記ｐ形半導体層に向かう方向に前記障壁層と積層されＩｎ ｗ Ｇａ １−ｗ Ｎ（ｗ＞ｂ）を含む井戸層と、を有する。
前記障壁層を、前記ｎ形半導体層側の第１部分と、前記ｐ形半導体層側の第２部分と、に分けた場合、前記第２部分のＩｎ組成比は、前記第１部分のＩｎ組成比よりも低い。
前記井戸層を、前記ｎ形半導体層側の第３部分と、前記ｐ形半導体層側の第４部分と、に分けた場合、前記第４部分のＩｎ組成比は、前記第３部分のＩｎ組成比よりも高い。
前記障壁層のＩｎ組成比は、前記方向に減少し、前記井戸層のＩｎ組成比は、前記方向に増加する。
前記障壁層の単位厚さ当たりのＩｎ組成比の差と、前記井戸層の単位厚さ当たりのＩｎ組成比の差と、の比率は、０．１以上０．４以下である。
前記障壁層における前記ｎ形半導体層側のＩｎ組成比をｂｎ、前記障壁層における前記ｐ形半導体層側のＩｎ組成比をｂｐ、前記ｂｎと前記ｂｐとの差の絶対値をΔｂとした場合、前記ｂｎは前記ｂｐよりも大きく、前記ｂｎは０．０２以上であり、前記Δｂは０．０２よりも大きく０．０６よりも小さい。
前記井戸層における前記ｎ形半導体層側のＩｎ組成比をｗｎ、前記井戸層における前記ｐ形半導体層側のＩｎ組成比をｗｐ、前記ｗｎと前記ｗｐとの差の絶対値をΔｗとした場合、前記ｗｐは前記ｗｎよりも大きく、前記ｗｎは０．１以下であり、前記Δｗは０．０４よりも大きく０．１２よりも小さい。
前記障壁層の厚さは、１０ナノメートル以下であり、前記井戸層の厚さは、２．５ナノメートル以上６ナノメートル以下である。
実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。 実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 （ａ）〜（ｂ）は、発光層のＩｎ組成比を例示する図である。 （ａ）〜（ｄ）は、エネルギーバンド及びキャリア濃度分布を例示する図である。 半導体発光素子の特性を示す図である。 （ａ）〜（ｂ）は、Ｉｎ組成比を示す図である。 （ａ）〜（ｂ）は、Ｉｎ組成比及びエネルギーバンドを示す図である。 （ａ）〜（ｂ）は、Ｉｎ組成比及びエネルギーバンドを示す図である。 （ａ）〜（ｄ）は、他のＩｎ組成比を例示する模式図である。 （ａ）〜（ｈ）は、Ｉｎ組成比の傾斜の例を示す模式図である。 内部量子効率を例示する図である。 （ａ）〜（ｂ）は、内部量子効率を例示する図である。 （ａ）〜（ｂ）は、内部量子効率を例示する図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（実施形態）
図１は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図２は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図２に表したように、本実施形態に係る半導体発光素子１１０は、ｎ形半導体層２０と、ｐ形半導体層５０と、ｎ形半導体層２０とｐ形半導体層５０との間に設けられた発光層４０と、を備える。半導体発光素子１１０においては、発光層４０と、ｎ形半導体層２０と、の間に積層体３０が設けられていてもよい。
ｎ形半導体層２０及びｐ形半導体層５０は、窒化物半導体を含む。
発光層４０は、例えば活性層である。積層体３０は、例えば超格子層である。
半導体発光素子１１０においては、例えばサファイヤからなる基板１０の主面（例えばｃ面）に、例えばバッファ層１１が設けられ、その上に、例えばアンドープのＧａＮ下地層２１と、ｎ形ＧａＮコンタクト層２２と、が設けられる。ｎ形ＧａＮコンタクト層２２は、ｎ形半導体層２０に含まれる。なお、ＧａＮ下地層２１は、便宜的にｎ形半導体層２０に含まれるものとしてもよい。
ｎ形ＧａＮコンタクト層２２の上には、積層体３０が設けられている。積層体３０においては、例えば、第１結晶層３１と、第２結晶層３２と、が交互に積層されている。
積層体３０の上には、発光層４０（活性層）が設けられている。発光層４０は、例えば多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有する。すなわち、発光層４０は、複数の障壁層４１及び複数の井戸層４２が、交互に繰り返し積層された構造を含んでいる。障壁層４１及び井戸層４２の詳しい構成については後述する。
発光層４０の上には、ｐ形ＡｌＧａＮ層５１、ｐ形の例えばＭｇドープＧａＮ層５２、及び、ｐ形ＧａＮコンタクト層５３が、この順に設けられている。なお、ｐ形ＡｌＧａＮ層５１は、電子オーバフロー抑制層の機能を有する。ｐ形ＡｌＧａＮ層５１、ＭｇドープＧａＮ層５２及びｐ形ＧａＮコンタクト層５３は、ｐ形半導体層５０に含まれる。また、ｐ形ＧａＮコンタクト層５３の上には、透明電極６０が設けられている。
そして、ｎ形半導体層２０であるｎ形ＧａＮコンタクト層２２の一部、その一部に対応する積層体３０、発光層４０及びｐ形半導体層５０が除去され、ｎ形ＧａＮコンタクト層２２の上にｎ側電極７０が設けられる。ｎ側電極７０には、例えばＴｉ／Ｐｔ／Ａｕの積層構造が用いられる。一方、透明電極６０の上には、ｐ側電極８０が設けられる。
このように、本実施形態に係る本具体例の半導体発光素子１１０は、発光ダイオード（ＬＥＤ：Light Emitting Diode）である。
半導体発光素子１１０は、例えば以下のようにして製造できる。
まず、有機洗浄、酸洗浄した例えばｃ面サファイヤの基板１０を、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置の反応炉に導入し、反応炉のサセプタ上で約１１００℃に加熱する。これにより、基板１０の表面の酸化膜が除去される。
次に、基板１０の主面（ｃ面）の上に、３０ｎｍの厚さでバッファ層１１を成長させる。さらに、バッファ層１１の上に、３マイクロメートル（μｍ）の厚さでアンドープのＧａＮ下地層２１を成長させる。さらに、ＧａＮ下地層２１の上に、２μｍの厚さで、ＳｉドープのＧａＮによるｎ形ＧａＮコンタクト層２２を成長させる。
次に、ｎ形ＧａＮコンタクト層２２の上に、ＩｎｘＧａ１−ｘＮである第１結晶層３１と、ＩｎｙＧａ１−ｙＮである第２結晶層３２と、を交互に３０周期積層し、積層体３０を形成する。
次に、積層体３０の上に、障壁層４１と井戸層４２とを交互に積層する。
さらに、最も上の障壁層４１の上に、Ａｌの組成比が０．００３で５ｎｍの厚さのＡｌＧａＮ層を成長させ、この後、Ａｌの組成比が０．１で１０ｎｍの厚さのＭｇドープＡｌＧａＮ層５１と、８０ｎｍの厚さのＭｇドープｐ形ＧａＮ層５２(Ｍｇ濃度は２×１０19/ｃｍ３)、及び、１０ｎｍ程度の厚さの高濃度ＭｇドープＧａＮ層５３(Ｍｇ濃度は１×１０21/ｃｍ3)をそれぞれ積層させる。この後、上記の結晶が成長した基板１０を、ＭＯＣＶＤ装置の反応炉から取り出す。
次に、上記の多層膜構造の一部をｎ形ＧａＮコンタクト層２２の途中までドライエッチングして露出させ、この上に、Ｔｉ／Ｐｔ／Ａｕのｎ側電極７０を形成する。また、高濃度ＭｇドープＧａＮ層５３の表面上に、ＩＴＯ（Indium Tin Oxide）である透明電極６０を形成し、その一部に、例えば直径８０μｍのＮｉ／Ａｕによるｐ側電極８０を形成する。これにより、半導体発光素子１１０が作製される。
なお、上記においては、成膜法としてＭＯＣＶＤ(有機金属気相)法を用いる例について説明したが、例えば分子線エピタキシ(ＭＢＥ)法やハライド気相成長(ＨＶＰＥ)法などの他の方法も適用可能である。
次に、発光層４０の多重量子井戸構造について説明する。
図１に表したように、発光層４０の多重量子井戸構造は、複数の障壁層４１（１）〜４１（ｎ）と、複数の井戸層４２（１）〜４２（ｎ）と、を有する。なお、符号に含まれる”ｎ”は層の番号に対応した２以上の整数である。
本明細書において、複数の障壁層４１（１）〜４１（ｎ）を区別せずに総称するときは障壁層４１といい、複数の井戸層４２（１）〜４２（ｎ）を区別せずに総称するときは井戸層４２ということにする。
複数の障壁層４１は、ｎ形半導体層２０からｐ形半導体層５０に向けて第１番目の障壁層４１（１）、第２番目の障壁層４１（２）、…、第（ｎ−１）番目の障壁層４１（ｎ−１）、第ｎ番目の障壁層４１（ｎ）を有する。
複数の井戸層４２は、ｎ形半導体層２０からｐ形半導体層５０に向けて第１番目の井戸層４２（１）、第２番目の井戸層４２（２）、…、第（ｎ−１）番目の井戸層４２（ｎ−２）、第ｎ番目の井戸層４２（ｎ）を有する。
障壁層４１及び井戸層４２は、III族元素を含む。なお、障壁層４１及び井戸層４２には、微量のＡｌ等が含まれていてもよい。
井戸層４２には、例えばＩｎを含む窒化物半導体が用いられる。障壁層４１のバンドギャップエネルギは、井戸層４２のバンドギャップエネルギよりも大きい。
例えば、障壁層４１は、ＩｎｂＧａ１−ｂＮ（ｂ≧０）を含む。障壁層４１の厚さは、厚さｔｂ（ナノメートル）である。障壁層４１の厚さｔｂは、例えば１０ナノメートル（ｎｍ）以下である。
井戸層４２は、ＩｎｗＧａ１−ｗＮ（０＜ｗ＜１）を含む。井戸層４２の厚さは、厚さｔｗ（ナノメートル）である。井戸層４２の厚さｔｗは、例えば２．５ｎｍ以上６ｎｍ以下である。
ここで、井戸層４２のバンドギャップは、障壁層４１のバンドギャップよりも低い。これは、例えば、障壁層４１をＩｎｂＧａ１−ｂＮとし、井戸層４２をＩｎｗＧａ１−ｗＮとする系の場合であれば、ｂ＜ｗと等価である。
図３（ａ）〜（ｂ）は、発光層のＩｎ組成比のプロファイルを例示する図である。
図３（ａ）〜（ｂ）において、横軸は発光層４０の位置（厚さ方向の位置）を表し、縦軸はＩｎ組成比を表している。
図３（ａ）には、実施形態に係る半導体発光素子１１０での発光層４０のＩｎ組成比のプロファイル１１０Ｐの一部が示されている。
図３（ｂ）には、参考例に係る半導体発光素子１９０での発光層のＩｎ組成比のプロファイル１９０Ｐの一部が示されている。
いずれの図でも、説明を分かりやすくするため、２つの井戸層４２と、これら２つの井戸層４２の間に設けられた１つの障壁層４１と、のＩｎ組成比を表している。
図３（ａ）に表したように、実施形態に係る半導体発光素子１１０のＩｎ組成のプロファイル１１０Ｐでは、障壁層４１のIII族元素中におけるＩｎの組成比は、ｎ形半導体層２０からｐ形半導体層５０に向かう方向（第１方向Ｄ１）に減少し、井戸層４２のIII族元素中におけるＩｎの組成比は、第１方向Ｄ１に増加する。
すなわち、１つの障壁層４１を、ｎ形半導体層２０側の第１部分４１１と、ｐ形半導体層５０側の第２部分４１２と、に分けた場合、第２部分４１２の厚さで平均したＩｎの組成比は、第１部分４１１の厚さで平均したＩｎの組成比よりも低くなる。
ここで、層の厚さで平均したＩｎの組成比を、平均Ｉｎ組成比ということにする。
障壁層４１のIII族元素中におけるＩｎの組成比が第１方向Ｄ１に減少すると、障壁層４１のバンドギャップは、ｎ形半導体層２０に近いほど小さく、ｐ形半導体層５０に近いほど大きくなる。つまり、１つの障壁層４１におけるバンドギャップは、第１方向Ｄ１に段階的に大きくなる。
一方、１つの井戸層４２を、ｎ形半導体層２０側の第３部分４２３と、ｐ形半導体層５０側の第４部分４２４と、に分けた場合、第４部分４２４の平均Ｉｎ組成比は、第３部分４２３の平均Ｉｎ組成比よりも高くなる。
井戸層４２のIII族元素中におけるＩｎの組成比が第１方向Ｄ１に増加すると、井戸層４２のバンドギャップは、ｎ形半導体層２０に近いほど大きく、ｐ形半導体層に近いほど小さくなる。つまり、１つの井戸層４２におけるバンドギャップは、第１方向Ｄ１に段階的に小さくなる。
上記のバンドギャップの段階的な変化は、例えば障壁層４１をＩｎｂＧａ１−ｂＮとし、井戸層４２をＩｎｗＧａ１−ｗＮとする系の場合であれば、障壁層４１のＩｎ組成比ｂを第１方向Ｄ１に段階的に小さくし、井戸層４２のＩｎ組成比ｗを第１方向Ｄ１に段階的に大きくすればよい。
このように、障壁層４１におけるIII族元素中におけるＩｎの組成比を第１方向Ｄ１に減少させ、井戸層４２におけるIII族元素中におけるＩｎの組成比を第１方向Ｄ１に増加させることで発光層４０におけるバンド構造を変調し、発光層４０に電圧が印加された際のバンド構造を最適化する。これにより、電子とホールとの再結合確率やキャリアの注入効率の低下を抑制して、発光効率の向上を達成する。
図３（ｂ）に表した参考例に係る半導体発光素子１９０のＩｎ組成比のプロファイル１９０Ｐでは、障壁層４１’及び井戸層４２’のいずれについても、第１方向Ｄ１に向かうＩｎ組成比が一定である。
ここで、c軸方向に成長したウルツ鉱構造の窒化物半導体による量子井戸層において、層内に生じる内部電界は、ＬＥＤなどの発光素子の発光再結合やキャリアの注入効率を低下させる。これは、井戸層４２及び４２’を構成する結晶（例えば、ＩｎＧａＮ）の格子定数と、障壁層４１及び４１’を構成する結晶（例えば、井戸層４２’とは異なるＩｎ組成比のＩｎＧａＮ）の格子定数との不整合が発光層４０内の格子ひずみを生じさせ、これによってピエゾ電界が発生するためである。ピエゾ電界によって発光層４０のバンド構造が変調されると、電子とホールとの再結合確率やキャリアの注入効率を低下させる。
参考例に係る半導体発光素子１９０では、上記のピエゾ電界によるバンド構造の変調により、発光効率が低下する。
これに対し、実施形態に係る半導体発光素子１１０では、図３（ａ）に表したように障壁層４１のＩｎ組成比及び井戸層４２のＩｎ組成比に、第１方向Ｄ１に変化を与えることで、発光層４０に電界が印加された際のバンド構造を、電子とホールとの再結合確率やキャリアの注入効率が高まるように最適化している。
なお、複数の障壁層４１及び複数の井戸層４２が設けられたＭＱＷ構造において、図３（ａ）に表したような障壁層４１のＩｎ組成比が第１方向Ｄ１に減少し、井戸層４２のＩｎ組成比が第１方向Ｄ１に増加するプロファイルは、複数の障壁層４１及び複数の井戸層４２の全てに適用しても、一部の障壁層４１及び一部の井戸層４２に適用してもよい。
次に、実施形態に係る半導体発光素子１１０の障壁層４１及び井戸層４２の具体例について説明する。
なお、発光層４０は、複数の障壁層４１と、複数の井戸層４２と、を有するが、説明を簡単にするために、複数の障壁層４１のそれぞれにおける平均Ｉｎ組成比は互いに同じであり、複数の障壁層４１の厚さも互いに同じである場合として説明する。また、同様に、複数の井戸層４２のそれぞれにおける平均Ｉｎ組成比は互いに同じであり、複数の井戸層４２の厚さも互いに同じであるとして説明する。
具体例に係る半導体発光素子１１０においては、障壁層４１の厚さｔｂは、１０ｎｍ以下と薄くする。これにより、ｐ形半導体層５０から注入されるホールが効率的に発光層４０に効率的に供給され、半導体発光素子１１０の発光効率が高まる。また、半導体発光素子１１０の動作電圧は、実用上要求されている程度に低下する。
本実施形態に係る半導体発光素子１１０においては、井戸層４２の厚さｔｗは、厚いほどよく、望ましくは３ｎｍ以上とし、より好ましくは４ｎｍ以上とする。
本実施形態に係る半導体発光素子１１０において、１つの障壁層４１におけるｎ形半導体層２０側の界面でのＩｎ組成比をｂｎとし、障壁層４１のｐ形半導体層５０側の界面でのＩｎ組成比をｂｐとしたとき、ｂｎを０．０２以上とすることが望ましく、より好ましくは０．０４程度である。
１つの障壁層４１では、第１方向Ｄ１に向かって、このＩｎ組成比ｂを段階的に減少させる。なお、ｐ形半導体層５０側の界面におけるＩｎ組成比ｂｐは０．００にすることが望ましい。Ｉｎ組成比ｂｐが低いほど、障壁層４１の結晶性を劣化させずに発光効率の向上が達成される。
また、Ｉｎ組成比ｂｎとＩｎ組成比ｂｐとの差の絶対値（Δｂ）は、例えば０．０２よりも大きく、０．０６よりも小さいことが好ましく、より好ましくは０．０４程度である。
本実施形態に係る半導体発光素子１１０において、１つの井戸層４２（例えば、障壁層４１のｐ形半導体層５０側に隣り合う井戸層４２）におけるｎ形半導体層２０側の界面でのＩｎ組成比をｗｎとし、井戸層４２のｐ形半導体層５０側の界面でのＩｎ組成比をｗｐとしたとき、青色に発光するＬＥＤであれば、Ｉｎ組成比ｗｎを０.１０以下とすることが望ましく、より好ましくは０．０６程度である。
１つの井戸層４２では、第１方向Ｄ１に向かって、このＩｎ組成比ｗを段階的に増加させる。なお、ｐ形半導体層５０側の界面におけるＩｎ組成比ｗｐを０．１４以上にすることが望ましく、より望ましくは０．１８程度である。このような組成比変調を施すことにより、井戸層４２の結晶性を劣化させずに発光効率の向上を図る。
また、Ｉｎ組成比ｗｎとＩｎ組成比ｗｐとの差の絶対値（Δｗ）は、例えば０．０４よりも大きく０．１２よりも小さいことが望ましく、より好ましく０．０６以上、さらに好ましくは０．１０程度である。
上記のような、障壁層４１の厚さ及びＩｎ組成比の段階的な変化と、井戸層４２の厚さ及びＩｎ組成比の段階的な変化と、によって生ずる相補的なエネルギーバンドの構成によって、半導体発光素子１１０の高発光効率が実現される。
図４（ａ）〜（ｄ）は、エネルギーバンド図及びキャリア濃度分布を例示する図である。
図４（ａ）〜（ｄ）のいずれの図においても、横軸は位置（厚さ方向の位置）を表している。図４（ａ）〜（ｄ）の横軸では、ｐ形半導体層５０側の３つの井戸層４２（ｎ）、４２（ｎ−１）及び４２（ｎ−２）と、これらの間の２つの障壁層４１（ｎ）及び４１（ｎ−１）を含む一部の位置が示されている。
また、図４（ａ）は伝導体のエネルギーバンド図、図４（ｂ）は価電子帯のエネルギーバンド図、図４（ｃ）は電子の濃度、図４（ｄ）はホールの濃度を示している。
図４（ａ）〜（ｄ）においては、それぞれ、図３（ａ）に表した本実施形態に係る半導体発光素子１１０のＩｎ組成比のプロファイル１１０Ｐの場合と、図３（ｂ）に表した参考例に係る半導体発光素子１９０のＩｎ組成のプロファイル１９０Ｐの場合と、を示している。
なお、本実施形態に係る半導体発光素子１１０のＩｎ組成比のプロファイル１１０Ｐとしては、井戸層４２のＩｎ組成比ｗｎ＝０．１０、Ｉｎ組成比ｗｐ＝０．１８、すなわちΔｗ＝０．０８、障壁層４１のＩｎ組成比ｂｐ＝０．００、Ｉｎ組成比ｂｎ＝０．０４、すなわちΔｂ＝０．０４である。また、井戸層４２の厚さｔｗは３ｎｍ、障壁層４１の厚さｔｂは５ｎｍである。
また、参考例に係る半導体発光素子１９０のＩｎ組成比のプロファイル１９０Ｐとしては、井戸層４２’のＩｎ組成比ｗ＝０．１３、障壁層４１’のＩｎ組成比ｂ＝０．００である。また、井戸層４２’の厚さｔｗは３ｎｍ、障壁層４１の厚さｔｂは５ｎｍである。
図４（ａ）及び（ｂ）に表したように、参考例に係るＩｎ組成のプロファイル１９０Ｐを適用した場合に比べて、本実施形態に係るＩｎ組成のプロファイル１１０Ｐを適用すると、伝導体及び価電子帯のそれぞれのエネルギーバンド図に変化が生じる。
特に、図４（ｂ）に表した価電子帯のエネルギーバンド図に大きな変化が現れている。本実施形態に係るＩｎ組成のプロファイル１１０Ｐを適用することにより、内部電界による発光層４０での価電子帯の変調が抑制される。すなわち、障壁層４１及び井戸層４２のＩｎ組成比の互いの増減によって価電子帯のエネルギーバンド図が矩形状になる。
これによって、図４（ｄ）に表したように、井戸層４２と障壁層４１との界面でのホールの局在が抑制される。また、井戸層４２と障壁層４１とで電子とホールとの空間的な解離が抑制される。さらに、ホールのｎ形半導体層２０側の井戸層４２への注入効率が増大する。これらの結果によって、本実施形態に係る半導体発光素子１１０では、参考例に係る半導体発光素子１９０に比べて、飛躍的に発光効率が高まる。
以下、上記のような条件を見いだす基となった検討結果について説明する。
この検討では、発光層４０の構成（障壁層４１の厚さやＩｎ組成比の変調のさせ方、井戸層４２の厚さやＩｎ組成比の変調のさせ方）を変えて半導体発光素子を構成し、その各場合の内部量子効率を比較する。
（実施例）
実施例に係る半導体発光素子１１１において、障壁層４１と井戸層４２との数は８周期である。
半導体発光素子１１１において、障壁層４１のｎ形半導体層２０側の界面のＩｎの組成比ｂｎは０．０４であり、ｐ形半導体層５０側の界面のＩｎ組成比ｂｐは０．００であり、層内のＩｎ組成比は線形に変化する。
また、半導体発光素子１１１において、井戸層４２のｎ形半導体層２０側の界面のＩｎ組成比ｗｎは０．０８であり、ｐ形半導体層５０側の界面のＩｎ組成比ｗｐは０．１８であり、層内のＩｎ組成比は線形に変化する。
また、参考例に係る半導体発光素子１９１において、障壁層４１’と井戸層４２’との数は８周期である。参考例に係る半導体発光素子１９１では、障壁層４１’のＩｎ組成比ｂは０．００で層内で一定(すなわちＧａＮ)であり、井戸層４２’のＩｎ組成比ｗは０．１３で層内で一定（すなわちＩｎ０．１３Ｇａ０．８７Ｎ）である。
半導体発光素子１１０及び１９０のいずれにおいても、障壁層４１の厚さｔｂは５ｎｍで一定であり、井戸層４２の厚さｔｗは３ｎｍで一定である。
図５は、半導体発光素子に関する検討結果を例示する図である。
図５では、横軸に電流Ｉ（アンペア：Ａ）、縦軸に内部量子効率ＱＥを表している。
図５には、実施形態に係る半導体発光素子１１１の内部量子効率と、参考例に係る半導体発光素子１９１の内部量子効率が表示されている。
なお、図５において、内部量子効率は、参考例に係る半導体発光素子１９１での内部量子効率のピークトップの値を１とした相対値で表示されている。
図５に表したように、実施形態に係る半導体発光素子１１１の内部量子効率は、参考例に係る半導体発光素子１９１の内部量子効率に比べて明らかに上昇することがわかる。
図６（ａ）〜（ｂ）は、３次元アトムプローブによるＩｎ組成比の分析結果の一例を示す図である。
図６（ａ）〜（ｂ）に示す横軸は位置、縦軸はＩｎ組成比である。
図６（ａ）〜（ｂ）には、第ｎ番目の井戸層４２（ｎ）、第ｎ番目の障壁層４１（ｎ）及び第（ｎ−１）番目の井戸層４２（ｎ−１）のＩｎ組成比が表されている。
図６（ａ）には、井戸層４２（ＩｎｗＧａ１−ｗＮ）のＩｎ組成比ｗを第１方向Ｄ１に増加させた例が示されている。この例では、第ｎ番目の井戸層４２（ｎ）のＩｎ組成比ｗは、第１方向Ｄ１に０．０８から０．１２に増加している。
図６（ｂ）には、障壁層４１（ＩｎｂＧａ１−ｂＮ）のＩｎ組成比ｂを第１方向Ｄ１に減少させ、井戸層４２（ＩｎｗＧａ１−ｗＮ）のＩｎ組成比ｗを第１方向Ｄ１に増加させた例である。この例では、第ｎ番目の障壁層４１（ｎ）のＩｎ組成比ｂは、第１方向Ｄ１に０．０７から０．０３に減少し、第ｎ番目の井戸層４２（ｎ）のＩｎ組成比ｗは、第１方向Ｄ１に０．１４から０．１６に増加している。
図６（ａ）及び（ｂ）に表したように、障壁層４１のＩｎ組成比ｂ及び井戸層４２のＩｎ組成比ｗは、微小な増減を含みながら減少または増加する。実施形態において、障壁層４１のＩｎ組成比ｂが減少すること、及び井戸層４２のＩｎ組成比ｗが増加することには、このような微小な増減を含む減少または増加も含まれる。
図７（ａ）〜図８（ｂ）は、井戸層のＩｎ組成比の変化によるエネルギーバンド図の変化について示す図である。
図７（ａ）には、井戸層４２のＩｎ組成比ｗｎ＝０．１１、Ｉｎ組成比ｗｐ＝０．１５、すなわちΔｗ＝０．０４、障壁層４１のＩｎ組成比ｂｐ＝０．００、Ｉｎ組成比ｂｎ＝０．０４、すなわちΔｂ＝０．０４の場合のＩｎ組成比のプロファイルが表されている。なお、井戸層４２の厚さｔｗは３ｎｍ、障壁層４１の厚さｔｂは５ｎｍである。
図７（ｂ）には、図７（ａ）に表したＩｎ組成比のプロファイルでの価電子帯のエネルギーバンド図が表されている。なお、図７（ｂ）では、発光層４０に流れる電流量を変化させた場合のエネルギーバンド図が表されている。電流量Ｊ１は７４Ａ／ｃｍ２、電流量Ｊ２は１８４Ａ／ｃｍ２、電流量Ｊ３は２８０Ａ／ｃｍ２である。
図７（ａ）及び（ｂ）に表したように、電流量Ｊ１〜Ｊ３の変化によるエネルギーバンド図の変化は少ない。一方、Ｉｎ組成比の差Δｗが０．０４の場合には、価電子帯のエネルギーバンド図は矩形状にならない。
図８（ａ）には、井戸層４２のＩｎ組成比ｗｎ＝０．０７、Ｉｎ組成比ｗｐ＝０．１９、すなわちΔｗ＝０．１２、障壁層４１のＩｎ組成比ｂｐ＝０．００、Ｉｎ組成比ｂｎ＝０．０４、すなわちΔｂ＝０．０４の場合のＩｎ組成比のプロファイルが表されている。なお、井戸層４２の厚さｔｗは３ｎｍ、障壁層４１の厚さｔｂは５ｎｍである。
図８（ｂ）には、図８（ａ）に表したＩｎ組成比のプロファイルでの価電子帯のエネルギーバンド図が表されている。なお、図８（ｂ）では、発光層４０に流れる電流量を変化させた場合のエネルギーバンド図が表されている。電流量Ｊ４は８２Ａ／ｃｍ２、電流量Ｊ５は１７６Ａ／ｃｍ２、電流量Ｊ３は２６８Ａ／ｃｍ２である。
図８（ａ）及び（ｂ）に表したように、電流量Ｊ４〜Ｊ６の変化によるエネルギーバンド図の変化は少ない。一方、Ｉｎ組成比の差Δｗが０．１２の場合には、価電子帯のエネルギーバンド図は矩形状にならない。
図４（ａ）〜（ｄ）に表した本実施形態に係る半導体発光素子１１０では、Ｉｎ組成比の差Δｗが０．０８である。すなわち、半導体発光素子１１０におけるＩｎ組成比の差Δｗは、図７（ａ）〜（ｂ）に表したＩｎ組成比の差Δｗと、図８（ａ）〜（ｂ）に表したＩｎ組成比の差Δｗと、の間である。
この場合には、図４（ｃ）に表したように、価電子帯のエネルギーバンド図は矩形状になる。
上記の結果から、井戸層４２のＩｎ組成比の差Δｗは、０．０４よりも大きく、０．１２よりも小さいことが望ましいことが分かる。
図９（ａ）〜（ｄ）は、Ｉｎ組成比の増減のプロファイルを例示する模式図である。
本実施形態に係る半導体発光素子１１０では、障壁層４１のＩｎ組成比は第１方向Ｄ１に減少し、井戸層４２のＩｎ組成比は第１方向Ｄ１に増加する。
図９（ａ）〜（ｄ）では、このＩｎ組成比の増減の例を模式的に表している。
図９（ａ）に表したＩｎ組成比の増減のプロファイルでは、障壁層４１のＩｎ組成比が第１方向Ｄ１に曲線的に減少し、井戸層４２のＩｎ組成比が第１方向Ｄ１に曲線的に増加する例である。
図９（ｂ）に表したＩｎ組成比の増減のプロファイルでは、障壁層４１のＩｎ組成比が第１方向Ｄ１に階段状に減少し、井戸層４２のＩｎ組成比が第１方向Ｄ１に階段状に増加する例である。
図９（ｃ）に表したＩｎ組成比の増減のプロファイルでは、障壁層４１のＩｎ組成比が第１方向Ｄ１に微小な増減を繰り返しながら減少し、井戸層４２のＩｎ組成比が第１方向Ｄ１に微小な増減を繰り返しながら増加する例である。
図９（ｄ）に表したＩｎ組成比の増減のプロファイルでは、障壁層４１及び井戸層４２の境界位置において、Ｉｎ組成比の変化に鈍りが生じている例である。
上記図９（ａ）〜（ｄ）に表したいずれの例でも、障壁層４１のＩｎ組成比は第１方向Ｄ１に減少し、井戸層４２のＩｎ組成比は第１方向Ｄ１に増加することに含まれる。
なお、Ｉｎ組成比の増減のプロファイルは上記以外であってもよい。また、図９（ａ）〜（ｄ）のプロファイルを適宜組み合わせたものであってもよい。
図１０（ａ）〜（ｈ）は、障壁層及び井戸層のＩｎ組成比の傾斜の組合せ例を示す模式図である。
図１０（ａ）〜（ｈ）では、縦軸にＩｎ組成比、横軸に位置を表している。なお、これらの図では、説明を分かりやすくするために、障壁層４１及び井戸層４２のそれぞれ１つずつのＩｎ組成比のプロファイルを表している。
図１０（ａ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が一定、井戸層４２のＩｎ組成比が第１方向Ｄ１に増加する例である。図１０（ａ）に表したＩｎ組成比のプロファイルをＰ（ａ）とする。
図１０（ｂ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が一定、井戸層４２のＩｎ組成比が第１方向Ｄ１に減少する例である。図１０（ｂ）に表したＩｎ組成比のプロファイルをＰ（ｂ）とする。
図１０（ｃ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が第１方向Ｄ１に増加し、井戸層４２のＩｎ組成比が一定の例である。図１０（ｃ）に表したＩｎ組成比のプロファイルをＰ（ｃ）とする。
図１０（ｄ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が第１方向Ｄ１に減少し、井戸層４２のＩｎ組成比が一定の例である。図１０（ｄ）に表したＩｎ組成比のプロファイルをＰ（ｄ）とする。
図１０（ｅ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が第１方向Ｄ１に増加し、井戸層４２のＩｎ組成比が第１方向Ｄ１に増加する例である。図１０（ｅ）に表したＩｎ組成比のプロファイルをＰ（ｅ）とする。
図１０（ｆ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が第１方向Ｄ１に減少し、井戸層４２のＩｎ組成比が第１方向Ｄ１に増加する例である。図１０（ｆ）表したＩｎ組成比のプロファイルをＰ（ｆ）とする。
プロファイルＰ（ｆ）は、本実施形態に係る半導体発光素子１１０のＩｎ組成比のプロファイルである。
図１０（ｇ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が第１方向Ｄ１に増加し、井戸層４２のＩｎ組成比が第１方向Ｄ１に減少する例である。図１０（ｇ）に表したＩｎ組成比のプロファイルをＰ（ｇ）とする。
図１０（ｈ）に表したＩｎ組成比の傾斜の例においては、障壁層４１のＩｎ組成比が第１方向Ｄ１に減少し、井戸層４２のＩｎ組成比が第１方向Ｄ１に減少する例である。図１０（ｈ）に表したＩｎ組成比のプロファイルをＰ（ｈ）とする。
図１１は、内部量子効率を例示する図である。
図１１では、図１０（ａ）〜（ｈ）に表したＩｎ組成比のプロファイルＰ（ａ）〜Ｐ（ｈ）に対応した内部量子効率ＩＱＥをシミュレーション計算した結果を表している。
この内部量子効率の計算では、障壁層４１の厚さｔｂを５ｎｍ、井戸層４２の厚さｔｗを２．９ｎｍとした。また、障壁層４１のＩｎ組成比に傾斜がある場合のＩｎ組成比は０．００から０．０４（差Δｂ＝０．０４）、井戸層４２のＩｎ組成比に傾斜がある場合のＩｎ組成比は０．０８〜０．１６（差Δｗ＝０．０８）である。
いずれも、８層の障壁層４１及び井戸層４２を積層し、８層全ての障壁層４１及び井戸層４２について、図１０（ａ）〜（ｈ）に表したＩｎ組成比のプロファイルとした。
図１１に表したように、８つのプロファイルＰ（ａ）〜Ｐ（ｈ）の内部量子効率としては、本実施形態に係る半導体発光素子１１０のＩｎ組成比のプロファイルＰ（ｆ）が最もよい。
ここで、プロファイルＰ（ｅ）も、プロファイルＰ（ｆ）と同様な内部量子効率を得ている。しかし、図１０（ｅ）に表したプロファイルＰ（ｅ）のように、障壁層４１のＩｎ組成比が第１方向Ｄ１に増加する構成では、障壁層４１の第１方向Ｄ１に隣接する井戸層４２側のＩｎ組成比が高くなる。このため、この障壁層４１の上に積層される井戸層４２の結晶性に劣化が発生しやすい。
したがって、内部量子効率及び結晶性ともに良好な本実施形態に係る半導体発光素子１１０のＩｎ組成比のプロファイルであるプロファイルＰ（ｆ）が最適である。
図１２（ａ）〜図１３（ｂ）は、障壁層のＩｎ組成比と内部量子効率との関係を例示する図である。
なお、いずれの図においても、８層の障壁層４１のうち最もｐ形半導体層５０に近い８層目の障壁層４１のみＩｎ組成比を傾斜させた場合のシミュレーション結果である。また、内部量子効率ＩＱＥは、発光層４０に電流量１７０Ａ／ｃｍ２の電流を流した場合のシミュレーション結果である。
図１２（ａ）には、障壁層４１のＩｎ組成比の差Δｂと内部量子効率ＩＱＥとの関係が示されている。図１２（ａ）では、障壁層４１の厚さが５ｎｍの場合と、１０ｎｍの場合での内部量子効率ＩＱＥが例示されている。
図１２（ａ）に表したシミュレーション結果によれば、障壁層４１のＩｎ組成比の差Δｂに最適値があることが分かる。また、障壁層４１の厚さによって最適値が異なることも分かる。
図１２（ｂ）には、障壁層４１の単位厚さ当たりのＩｎ組成比の差（Ｉｎ組成比の勾配（Δｂ／ｔｂ））と内部量子効率ＩＱＥとの関係が示されている。図１２（ｂ）では、障壁層４１の厚さが５ｎｍの場合と、１０ｎｍの場合での内部量子効率が例示されている。障壁層４１のＩｎ組成比の勾配とは、Ｉｎ組成比の差Δｂを厚さｔｂで除した値である。
図１２（ｂ）に表したシミュレーション結果によれば、障壁層４１の厚さにかかわらず、障壁層４１のＩｎ組成比の勾配（Δｂ／ｔｂ）に最適値があることが分かる。
図１３（ａ）には、障壁層４１のＩｎ組成比の勾配（Δｂ／ｔｂ）と内部量子効率上昇率ＩＱＥ＿ＡＶとの関係が示されている。図１３（ａ）では、障壁層４１の厚さが５ｎｍの場合と、１０ｎｍの場合での内部量子効率上昇率ＩＱＥ＿ＡＶが例示されている。
図１３（ａ）に表したシミュレーション結果によれば、障壁層４１の厚さが厚いほど、内部量子効率上昇率ＩＱＥ＿ＡＶが高いことが分かる。
図１３（ｂ）には、障壁層４１のＩｎ組成比の勾配（Δｂ／ｔｂ）と、井戸層４２の単位厚さ当たりのＩｎ組成比の差（Ｉｎ組成比の勾配（Δｗ／ｔｗ））と、の比率Ｒ（（Δｂ／ｔｂ）／（Δｗ／ｔｗ））と、内部量子効率上昇率ＩＱＥ＿ＡＶとの関係が示されている。図１３（ｂ）では、障壁層４１の厚さが５ｎｍの場合と、１０ｎｍの場合での内部量子効率上昇率ＩＱＥ＿ＡＶが例示されている。
図１３（ｂ）に表したシミュレーション結果によれば、比率Ｒに最適値があることが分かる。また、障壁層４１の厚さが厚いほど、内部量子効率上昇率ＩＱＥ＿ＡＶが高いことが分かる。
図１３（ｂ）に表したシミュレーション結果から、比率Ｒは、例えば０．１以上０．４以下が好ましく、より好ましくは０．２以上０．３以下である。
上記説明した実施形態及び実施例では、障壁層４１及び井戸層４２のIII族元素中におけるＩｎの組成について説明したが、Ｉｎ以外の組成であっても適用可能である。
また、実施形態及び実施例では、発光層４０にＭＱＷ構造を有する例を説明したが、ＳＱＷ（Single Quantum Well）構造を有する発光層４０に上記説明した障壁層４１及び井戸層４２のＩｎ組成比のプロファイルを適用してもよい。
実施形態によれば、発光効率の高い半導体発光素子が提供される。
なお、本明細書において「窒化物半導体」とは、ＢαＩｎβＡｌγＧａ１−α−β−γＮ（０≦α≦１，０≦β≦１，０≦γ≦１，α＋β＋γ≦１）なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成比の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電形などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれるｎ形半導体層、ｐ形半導体層、活性層、井戸層、障壁層、電極、基板、バッファ層各要素の具体的な構成の、形状、サイズ、材質、配置関係などに関して当業者が各種の変更を加えたものであっても、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、１１…バッファ層、２０…ｎ形半導体層、２１…下地層、２２…コンタクト層、３０…積層体、３１…第１結晶層、３２…第２結晶層、４０…発光層、４１…障壁層、４２…井戸層、５０…ｐ形半導体層、５１…ｐ形ＡｌＧａＮ層、５２…ＭｇドープＧａＮ層、５３…コンタクト層、６０…透明電極、７０…ｎ側電極、８０…ｐ側電極、１１０，１１１，１９０，１９１…半導体発光素子、４１１…第１部分、４１２…第２部分、４２３…第３部分、４２４…第４部分、Ｄ１…第１方向

Claims (7)

  1. 窒化物半導体を含むｎ形半導体層と、
    窒化物半導体を含むｐ形半導体層と、
    前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた発光層と、
    を備え、
    前記発光層は、Ｉｎ ｂ Ｇａ １−ｂ Ｎ（ｂ≧０）を含む障壁層と、前記ｎ形半導体層から前記ｐ形半導体層に向かう方向に前記障壁層と積層されＩｎ ｗ Ｇａ １−ｗ Ｎ（ｗ＞ｂ）を含む井戸層と、を有し、
    前記障壁層を、前記ｎ形半導体層側の第１部分と、前記ｐ形半導体層側の第２部分と、に分けた場合、前記第２部分のＩｎ組成比は、前記第１部分のＩｎ組成比よりも低く、
    前記井戸層を、前記ｎ形半導体層側の第３部分と、前記ｐ形半導体層側の第４部分と、に分けた場合、前記第４部分のＩｎ組成比は、前記第３部分のＩｎ組成比よりも高く、
    前記障壁層のＩｎ組成比は、前記方向に減少し、
    前記井戸層のＩｎ組成比は、前記方向に増加し、
    前記障壁層の単位厚さ当たりのＩｎ組成比の差と、前記井戸層の単位厚さ当たりのＩｎ組成比の差と、の比率は、０．１以上０．４以下であり、
    前記障壁層における前記ｎ形半導体層側のＩｎ組成比をｂｎ、前記障壁層における前記ｐ形半導体層側のＩｎ組成比をｂｐ、前記ｂｎと前記ｂｐとの差の絶対値をΔｂとした場合、前記ｂｎは前記ｂｐよりも大きく、前記ｂｎは０．０２以上であり、前記Δｂは０．０２よりも大きく０．０６よりも小さく、
    前記井戸層における前記ｎ形半導体層側のＩｎ組成比をｗｎ、前記井戸層における前記ｐ形半導体層側のＩｎ組成比をｗｐ、前記ｗｎと前記ｗｐとの差の絶対値をΔｗとした場合、前記ｗｐは前記ｗｎよりも大きく、前記ｗｎは０．１以下であり、前記Δｗは０．０４よりも大きく０．１２よりも小さく、
    前記障壁層の厚さは、１０ナノメートル以下であり、
    前記井戸層の厚さは、２．５ナノメートル以上６ナノメートル以下である半導体発光素子。
  2. 複数の前記障壁層が設けられ、
    複数の前記井戸層が設けられ、
    前記複数の障壁層と、前記複数の井戸層とは、交互に積層される請求項１記載の半導体発光素子。
  3. 前記複数の障壁層のすべてにおいて、Ｉｎ組成比が、前記方向に減少し、
    前記複数の井戸層のすべてにおいて、Ｉｎ組成比が、前記方向に増加する請求項２記載の半導体発光素子。
  4. 前記複数の障壁層の一部において、Ｉｎ組成比が、前記方向に減少し、
    前記複数の井戸層の一部において、Ｉｎ組成比が、前記方向に増加する請求項２記載の半導体発光素子。
  5. 前記障壁層におけるＩｎ組成比及び前記井戸層におけるＩｎ組成比は、線形状に変化する請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記障壁層におけるＩｎ組成比及び前記井戸層におけるＩｎ組成比は、階段状に変化する請求項１〜４のいずれか１つに記載の半導体発光素子。
  7. 前記障壁層におけるＩｎ組成比及び前記井戸層におけるＩｎ組成比は、曲線状に変化する請求項１〜４のいずれか１つに記載の半導体発光素子。
JP2011224365A 2011-10-11 2011-10-11 半導体発光素子 Expired - Fee Related JP5238865B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011224365A JP5238865B2 (ja) 2011-10-11 2011-10-11 半導体発光素子
US13/405,565 US9048362B2 (en) 2011-10-11 2012-02-27 Semiconductor light emitting device
US14/695,812 US9263632B2 (en) 2011-10-11 2015-04-24 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011224365A JP5238865B2 (ja) 2011-10-11 2011-10-11 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012277463A Division JP5865827B2 (ja) 2012-12-19 2012-12-19 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2013084817A JP2013084817A (ja) 2013-05-09
JP5238865B2 true JP5238865B2 (ja) 2013-07-17

Family

ID=48041496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011224365A Expired - Fee Related JP5238865B2 (ja) 2011-10-11 2011-10-11 半導体発光素子

Country Status (2)

Country Link
US (2) US9048362B2 (ja)
JP (1) JP5238865B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383876B1 (ja) 2012-08-01 2014-01-08 株式会社東芝 半導体発光素子及びその製造方法
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
JP2014175426A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
FR3004005B1 (fr) * 2013-03-28 2016-11-25 Commissariat Energie Atomique Diode electroluminescente a multiples puits quantiques et jonction p-n asymetrique
KR102098295B1 (ko) * 2013-07-29 2020-04-07 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6183060B2 (ja) * 2013-08-24 2017-08-23 日亜化学工業株式会社 半導体発光素子
FR3012675B1 (fr) * 2013-10-25 2015-12-25 Commissariat Energie Atomique Dispositif emissif lumineux, dispositif et procede d'ajustement d'une emission lumineuse d'une diode electroluminescente
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
WO2015181648A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
DE102015100029A1 (de) 2015-01-05 2016-07-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016109022B4 (de) * 2016-05-17 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserdiodenchip
CN111834498B (zh) * 2019-04-19 2022-01-25 开发晶照明（厦门）有限公司 发光二极管的外延发光结构
US11424393B2 (en) 2019-04-19 2022-08-23 Kaistar Lighting (Xiamen) Co., Ltd. Light-emitting diode and light-emitting module

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
US5987048A (en) * 1996-07-26 1999-11-16 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same
US6031858A (en) * 1996-09-09 2000-02-29 Kabushiki Kaisha Toshiba Semiconductor laser and method of fabricating same
JPH118406A (ja) 1997-06-18 1999-01-12 Daido Steel Co Ltd 面発光素子
JP2000174327A (ja) 1998-12-03 2000-06-23 Oki Electric Ind Co Ltd 垂直微小共振器型発光ダイオード
JP3438648B2 (ja) 1999-05-17 2003-08-18 松下電器産業株式会社 窒化物半導体素子
US6515313B1 (en) * 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
US6955933B2 (en) * 2001-07-24 2005-10-18 Lumileds Lighting U.S., Llc Light emitting diodes with graded composition active regions
JP4061040B2 (ja) 2001-07-31 2008-03-12 アンリツ株式会社 多重量子井戸半導体素子
JP2003234545A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体発光素子
US6995389B2 (en) * 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
JP2005056973A (ja) 2003-08-01 2005-03-03 Hitachi Cable Ltd 半導体発光素子及びそれを作製するための半導体発光素子用エピタキシャルウェハ
TWI238549B (en) * 2003-08-21 2005-08-21 Toyoda Gosei Kk Light-emitting semiconductor device and a method of manufacturing it
JP2008235606A (ja) * 2007-03-20 2008-10-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
JP2008288397A (ja) * 2007-05-17 2008-11-27 Eudyna Devices Inc 半導体発光装置
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
CN103715318A (zh) * 2008-02-15 2014-04-09 克里公司 用于提供白色光输出的宽带发光器件灯
JP4655103B2 (ja) * 2008-04-14 2011-03-23 ソニー株式会社 ＧａＮ系半導体発光素子、発光素子組立体、発光装置、ＧａＮ系半導体発光素子の駆動方法、及び、画像表示装置
JP2009302429A (ja) * 2008-06-17 2009-12-24 Nec Corp 窒化物半導体レーザ
KR101017396B1 (ko) * 2008-08-20 2011-02-28 서울옵토디바이스주식회사 변조도핑층을 갖는 발광 다이오드
JP5186436B2 (ja) 2009-05-18 2013-04-17 シャープ株式会社 窒化物半導体発光素子及びその製造方法
WO2011022724A1 (en) * 2009-08-21 2011-02-24 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
KR100993085B1 (ko) * 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
JP2011146650A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd ＧａＮ系半導体発光素子およびその製造方法
JP5417307B2 (ja) * 2010-12-02 2014-02-12 株式会社東芝 半導体発光素子
JP5372045B2 (ja) 2011-02-25 2013-12-18 株式会社東芝 半導体発光素子
WO2012149531A2 (en) * 2011-04-29 2012-11-01 The Regents Of The University Of California High indium uptake and high polarization ratio for group-iii nitride optoelectronic devices fabricated on a semipolar (20-2-1) plane of a gallium nitride substrate
US8471243B1 (en) * 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
JP5383876B1 (ja) 2012-08-01 2014-01-08 株式会社東芝 半導体発光素子及びその製造方法
KR102098591B1 (ko) * 2014-01-16 2020-04-08 삼성전자주식회사 반도체 발광소자

Also Published As

Publication number Publication date
US9263632B2 (en) 2016-02-16
US20150228851A1 (en) 2015-08-13
US9048362B2 (en) 2015-06-02
US20130087761A1 (en) 2013-04-11
JP2013084817A (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
JP5238865B2 (ja) 半導体発光素子
JP5737111B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US8901595B2 (en) Semiconductor light emitting device
KR101199677B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP5060637B1 (ja) 半導体発光素子及びウェーハ
JP4960465B2 (ja) 半導体発光素子
KR101485690B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP5865827B2 (ja) 半導体発光素子
JP5868650B2 (ja) 半導体発光素子
JP2012244163A (ja) 半導体発光素子及びウェーハ
JP2012060172A (ja) 半導体発光素子
JP5460754B2 (ja) 半導体発光素子
JP2012060170A (ja) 半導体発光素子及びその製造方法
JP2015053531A (ja) 半導体発光素子
JP5629814B2 (ja) 半導体発光素子
JP2022153201A (ja) Ｉｉｉ族窒化物半導体素子とその製造方法
JP2012256948A (ja) 半導体発光素子
JP2014033232A (ja) 半導体発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R151 Written notification of patent or utility model registration

Ref document number: 5238865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees