KR102098295B1 - 발광소자 및 조명시스템 - Google Patents

발광소자 및 조명시스템 Download PDF

Info

Publication number
KR102098295B1
KR102098295B1 KR1020130089585A KR20130089585A KR102098295B1 KR 102098295 B1 KR102098295 B1 KR 102098295B1 KR 1020130089585 A KR1020130089585 A KR 1020130089585A KR 20130089585 A KR20130089585 A KR 20130089585A KR 102098295 B1 KR102098295 B1 KR 102098295B1
Authority
KR
South Korea
Prior art keywords
quantum
quantum well
light emitting
emitting device
semiconductor layer
Prior art date
Application number
KR1020130089585A
Other languages
English (en)
Other versions
KR20150014206A (ko
Inventor
강현오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130089585A priority Critical patent/KR102098295B1/ko
Priority to EP14832917.0A priority patent/EP3029746B1/en
Priority to US14/908,462 priority patent/US10546974B2/en
Priority to CN201480043069.0A priority patent/CN105474414A/zh
Priority to PCT/KR2014/006520 priority patent/WO2015016515A1/ko
Publication of KR20150014206A publication Critical patent/KR20150014206A/ko
Application granted granted Critical
Publication of KR102098295B1 publication Critical patent/KR102098295B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층(11) 상에 InxGa1 -xN(0〈x〈1) 조성의 양자우물(12w)과 InyGa1 -yN(0≤y〈1) 조성의 양자벽(12b)을 포함하는 활성층(12); 상기 활성층(12) 상에 제2 도전형 반도체층(13);을 포함하며, 상기 활성층(12)은, 상기 제1 도전형 반도체층(11) 상에 제1 양자우물(12w1); 상기 제1 양자우물(12w1) 상에 제1 양자벽(12b1); 상기 제1 양자벽(12b1) 상에 제2 양자우물(12w2); 및 상기 제2 양자우물(12w2) 상에 제2 양자벽(12b2);을 포함하며, 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 상기 제2 양자우물(12w2) 방향으로 점차 증가하되, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 상기 제2 양자우물(12w2)의 인듐의 조성보다 낮을 수 있다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
수평형 타입의 발광소자는 사파이어 기판 상에 질화물 반도체층을 형성하고, 질화물 반도체층의 상측에 두개의 전극층이 배치되도록 형성한다.
종래기술의 발광소자는 InGaN 양자우물과 GaN 양자벽을 구비하는 활성층 구조를 구비하며, InGaN과 GaN의 밴드갭 에너지(Bandgap Energy) 차이에 의해 양자우물과 양자벽 경계면에서 낮은 전위 장벽 발생하고 이로 인해 주입된(Injection) 전자(electron)의 캐리어 구속(Carrier Confinement) 기능이 저하되고 전자 오버플로우(Electron Overflow) 현상을 촉진시켜 비발광 캐리어(Non-Radiative Carrier) 수가 증가하고 발광효율이 급격히 저하하는 문제가 있다.
한편, 전자의 오버플로우(Electron Overflow)가 존재한 상태에서 에피구조(Epitaxial Structure)에 전류밀도(Current Density)을 점진적으로 올리면, 밴드갭(Band-Gap)이 구부러지면서(Bending), 이로 인해 동일 In 함량을 포함한 InGaN 양자우물을 갖더라도 점차 전자 오버플로우(Electron Overflow) 현상이 심화 된다.
상기 낮은 전위 장벽을 갖는 양자우물에서 발생하는 전자 오버플로우는 다수 양자우물(MQW)에 의해 발생하는 포톤(Photon, hv) 수를 감소시킬 수 있다.
한편, 종래기술에 의하면 양자우물에서의 양자우물에서의 전자 구속(Electron Confinement) 기능이 저하와 더불어 다수 양자우물(MQW)에서의 캐리어 전달(Carrier Transfer) 효율이 낮은 문제가 있다.
예를 들어, 다수 양자우물에서 캐리어가 충분히 채워진 양자우물에서 추가로 주입된 캐리어는 그 다음의 양자우물로 전달(Transfer)되어야 하는데, 전류밀도 증가에 따라 밴드갭(Band-Gap)이 구부러지면서 양자벽이 불필요하게 높아 캐리어 전달 효율이 낮아지는 문제가 있다.
실시예는 캐리어의 전달(Carrier Transfer) 효율을 증대시켜 광효율을 높일 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한, 실시예에 의하면 양자우물에 캐리어 구속(Carrier Confinement) 효율을 높여 광효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층(11); 상기 제1 도전형 반도체층(11) 상에 InxGa1 -xN(0〈x〈1) 조성의 양자우물(12w)과 InyGa1 -yN(0≤y〈1) 조성의 양자벽(12b)을 포함하는 활성층(12); 상기 활성층(12) 상에 제2 도전형 반도체층(13);을 포함하며, 상기 활성층(12)은, 상기 제1 도전형 반도체층(11) 상에 제1 양자우물(12w1); 상기 제1 양자우물(12w1) 상에 제1 양자벽(12b1); 상기 제1 양자벽(12b1) 상에 제2 양자우물(12w2); 및 상기 제2 양자우물(12w2) 상에 제2 양자벽(12b2);을 포함하며, 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 상기 제2 양자우물(12w2) 방향으로 점차 증가하되, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 상기 제2 양자우물(12w2)의 인듐의 조성보다 낮을 수 있다.
또한, 실시예에 따른 발광소자는 제1 도전형 반도체층(11); 상기 제1 도전형 반도체층(11) 상에 InxGa1 -xN(0〈x〈1) 조성의 양자우물(12w)과 InyGa1 -yN(0≤y〈1) 조성의 양자벽(12b)을 포함하는 활성층(12); 상기 활성층(12) 상에 제2 도전형 반도체층(13);을 포함하며, 상기 활성층(12)은, 상기 제1 도전형 반도체층(11) 상에 제1 양자우물(12w1); 상기 제1 양자우물(12w1) 상에 제1 양자벽(12b1); 상기 제1 양자벽(12b1) 상에 제2 양자우물(12w2); 및 상기 제2 양자우물(12w2) 상에 제2 양자벽(12b2);을 포함하며, 상기 제1 양자우물(12w1)과 상기 제1 양자벽(12b1) 경계의 제1 유효 장벽높이(Effective Barrier Height)는 상기 제1 양자벽(12b1)과 상기 제2 양자우물(12w2) 경계의 제2 유효 장벽높이보다 클 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 캐리어의 전달(Carrier Transfer) 효율을 증대시켜 광효율을 높일 수 있다.
또한, 실시예에 의하면 양자우물에 캐리어 구속(Carrier Confinement) 효율을 높여 광효율을 증대시킬 수 있다.
도 1은 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자의 밴드갭 다이어 그램.
도 3은 실시예에 따른 발광소자의 내부 양자효율 제1 예시도.
도 4는 실시예에 따른 발광소자의 내부 양자효율 제2 예시도.
도 5는 실시예에 따른 발광소자의 내부 양자효율 제3 예시도.
도 6 내지 도 8은 실시예에 따른 발광소자의 제조방법 공정 단면도.
도 9는 다른 실시예에 따른 발광소자의 단면도.
도 10은 실시예에 따른 발광소자 패키지의 단면도.
도 11은 실시예에 따른 조명장치의 도면.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 실시예에 따른 발광소자(100)의 단면도이다.
실시예에 따른 발광소자(100)는 제1 도전형 반도체층(11)과, 상기 제1 도전형 반도체층(11) 상에 InxGa1 -xN(0〈x〈1) 조성의 양자우물(12w)과 InyGa1 -yN(0≤y〈1) 조성의 양자벽(12b)을 포함하는 활성층(12)과, 상기 활성층(12) 상에 제2 도전형 반도체층(13)을 포함할 수 있다.
또한, 상기 활성층(12)은 복수의 양자우물, 양자벽을 포함할 수 있다. 예를 들어, 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 상에 제1 양자우물(12w1)과, 상기 제1 양자우물(12w1) 상에 제1 양자벽(12b1)과, 상기 제1 양자벽(12b1) 상에 제2 양자우물(12w2) 및 상기 제2 양자우물(12w2) 상에 제2 양자벽(12b2)을 포함할 수 있다.
실시예는 캐리어의 전달(Carrier Transfer) 효율을 증대시켜 광효율을 높일 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한, 실시예에 의하면 양자우물에 캐리어 구속(Carrier Confinement) 효율을 높여 광효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
도 2는 실시예에 따른 발광소자의 밴드갭 다이어 그램이다.
낮은 전위 장벽층을 갖는 양자우물에서 발생하는 전자오버플로우(Electron Overflow)는 다수의 양자우물(MQW)에서 발생하는 광자(Photon, hv) 수를 감소시킬 수 있다.
실시예는 전자 오버플로우(Electorn Overflow) 현상을 개선시키기 위해 EQCB(Enhanced Quanturm Confinement Bandgap) 구조(Structure)를 구현할 수 있다.
실시예에서 EQCB 구조를 구현 위해서는 실발광층인 양자우물과 양자벽의 역할이 중요하며, 양자우물에 주입된 캐리어는 양자우물과 양자벽 사이의 유효장벽높이(Effective Barrier height)에 높이에 따라 캐리어 구속 기능(Carrier Confinement Function)이 강화될수 있고, 캐리어 전달 기능(Carrier Transfer Function)을 강화시켜, 여기되는 광자(Photon, hv) 수를 증대시켜 파장/에너지 스펙트럼(Wave/Energy Sepectrum) 상에 발광 강도(Emission Intensity) 및 내부 양자효율(IQE, Internal Quantum Efficiency)를 증가시킬수 있다.
이를 위해, 실시예는 활성층에서 양자우물(12w)의 인듐(In)의 조성을 점차 증가시켜 가변 밴드갭 에너지(Bandgap Energy)를 구성할 수 있고, 양자벽(12b)에서의 인듐의 조성을 0%에서 점차 증가시켜줌으로써 밴드갭 에너지(Bandgap Energy)를 변화시켜 줄 수 있다.
예를 들어, 실시예에서 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 제2 양자우물(12w2) 방향으로 0%에서 점차 증가하되, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 상기 제2 양자우물(12w2)의 인듐의 조성보다 낮을 수 있다.
또한, 상기 제1 양자우물(12w1)의 인듐조성은 상기 제1 양자벽(12b1) 방향으로 증가하되, 상기 제1 양자벽(12b1)의 인듐조성보다 높으며, 상기 제1 양자우물(12w1)의 최대 조성은 상기 제1 양자우물(12w1)의 최소조성의 2배 이하일 수 있다.
실시예에 의하면 전자(Electron)가 에피층(Epitxial Layer) 내부에서 양자우물과 양자벽 사이의 밴드갭 에너지(Bandgap Energy) 차이를 최적으로 제어하여 양자우물과 양자벽 경계면에서 전위장벽이 발생하고 이로 인해 주입된(Injection)된 전자(Electron) 의 캐리어 구속(Carrier Confinement)을 도와 특정 양자우물에서 캐리어의 존재 확률을 높이고 발광 재결합(Radiative Recombination)을 촉진하여, 발광 효율을 개선 할 수 있다.
도 3은 실시예에 따른 발광소자의 내부 양자효율 제1 예시도이다.
실시예에 의하면 양자우물과 양자벽 사이의 유효장벽높이(Effective Barrier height)를 크게 제어하여 양자우물과 양자벽 경계면에서 높은 전위 장벽층을 형성시켜 주입된 전자의 캐리어 구속기능(Carrier Confinement Function)을 강화시킬 수 있다.
특히, 저 전류밀도(Low Cirrernt Density)에서는 양자우물 각각에 주입된 캐리어 구속(Carrier Confinement)이 중요한데, 이는 전자(Electron)의 주입(Injection) 경로 상에 제1 양자우물(12w1)의 인듐조성은 제1 양자벽(12b1) 방향으로 증가하되, 상기 제1 양자우물(12w1)의 인듐조성은 상기 제1 양자벽(12b1)의 인듐조성보다 높으며, 상기 제1 양자우물(12w1)의 최대 조성은 상기 제1 양자우물(12w1)의 최소조성의 2배 이하일 수 있다.
이때, 실시예에서 제1 양자우물(12w1)과 제1 양자벽(12b1) 사이(Well end/Barrier Start 시점)에 제1 유효장벽높이(Effective Barrier height)를 약 300 meV 이상으로 제어하여 캐리어 구속(Carrier Confinement)을 강화시켜 광 효율을 증가시킬 수 있다. 여기서 상기 제1 유효장벽높이(Effective Barrier height)는 상기 제1 양자우물(12w1)과 상기 제1 양자벽(12b1)의 경계에서, 상기 제1 양자우물(12w1) 및 상기 제1 양자벽(12b1) 각각의 전도대(conduction band) 차이로 정의할 수 있다. 즉, 상기 제1 유효 장벽높이는 도 2에 도시된 상기 제1 양자우물(12w1)에서 적색 점선 화살표로 표시된 'Well End' 지점과 상기 제1 양자벽(12b1)에서 청색 점선 화살표로 표시된 'Barrier Start' 지점 사이의 전도대(conduction band) 차이를 의미할 수 있다.
이에 따라 도 3과 같이 저 전류밀도(Low Cirrernt Density)에서 실시예의 내부 양자효율(E1)이 비교예의 내부 양자효율(R1)에 비해 현저히 증가됨을 알 수 있다.
도 4는 실시예에 따른 발광소자의 내부 양자효율 제2 예시도이다.
종래기술에 의하면, 내부 양자효율(IQE, Internal Quantum Efficiency)은 전류밀도가 증가함에 따라 효율이 감소하는 양자효율 드룹(Efficiency Droop) 현상이 발생하고 있으며 효율 드룹현상의 원인 중에 하나로 캐리어의 전달 효율이 낮은 점이 지적되고 있다.
실시예에서는 내부양자효율 드룹 현상을 개선하기 위해 고 전류밀도(High Current Density)에서도 양자우물(12w)로의 캐리어 전달(Carrier Transfer) 효율을 증대시키기 위해, 제1 양자벽(12b1)과 제2 양자우물(12w2) 경계(Barrier End /Well Start 시점)의 캐리어 전달에 대한 제2 유효 배리어 높이(Effective Barrier Height)를 최소화시킬 수 있다.
예를 들어, 실시예에서 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 제2 양자우물(12w2) 방향으로 0%에서 점차 증가하여 상기 제1 양자벽(12b1)의 인듐의 최대조성은 5% 내지 10%일 수 있고, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 상기 제2 양자우물(12w2)의 인듐의 최소 조성보다 낮을 수 있다. 예를 들어, 상기 제1 양자벽(12b1)의 인듐의 조성이 5%인 경우 제1 양자벽(12b1)의 조성은 In0 .05Ga0 .95N일 수 있으나 이에 한정되는 것은 아니다.
이를 통해, 실시예는 양자벽의 인듐조성을 가변시킴으로써 Barrier End /Well Start 시점의 캐리어 전달에 대한 제2 유효장벽높이(Effective Barrier Height)를 최소화(약 100 meV 이하)로 제어하여 양자벽에 가해지는 필드(Field)를 도 2의 양자벽에 대한 밴드갭 에너지와 같이 캐리어 전달 장벽을 없애주어 캐리어 전달(Carrier Transfer) 효율을 증대시켜 광 효율을 증대시킬 수 있다. 여기서 상기 제2 유효 장벽높이(Effective Barrier height)는 상기 제1 양자벽(12b1)과 상기 제2 양자우물(12w2)의 경계에서, 상기 제1 양자벽(12b1) 및 상기 제2 양자우물(12w2) 각각의 전도대(conduction bnad) 차이로 정의할 수 있다. 즉, 상기 제2 유효 장벽높이는 도 2에 도시된 제1 양자벽(12b1)에서 청색 점선 화살표로 표시된 'Barrier End' 지점과 상기 제2 양자우물(12w2) 사이의 전도대(conduction band) 차이를 의미할 수 있다.
이에 따라 실시예(E2)에 의하면 도 4와 같이, ECT(Enhanced Carrier Transfer) 구조(Structure)를 적용함으로써 고전류밀도(High Current Density)에서 밴드 갭(Band-Gap) 구부러지면서(Bending) 캐리어의 전달 효율이 저감되어 발생하는 비교예(R2)의 효율 드룹현상을 개선할 수 있다.
도 5는 실시예에 따른 발광소자의 내부 양자효율 제3 예시도이다.
실시예(E)에 의하면 저전류밀도에서는 캐리어 구속효율을 현저히 증대시키고, 고전류에서는 캐리어 전달 효율이 현저히 증대됨으로써 비교예(R)에 비해 내부 양자효율이 비약적으로 증대될 수 있다.
이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광소자 제조방법을 설명하기로 한다.
실시 예에 따른 발광소자 제조방법에 의하면, 도 6과 같이, 기판(5) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성할 수 있다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.
상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(5) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.
예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
도 2는 실시예에 따른 발광소자의 밴드갭 다이어 그램을 참조하여 실시예에 따른 발광소자를 좀 더 구체적으로 설명한다.
실시예에 따른 활성층(12)은 상기 제1 도전형 반도체층(11) 상에 InxGa1 -xN(0〈x〈1) 조성의 양자우물(12w)과 InyGa1 -yN(0≤y〈1) 조성의 양자벽(12b)을 포함할 수 있다.
또한, 상기 활성층(12)은 복수의 양자우물, 양자벽을 포함할 수 있다. 예를 들어, 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 상에 제1 양자우물(12w1)과, 상기 제1 양자우물(12w1) 상에 제1 양자벽(12b1)과, 상기 제1 양자벽(12b1) 상에 제2 양자우물(12w2) 및 상기 제2 양자우물(12w2) 상에 제2 양자벽(12b2)을 포함할 수 있다.
낮은 전위 장벽층을 갖는 양자우물에서 발생하는 전자오버플로우(Electron Overflow)는 다수의 양자우물(MQW)에서 발생하는 광자(Photon, hv) 수를 감소시킬 수 있다.
실시예는 전자 오버플로우(Electorn Overflow) 현상을 개선시키기 위해 EQCB(Enhanced Quanturm Confinement Bandgap) 구조(Structure)를 구현할 수 있다.
실시예에서 EQCB 구조를 구현 위해서는 실발광층인 양자우물과 양자벽의 역할이 중요하며, 양자우물에 주입된 캐리어는 양자우물과 양자벽 사이의 제1 유효장벽높이(Effective Barrier height)에 높이에 따라 캐리어 구속 기능(Carrier Confinement Function)이 강화될수 있고, 캐리어 전달 기능(Carrier Transfer Function)을 강화시켜, 여기되는 광자(Photon, hv) 수를 증대시켜 파장/에너지 스펙트럼(wave/Energy Sepectrum) 상에 발광 강도(Emission Intensity) 및 내부 양자효율(IQE, Internal Quantum Efficiency)를 증가시킬수 있다.
이를 위해, 종래 InGaN/GaN 구조에 활성층에서 양자우물(12w)의 인듐(In)의 조성을 점차 증가시켜 가변 밴드갭 에너지(Bandgap Energy)를 구성할 수 있고, 양자벽(12b)에서의 인듐의 조성을 0%에서 점차 증가시켜줌으로써 밴드갭 에너지(Bandgap Energy)를 변화시켜 줄 수 있다.
예를 들어, 실시예에서 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 제2 양자우물(12w2) 방향으로 0%에서 점차 증가하되, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 상기 제2 양자우물(12w2)의 인듐의 조성보다 낮을 수 있다.
또한, 상기 제1 양자우물(12w1)의 인듐조성은 상기 제1 양자벽(12b1) 방향으로 증가하되, 상기 제1 양자벽(12b1)의 인듐조성보다 높으며, 상기 제1 양자우물(12w1)의 최대 인듐조성은 상기 제1 양자우물(12w1)의 최소 인듐조성의 2배 이하일 수 있다.
실시예에 의하면 전자(Electron)가 에피층(Epitxial Layer) 내부에서 양자우물과 양자벽 사이의 밴드갭 에너지(Bandgap Energy) 차에 의해 양자우물과 양자벽 경계면에서 전위장벽이 발생하고 이로 인해 주입된(Injection)된 전자(Electron) 의 캐리어 구속(Carrier Confinement)을 도와 특정 양자우물에서 캐리어의 존재 확률을 높이고 발광 재결합(Radiative Recombination)을 촉진하여, 발광 효율을 개선 할 수 있다.
실시예에 의하면 양자우물과 양자벽 사이의 제2 유효장벽높이(Effective Barrier height)를 크게 제어하여 양자우물과 양자벽 경계면에서 높은 전위 장벽층을 형성시켜 주입된 전자의 캐리어 구속기능(Carrier Confinement Function)을 강화시킬 수 있다.
특히, 저 전류밀도(Low Cirrernt Density)에서는 양자우물 각각에 주입된 캐리어 구속(Carrier Confinement)가 중요한데, 이는 전자(Electron)의 주입(Injection) 경로 상에 제1 양자우물(12w1)의 인듐조성은 제1 양자벽(12b1) 방향으로 증가하되, 상기 제1 양자우물(12w1)의 인듐조성은 상기 제1 양자벽(12b1)의 인듐조성보다 높으며, 상기 제1 양자우물(12w1)의 최대 인듐조성은 상기 제1 양자우물(12w1)의 최소 인듐조성의 2배 이하일 수 있다.
이때, 실시예에서 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 제2 양자우물(12w2) 방향으로 0%에서 점차 증가하되, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 5% 내지 10%일 수 있고, 상기 제2 양자우물(12w2)의 인듐의 조성보다 낮을 수 있다.
이를 통해, 제1 양자우물(12w1)과 제1 양자벽(12b1) 사이(Well end/Barrier Start 시점)에 제1 유효장벽높이(Effective Barrier height)를 약 300 meV 이상으로 제어하여 캐리어 구속(Carrier Confinement)을 강화시켜 광 효율을 증가시킬 수 있다.
이에 따라 도 3과 같이 저 전류밀도(Low Cirrernt Density)에서 실시예의 내부 양자효율(E1)이 비교예의 내부 양자효율(R1)에 비해 현저히 증가됨을 알 수 있다.
내부 양자효율(IQE, Internal Quantum Efficiency)은 전류밀도가 증가함에 따라 효율이 감소하는 양자효율 드룹(Efficiency Droop) 현상이 발생하고 있으며 효율 드룹현상의 원인 중에 하나로 캐리어의 전달 효율이 낮은 점이 지적되고 있다.
실시예에서는 내부양자효율 드룹 현상을 개선하기 위해 고 전류밀도(High Current Density)에서도 제1 양자우물(12w1), 제2 양자우물(12w2)로의 캐리어 전달(Carrier Transfer) 효율을 증대시키기 위해, 제1 양자벽(12b1)과 제2 양자우물(12w2) 경계(Barrier End /Well Start 시점)의 캐리어 전달에 대한 유효 배리어 높이(Effective Barrier Height)를 최소화시킬 수 있다.
예를 들어, 실시예에서 상기 제1 양자벽(12b1)의 인듐(In)의 조성은 제2 양자우물(12w2) 방향으로 0%에서 점차 증가하여 상기 제1 양자벽(12b1)의 인듐의 최대조성은 5% 내지 10%일 수 있고, 상기 제1 양자벽(12b1)의 인듐의 최대조성은 상기 제2 양자우물(12w2)의 인듐의 조성보다 낮을 수 있다.
이를 통해, 실시예는 양자벽의 인듐조성을 가변시킴으로써 Barrier End /Well Start 시점의 캐리어 전달에 대한 Effective Barrier Height를 최소화(약 100 meV 이하)로 제어하여 양자벽에 가해지는 필드(Field)를 도 2의 양자벽에 대한 밴드갭 에너지와 같이 캐리어 전달 장벽을 없애주어 캐리어 전달(Carrier Transfer) 효율을 증대시켜 광 효율을 증대시킬 수 있다.
이에 따라 실시예에 의하면 도 4와 같이, ECB(Enhanced Carrier Transfer) 구조(Structure)를 적용함으로써 고전류밀도(High Current Density)에서 밴드 갭(Band-Gap) 구부러지면서(Bending) 캐리어의 전달 효율이 저감되어 발생하는 효율 드룹현상(R2)을 실시예(E2)에서는 개선할 수 있다.
실시예(E)에 의하면 저전류밀도에서는 캐리어 구속효율을 현저히 증대시키고, 고전류에서는 캐리어 전달 효율이 현저히 증대됨으로써 비교예(R)에 비해 내부 양자효율이 비약적으로 증대될 수 있다.
다음으로, 도 7과 같이, 상기 발광구조물(10)에 대한 에칭을 행하여 상기 제1 도전형 반도체층(11)의 일부 영역을 노출시킬 수 있다. 이때, 상기 에칭은 습식에칭 또는 건식에칭으로 수행될 수 있다.
이후, 상기 발광구조물(10)에 채널층(30), 오믹접촉패턴(15), 반사층(17)을 형성할 수 있다.
예를 들어, 상기 채널층(30)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
상기 반사층(17)과 상기 제2 도전형 반도체층(13) 사이에 상기 오믹접촉패턴(15)이 배치될 수 있다. 상기 오믹접촉패턴(15)은 상기 제2 도전형 반도체층(13)에 접촉되어 배치될 수 있다.
상기 오믹접촉패턴(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사층(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 오믹접촉패턴(15)은 상기 발광구조물(10)과 오믹 접촉되는 영역을 포함할 수 있다.
상기 오믹접촉패턴(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉패턴(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹접촉패턴(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 발광구조물(10)과 오믹 접촉될 수도 있다.
이어서, 상기 반사층(17) 위에 금속층(50), 본딩층(60), 지지부재(70), 임시기판(90)이 형성될 수 있다.
상기 금속층(50)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다.
실시 예에 의하면, 상기 제2 도전형 반도체층(13)에 전기적으로 연결된 제1 전극층은 반사층, 오믹접촉층, 금속층 중에서 적어도 하나를 포함할 수 있다. 실시 예에 의하면 제1 전극층은 반사층, 오믹접촉층, 금속층을 모두 포함할 수도 있으며, 그 중에서 1 개의 층 또는 2 개의 층을 포함할 수도 있다.
상기 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제2 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다.
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연물질로 형성될 수도 있다.
상기 임시기판(90)은 상기 지지부재(70) 위에 형성될 수 있다. 상기 임시기판(90)은 금속물질, 반도체 물질, 또는 절연물질 중에서 적어도 하나로 형성될 수 있다.
다음으로 도 8과 같이, 상기 발광구조물(10)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 발광구조물(10)을 서로 박리시키는 공정이다.
그리고, 아이솔레이션 에칭 공정, 패드 전극(81) 형성 공정, 스크라이빙 공정, 반사부(40) 형성 공정, 상기 임시기판(90) 제거 공정이 진행될 수 있다. 이러한 공정은 하나의 예시이며, 필요에 따라 공정 순서는 다양하게 변형될 수 있다.
실시 예에 의하면, 아이솔레이션 에칭을 수행하여 상기 발광구조물(10)의 측면을 식각하고 상기 채널층(30)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.
상기 발광구조물(10)의 상부 면에 러프니스(roughness)(미도시)가 형성될 수 있다. 상기 발광구조물(10)의 상부 면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부 면에 요철 패턴이 제공될 수 있다. 상기 발광구조물(10)에 제공되는 광 추출 패턴은 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
다음으로, 상기 발광구조물(10) 위에 패드 전극(81)이 형성될 수 있다.
상기 패드 전극(81)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 패드 전극(81)의 일부 영역은 상기 제1 도전형 반도체층(11)에 접촉될 수 있다. 실시 예에 의하면, 상기 패드 전극(81) 및 상기 제1 전극층(87)을 통하여 상기 발광구조물(10)에 전원이 인가될 수 있게 된다.
상기 패드 전극(81)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 패드 전극(81)은 Cr, V, W, Ti, Zn,Ni, Cu, Al, Au 중에서 적어도 하나를 포함할 수 있다.
그리고, 스크라이빙 공정이 수행되어 상기 채널층(30), 상기 지지부재(70)의 측면이 노출될 수 있게 된다. 이어서 상기 채널층(30)의 측면과 상기 지지부재(70)의 측면에 상기 반사부(40)가 형성될 수 있다. 이후 상기 임시기판(90)이 제거됨으로써 개별 발광소자가 형성될 수 있게 된다.
실시예에 의하면, 상기 반사부(40)는 상기 채널층(30)의 상부에 배치될 수 있다. 상기 반사부(40)는 상기 채널층(30) 위에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 지지부재(70)의 측면에 배치될 수 있다. 상기 반사부(40)는 상기 지지부재(70)의 측면에 접촉되어 배치될 수 있다. 실시 예에 의하면, 상기 반사부(40)는 상기 채널층(30)의 상부에 배치된 제1 영역과 상기 지지부재(70)의 측면에 배치된 제2 영역이 서로 연결되어 배치될 수 있다.
또한, 상기 반사부(40)는 상기 금속층(50)의 측면에 배치될 수도 있다. 상기 반사부(40)는 상기 금속층(50)의 측면에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 본딩층(60)의 측면에 배치될 수 있다. 상기 반사부(40)는 상기 본딩층(60)의 측면에 접촉되어 배치될 수 있다. 상기 반사부(40)는 상기 발광구조물(10)과 이격되어 배치될 수 있다. 상기 반사부(40)는 상기 발광구조물(10)과 전기적으로 절연되어 배치될 수 있다.
상기 반사부(40)는 반사율이 좋은 물질로 구현될 수 있다. 예로서 상기 반사부(40)는 Ag, Al, Pt 중에서 적어도 하나의 물질을 포함할 수 있다. 상기 반사부(40)는 예로서 50 나노미터 내지 5000 나노미터의 두께로 형성될 수 있다.
상기 반사부(40)는 상기 발광구조물(10)에서 발광된 빛이 상기 채널층(30), 상기 금속층(50), 상기 본딩층(60), 상기 지지부재(70)로 입사되어 흡수되는 것을 방지할 수 있다. 즉, 상기 반사부(40)는 외부로부터 입사되는 빛을 반사시킴으로써 상기 채널층(30), 상기 금속층(50), 상기 본딩층(60), 상기 지지부재(70)에서 빛이 흡수되어 소실되는 것을 방지할 수 있게 된다.
상기 반사부(40)가 배치됨에 따라, 상기 채널층(30)의 측면, 상기 금속층(50)의 측면, 상기 본딩층(60)의 측면, 상기 지지부재(70)의 측면 중의 어느 하나에 거칠기가 형성된 경우에도, 실시 예에 따른 발광소자의 측면은 모두 매끄럽게 구현될 수 있게 된다. 즉, 상기 반사부(40)의 표면이 매끄럽게 형성될 수 있으므로 스크라이빙 공정 등에서 상기 채널층(30)의 측면, 상기 금속층(50)의 측면, 상기 본딩층(60)의 측면, 상기 지지부재(70)의 측면 중의 어느 하나에 거칠기 또는 버(burr)가 형성된 경우에도, 실시 예에 따른 발광소자의 측면은 모두 매끄럽게 구현될 수 있게 된다.
도 9는 다른 실시예에 따른 발광소자(102)의 단면도이다.
다른 실시예는 상기 실시예의 기술적인 특징을 채용할 수 있다.
다른 실시예에 따른 발광소자(102)는 수평형 발광소자에 대한 예로서, 이는 기판(5)과, 상기 기판(5) 상에 제1 도전형 반도체층(11)과, 상기 제1 도전형 반도체층(11) 상에 활성층(12)과, 상기 활성층(12) 상에 제2 도전형 반도체층(13)을 포함할 수 있다.
다른 실시예에 따른 발광소자(102)는 수평형 칩에 대한 구조로서, 제2 도전형 반도체층(13) 상에 제1 전극층(87)이 배치될 수 있고, 제1 전극층(87)은 투명 오믹층을 포함할 수 있다.
제1 패드 전극(81)과 제2 패드 전극(82)이 제2 전극층(87)과 노출된 제1 도전형 반도체층(11) 상에 배치될 수 있고, 버퍼층(14)이 기판(5) 상에 배치될 수 있다.
도 10은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
도 10을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
도 11은 실시예에 따른 조명장치의 분해 사시도이다.
도 11을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 캐리어의 전달(Carrier Transfer) 효율을 증대시켜 광효율을 높일 수 있다.
또한, 실시예에 의하면 양자우물에 캐리어 구속(Carrier Confinement) 효율을 높여 광효율을 증대시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(11), 활성층(12),
양자우물(12w), 양자벽(12b)
제1 양자우물(12w1), 제1 양자벽(12b1),
제2 양자우물(12w2), 제2 양자벽(12b2),
제2 도전형 반도체층(13)

Claims (8)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 InxGa1-xN(0〈x〈1) 조성의 복수의 양자우물과 InyGa1-yN(0≤y〈1) 조성의 복수의 양자벽을 포함하는 활성층;
    상기 활성층 상에 제2 도전형 반도체층;을 포함하며,
    상기 활성층은,
    복수의 상기 양자벽 및 복수의 상기 양자 우물이 교번적으로 배치되고,
    상기 복수의 양자우물은, 상기 제1 도전형 반도체층 상에 배치되는 제1 양자우물; 및 상기 제1 양자우물과 상기 제2 도전형 반도체층 사이에 배치되는 제2 양자우물을 포함하고,
    상기 복수의 양자벽은 상기 제1 양자우물 및 상기 제2 양자우물 사이에 배치되는 제1 양자벽; 및 상기 제2 양자우물과 상기 제2 도전형 반도체층 사이에 배치되는 제2 양자벽을 포함하고,
    상기 복수의 양자우물 각각은, 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층을 향하는 방향으로 인듐의 조성이 점차 증가하고,
    상기 복수의 양자벽 각각은, 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층을 향하는 방향으로 인듐의 조성이 점차 증가하고,
    상기 제1 양자우물의 인듐 조성은 상기 제1 양자벽 방향으로 증가하되, 상기 제1 양자벽의 인듐 조성보다 높고, 상기 제1 양자우물의 최대 인듐 조성은 상기 제1 양자우물의 최소 인듐 조성의 2배 이하이고,
    상기 제1 양자벽의 인듐 조성은 상기 제2 양자우물 방향으로 0%에서 점차 증가하고, 최대 인듐 조성은 상기 제2 양자우물의 인듐의 최소 조성보다 낮고,
    상기 제1 양자우물과 상기 제1 양자벽의 경계에서, 상기 제1 양자우물 및 상기 제1 양자벽 각각의 전도대(conduction band) 차이를 제1 유효장벽높이로 정의하고,
    상기 제1 유효장벽높이는 300meV 이상인 발광소자.
  2. 제1 항에 있어서,
    상기 제1 양자벽과 상기 제2 양자우물의 경계에서, 상기 제1 양자벽 및 상기 제2 양자우물 각각의 전도대(conduction band) 차이를 제2 유효장벽높이로 정의하고,
    상기 제2 유효장벽높이는 상기 제1 유효장벽높이보다 작은 발광소자.
  3. 제2 항에 있어서,
    상기 제1 양자벽의 인듐의 최대조성은 5% 내지 10%인 발광소자.
  4. 삭제
  5. 삭제
  6. 제2 항에 있어서,
    상기 제2 양자우물과 상기 제2 양자벽의 경계에서, 상기 제2 양자우물 및 상기 제2 양자벽 각각의 전도대(conduction band) 차이를 제3 유효장벽높이로 정의하고,
    상기 제2 유효장벽높이는 상기 제3 유효장벽높이보다 작은 발광소자.
  7. 제2 항에 있어서,
    상기 제2 유효장벽높이는 100 meV 이하인 발광소자.
  8. 삭제
KR1020130089585A 2013-07-29 2013-07-29 발광소자 및 조명시스템 KR102098295B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130089585A KR102098295B1 (ko) 2013-07-29 2013-07-29 발광소자 및 조명시스템
EP14832917.0A EP3029746B1 (en) 2013-07-29 2014-07-18 Light emitting device
US14/908,462 US10546974B2 (en) 2013-07-29 2014-07-18 Light-emitting device
CN201480043069.0A CN105474414A (zh) 2013-07-29 2014-07-18 发光器件
PCT/KR2014/006520 WO2015016515A1 (ko) 2013-07-29 2014-07-18 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089585A KR102098295B1 (ko) 2013-07-29 2013-07-29 발광소자 및 조명시스템

Publications (2)

Publication Number Publication Date
KR20150014206A KR20150014206A (ko) 2015-02-06
KR102098295B1 true KR102098295B1 (ko) 2020-04-07

Family

ID=52431997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089585A KR102098295B1 (ko) 2013-07-29 2013-07-29 발광소자 및 조명시스템

Country Status (5)

Country Link
US (1) US10546974B2 (ko)
EP (1) EP3029746B1 (ko)
KR (1) KR102098295B1 (ko)
CN (1) CN105474414A (ko)
WO (1) WO2015016515A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102353844B1 (ko) * 2015-07-08 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
KR102322696B1 (ko) * 2015-07-15 2021-11-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
KR102377550B1 (ko) * 2017-05-19 2022-03-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087761A1 (en) * 2011-10-11 2013-04-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US151907A (en) * 1874-06-09 Improvement in claw-hammers
US7012281B2 (en) * 2003-10-30 2006-03-14 Epistar Corporation Light emitting diode device and manufacturing method
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
US7122839B2 (en) 2004-10-29 2006-10-17 Philips Lumileds Lighting Company, Llc Semiconductor light emitting devices with graded composition light emitting layers
CN100570887C (zh) * 2007-01-10 2009-12-16 中国科学院微电子研究所 高速砷化镓基复合沟道应变高电子迁移率晶体管材料
KR20090002241A (ko) * 2007-06-25 2009-01-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP4895993B2 (ja) * 2007-12-26 2012-03-14 ソニー株式会社 発光素子組立体及びその製造方法
KR101423720B1 (ko) 2008-03-25 2014-08-04 서울바이오시스 주식회사 다중양자웰 구조의 활성 영역을 갖는 발광 소자 및 그제조방법
KR20090115906A (ko) 2008-05-05 2009-11-10 송준오 그룹 3족 질화물계 반도체 발광다이오드 소자를 위한 표면요철 형성 방법
CN101388337A (zh) * 2008-10-28 2009-03-18 厦门乾照光电有限公司 一种生长高质量具有双缓冲层的单晶氮化铟薄膜的方法
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자
US8575592B2 (en) 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
KR20120019598A (ko) * 2010-08-26 2012-03-07 엘지이노텍 주식회사 발광 소자
US20120236891A1 (en) * 2011-03-17 2012-09-20 Finisar Corporation Lasers with quantum wells having high indium and low aluminum with barrier layers having high aluminum and low indium with reduced traps
KR101244583B1 (ko) 2011-05-16 2013-03-25 한국광기술원 톱니 형태의 에너지 밴드갭을 가지는 활성층을 구비한 발광 소자
KR20130022815A (ko) 2011-08-26 2013-03-07 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR102038885B1 (ko) * 2013-05-27 2019-10-31 삼성전자주식회사 반도체 발광소자
KR101313645B1 (ko) 2013-06-27 2013-10-02 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087761A1 (en) * 2011-10-11 2013-04-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Also Published As

Publication number Publication date
EP3029746A1 (en) 2016-06-08
WO2015016515A1 (ko) 2015-02-05
US20160190391A1 (en) 2016-06-30
CN105474414A (zh) 2016-04-06
EP3029746B1 (en) 2018-04-11
US10546974B2 (en) 2020-01-28
EP3029746A4 (en) 2016-12-21
KR20150014206A (ko) 2015-02-06

Similar Documents

Publication Publication Date Title
KR102175345B1 (ko) 발광소자 및 조명시스템
KR102019858B1 (ko) 발광소자 및 조명시스템
KR102163956B1 (ko) 발광소자 및 조명시스템
KR102075644B1 (ko) 발광소자 및 조명시스템
KR102098295B1 (ko) 발광소자 및 조명시스템
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102445539B1 (ko) 발광소자 및 조명장치
KR20150061844A (ko) 발광소자 및 조명장치
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102153125B1 (ko) 발광소자 및 조명시스템
KR102109109B1 (ko) 발광소자 및 조명시스템
KR102109131B1 (ko) 발광소자 및 조명시스템
KR102187471B1 (ko) 발광소자 및 조명시스템
KR102085924B1 (ko) 발광소자 및 조명시스템
KR102075585B1 (ko) 발광소자 및 조명시스템
KR20150017918A (ko) 발광소자 및 조명시스템
KR20150010147A (ko) 발광소자 및 조명시스템
KR102224086B1 (ko) 발광소자 및 조명시스템
KR102163961B1 (ko) 발광소자 및 조명시스템
KR102075574B1 (ko) 발광소자, 그 제조방법 및 조명시스템
KR102181398B1 (ko) 발광소자 및 조명시스템
KR102163967B1 (ko) 발광소자 및 조명시스템
KR102181482B1 (ko) 발광소자 및 조명시스템
KR20150017919A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant