KR20150061844A - 발광소자 및 조명장치 - Google Patents

발광소자 및 조명장치 Download PDF

Info

Publication number
KR20150061844A
KR20150061844A KR1020130146075A KR20130146075A KR20150061844A KR 20150061844 A KR20150061844 A KR 20150061844A KR 1020130146075 A KR1020130146075 A KR 1020130146075A KR 20130146075 A KR20130146075 A KR 20130146075A KR 20150061844 A KR20150061844 A KR 20150061844A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
electrode
type semiconductor
Prior art date
Application number
KR1020130146075A
Other languages
English (en)
Inventor
최정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130146075A priority Critical patent/KR20150061844A/ko
Publication of KR20150061844A publication Critical patent/KR20150061844A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층(112), 제2 도전형 반도체층(116) 및 그 사이에 배치된 활성층(114)을 포함하는 발광구조물(110)과, 상기 발광구조물(110)의 측면에 배치된 패시베이션층(120)과, 상기 발광구조물(110)의 저면과 측면에 배치된 반사층(140)과, 상기 반사층(140) 저면에 배치된 지지기판(150) 및 상기 제1 도전형 반도체층(112) 상에 전극(160);을 포함하며, 상기 패시베이션층(120)은 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않을 수 있다.

Description

발광소자 및 조명장치{LIGHT EMITTING DEVICE AND LIGHTING APPARATUS}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
질화물 반도체 발광소자는 전극층의 위치에 따라 수평형 타입(Lateral Type) 발광소자와 수직형 타입(Vertical type) 발광소자로 구분할 수 있다.
종래기술에서 수직형 타입의 발광소자를 제조하기 위해, 소정의 성장 기판에 에피층을 형성하고, 에피층 상에 지지기판 등을 형성한 후 성장기판을 제거한다.
그런데, 종래기술에 의하면 수직형 LED 칩 공정에서 LLO(Laser lift-off)시의 에피층과 공정층에 가해지는 스트레스로 인해 공정수율이 저하되거나, 소자 특성이 나빠지는 문제가 있다.
또한, 종래기술에 의하면 칩간 분리 공정 후 패시베이션(passivation) 공정을 진행하는데, 패시베이션 영역이 넓게 분포하여 누설전류가 발생할 가능성이 높다.
실시예는
발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층(112), 제2 도전형 반도체층(116) 및 그 사이에 배치된 활성층(114)을 포함하는 발광구조물(110)과, 상기 발광구조물(110)의 측면에 배치된 패시베이션층(120)과, 상기 발광구조물(110)의 저면과 측면에 배치된 반사층(140)과, 상기 반사층(140) 저면에 배치된 지지기판(150) 및 상기 제1 도전형 반도체층(112) 상에 전극(160);을 포함하며, 상기 패시베이션층(120)은 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않을 수 있다.
또한 실시예에 따른 발광소자는 제1 도전형 반도체층(112), 제2 도전형 반도체층(116) 및 그 사이에 배치된 활성층(114)을 포함하는 발광구조물(110)과, 상기 발광구조물(110)의 측면에 배치된 패시베이션층(120)과, 상기 발광구조물(110)의 저면과 측면에 배치된 반사층(140)과, 상기 반사층(140) 저면에 배치된 지지기판(150) 및 상기 제1 도전형 반도체층(112) 상에 전극(160);을 포함하며, 상기 패시베이션층(120)은 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않으며, 상기 전극(160)은 가지 전극을 포함할 수 있다.
또한 실시예에 따른 조명장치는 상기 발광소자를 구비하는 발광 유닛을 포함할 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 물리적인 결합력 증대로 인해 성장 기판 제거공정시 스트레스를 완화하여 소자의 특성이 향상되며, 공정수율이 향상될 수 있다.
또한 실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
또한 실시예에 의하면 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 탑다운(Top-down) 전극의 전류 확산(Current spreading)을 보다 향상시킬 수 있고, p-전극부의 접촉저항 감소를 통해 수직구조의 LED 장점을 극대화할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제2 실시예에 따른 발광소자의 단면도.
도 3은 제3 실시예에 따른 발광소자의 단면도.
도 4는 제4 실시예에 따른 발광소자의 단면도.
도 5 내지 도 8은 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 9는 실시예에 따른 발광소자 패키지의 단면도.
도 10은 실시예에 따른 조명장치의 예시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)
도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다.
제1 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112), 제2 도전형 반도체층(116) 및 그 사이에 배치된 활성층(114)을 포함하는 발광구조물(110)과, 상기 발광구조물(110)의 측면에 배치된 패시베이션층(120)과, 상기 발광구조물(110)의 저면과 측면에 배치된 반사층(140)과, 상기 반사층(140) 저면에 배치된 지지기판(150) 및 상기 제1 도전형 반도체층(112) 상에 전극(160)을 포함할 수 있다.
실시예는 상기 패시베이션층(120)에 의해 노출되는 제2 도전형 반도체층(116) 상에 오믹층(130)이 더 형성되고, 상기 반사층(140)은 상기 오믹층(130)과 접할 수 있다.
상기 오믹층(130)은 투광성 오믹층일 수 있으나 이에 한정되는 것은 아니다.
수직형 발광소자 제조에서, 성장기판 분리 후 지지부(support) 역할을 하는 지지기판(150)의 접촉(adhesive) 특성은 접합된 면적에 따라 힘의 세기가 결정된다.
실시예에 의하면, 상기 패시베이션층(120)이 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않도록 하며, 상기 반사층(140)이 상기 오믹층(130)과 접하는 면적으로 최대화함으로써 물리적인 결합력이 증대함으로써 측면 접합면적을 증대하여 성장기판 분리시 물리적인 스트레스에 보다 안정적인 구조를 구현할 수 있다.
실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 물리적인 결합력 증대로 인해 성장 기판 제거공정시 스트레스를 완화하여 소자의 특성이 향상되며, 공정수율이 향상될 수 있다.
실시예에 의하면, 상기 활성층(114)에서 상기 패시베이션층(120) 까지의 최대 거리는 상기 활성층(114)에서 상기 제2 도전형 반도체층(116) 까지의 최대 거리 보다 작을 수 있다. 예를 들어, 상기 활성층(114)에서 상기 패시베이션층(120) 저면까지의 최대 거리는 상기 활성층(114)에서 상기 제2 도전형 반도체층(116) 바닥면까지 거리 보다 작을 수 있다.
이를 통해, 실시예에 의하면 상기 패시베이션층(120)이 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않도록 설계될 수 있다.
금속과 금속간의 물리적인 결합력이 금속과 절연층과의 결합력보다 크다.
실시예에 의하면, 노출되는 제2 도전형 반도체층(116) 접하는 오믹층(130)의 면적을 최대화하고, 패시베이션층(120)과 접하는 면적을 최소화함으로써 측면 접합면적을 증대하여 성장기판 분리시 물리적인 스트레스에 강하면서, 소자의 장기 신뢰성을 높일 수 있다.
또한 실시예에 의하면, 오믹층(130)이 제2 도전형 반도체층(116)의 바닥면 이외에 측면과도 접함으로써 전류확산에 기여하여 캐리어 주입효율을 높임으로써 발광효유율을 높일 수 있다.
이를 통해, 실시예에 의하면 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 탑다운(Top-down) 전극의 전류 확산(Current spreading)을 보다 향상시킬 수 있고, p-전극부의 접촉저항 감소를 통해 수직구조의 LED 장점을 극대화할 수 있다.
통상적으로 p-전극은 동작전압이 높은 편인데, 실시예에 의하면 오믹층(130)이 제2 도전형 반도체층(116)의 바닥면 이외에 측면과도 접함으로써 저항이 감소하여 p-전극의 동작전압 감소하여 전기적인 특성이 향상될 수 있다.
또한 실시예에 의하면 제2 도전형 반도체층(116)과 패시베이션층(120)이 접하는 면적을 최소화하여 누설전류를 최소화할 수 있다.
예를 들어, 실시예에서 상기 패시베이션층(120)은 상기 제2 도전형 반도체층(116)의 1/2 이하의 측면과 접할 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
도 2는 제2 실시예에 따른 발광소자(102)의 단면도이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.
제2 실시예는 제1 실시예와 달리 오믹층(130)이 없이 반사층(140)이 제2 도전형 반도체층(116)과 접할 수 있다. 이때, 반사층(140)은 오믹특성을 겸비한 재질을 사용할 수 있다.
또한 실시예에 의하면 제2 도전형 반도체층(116)과 패시베이션층(120)이 접하는 면적을 최소화하여 누설전류를 최소화할 수 있다.
예를 들어, 제2 실시예에서 상기 반사층(140)은 상기 제2 도전형 반도체층(116)의 1/2 초과의 측면과 접할 수 있다.
실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
도 3은 제3 실시예에 따른 발광소자(103)의 단면도이며, 도 4는 제4 실시예에 따른 발광소자(104)의 단면도이다.
제3 실시예 및 제4 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.
제3 실시예에서 전극(160)은 가지 전극을 포함할 수 있다. 예를 들어, 전극(160)은 하측 가지전극(162)을 포함할 수 있고, 제4 실시예에서 전극(160)은 측면 가지전극(164)을 더 포함할 수 있다.
수직 구조 LED 제작시 n-전극 공정은 에피구조에 영향을 최소화하기 위해 고온의 열처리 공정을 진행하지 못하기 때문에 계면특성을 최적화가 중요하다.
실시예는 이를 개선하기 위해 제1 도전형 반도체층(112)을 일부 제거한 후 전극(160) 접촉 유효면적을 최대한 제공할 수 있는 하측 가지전극(162) 또는 측면 가지전극(164)을 구비할 수 있다.
실시예에 의하면, 발광층 내부 전자홀쌍(EHP) 재결합에 의해 결정되는 광 효율 측면에서 중요한 저항성을 개선하고, 제1 도전형 반도체층(112) 영역에서 전류 확산에 기여할 수 있다.
이에 따라 실시예에 의하면, 동작전압을 감소시킬 수 있고, 나아가 소비전력에 비례하여 발생되는 내부 열에 의한 소자 열화를 억제하는데 이점이 있다.
실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 물리적인 결합력 증대로 인해 성장 기판 제거공정시 스트레스를 완화하여 소자의 특성이 향상되며, 공정수율이 향상될 수 있다.
또한 실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
또한 실시예에 의하면 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 탑다운(Top-down) 전극의 전류 확산(Current spreading)을 보다 향상시킬 수 있고, p-전극부의 접촉저항 감소를 통해 수직구조의 LED 장점을 극대화할 수 있다.
이하, 도 5 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다. 이하의 설명은 제1 실시예를 기준으로 제조방법을 설명하나 실시예가 이에 한정되는 것은 아니다.
우선, 도 5와 같이, 성장기판(105) 위에 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 형성할 수 있다. 상기 제1 도전형 반도체층(112), 상기 활성층(114), 상기 제2 도전형 반도체층(116)은 발광구조물(110)로 정의될 수 있다.
상기 성장기판(105)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(112)과 상기 성장기판(105) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.
예로써, 상기 제1 도전형 반도체층(112)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(116)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(112)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(116)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(112)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(112)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(114)은 상기 제1 도전형 반도체층(112)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(116)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(114)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 제2 도전형 반도체층(116)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(116)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(112)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(116)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(116) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(112) 및 상기 제2 도전형 반도체층(116) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(110)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(112)과 상기 활성층(114) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(116)과 상기 활성층(114) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
다음으로, 상기 발광구조물(110)에 대한 에칭을 행하여 상기 제1 도전형 반도체층(112)의 일부 영역을 노출시킬 수 있다. 이때, 상기 에칭은 습식에칭 또는 건식에칭으로 수행될 수 있다. 상기 발광구조물(110)의 에칭에 의해 성장기판(105)의 상면이 노출될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 발광구조물(110) 상에 패시베이션층(120), 오믹층(130), 반사층(140)을 형성할 수 있다.
예를 들어, 상기 패시베이션층(120)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
상기 반사층(140)과 상기 제2 도전형 반도체층(116) 사이에 상기 오믹층(130)이 배치될 수 있다. 상기 오믹층(130)은 상기 제2 도전형 반도체층(116)에 접촉되어 배치될 수 있다.
상기 오믹층(130)은 상기 발광구조물(110)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사층(140)은 상기 제2 도전형 반도체층(116)에 전기적으로 연결될 수 있다. 상기 오믹층(130)은 상기 발광구조물(110)과 오믹 접촉되는 영역을 포함할 수 있다.
상기 오믹층(130)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹층(130)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 반사층(140)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(140)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(140)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(140)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
예를 들면, 상기 반사층(140)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹층(130)은 상기 반사층(140) 아래에 형성되고, 적어도 일부가 상기 반사층(140)을 통과하여 상기 발광구조물(110)과 오믹 접촉될 수도 있다.
수직형 발광소자 제조에서, 성장기판 분리 후 지지부(support) 역할을 하는 지지기판(150)의 접촉(adhesive) 특성은 접합된 면적에 따라 힘의 세기가 결정된다.
실시예에 의하면, 상기 패시베이션층(120)이 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않도록 하며, 상기 반사층(140)이 상기 투광성 오믹층(130)과 접하는 면적으로 최대화함으로써 물리적인 결합력이 증대함으로써 측면 접합면적을 증대하여 성장기판 분리시 물리적인 스트레스에 보다 안정적인 구조를 구현할 수 있다.
실시예에 의하면, 상기 활성층(114)에서 상기 패시베이션층(120) 까지의 최대 거리는 상기 활성층(114)에서 상기 제2 도전형 반도체층(116) 까지의 최대 거리 보다 작을 수 있다. 이를 통해, 실시예에 의하면 상기 패시베이션층(120)이 상기 제2 도전형 반도체층(116)의 바닥면과 접하지 않도록 설계될 수 있다.
실시예에 의하면, 노출되는 제2 도전형 반도체층(116) 접하는 투광성 오믹층(130)의 면적을 최대화하고, 패시베이션층(120)과 접하는 면적을 최소화함으로써 측면 접합면적을 증대하여 성장기판 분리시 물리적인 스트레스에 강하면서, 소자의 장기 신뢰성을 높일 수 있다.
또한 실시예에 의하면, 투광성 오믹층(130)이 제2 도전형 반도체층(116)의 바닥면 이외에 측면과도 접함으로써 전류확산에 기여하여 캐리어 주입효율을 높임으로써 발광효유율을 높일 수 있다.
이를 통해, 실시예에 의하면 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 탑다운(Top-down) 전극의 전류 확산(Current spreading)을 보다 향상시킬 수 있고, p-전극부의 접촉저항 감소를 통해 수직구조의 LED 장점을 극대화할 수 있다.
통상적으로 p-전극은 동작전압이 높은 편인데, 실시예에 의하면 투광성 오믹층(130)이 제2 도전형 반도체층(116)의 바닥면 이외에 측면과도 접함으로써 저항이 감소하여 p-전극의 동작전압 감소하여 전기적인 특성이 향상될 수 있다.
또한 실시예에 의하면 제2 도전형 반도체층(116)과 패시베이션층(120)이 접하는 면적을 최소화하여 누설전류를 최소화할 수 있다. 예를 들어, 실시예에서 상기 패시베이션층(120)은 상기 제2 도전형 반도체층(116)의 1/2 이하의 측면과 접할 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
실시예는 오믹층(130) 없이 반사층(140)이 제2 도전형 반도체층(116)과 접할 수 있다. 이때, 반사층(140)은 오믹특성을 겸비한 재질을 사용할 수 있다.
또한 실시예에 의하면 제2 도전형 반도체층(116)과 패시베이션층(120)이 접하는 면적을 최소화하여 누설전류를 최소화할 수 있다. 예를 들어, 제2 실시예에서 상기 반사층(140)은 상기 제2 도전형 반도체층(116)의 1/2 초과의 측면과 접할 수 있다.
실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
다음으로, 상기 반사층(140) 위에 금속층(미도시), 본딩층(미도시), 지지기판(150), 임시기판(미도시) 중 적어도 어느 하나가 형성될 수 있다.
상기 금속층은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 금속층은 확산장벽층의 기능을 수행할 수도 있다.
실시 예에 의하면, 상기 제2 도전형 반도체층(116)에 전기적으로 연결된 전극층은 반사층, 오믹접촉층, 금속층 중에서 적어도 하나를 포함할 수 있다.
상기 금속층은 상기 본딩층이 제공되는 공정에서 상기 본딩층에 포함된 물질이 상기 반사층 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다.
상기 본딩층은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
상기 지지기판(150)는 실시 예에 따른 발광구조물(110)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층은 시드층으로 구현될 수도 있다.
상기 지지기판(150)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지기판(150)는 절연물질로 형성될 수도 있다.
상기 임시기판(미도시)은 상기 지지기판(150) 위에 형성될 수 있다. 상기 임시기판은 금속물질, 반도체 물질, 또는 절연물질 중에서 적어도 하나로 형성될 수 있다.
다음으로 도 6과 같이, 상기 발광구조물(110)으로부터 상기 성장기판(105)을 제거한다. 하나의 예로서, 상기 성장기판(105)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장기판(105)의 하면에 레이저를 조사하여, 상기 성장기판(105)과 상기 발광구조물(110)을 서로 박리시키는 공정이다.
실시예에 의하면, 최종 제작된 소자의 단면구조를 기준으로 기존 수직형 LED 소자와 비교시 표면 전자트랩을 완충하기 위해 증착되는 패시베이션층(Passivation layer)이 Chip 전 면적을 커버하는 것이 아니라 제2 도전형 반도체층(116)의 일부 영역을 커버하게 된다. 패시베이션층(120)이 증착되지 않은 영역은 오믹층(130), 반사층(140) 등이 접촉하며 누설전류의 영향을 제거한다.
이를 통해 기존 구조에서 패시베이션층 두께와 접촉면적을 감소시켜 증착시키면서도 발광층 포함, 각 층의 노출된 표면 전위들을 제어하기 때문에 효율성이 제고되고 소자의 장기 신뢰성 및 가혹환경에서의 열화를 발생시키는 패시베이션층의 원인을 감소시킬 수 있다.
다음으로, 도 7 및 도 8과 같이, 아이솔레이션 에칭 공정, 전극(160) 형성 공정, 스크라이빙 공정, 임시기판 제거 공정 등이 진행될 수 있다. 이러한 공정은 하나의 예시이며, 필요에 따라 공정 순서는 다양하게 변형될 수 있다.
실시예에 의하면, 아이솔레이션 에칭을 수행하여 상기 발광구조물(110)의 측면을 식각하고 상기 패시베이션층(120)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.
상기 발광구조물(110)의 상부 면에 러프니스(roughness)(미도시)가 형성될 수 있다. 상기 발광구조물(110)의 상부 면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(110)의 상부 면에 요철 패턴이 제공될 수 있다. 상기 발광구조물(110)에 제공되는 광 추출 패턴은 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
다음으로, 상기 발광구조물(110) 위에 전극(160)이 형성될 수 있다. 상기 전극은 도 3, 도 4와 같이 하측 가지전극(162), 또는 측면 가지전극(164)을 포함할 수 있다.
상기 전극(160)은 상기 제1 도전형 반도체층(112)에 전기적으로 연결될 수 있다. 상기 전극(160)의 일부 영역은 상기 제1 도전형 반도체층(112)에 접촉될 수 있다. 실시 예에 의하면, 상기 전극(160) 및 상기 지지기판(150)을 통하여 상기 발광구조물(110)에 전원이 인가될 수 있게 된다.
상기 전극(160)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 전극(160)은 Cr, V, W, Ti, Zn,Ni, Cu, Al, Au 중에서 적어도 하나를 포함할 수 있다.
그리고, 스크라이빙 공정이 수행되어 상기 패시베이션층(120), 상기 지지기판(150)의 측면이 노출될 수 있게 된다. 이후 임시기판이 제거됨으로써 개별 발광소자가 형성될 수 있게 된다.
실시예에 따른 발광소자 및 그 제조방법에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 물리적인 결합력 증대로 인해 성장 기판 제거공정시 스트레스를 완화하여 소자의 특성이 향상되며, 공정수율이 향상될 수 있다.
또한 실시예에 의하면, 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 소자에서 패시베이션층(passivation layer)이 차지하는 영역을 최소화함으로써 누설전류 감소시켜 전기적 신뢰성 향상에 효과가 있다.
또한 실시예에 의하면 수직형 LED 칩에서 전극층과 에피층간의 접촉면적으로 넓힘으로써 탑다운(Top-down) 전극의 전류 확산(Current spreading)을 보다 향상시킬 수 있고, p-전극부의 접촉저항 감소를 통해 수직구조의 LED 장점을 극대화할 수 있다.
도 9는 실시 예에 따른 발광소자가 적용된 발광소자 패키지(200)를 나타낸 도면이다.
도 9를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(205)와, 상기 몸체(205)에 배치된 제1 리드전극(213) 및 제2 리드전극(214)과, 상기 몸체(205)에 제공되어 상기 제1 리드전극(213) 및 제2 리드전극(214)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(230)를 포함할 수 있다.
상기 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(213) 및 제2 리드전극(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(213) 및 제2 리드전극(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(205) 위에 배치되거나 상기 제1 리드전극(213) 또는 제2 리드전극(214) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(213) 및 제2 리드전극(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(230)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
도 10은 실시예에 따른 조명장치의 분해 사시도이다.
도 11을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(112), 제2 도전형 반도체층(116), 활성층(114),
발광구조물(110), 패시베이션층(120), 반사층(140),
지지기판(150), 전극(160), 하측 가지전극(162), 측면 가지전극(164)

Claims (9)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 그 사이에 배치된 활성층을 포함하는 발광구조물;
    상기 발광구조물의 측면에 배치된 패시베이션층;
    상기 발광구조물의 저면과 측면에 배치된 반사층;
    상기 반사층 저면에 배치된 지지기판; 및
    상기 제1 도전형 반도체층 상에 전극;을 포함하며,
    상기 패시베이션층은 상기 제2 도전형 반도체층의 바닥면과 접하지 않는 발광소자.
  2. 제1 항에 있어서,
    상기 활성층에서 상기 패시베이션층 저면까지의 최대 거리는
    상기 활성층에서 상기 제2 도전형 반도체층 바닥면까지 거리 보다 작은 발광소자.
  3. 제1 항에 있어서,
    상기 패시베이션층은
    상기 제2 도전형 반도체층의 측면 중 1/2 이하의 측면과 접하는 발광소자.
  4. 제1 항에 있어서,
    상기 반사층은
    상기 제2 도전형 반도체층의 측면 중 1/2 초과의 측면과 접하는 발광소자.
  5. 제1 항에 있어서,
    상기 패시베이션층에 의해 노출되는 제2 도전형 반도체층 상에 오믹층이 더 형성되고,
    상기 반사층은 상기 오믹층과 접하는 발광소자.
  6. 제1 항에 있어서,
    상기 전극은
    가지전극을 포함하는 발광소자.
  7. 제6 항에 있어서,
    상기 전극은
    하측 가지전극을 포함하는 발광소자.
  8. 제6 항에 있어서,
    상기 전극은
    측면 가지전극을 포함하는 발광소자.
  9. 제1 항 내지 제8 항 중 어느 하나에 기재된 발광소자가 배치된 발광유닛을 포함하는 조명장치.
KR1020130146075A 2013-11-28 2013-11-28 발광소자 및 조명장치 KR20150061844A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130146075A KR20150061844A (ko) 2013-11-28 2013-11-28 발광소자 및 조명장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130146075A KR20150061844A (ko) 2013-11-28 2013-11-28 발광소자 및 조명장치

Publications (1)

Publication Number Publication Date
KR20150061844A true KR20150061844A (ko) 2015-06-05

Family

ID=53499792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130146075A KR20150061844A (ko) 2013-11-28 2013-11-28 발광소자 및 조명장치

Country Status (1)

Country Link
KR (1) KR20150061844A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033213A1 (ko) * 2021-09-06 2023-03-09 엘지전자 주식회사 디스플레이 패널용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2023042926A1 (ko) * 2021-09-14 2023-03-23 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033213A1 (ko) * 2021-09-06 2023-03-09 엘지전자 주식회사 디스플레이 패널용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2023042926A1 (ko) * 2021-09-14 2023-03-23 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Similar Documents

Publication Publication Date Title
TWI479693B (zh) 發光裝置及其製造方法
KR101956101B1 (ko) 발광소자
JP2016096349A (ja) 発光素子、発光素子パッケージ
KR101976459B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102175345B1 (ko) 발광소자 및 조명시스템
KR20140025025A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102019858B1 (ko) 발광소자 및 조명시스템
KR102163956B1 (ko) 발광소자 및 조명시스템
KR101936277B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140145742A (ko) 발광소자 및 조명시스템
EP3029746B1 (en) Light emitting device
KR20140102509A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20150061844A (ko) 발광소자 및 조명장치
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102445539B1 (ko) 발광소자 및 조명장치
KR102153125B1 (ko) 발광소자 및 조명시스템
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102181404B1 (ko) 발광소자 및 조명시스템
KR20150017918A (ko) 발광소자 및 조명시스템
KR102163967B1 (ko) 발광소자 및 조명시스템
KR102299738B1 (ko) 발광소자 및 조명시스템
KR102181398B1 (ko) 발광소자 및 조명시스템
KR102085924B1 (ko) 발광소자 및 조명시스템
KR102109109B1 (ko) 발광소자 및 조명시스템
KR102187471B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application