JP4257815B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化物系化合物半導体層を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＮ、又はＡｌＮ等の窒化物系化合物半導体は、青色半導体レーザ装置、又は高温下でも高速動作が可能なトランジスタ等に用いる材料として好適である。
【０００３】
従来、Ｓｉ（シリコン）基板上に窒化物系化合物半導体を結晶成長させる技術が知られている（A. Watanabe et al., Journal of Crystal Growth volume 128(1993)pp.391-396）。
【０００４】
以下、第１の従来例として、シリコン基板上に形成された窒化物系化合物半導体層を備えたレーザダイオードについて図６を参照しながら説明する。
【０００５】
図６に示すように、シリコン基板１０上にバッファ層となるＡｌＮ層１１、第１のコンタクト層となるＧａＮ層１２、ｎ型ＡｌＧａＮよりなる第１のクラッド層１３、アンドープＧａＩｎＮよりなる活性層１４、ｐ型ＡｌＧａＮよりなる第２のクラッド層１５、ｐ型ＧａＮよりなる第２のコンタクト層１６が順次積層されている。ＡｌＮ層１１は、シリコン基板１０上においてＡｌＮを結晶成長させることにより形成されている。また、ＧａＮ層１２は、ＡｌＮ層１１上においてＧａＮを１０５０℃の温度下で結晶成長させることにより形成されていると共にｎ型の導電性を有するようにＳｉ、Ｇｅ又はＳｅ等が不純物として添加されている。尚、ＧａＮ層１２の形成には有機金属気相エピタキシャル成長法（以下、ＭＯＶＰＥ法と称する）が用いられる。
【０００６】
第２のコンタクト層１６の上には、開口部１７ａを有する電流狭窄層１７を介して、ＮｉとＡｕとの合金よりなるｐ型電極１８が形成されていると共に、シリコン基板１０の下面には、ＮｉとＡｕとの合金よりなるｎ型電極１９が形成されている。
【０００７】
ところで、第１の従来例においては、Ｓｉの熱膨張係数（２．５５×１０^-6／Ｋ）がＧａＮの熱膨張係数（５．５９×１０^-6／Ｋ）よりも小さいことに起因して、ＧａＮ層１２を形成後、シリコン基板１０の温度を１０５０℃の結晶成長温度から室温へ下げたときに、シリコン基板１０からＧａＮ層１２に引っ張り歪みが加わると共に該引っ張り歪みに対してＧａＮ層１２に内部応力が発生する。このとき、ＧａＮ層１２の内部応力が大きくなって、ＧａＮ層１２にクラック（亀裂）が生じるという問題がある。従って、シリコン基板上に窒化物系化合物半導体を結晶成長させる方法は実用的ではない。
【０００８】
そこで、サファイア基板上に窒化物系化合物半導体を結晶成長させる技術が用いられるようになってきた（ＵＳＰ５７７７３５０）。
【０００９】
以下、第２の従来例として、サファイア基板上に形成された窒化物系化合物半導体層を備えたレーザダイオードについて図７を参照しながら説明する。
【００１０】
図７に示すように、サファイア基板２０上にバッファ層となるＡｌＮ層２１、第１のコンタクト層となるＧａＮ層２２、ｎ型ＡｌＧａＮよりなる第１のクラッド層２３、アンドープＧａＩｎＮよりなる活性層２４、ｐ型ＡｌＧａＮよりなる第２のクラッド層２５、ｐ型ＧａＮよりなる第２のコンタクト層２６が順次積層されている。ＡｌＮ層２１は、サファイア基板２０上においてＡｌＮを結晶成長させることにより形成されている。また、ＧａＮ層２２は、ＭＯＶＰＥ法を用いてＡｌＮ層２１上においてＧａＮを１０５０℃の温度下で結晶成長させることにより形成されている。さらに、ＧａＮ層２２の導電性をｎ型にするために、ＧａＮ層２２にＳｉ、Ｇｅ又はＳｅ等が不純物として添加されている。尚、第１のコンタクト層であるＧａＮ層２２、第１のクラッド層２３、活性層２４、第２のクラッド層２５及び第２のコンタクト層２６よりなる素子構造は、ＧａＮ層２２の途中に達するまでドライエッチングにより部分的に除去されている。
【００１１】
第２のコンタクト層２６の上には、開口部２７ａを有する電流狭窄層２７を介して、ＮｉとＡｕとの合金よりなるｐ型電極２８が形成されていると共に、ＧａＮ層２２つまり第１のコンタクト層におけるエッチングされた部分には、ＮｉとＡｕとの合金よりなるｎ型電極２９が形成されている。
【００１２】
第２の従来例によると、サファイア（Ａｌ₂Ｏ₃）の熱膨張係数（７．５×１０^-6／Ｋ）とＧａＮの熱膨張係数との差が、第１の従来例におけるＳｉの熱膨張係数とＧａＮの熱膨張係数との差よりも小さいため、第１の従来例に比べて、ＧａＮ層２２にクラックが生じにくくなる。
【００１３】
【発明が解決しようとする課題】
しかしながら、第２の従来例においては、サファイアの熱膨張係数がＧａＮの熱膨張係数よりも大きいことに起因して、ＧａＮ層２２を形成後、サファイア基板２０の温度を１０５０℃の結晶成長温度から室温へ下げたときに、サファイア基板２０からＧａＮ層２２に圧縮歪みが加わると共に該圧縮歪みに対してＧａＮ層２２に内部応力が発生する。このため、ＧａＮ層２２の結晶性を向上させることができないので、レーザダイオードの動作電流を低減することが難しくなるという第１の問題がある。
【００１４】
また、第２の従来例においては、サファイア基板２０をへき開させることが困難であるため、平坦な反射鏡面を有するレーザダイオードを製造することが難しくなるという第２の問題がある。
【００１５】
第２の問題に対して、サファイア基板上に窒化物系化合物半導体を結晶成長させて厚膜の窒化物系化合物半導体層を形成した後、サファイア基板から窒化物系化合物半導体層を分離して、該窒化物系化合物半導体層よりなる半導体基板を形成するという技術が提案されている（特開平７−１６５４９８）。
【００１６】
以下、第３の従来例として、窒化物系化合物半導体層よりなる半導体基板を用いてレーザダイオードを形成する方法について図８（ａ）〜（ｄ）を参照しながら説明する。
【００１７】
まず、図８（ａ）に示すように、サファイア基板３０上においてＡｌＮを結晶成長させることにより、バッファ層となるＡｌＮ層３１を形成する。
【００１８】
次に、図８（ｂ）に示すように、ＡｌＮ層３１上においてＧａＮを１０５０℃の温度下で結晶成長させることにより、化合物半導体層となるＧａＮ層３２を形成する。
【００１９】
次に、図８（ｃ）に示すように、サファイア基板３０を研磨により除去することにより、サファイア基板３０とＡｌＮ層３１及びＧａＮ層３２とを分離して、該ＡｌＮ層３１及びＧａＮ層３２よりなる半導体基板３３を形成する。
【００２０】
次に、図８（ｄ）に示すように、半導体基板３３の上に、ｎ型ＧａＮよりなる第１のコンタクト層３４、ｎ型ＡｌＧａＮよりなる第１のクラッド層３５、アンドープＧａＩｎＮよりなる活性層３６、ｐ型ＡｌＧａＮよりなる第２のクラッド層３７、及びｐ型ＧａＮよりなる第２のコンタクト層３８を順次形成する。その後、図示は省略しているが、第２のコンタクト層３８の上に電流狭窄層を介してｐ型電極を形成すると共に半導体基板３３の下面にｎ型電極を形成することにより、レーザダイオードを完成させる。
【００２１】
第３の従来例によると、半導体基板３３をへき開させることが容易であるため、平坦な反射鏡面を有するレーザダイオードを製造することができる。
【００２２】
ところが、第３の従来例においては、第２の従来例で述べたように、サファイアの熱膨張係数とＧａＮの熱膨張係数との差に起因して、半導体基板３３を構成するＧａＮ層３２の結晶性を向上させることができないという問題がある。さらに、第３の従来例においては、ＧａＮ層３２の厚さつまり半導体基板３３の厚さを大きくするに伴ってＧａＮ層３２の結晶性が一層劣化するという問題がある。
【００２３】
前記に鑑み、本発明は、半導体装置を構成する窒化物系化合物半導体層の結晶性を向上させることを目的とする。
【００２４】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、第１の熱膨張係数Ｔ１を有する基板と、基板上に形成され、第２の熱膨張係数Ｔ２を有する歪み緩和層と、歪み緩和層上に形成され、第３の熱膨張係数Ｔ３を有し且つＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層とを備え、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも小さく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい。
【００２５】
第１の半導体装置によると、第１の熱膨張係数Ｔ１を有する基板の上に、第１の熱膨張係数Ｔ１よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層が形成されていると共に、該歪み緩和層の上に、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層が形成されているため、窒化物系化合物半導体層の形成後に基板の温度を窒化物系化合物半導体層の結晶成長温度から室温へ下げたときに、基板から歪み緩和層に加わる圧縮歪みと、歪み緩和層から窒化物系化合物半導体層に加わる引っ張り歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層が、第３の熱膨張係数Ｔ３よりも大きい第１の熱膨張係数Ｔ１を有する基板と第３の熱膨張係数Ｔ３よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層とよりなる積層体の上に形成されているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの圧縮歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。
【００２６】
第１の半導体装置において、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３は、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも小さく、基板の厚さは歪み緩和層の厚さよりも大きいことが好ましい。
【００２７】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００２８】
第１の半導体装置において、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３は、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも大きく、基板の厚さは歪み緩和層の厚さよりも小さいことが好ましい。
【００２９】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００３０】
第１の半導体装置において、基板はサファイアよりなり、歪み緩和層はシリコンよりなることが好ましい。
【００３１】
このようにすると、基板の上に特定の成長面を有する歪み緩和層が形成されるので、該歪み緩和層上に形成される窒化物系化合物半導体層の結晶性がさらに向上する。
【００３２】
また、この場合、基板の主面は（０００１）面であり、歪み緩和層の成長面は（１１１）面であることが好ましい。
【００３３】
このようにすると、（１１１）面を成長面として形成された歪み緩和層の上に、（０００１）面を成長面とする窒化物系化合物半導体層が形成されるので、該窒化物系化合物半導体層の結晶性がさらに向上する。
【００３４】
本発明に係る第２の半導体装置は、第１の熱膨張係数Ｔ１を有する基板と、基板上に形成され、第２の熱膨張係数Ｔ２を有する歪み緩和層と、歪み緩和層上に形成され、第３の熱膨張係数Ｔ３を有し且つＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層とを備え、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも大きく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい。
【００３５】
第２の半導体装置によると、第１の熱膨張係数Ｔ１を有する基板の上に、第１の熱膨張係数Ｔ１よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層が形成されていると共に、該歪み緩和層の上に、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層が形成されているため、窒化物系化合物半導体層の形成後に基板の温度を窒化物系化合物半導体層の結晶成長温度から室温へ下げたときに、基板から歪み緩和層に加わる引っ張り歪みと、歪み緩和層から窒化物系化合物半導体層に加わる圧縮歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層が、第３の熱膨張係数Ｔ３よりも小さい第１の熱膨張係数Ｔ１を有する基板と第３の熱膨張係数Ｔ３よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層とよりなる積層体の上に形成されているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの引っ張り歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。
【００３６】
第２の半導体装置において、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１は、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも小さく、基板の厚さは歪み緩和層の厚さよりも大きいことが好ましい。
【００３７】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００３８】
第２の半導体装置において、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１は、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも大きく、基板の厚さは歪み緩和層の厚さよりも小さいことが好ましい。
【００３９】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００４０】
本発明に係る第１の半導体装置の製造方法は、第１の熱膨張係数Ｔ１を有する基板の上に、第２の熱膨張係数Ｔ２を有する歪み緩和層を形成する工程と、歪み緩和層の上に、第３の熱膨張係数Ｔ３を有し且つＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層を形成する工程とを備え、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも小さく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい。
【００４１】
第１の半導体装置の製造方法によると、第１の熱膨張係数Ｔ１を有する基板の上に、第１の熱膨張係数Ｔ１よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層を形成した後、該歪み緩和層の上に、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を形成しているため、窒化物系化合物半導体層の形成後に基板の温度を窒化物系化合物半導体層の結晶成長温度から室温へ下げたときに、基板から歪み緩和層に加わる圧縮歪みと、歪み緩和層から窒化物系化合物半導体層に加わる引っ張り歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を、第３の熱膨張係数Ｔ３よりも大きい第１の熱膨張係数Ｔ１を有する基板と第３の熱膨張係数Ｔ３よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層とよりなる積層体の上に形成しているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの圧縮歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。
【００４２】
第１の半導体装置の製造方法において、歪み緩和層を形成する工程は、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも小さい場合には、歪み緩和層を、その厚さが基板の厚さよりも小さくなるように形成する一方、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも大きい場合には、歪み緩和層を、その厚さが基板の厚さよりも大きくなるように形成する工程を含むことが好ましい。
【００４３】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００４４】
第１の半導体装置の製造方法において、基板はサファイアよりなり、歪み緩和層はシリコンよりなることが好ましい。
【００４５】
このようにすると、基板の上に特定の成長面を有する歪み緩和層が形成されるので、該歪み緩和層上に形成される窒化物系化合物半導体層の結晶性がさらに向上する。
【００４６】
また、この場合、歪み緩和層を形成する工程は、（０００１）面を主面とする基板の上に、（１１１）面を成長面とする歪み緩和層を形成する工程を含むことが好ましい。
【００４７】
このようにすると、（１１１）面を成長面として形成された歪み緩和層の上に、（０００１）面を成長面とする窒化物系化合物半導体層が形成されるので、該窒化物系化合物半導体層の結晶性がさらに向上する。
【００４８】
本発明に係る第２の半導体装置の製造方法は、第１の熱膨張係数Ｔ１を有する基板の上に、第２の熱膨張係数Ｔ２を有する歪み緩和層を形成する工程と、歪み緩和層の上に、第３の熱膨張係数Ｔ３を有し且つＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層を形成する工程とを備え、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも大きく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい。
【００４９】
第２の半導体装置の製造方法によると、第１の熱膨張係数Ｔ１を有する基板の上に、第１の熱膨張係数Ｔ１よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層を形成した後、該歪み緩和層の上に、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を形成しているため、窒化物系化合物半導体層の形成後に基板の温度を窒化物系化合物半導体層の結晶成長温度から室温へ下げたときに、基板から歪み緩和層に加わる引っ張り歪みと、歪み緩和層から窒化物系化合物半導体層に加わる圧縮歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を、第３の熱膨張係数Ｔ３よりも小さい第１の熱膨張係数Ｔ１を有する基板と第３の熱膨張係数Ｔ３よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層とよりなる積層体の上に形成しているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの引っ張り歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。
【００５０】
第２の半導体装置の製造方法において、歪み緩和層を形成する工程は、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１が、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも小さい場合には、歪み緩和層を、その厚さが基板の厚さよりも小さくなるように形成する一方、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１が、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも大きい場合には、歪み緩和層を、その厚さが基板の厚さよりも大きくなるように形成する工程を含むことが好ましい。
【００５１】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００５２】
本発明に係る第３の半導体装置の製造方法は、第１の熱膨張係数Ｔ１を有する基板の上に、第２の熱膨張係数Ｔ２を有する歪み緩和層を形成する工程と、歪み緩和層の上に、第３の熱膨張係数Ｔ３を有し且つＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層を形成する工程と、基板及び歪み緩和層よりなる積層体と半導体層とを分離して、該半導体層よりなる半導体基板を形成する工程とを備え、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも小さく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい。
【００５３】
第３の半導体装置の製造方法によると、第１の熱膨張係数Ｔ１を有する基板の上に、第１の熱膨張係数Ｔ１よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層を形成した後、該歪み緩和層の上に、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を形成しているため、窒化物系化合物半導体層の形成後に基板の温度を窒化物系化合物半導体層の結晶成長温度から室温へ下げたときに、基板から歪み緩和層に加わる圧縮歪みと、歪み緩和層から窒化物系化合物半導体層に加わる引っ張り歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を、第３の熱膨張係数Ｔ３よりも大きい第１の熱膨張係数Ｔ１を有する基板と第３の熱膨張係数Ｔ３よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層とよりなる積層体の上に形成しているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの圧縮歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。従って、基板及び歪み緩和層よりなる積層体と窒化物系化合物半導体層とを分離することにより、結晶性が優れた窒化物系化合物半導体層よりなる半導体基板を形成することができる。
【００５４】
第３の半導体装置の製造方法において、歪み緩和層を形成する工程は、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも小さい場合には、歪み緩和層を、その厚さが基板の厚さよりも小さくなるように形成する一方、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも大きい場合には、歪み緩和層を、その厚さが基板の厚さよりも大きくなるように形成する工程を含むことが好ましい。
【００５５】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００５６】
第３の半導体装置の製造方法において、基板はサファイアよりなり、歪み緩和層はシリコンよりなることが好ましい。
【００５７】
このようにすると、基板の上に特定の成長面を有する歪み緩和層が形成されるので、該歪み緩和層上に形成される窒化物系化合物半導体層の結晶性がさらに向上する。
【００５８】
また、この場合、歪み緩和層を形成する工程は、（０００１）面を主面とする基板の上に、（１１１）面を成長面とする歪み緩和層を形成する工程を含むことが好ましい。
【００５９】
このようにすると、（１１１）面を成長面として形成された歪み緩和層の上に、（０００１）面を成長面とする窒化物系化合物半導体層が形成されるので、該窒化物系化合物半導体層の結晶性がさらに向上する。
【００６０】
また、この場合、半導体基板を形成する工程は、フッ酸を含む溶液を用いて歪み緩和層を除去する工程を含むことが好ましい。
【００６１】
このようにすると、基板を研磨して除去することなく、基板及び歪み緩和層よりなる積層体と窒化物系化合物半導体層とを分離できるので、該窒化物系化合物半導体層よりなる半導体基板を容易に短時間で形成することができると共に、窒化物系化合物半導体層が分離された基板を新たな窒化物系化合物半導体層の形成に再利用することができる。
【００６２】
本発明に係る第４の半導体装置の製造方法は、第１の熱膨張係数Ｔ１を有する基板の上に、第２の熱膨張係数Ｔ２を有する歪み緩和層を形成する工程と、歪み緩和層の上に、第３の熱膨張係数Ｔ３を有し且つＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層を形成する工程と、基板及び歪み緩和層よりなる積層体と半導体層とを分離して、該半導体層よりなる半導体基板を形成する工程とを備え、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも大きく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい。
【００６３】
第４の半導体装置の製造方法によると、第１の熱膨張係数Ｔ１を有する基板の上に、第１の熱膨張係数Ｔ１よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層を形成した後、該歪み緩和層の上に、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を形成しているため、窒化物系化合物半導体層の形成後に基板の温度を窒化物系化合物半導体層の結晶成長温度から室温へ下げたときに、基板から歪み緩和層に加わる引っ張り歪みと、歪み緩和層から窒化物系化合物半導体層に加わる圧縮歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有する窒化物系化合物半導体層を、第３の熱膨張係数Ｔ３よりも小さい第１の熱膨張係数Ｔ１を有する基板と第３の熱膨張係数Ｔ３よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層とよりなる積層体の上に形成しているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの引っ張り歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。従って、基板及び歪み緩和層よりなる積層体と窒化物系化合物半導体層とを分離することにより、結晶性が優れた窒化物系化合物半導体層よりなる半導体基板を形成することができる。
【００６４】
第４の半導体装置の製造方法において、歪み緩和層を形成する工程は、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１が、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも小さい場合には、歪み緩和層を、その厚さが基板の厚さよりも小さくなるように形成する一方、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１が、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも大きい場合には、歪み緩和層を、その厚さが基板の厚さよりも大きくなるように形成する工程を含むことが好ましい。
【００６５】
このようにすると、基板及び歪み緩和層よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、窒化物系化合物半導体層の結晶性をさらに向上させることができる。
【００６６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、レーザダイオードを例として、図１（ａ）〜（ｄ）を参照しながら説明する。
【００６７】
まず、例えばモノシラン又はジクロルシラン等の珪素を含むガスを使用した気相エピタキシャル法（以下、ＣＶＤ法と称する）を用いることにより、図１（ａ）に示すように、例えばサファイアよりなる厚さ３００μｍの基板１００の上にシリコンを結晶成長させて、シリコンよりなる例えば厚さ１．５μｍの歪み緩和層１０１を形成する。このとき、基板１００の主面を（０００１）面とすることにより、（１１１）面を成長面とする歪み緩和層１０１が形成される。
【００６８】
次に、基板１００の温度を５００℃にして、例えばトリメチルガリウム、トリメチルアルミニウム及びアンモニアを原料ガスとしたＭＯＶＰＥ法を減圧下で用いることにより、図１（ｂ）に示すように、歪み緩和層１０１の上にＡｌＮを結晶成長させて、バッファ層となる例えば厚さ０．０５μｍのＡｌＮ層１０２を形成する。尚、第１の実施形態において、基板１００の温度とは、基板１００上に形成された歪み緩和層１０１等も含む温度を意味するものとする。
【００６９】
次に、基板１００の温度を１０００℃にして、ＡｌＮ層１０２を形成する場合と同様に例えばトリメチルガリウム、トリメチルアルミニウム及びアンモニアを原料ガスとしたＭＯＶＰＥ法を減圧下で用いることにより、図１（ｃ）に示すように、ＡｌＮ層１０２の上にＧａＮを結晶成長させて、第１のコンタクト層となる例えば厚さ３．０μｍのＧａＮ層１０３を形成する。尚、ＧａＮ層１０３の導電性をｎ型にするために、ＧａＮ層１０３にＳｉ、Ｇｅ又はＳｅ等が不純物として添加される。
【００７０】
表１は、サファイア、シリコン及びＧａＮのそれぞれの熱膨張係数を示している。
【００７１】
【表１】

【００７２】
表１に示すように、第１の実施形態においては、サファイアよりなる基板１００は熱膨張係数７．５×１０^-6／Ｋ（以下、第１の熱膨張係数Ｔ１とする）を有し、シリコンよりなる歪み緩和層１０１は熱膨張係数２．５５×１０^-6／Ｋ（以下、第２の熱膨張係数Ｔ２とする）を有し、ＧａＮ層１０３は熱膨張係数５．５９×１０^-6／Ｋ（以下、第３の熱膨張係数Ｔ３とする）を有している。すなわち、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも小さく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい。
【００７３】
次に、図１（ｄ）に示すように、ＧａＮ層１０３の上に、ｎ型ＡｌＧａＮよりなる第１のクラッド層１０４、アンドープＧａＩｎＮよりなる活性層１０５、ｐ型ＡｌＧａＮよりなる第２のクラッド層１０６、及びｐ型ＧａＮよりなる第２のコンタクト層１０７を順次形成した後、ＧａＮ層１０３つまり第１のコンタクト層、第１のクラッド層１０４、活性層１０５、第２のクラッド層１０６及び第２のコンタクト層１０７から構成される素子構造を、ＧａＮ層１０３の途中に達するまでドライエッチングにより部分的に除去する。尚、素子構造の形成後、基板１００の温度はＧａＮ層１０３等の結晶成長温度（１０００℃程度）から室温へ下げられる。その後、第２のコンタクト層１０７の上に、開口部１０８ａを有する電流狭窄層１０８を介して、ＮｉとＡｕとの合金よりなるｐ型電極１０９を形成すると共に、ＧａＮ層１０３つまり第１のコンタクト層におけるエッチングされた部分に、ＮｉとＡｕとの合金よりなるｎ型電極１１０を形成して、レーザダイオードを完成させる。
【００７４】
以上に説明したように、第１の実施形態によると、第１の熱膨張係数Ｔ１を有する基板１００の上に、第１の熱膨張係数Ｔ１よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層１０１が形成されていると共に、該歪み緩和層１０１の上に、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい第３の熱膨張係数Ｔ３を有するＧａＮ層１０３が形成されているため、ＧａＮ層１０３の形成後に基板１００の温度をＧａＮ層１０３の結晶成長温度から室温へ下げたときに、基板１００から歪み緩和層１０１に加わる圧縮歪みと、歪み緩和層１０１からＧａＮ層１０３に加わる引っ張り歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有するＧａＮ層１０３が、第３の熱膨張係数Ｔ３よりも大きい第１の熱膨張係数Ｔ１を有する基板１００と第３の熱膨張係数Ｔ３よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層１０１とよりなる積層体の上に形成されているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板１００からの圧縮歪みに起因してＧａＮ層１０３に生じる内部応力が減少すると共にＧａＮ層１０３にクラックが生じにくくなるので、ＧａＮ層１０３の結晶性ひいては該ＧａＮ層１０３の上に形成される素子構造の結晶性を向上させることができる。
【００７５】
また、第１の実施形態によると、サファイアよりなる基板１００の上にシリコンよりなる歪み緩和層１０１を形成しているため、特定の成長面を有する歪み緩和層１０１が形成されるので、該歪み緩和層１０１上に形成されるＧａＮ層１０３の結晶性がさらに向上する。例えば、サファイアよりなる基板１００の主面を（０００１）面とすることにより、シリコンよりなり、（１１１）面を成長面とする歪み緩和層１０１が形成される結果、該歪み緩和層１０１の上に、（０００１）面を成長面とするＧａＮ層１０３が形成されるので、該ＧａＮ層１０３の結晶性がさらに向上する。
【００７６】
以下、前記の効果について図２を参照しながら詳しく説明する。
【００７７】
図２は、シリコンよりなる歪み緩和層１０１の厚さと、基板１００の温度を１０００℃から室温へ下げたときに基板１００及び歪み緩和層１０１よりなる積層体からＧａＮ層１０３に加わる引っ張り歪みとの関係を示している。尚、図２において、縦軸に示す引っ張り歪みの値が負である場合は、ＧａＮ層１０３に圧縮歪みが加わっていることを意味すると共に、横軸に示す歪み緩和層１０１つまりシリコン薄膜の厚さが無限大（∞）である場合は、サファイアよりなる基板１００に代わってシリコンよりなる基板の上にＧａＮ層１０３が結晶成長により形成されていることを意味する。また、基板１００の厚さは３００μｍであり、ＧａＮ層１０３の厚さは３μｍである。
【００７８】
図２に示すように、歪み緩和層１０１の厚さが８０μｍ程度以下の場合にはＧａＮ層１０３に圧縮歪みが加わる一方、歪み緩和層１０１の厚さが８０μｍ程度よりも大きい場合にはＧａＮ層１０３に引っ張り歪みが加わる。その理由は、歪み緩和層１０１の厚さが８０μｍ程度以下の場合には、基板１００からＧａＮ層１０３に加わる圧縮歪みが、歪み緩和層１０１からＧａＮ層１０３に加わる引っ張り歪みよりも大きくなる一方、歪み緩和層１０１の厚さが８０μｍ程度よりも大きい場合には、基板１００からＧａＮ層１０３に加わる圧縮歪みが、歪み緩和層１０１からＧａＮ層１０３に加わる引っ張り歪みよりも小さくなるためであると考えられる。
【００７９】
また、歪み緩和層１０１つまりシリコン薄膜の厚さが８０μｍ程度である場合には、基板１００からＧａＮ層１０３に加わる圧縮歪みと、歪み緩和層１０１からＧａＮ層１０３に加わる引っ張り歪みとがつり合って、基板１００及び歪み緩和層１０１よりなる積層体からＧａＮ層１０３に加わる歪みが最小になるものと考えられる。
【００８０】
また、図１（ｃ）に示すＧａＮ層１０３を備えた半導体装置について、歪み緩和層１０１つまりシリコン薄膜の厚さを変化させた場合におけるＧａＮ層１０３中に生じるクラック数の変化を、光学顕微鏡を用いた表面観察により調べた結果、歪み緩和層１０１の厚さが１００μｍ程度以下の場合にはＧａＮ層１０３中にクラックがほとんど生じない一方、歪み緩和層１０１の厚さが１００μｍ程度よりも大きい場合にはＧａＮ層１０３中にクラックが生じると共に歪み緩和層１０１の厚さが大きくなるに伴ってＧａＮ層１０３中に生じるクラック数が増大することが判明した。
【００８１】
すなわち、歪み緩和層１０１つまりシリコン薄膜の上に形成されるＧａＮ層１０３においては、圧縮歪みが加わる場合にはクラックが生じにくい一方、引っ張り歪みが加わる場合にはクラックが生じやすくなると共に引っ張り歪みが大きくなるに伴ってクラック数が増大するものと考えられる。
【００８２】
尚、第１の実施形態において、第１の熱膨張係数Ｔ１（基板１００）の第３の熱膨張係数Ｔ３（ＧａＮ層１０３）に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２（歪み緩和層１０１）に対する比Ｔ３／Ｔ２よりも小さい場合には、歪み緩和層１０１を、その厚さが基板１００の厚さよりも小さくなるように形成する一方、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも大きい場合には、歪み緩和層１０１を、その厚さが基板１００の厚さよりも大きくなるように形成することが好ましい。このようにすると、基板１００及び歪み緩和層１０１よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、ＧａＮ層１０３の結晶性をさらに向上させることができる。
【００８３】
具体的には、熱膨張係数７．５×１０^-6／Ｋ（第１の熱膨張係数Ｔ１）を有するサファイアよりなる基板１００の上に、熱膨張係数２．５５×１０^-6／Ｋ（第２の熱膨張係数Ｔ２）を有するシリコンよりなる歪み緩和層１０１を介して熱膨張係数５．５９×１０^-6／Ｋ（第３の熱膨張係数Ｔ３）を有するＧａＮ層１０３を形成しているため、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３（約１．３４）が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２（約２．１９）よりも小さくなるので、歪み緩和層１０１の厚さを基板１００の厚さよりも小さくする。このとき、例えば厚さ３００μｍの基板１００に対しては厚さ１００μｍ程度以下の歪み緩和層１０１を形成することにより、ＧａＮ層１０３の結晶性を確実に向上させることができる。特に、歪み緩和層１０１の厚さを８０μｍ程度以下にすると、基板１００及び歪み緩和層１０１よりなる積層体からＧａＮ層１０３に対して引っ張り歪みが加わることを防止できるので（図２参照）、ＧａＮ層１０３中にクラックが生じる事態を確実に回避することができる。
【００８４】
また、第１の実施形態において、サファイアよりなる基板１００を用いたが、これに代えて、ＺｎＯ（熱膨張係数８．２５×１０^-6／Ｋ）、ＧａＡｓ（熱膨張係数６．０×１０^-6／Ｋ）、ＭｇＯ（熱膨張係数１０．５×１０^-6／Ｋ）、ＭｇＡｌＯ₂ （熱膨張係数７．４５×１０^-6／Ｋ）又はＢｅＯ（熱膨張係数７．３×１０^-6／Ｋ）等よりなる基板を用いてもよい。
【００８５】
また、第１の実施形態において、シリコンよりなる歪み緩和層１０１を用いたが、これに代えて、ＳｉＣ（熱膨張係数３．７×１０^-6／Ｋ）、ＩｎＰ（熱膨張係数４．５×１０^-6／Ｋ）、ダイヤモンド（熱膨張係数２．３×１０^-6／Ｋ）又はＢＰ（熱膨張係数３．０×１０^-6／Ｋ）等よりなる歪み緩和層を用いてもよい。
【００８６】
また、第１の実施形態において、バッファ層としてＡｌＮ層１０２を形成したが、これに限られず、バッファ層としてＡｌ_XＧａ_1-XＮ（０＜ｘ≦１）で表される窒化物系化合物よりなる層を形成してもよい。
【００８７】
また、第１の実施形態において、歪み緩和層１０１の上にバッファ層を介してＧａＮ層１０３を形成したが、これに限られず、ガリウム原料、アルミニウム原料及びインジウム原料を適当な混合比で供給することにより、歪み緩和層１０１の上にバッファ層を介してＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層を形成してもよい。
【００８８】
また、第１の実施形態において、ＧａＮ層１０３にｎ型の導電性を与える場合には、IV族元素又はVI族元素を含む原料を用いてIV族元素又はVI族元素、例えばＳｉ、Ｇｅ又はＳｅ等を不純物としてＧａＮ層１０３に添加することが好ましく、また、ＧａＮ層１０３にｐ型の導電性を与える場合には、II族元素を含む原料を用いてII族元素、例えばＢｅ、Ｍｇ又はＺｎ等を不純物としてＧａＮ層１０３に添加することが好ましい。
【００８９】
また、第１の実施形態において、サファイアよりなる基板１００の上にシリコンよりなる歪み緩和層１０１を結晶成長により形成したが、これに代えて、サファイアよりなる所定の厚さの第１の基板と、シリコンよりなる所定の厚さの第２の基板とを貼り合わせてもよいし、又は、サファイアよりなる第１の基板とシリコンよりなる第２の基板とを貼り合わせた後、第１の基板若しくは第２の基板を所定の厚さになるように研磨してもよい。
【００９０】
また、第１の実施形態において、ＧａＮ層１０３及びその上に形成された素子構造を備えたレーザダイオードを形成したが、これに限られず、窒化物系化合物半導体層を備えた他のデバイス、例えば発光ダイオード又は高速トランジスタ等を形成してもよい。
【００９１】
また、第１の実施形態において、シリコンよりなる歪み緩和層１０１つまりシリコン薄膜の上にレーザダイオードを形成したが、これに代えて、シリコン薄膜の上にシリコン半導体層を備えた集積回路等の第１のデバイスを選択的に形成すると共に該シリコン薄膜の上に窒化物系化合物半導体層を備えたレーザダイオード等の第２のデバイスを選択的に形成してもよい。このようにすると、光機能と電子機能とが融合した集積回路、つまりＯＥＩＣ（光電ＩＣ）を実現することができる。
【００９２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、レーザダイオードを例として、図３（ａ）〜（ｄ）を参照しながら説明する。
【００９３】
まず、例えばシリコンよりなる厚さ３００μｍの第１の基板と、例えばサファイアよりなる厚さ３００μｍの第２の基板とを貼り合わせた後、第１の基板をその厚さが例えば８０μｍ程度になるように研磨することにより、図３（ａ）に示すように、研磨された第１の基板つまりシリコンよりなる厚さ８０μｍ程度の基板２００の上に、第２の基板つまりサファイアよりなる厚さ３００μｍの歪み緩和層２０１を形成する。
【００９４】
次に、基板２００の温度を５００℃にして、例えばトリメチルガリウム、トリメチルアルミニウム及びアンモニアを原料ガスとしたＭＯＶＰＥ法を減圧下で用いることにより、図３（ｂ）に示すように、歪み緩和層２０１の上にＡｌＮを結晶成長させて、バッファ層となる例えば厚さ０．０５μｍのＡｌＮ層２０２を形成する。尚、第２の実施形態において、基板２００の温度とは、基板２００上に形成された歪み緩和層２０１等も含む温度を意味するものとする。
【００９５】
次に、基板２００の温度を１０００℃にして、ＡｌＮ層２０２を形成する場合と同様に例えばトリメチルガリウム、トリメチルアルミニウム及びアンモニアを原料ガスとしたＭＯＶＰＥ法を減圧下で用いることにより、図３（ｃ）に示すように、ＡｌＮ層２０２の上にＧａＮを結晶成長させて、第１のコンタクト層となる例えば厚さ３．０μｍのＧａＮ層２０３を形成する。尚、ＧａＮ層２０３の導電性をｎ型にするために、ＧａＮ層２０３にＳｉ、Ｇｅ又はＳｅ等が不純物として添加される。
【００９６】
表１（第１の実施形態参照）に示すように、第２の実施形態においては、シリコンよりなる基板２００は熱膨張係数２．５５×１０^-6／Ｋ（以下、第１の熱膨張係数Ｔ１とする）を有し、サファイアよりなる歪み緩和層２０１は熱膨張係数７．５×１０^-6／Ｋ（以下、第２の熱膨張係数Ｔ２とする）を有し、ＧａＮ層２０３は熱膨張係数５．５９×１０^-6／Ｋ（以下、第３の熱膨張係数Ｔ３とする）を有している。すなわち、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも大きく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい。
【００９７】
次に、図３（ｄ）に示すように、ＧａＮ層２０３の上に、ｎ型ＡｌＧａＮよりなる第１のクラッド層２０４、アンドープＧａＩｎＮよりなる活性層２０５、ｐ型ＡｌＧａＮよりなる第２のクラッド層２０６、及びｐ型ＧａＮよりなる第２のコンタクト層２０７を順次形成した後、ＧａＮ層２０３つまり第１のコンタクト層、第１のクラッド層２０４、活性層２０５、第２のクラッド層２０６及び第２のコンタクト層２０７から構成される素子構造を、ＧａＮ層２０３の途中に達するまでドライエッチングにより部分的に除去する。尚、素子構造の形成後、基板２００の温度はＧａＮ層２０３等の結晶成長温度（１０００℃程度）から室温へ下げられる。その後、第２のコンタクト層２０７の上に、開口部２０８ａを有する電流狭窄層２０８を介して、ＮｉとＡｕとの合金よりなるｐ型電極２０９を形成すると共に、ＧａＮ層２０３つまり第１のコンタクト層におけるエッチングされた部分に、ＮｉとＡｕとの合金よりなるｎ型電極２１０を形成して、レーザダイオードを完成させる。
【００９８】
以上に説明したように、第２の実施形態によると、第１の熱膨張係数Ｔ１を有する基板２００の上に、第１の熱膨張係数Ｔ１よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層２０１が形成されていると共に、該歪み緩和層２０１の上に、第１の熱膨張係数Ｔ１よりも大きく且つ第２の熱膨張係数Ｔ２よりも小さい第３の熱膨張係数Ｔ３を有するＧａＮ層２０３が形成されているため、ＧａＮ層２０３の形成後に基板２００の温度をＧａＮ層２０３の結晶成長温度から室温へ下げたときに、基板２００から歪み緩和層２０１に加わる引っ張り歪みと、歪み緩和層２０１からＧａＮ層２０３に加わる圧縮歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有するＧａＮ層２０３が、第３の熱膨張係数Ｔ３よりも小さい第１の熱膨張係数Ｔ１を有する基板２００と第３の熱膨張係数Ｔ３よりも大きい第２の熱膨張係数Ｔ２を有する歪み緩和層２０１とよりなる積層体の上に形成されているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板２００からの引っ張り歪みに起因してＧａＮ層２０３に生じる内部応力が減少すると共にＧａＮ層２０３にクラックが生じにくくなるので、ＧａＮ層２０３の結晶性ひいては該ＧａＮ層２０３の上に形成される素子構造の結晶性を向上させることができる。
【００９９】
尚、第２の実施形態において、第３の熱膨張係数Ｔ３（ＧａＮ層２０３）の第１の熱膨張係数Ｔ１（基板２００）に対する比Ｔ３／Ｔ１が、第２の熱膨張係数Ｔ２（歪み緩和層２０１）の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも小さい場合には、歪み緩和層２０１を、その厚さが基板２００の厚さよりも小さくなるように形成する一方、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１が、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも大きい場合には、歪み緩和層２０１を、その厚さが基板２００の厚さよりも大きくなるように形成することが好ましい。このようにすると、基板２００及び歪み緩和層２０１よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、ＧａＮ層２０３の結晶性をさらに向上させることができる。
【０１００】
具体的には、熱膨張係数２．５５×１０^-6／Ｋ（第１の熱膨張係数Ｔ１）を有するシリコンよりなる基板２００の上に、熱膨張係数７．５×１０^-6／Ｋ（第２の熱膨張係数Ｔ２）を有するサファイアよりなる歪み緩和層２０１を介して熱膨張係数５．５９×１０^-6／Ｋ（第３の熱膨張係数Ｔ３）を有するＧａＮ層２０３を形成しているため、第３の熱膨張係数Ｔ３の第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１（約２．１９）が、第２の熱膨張係数Ｔ２の第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３（約１．３４）よりも大きくなるので、歪み緩和層２０１の厚さを基板２００の厚さよりも大きくする。
【０１０１】
また、第２の実施形態において、シリコンよりなる基板２００を用いたが、これに代えて、ＳｉＣ（熱膨張係数３．７×１０^-6／Ｋ）、ＩｎＰ（熱膨張係数４．５×１０^-6／Ｋ）、ダイヤモンド（熱膨張係数２．３×１０^-6／Ｋ）又はＢＰ（熱膨張係数３．０×１０^-6／Ｋ）等よりなる基板を用いてもよい。
【０１０２】
また、第２の実施形態において、サファイアよりなる歪み緩和層２０１を用いたが、これに代えて、ＺｎＯ（熱膨張係数８．２５×１０^-6／Ｋ）、ＧａＡｓ（熱膨張係数６．０×１０^-6／Ｋ）、ＭｇＯ（熱膨張係数１０．５×１０^-6／Ｋ）、ＭｇＡｌＯ₂ （熱膨張係数７．４５×１０^-6／Ｋ）又はＢｅＯ（熱膨張係数７．３×１０^-6／Ｋ）等よりなる歪み緩和層を用いてもよい。
【０１０３】
また、第２の実施形態において、バッファ層としてＡｌＮ層２０２を形成したが、これに限られず、バッファ層としてＡｌ_XＧａ_1-XＮ（０≦ｘ≦１）で表される窒化物系化合物よりなる層を形成してもよい。
【０１０４】
また、第２の実施形態において、歪み緩和層２０１の上にバッファ層を介してＧａＮ層２０３を形成したが、これに限られず、ガリウム原料、アルミニウム原料及びインジウム原料を適当な混合比で供給することにより、歪み緩和層２０１の上にバッファ層を介してＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層を形成してもよい。
【０１０５】
また、第２の実施形態において、ＧａＮ層２０３にｎ型の導電性を与える場合には、IV族元素又はVI族元素を含む原料を用いてIV族元素又はVI族元素、例えばＳｉ、Ｇｅ又はＳｅ等を不純物としてＧａＮ層２０３に添加することが好ましく、また、ＧａＮ層２０３にｐ型の導電性を与える場合には、II族元素を含む原料を用いてII族元素、例えばＢｅ、Ｍｇ又はＺｎ等を不純物としてＧａＮ層２０３に添加することが好ましい。
【０１０６】
また、第２の実施形態において、シリコンよりなる第１の基板とサファイアよりなる第２の基板とを貼り合わせた後、第１の基板のみを所定の厚さになるように研磨したが、これに代えて、シリコンよりなる第１の基板とサファイアよりなる第２の基板とを貼り合わせた後、第１の基板及び第２の基板若しくは第２の基板のみを所定の厚さになるように研磨してもよいし、シリコンよりなる所定の厚さの第１の基板と、サファイアよりなる所定の厚さの第２の基板とを貼り合わせてもよい。
【０１０７】
また、第２の実施形態において、基板２００及び歪み緩和層２０１よりなる積層体の上にＧａＮ層２０３を有するレーザダイオードを形成したが、これに代えて、基板２００及び歪み緩和層２０１よりなる積層体の上にＧａＮ厚膜を形成した後、該積層体とＧａＮ厚膜とを分離して該ＧａＮ厚膜よりなる半導体基板を形成し、その後、該半導体基板の上にレーザダイオードを形成してもよい。
【０１０８】
また、第２の実施形態において、ＧａＮ層２０３及びその上に形成された素子構造を備えたレーザダイオードを形成したが、これに限られず、窒化物系化合物半導体層を備えた他のデバイス、例えば発光ダイオード又は高速トランジスタ等を形成してもよい。
【０１０９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、レーザダイオードを例として、図４（ａ）〜（ｄ）を参照しながら説明する。
【０１１０】
まず、例えばモノシラン又はジクロルシラン等の珪素を含むガスを使用したＣＶＤ法を用いることにより、図４（ａ）に示すように、例えばサファイアよりなる厚さ３００μｍの基板３００の上にシリコンを結晶成長させて、シリコンよりなる例えば厚さ８０μｍの歪み緩和層３０１を形成する。このとき、基板３００の主面を（０００１）面とすることにより、（１１１）面を成長面とする歪み緩和層３０１が形成される。その後、基板３００の温度を５００℃にして、例えばトリメチルガリウム、トリメチルアルミニウム及びアンモニアを原料ガスとしたＭＯＶＰＥ法を減圧下で用いることにより、図４（ａ）に示すように、歪み緩和層３０１の上にＡｌＮを結晶成長させて、バッファ層となる例えば厚さ０．０５μｍのＡｌＮ層３０２を形成する。
【０１１１】
尚、第３の実施形態において、基板３００の温度とは、基板３００上に形成された歪み緩和層３０１等も含む温度を意味するものとする。
【０１１２】
また、第３の実施形態において、基板３００は円形であり、その直径は２インチ程度（約５ｃｍ）である。
【０１１３】
次に、基板３００の温度を１０００℃にして、塩化ガリウムとアンモニアを原料としたハイドライドＶＰＥ法（以下、ＨＶＰＥ法と称する）を常圧下で用いることにより、図４（ｂ）に示すように、ＡｌＮ層３０２の上にＧａＮを結晶成長させて、例えば厚さ３００μｍのＧａＮ厚膜３０３を形成する。尚、ＧａＮ厚膜３０３の形成後、基板３００の温度はＧａＮ厚膜３０３の結晶成長温度（１０００℃）から室温へ下げられる。また、ＨＶＰＥ法の原料である塩化ガリウムは、８００℃に熱した金属ガリウムに塩化水素ガスを触れさせることにより生成される。
【０１１４】
表１（第１の実施形態参照）に示すように、第３の実施形態においては、サファイアよりなる基板３００は熱膨張係数７．５×１０^-6／Ｋ（以下、第１の熱膨張係数Ｔ１とする）を有し、シリコンよりなる歪み緩和層３０１は熱膨張係数２．５５×１０^-6／Ｋ（以下、第２の熱膨張係数Ｔ２とする）を有し、ＧａＮ厚膜３０３は熱膨張係数５．５９×１０^-6／Ｋ（以下、第３の熱膨張係数Ｔ３とする）を有している。すなわち、第２の熱膨張係数Ｔ２は第１の熱膨張係数Ｔ１よりも小さく、第３の熱膨張係数Ｔ３は、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい。
【０１１５】
次に、フッ酸を含む溶液、例えばフッ酸と硝酸と水とが１：１：２の割合で混合された溶液を用いてシリコンよりなる歪み緩和層３０１を除去することにより、図４（ｃ）に示すように、基板３００及び歪み緩和層３０１よりなる積層体と、ＧａＮ厚膜３０３及びＡｌＮ層３０２とを分離して、該ＧａＮ厚膜３０３及びＡｌＮ層３０２よりなる半導体基板３０４を形成する。
【０１１６】
次に、図４（ｄ）に示すように、半導体基板３０４の上に、ｎ型ＧａＮよりなる第１のコンタクト層３０５、ｎ型ＡｌＧａＮよりなる第１のクラッド層３０６、アンドープＧａＩｎＮよりなる活性層３０７、ｐ型ＡｌＧａＮよりなる第２のクラッド層３０８、及びｐ型ＧａＮよりなる第２のコンタクト層３０９を順次形成する。その後、図示は省略しているが、第２のコンタクト層３０９の上に電流狭窄層を介してｐ型電極を形成すると共に半導体基板３０４の下面にｎ型電極を形成することにより、レーザダイオードを完成させる。
【０１１７】
以上に説明したように、第３の実施形態によると、第１の熱膨張係数Ｔ１を有する基板３００の上に、第１の熱膨張係数Ｔ１よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層３０１を形成した後、該歪み緩和層３０１の上に、第１の熱膨張係数Ｔ１よりも小さく且つ第２の熱膨張係数Ｔ２よりも大きい第３の熱膨張係数Ｔ３を有するＧａＮ厚膜３０３を形成しているため、ＧａＮ厚膜３０３の形成後に基板３００の温度をＧａＮ厚膜３０３の結晶成長温度から室温へ下げたときに、基板３００から歪み緩和層３０１に加わる圧縮歪みと、歪み緩和層３０１からＧａＮ厚膜３０３に加わる引っ張り歪みとが互いに打ち消し合う。言い換えると、第３の熱膨張係数Ｔ３を有するＧａＮ厚膜３０３が、第３の熱膨張係数Ｔ３よりも大きい第１の熱膨張係数Ｔ１を有する基板３００と第３の熱膨張係数Ｔ３よりも小さい第２の熱膨張係数Ｔ２を有する歪み緩和層３０１とよりなる積層体の上に形成されているため、該積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板３００からの圧縮歪みに起因してＧａＮ厚膜３０３に生じる内部応力が減少すると共にＧａＮ厚膜３０３にクラックが生じにくくなるので、ＧａＮ厚膜３０３の結晶性を向上させることができる。従って、基板３００及び歪み緩和層３０１よりなる積層体とＧａＮ厚膜３０３とを分離することにより、結晶性が優れたＧａＮ厚膜３０３よりなる半導体基板３０４を形成することができる。
【０１１８】
特に、第３の実施形態においては、サファイアよりなる基板３００の厚さを３００μｍとすると共にシリコンよりなる歪み緩和層３０１の厚さを８０μｍ程度とすることにより、基板３００からＧａＮ厚膜３０３に加わる圧縮歪みと、歪み緩和層３０１からＧａＮ厚膜３０３に加わる引っ張り歪みとが略つり合う。このため、基板３００及び歪み緩和層３０１よりなる積層体からＧａＮ厚膜３０３に加わる歪みが最小になるので（図２参照）、ＧａＮ厚膜３０３にクラックが生じる事態を確実に防止して、ＧａＮ厚膜３０３の結晶性をさらに向上させることができる。
【０１１９】
また、第３の実施形態によると、２インチ程度（約５ｃｍ）の大きい直径を有する基板３００上にＧａＮ厚膜３０３を形成しているため、結晶性が優れた大面積のＧａＮ厚膜３０３よりなる半導体基板３０４を形成することができる。
【０１２０】
また、第３の実施形態によると、サファイアよりなる基板３００の上にシリコンよりなる歪み緩和層３０１を形成しているため、特定の成長面を有する歪み緩和層３０１が形成されるので、該歪み緩和層３０１上に形成されるＧａＮ厚膜３０３の結晶性がさらに向上する。例えば、サファイアよりなる基板３００の主面を（０００１）面とすることにより、シリコンよりなり、（１１１）面を成長面とする歪み緩和層３０１が形成される結果、該歪み緩和層３０１の上に、（０００１）面を成長面とするＧａＮ厚膜３０３が形成されるので、該ＧａＮ厚膜３０３の結晶性がさらに向上する。
【０１２１】
具体的には、ＧａＮ厚膜３０３よりなる半導体基板３０４の直径は、基板３００と略等しい２インチ程度（約５ｃｍ）であった。また、半導体基板３０４の表面部を光学顕微鏡を用いて観察した結果、半導体基板３０４の表面部つまりＧａＮ厚膜３０３の表面部にはクラックがほとんど生じていないことが判明した。
【０１２２】
また、第３の実施形態によると、フッ酸を含む溶液を用いて歪み緩和層３０１を除去しているため、基板３００を研磨して除去することなく、基板３００及び歪み緩和層３０１よりなる積層体とＧａＮ厚膜３０３とを分離できるので、該ＧａＮ厚膜３０３よりなる半導体基板３０４を容易に短時間で形成することができると共に、ＧａＮ厚膜３０３が分離された基板３００を新たなＧａＮ厚膜の形成に再利用することができる。
【０１２３】
尚、第３の実施形態において、第１の熱膨張係数Ｔ１（基板３００）の第３の熱膨張係数Ｔ３（ＧａＮ厚膜３０３）に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２（歪み緩和層３０１）に対する比Ｔ３／Ｔ２よりも小さい場合には、歪み緩和層３０１を、その厚さが基板３００の厚さよりも小さくなるように形成する一方、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも大きい場合には、歪み緩和層３０１を、その厚さが基板３００の厚さよりも大きくなるように形成することが好ましい。このようにすると、基板３００及び歪み緩和層３０１よりなる積層体の熱膨張係数の平均値と第３の熱膨張係数Ｔ３との差が一層小さくなるので、ＧａＮ厚膜３０３の結晶性をさらに向上させることができる。
【０１２４】
具体的には、熱膨張係数７．５×１０^-6／Ｋ（第１の熱膨張係数Ｔ１）を有するサファイアよりなる基板３００の上に、熱膨張係数２．５５×１０^-6／Ｋ（第２の熱膨張係数Ｔ２）を有するシリコンよりなる歪み緩和層３０１を介して熱膨張係数５．５９×１０^-6／Ｋ（第３の熱膨張係数Ｔ３）を有するＧａＮ厚膜３０３を形成しているため、第１の熱膨張係数Ｔ１の第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３（約１．３４）が、第３の熱膨張係数Ｔ３の第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２（約２．１９）よりも小さくなるので、歪み緩和層３０１の厚さを基板３００の厚さよりも小さくする。
【０１２５】
また、第３の実施形態において、サファイアよりなる基板３００を用いたが、これに代えて、ＺｎＯ（熱膨張係数８．２５×１０^-6／Ｋ）、ＧａＡｓ（熱膨張係数６．０×１０^-6／Ｋ）、ＭｇＯ（熱膨張係数１０．５×１０^-6／Ｋ）、ＭｇＡｌＯ₂ （熱膨張係数７．４５×１０^-6／Ｋ）又はＢｅＯ（熱膨張係数７．３×１０^-6／Ｋ）等よりなる基板を用いてもよい。
【０１２６】
また、第３の実施形態において、シリコンよりなる歪み緩和層３０１を用いたが、これに代えて、ＳｉＣ（熱膨張係数３．７×１０^-6／Ｋ）、ＩｎＰ（熱膨張係数４．５×１０^-6／Ｋ）、ダイヤモンド（熱膨張係数２．３×１０^-6／Ｋ）又はＢＰ（熱膨張係数３．０×１０^-6／Ｋ）等よりなる歪み緩和層を用いてもよい。
【０１２７】
また、第３の実施形態において、バッファ層としてＡｌＮ層３０２を形成したが、これに限られず、バッファ層としてＡｌ_XＧａ_1-XＮ（０＜ｘ≦１）で表される窒化物系化合物よりなる層を形成してもよい。
【０１２８】
また、第３の実施形態において、歪み緩和層３０１の上にバッファ層を介してＧａＮ厚膜３０３を形成したが、これに限られず、ガリウム原料、アルミニウム原料及びインジウム原料を適当な混合比で供給することにより、歪み緩和層３０１の上にバッファ層を介してＡｌ_yＧａ_1-y-zＩｎ_zＮ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる厚膜の半導体層を形成してもよい。
【０１２９】
また、第３の実施形態において、サファイアよりなる基板３００の上にシリコンよりなる歪み緩和層３０１を結晶成長により形成したが、これに代えて、サファイアよりなる所定の厚さの第１の基板と、シリコンよりなる所定の厚さの第２の基板とを貼り合わせてもよいし、又は、サファイアよりなる第１の基板とシリコンよりなる第２の基板とを貼り合わせた後、第１の基板若しくは第２の基板を所定の厚さになるように研磨してもよい。
【０１３０】
また、第３の実施形態において、フッ酸を含む溶液を用いて歪み緩和層３０１を除去することにより、基板３００及び歪み緩和層３０１よりなる積層体とＧａＮ厚膜３０３とを分離したが、これに代えて、基板３００及び歪み緩和層３０１よりなる積層体を研磨して除去することにより、該積層体とＧａＮ厚膜３０３とを分離してもよい。
【０１３１】
また、第３の実施形態において、半導体基板３０４を構成するＧａＮ厚膜３０３の下面にＡｌＮ層３０２を残存させたが、これに代えて、該ＡｌＮ層３０２を除去してもよい。
【０１３２】
また、第３の実施形態において、半導体基板３０４の上に、つまりＧａＮ厚膜３０３の上にｎ型ＧａＮよりなる第１のコンタクト層３０５を形成したが、これに代えて、ＧａＮ厚膜３０３の表面部にＳｉ、Ｇｅ又はＳｅ等の不純物を添加することによって、ＧａＮ厚膜３０３の表面部に第１のコンタクト層を形成してもよい。
【０１３３】
また、半導体基板３０４の上にレーザダイオードを形成したが、これに限られず、窒化物系化合物半導体層を備えた他のデバイス、例えば発光ダイオード又は高速トランジスタ等を形成してもよい。
【０１３４】
（第３の実施形態の変形例）
以下、本発明の第３の実施形態の変形例に係る半導体装置の製造方法について、レーザダイオードを例として、図５（ａ）、（ｂ）を参照しながら説明する。尚、第３の実施形態の変形例においては、図４（ａ）〜（ｄ）に示す第３の実施形態と同一の部材には同一の符号を付すことにより説明を省略する。
【０１３５】
以下、第３の実施形態の変形例と第３の実施形態との相違点を説明する。
【０１３６】
第３の実施形態においては、図４（ａ）、（ｂ）に示すように、基板３００の上に歪み緩和層３０１、ＡｌＮ層３０２及びＧａＮ厚膜３０３を順次形成した後、図４（ｃ）に示すように、基板３００及び歪み緩和層３０１よりなる積層体とＧａＮ厚膜３０３とを分離し、その後、図４（ｄ）に示すように、ＧａＮ厚膜３０３の上に、つまり半導体基板３０４の上に素子構造（第１のコンタクト層３０５、第１のクラッド層３０６、活性層３０７、第２のクラッド層３０８及び第２のコンタクト層３０９）を形成している。
【０１３７】
一方、第３の実施形態の変形例においては、第３の実施形態と同様に図４（ａ）、（ｂ）に示すように、基板３００の上に歪み緩和層３０１、ＡｌＮ層３０２及びＧａＮ厚膜３０３を順次形成した後、図５（ａ）に示すように、ＧａＮ厚膜３０３の上に第３の実施形態と同じ素子構造を形成し、その後、図５（ｂ）に示すように、基板３００及び歪み緩和層３０１よりなる積層体と、ＧａＮ厚膜３０３つまり半導体基板３０４及びその上に形成された素子構造とを分離している。
【０１３８】
すなわち、第３の実施形態の変形例によると、素子構造を形成するタイミングの相違を除いて、第３の実施形態と同様の効果が得られる。
【０１３９】
尚、第３の実施形態の変形例においても、フッ酸を含む溶液を用いて歪み緩和層３０１つまりシリコン結晶層を除去することにより、基板３００及び歪み緩和層３０１よりなる積層体とＧａＮ厚膜３０３等とを分離することが好ましい。このようにすると、基板３００を研磨して除去する必要がないので、基板３００及び歪み緩和層３０１よりなる積層体とＧａＮ厚膜３０３等とを容易に短時間で分離することができると共に、ＧａＮ厚膜３０３が分離された基板３００を新たなＧａＮ厚膜の形成に再利用することができる。
【０１４０】
【発明の効果】
本発明によると、第１の熱膨張係数Ｔ１を有する基板及び第２の熱膨張係数Ｔ２を有する歪み緩和層よりなる積層体の熱膨張係数の平均値と、窒化物系化合物半導体層の第３の熱膨張係数Ｔ３との差を、第１の熱膨張係数Ｔ１と第３の熱膨張係数Ｔ３との差よりも小さくできる。このため、基板からの圧縮歪み又は引っ張り歪みに起因して窒化物系化合物半導体層に生じる内部応力が減少すると共に窒化物系化合物半導体層にクラックが生じにくくなるので、窒化物系化合物半導体層の結晶性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置における、シリコンよりなる歪み緩和層の厚さと、基板及び歪み緩和層よりなる積層体からＧａＮ層に加わる歪みとの関係を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）、（ｂ）は本発明の第３の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】第１の従来例に係る半導体装置の断面図である。
【図７】第２の従来例に係る半導体装置の断面図である。
【図８】（ａ）〜（ｄ）は第３の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 基板
１０１ 歪み緩和層
１０２ ＡｌＮ層（バッファ層）
１０３ ＧａＮ層（第１のコンタクト層）
１０４ 第１のクラッド層
１０５ 活性層
１０６ 第２のクラッド層
１０７ 第２のコンタクト層
１０８ 電流狭窄層
１０８ａ 開口部
１０９ ｐ型電極
１１０ ｎ型電極
２００ 基板
２０１ 歪み緩和層
２０２ ＡｌＮ層（バッファ層）
２０３ ＧａＮ層（第１のコンタクト層）
２０４ 第１のクラッド層
２０５ 活性層
２０６ 第２のクラッド層
２０７ 第２のコンタクト層
２０８ 電流狭窄層
２０８ａ 開口部
２０９ ｐ型電極
２１０ ｎ型電極
３００ 基板
３０１ 歪み緩和層
３０２ ＡｌＮ層（バッファ層）
３０３ ＧａＮ厚膜
３０４ 半導体基板
３０５ 第１のコンタクト層
３０６ 第１のクラッド層
３０７ 活性層
３０８ 第２のクラッド層
３０９ 第２のコンタクト層

Claims (4)

1. 第１の熱膨張係数Ｔ１を有する基板と、
   前記基板上に形成され、第２の熱膨張係数Ｔ２を有する歪み緩和層と、
   前記歪み緩和層上に形成され、第３の熱膨張係数Ｔ３を有し且つＡｌ_y Ｇａ_1-y-z Ｉｎ_z Ｎ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層とを備え、
   前記第２の熱膨張係数Ｔ２は前記第１の熱膨張係数Ｔ１よりも小さく、
   前記第３の熱膨張係数Ｔ３は、前記第１の熱膨張係数Ｔ１よりも小さく且つ前記第２の熱膨張係数Ｔ２よりも大きく、
   前記第１の熱膨張係数Ｔ１の前記第３の熱膨張係数Ｔ３に対する比Ｔ１／Ｔ３は、前記第３の熱膨張係数Ｔ３の前記第２の熱膨張係数Ｔ２に対する比Ｔ３／Ｔ２よりも大きく、
   前記基板の厚さは前記歪み緩和層の厚さよりも小さいことを特徴とする半導体装置。
2. 前記基板はサファイアよりなり、
   前記歪み緩和層はシリコンよりなることを特徴とする請求項１に記載の半導体装置。
3. 前記基板の主面は（０００１）面であり、
   前記歪み緩和層の成長面は（１１１）面であることを特徴とする請求項２に記載の半導体装置。
4. 第１の熱膨張係数Ｔ１を有する基板と、
   前記基板上に形成され、第２の熱膨張係数Ｔ２を有する歪み緩和層と、
   前記歪み緩和層上に形成され、第３の熱膨張係数Ｔ３を有し且つＡｌ_y Ｇａ_1-y-z Ｉｎ_z Ｎ （０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物よりなる半導体層とを備え、
   前記第２の熱膨張係数Ｔ２は前記第１の熱膨張係数Ｔ１よりも大きく、
   前記第３の熱膨張係数Ｔ３は、前記第１の熱膨張係数Ｔ１よりも大きく且つ前記第２の熱膨張係数Ｔ２よりも小さく、
   前記第３の熱膨張係数Ｔ３の前記第１の熱膨張係数Ｔ１に対する比Ｔ３／Ｔ１は、前記第２の熱膨張係数Ｔ２の前記第３の熱膨張係数Ｔ３に対する比Ｔ２／Ｔ３よりも大きく、
   前記基板の厚さは前記歪み緩和層の厚さよりも小さいことを特徴とする半導体装置。

Images