JP3765457B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP3765457B2 JP3765457B2 JP283599A JP283599A JP3765457B2 JP 3765457 B2 JP3765457 B2 JP 3765457B2 JP 283599 A JP283599 A JP 283599A JP 283599 A JP283599 A JP 283599A JP 3765457 B2 JP3765457 B2 JP 3765457B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- gan
- layer
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【発明の属する技術分野】
この発明はGaN系の半導体層を含む半導体素子に関する。
【0002】
【従来の技術】
GaN系の半導体は例えば青色発光素子として利用できることが知られている。かかる発光素子では、基板には一般的にサファイアが用いられ、例えばAlN製の層を介してGaN系の半導体層が積層されて発光素子構造が形成される。ここにAlN製の層はGaN系の半導体層を成長させるときの核発生を与える役目をしていると考えられる。
【0003】
このような素子において、サファイア基板を他の材料に置換することが望まれている。サファイア基板は高価であるからである。更には、サファイア基板は絶縁体であるため同一面側に電極を形成する必要があり半導体層の一部をエッチングしなければならず、それに応じてボンディングの工程も2倍となる。また、同一面側にn、p両電極を形成するため、素子サイズの小型化にも制限があった。加えて、チャージアップの問題もあった。
【0004】
このようなサファイア基板の不具合を回避するため、シリコン基板上にGaN系の半導体層を成長させる技術が検討されている。特開平8−310900号公報、特開平9−92882号公報等を参照されたい。
【0005】
【発明が解決しようとする課題】
しかしながら、本発明者らの検討によれば、シリコン基板の上にGaN系半導体層を成長させることは非常に困難であった。その原因の一つに、シリコンとGaN系半導体の熱膨張率の差がある。シリコンの線膨張係数が4.7 X 10−6/Kであるのに対しGaNの線膨張係数は5.59 X 10−6/Kであり、前者が後者より大きい。従って、GaN系半導体を成長させる際に加熱をすると、図1に示す如く、シリコン基板1が伸長されGaN系半導体層3側が圧縮するように素子が変形する。このとき、GaN系半導体層3内に引っ張り応力が生じ、その結果クラック5の発生するおそれがある。また、クラック5が生じないまでも格子に歪みが生じる。従って、GaN系半導体素子がその本来の機能を発揮できなくなる。
【0006】
そこで、この発明はシリコン基板の上にGaN系半導体層が容易に形成できる新規な構成の半導体発光素子を提供することを目的とする。
更に、かかる検討を通して得られた知見を敷衍して、任意の材料の基板の上にGaN系半導体層を形成する技術、即ち任意の材料の基板とその上に形成されたGaN系半導体層とを備えてなる新規な構成の半導体素子を提供することをも目的とする。
【0007】
【課題を解決するための手段】
この発明は上記目的の少なくとも一つを達成する。そしてその構成は次のとおりである。
GaN系の半導体層と、
基板と、
前記半導体層と前記基板との間に設けられ、応力等を緩衝するバッファ層と、を備えてなる半導体素子。
【0008】
このように構成された半導体素子によれば、図2に示すように、バッファ層12がGaN系半導体層13と基板11との熱膨張係数の差により生じた応力を緩衝するので、GaN系半導体層13内の引っ張り応力が小さくなる。従って、そこにクラックが発生することはほとんどなくなり、格子歪みも緩和される。よって、GaN系半導体層13はその本来の機能を設計どおりに発揮できることとなる。
【発明の実施の形態】
【0009】
GaN系の半導体とはIII属窒化物半導体であって、一般的にはAlXInYGa1−X−YN(X=0、Y=0、X=Y=0を含む)で表される。
発光素子及び受光素子では、周知のように、発光層が異なる導電型の半導体層(クラッド層)で挟まれる構成であり、発光層には超格子構造やダブルヘテロ構造等が採用される。
FET構造の電子デバイスをGaN系の半導体で形成することもできる。
【0010】
基板の材質は特に限定されない。
基板は導電性とすることが好ましい。導電性の材料としてSi、GaAs、GaP、ZnO及びZnSe等を挙げることができる。
【0011】
バッファ層はGaN系半導体層と基板の応力を緩衝する作用をするものであれば、その材質は特に限定されない。また、このバッファ層を2層以上とすることもできる。
上記の作用を奏させる条件として、次のものがある。
(ア) 該バッファ層の材料の熱膨張係数が半導体層の材料と基板の材料の各熱膨張係数のううちの大きい方の3倍以下である。
(イ) 該バッファ層の材料の弾性率が20 X 1010N/m2以下である。
即ち、バッファ層の材料の熱膨張係数をある程度GaNやシリコンに近づけるものとし、かつ弾性率を比較的小さくすることにより柔らかいものとしてこのバッファ層で素子の内部応力を緩和する。
なお、バッファ層の材料の弾性率は15 X 1010N/m2以下とすることが更に好ましい。
【0012】
視点を変えれば、上記において、(ウ) バッファ層の材料の熱膨張係数をGaN系半導体と基板の材料の各熱膨張係数の間とすることが好ましい。更に好ましくはバッファ層の材料の熱膨張係数をGaN系半導体と基板の材料の各熱膨張係数のほぼ中央とする。
また、具体的には、(エ) 該バッファ層の材料の熱膨張係数を10 X 10−6/K以下とする。
【0013】
バッファ層とGaN系の半導体層との密着力を高めるためには、窒化物生成自由エネルギーが負の値である材料からバッファ層が形成されること、若しくはかかる材料をバッファ層が含むことが好ましい。即ち、バッファ層の材料とGaN系の半導体層との反応が不可逆的に行われるものとする。
【0014】
更には、バッファ層とGaN系半導体層とのなじみをよくし、GaN系半導体層の格子歪みを小さくするために、バッファ層の結晶構造をGaNと同じ六方晶とすることが好ましい。
また、同様の見地から、バッファ層は下記要件
|バッファ層の格子定数−GaNの格子定数|/GaNの格子定数
≦ 0.05
を満足することが好ましい。
バッファ層が下記要件
|バッファ層の格子定数−GaNの格子定数|/GaNの格子定数
≦ 0.02
を満足することが更に好ましい。
【0015】
バッファ層の材料を導電性とし、更に基板の材料を導電性とすることが好ましい。
これにより、基板に電極を接続し、基板側よりGaN系半導体層に通電することが可能になる。従って、GaN系半導体層で素子を構成するとき必要とされた当該半導体層に対する複雑なエッチングが不要になる。図3の例で言えば、nクラッド層がバッファ層及び基板を介して外部に電気的に接続可能となる。一方、サファイア基板の場合は、これが絶縁性であったため発光層及びpクラッド層をエッチングしてnクラッド層を露出し、これを外部と電気的に接続させる必要があった。
基板及びバッファ層を介して半導体層へ通電可能となったので、外部電源に対するボンディングも容易になる。また、半導体層の上下で電極形成が可能となるので素子を小型化することができる。
更には、アースをとればチャージアップの問題も容易に解決される。
【0016】
基板の材料がシリコンであるとき、バッファ層は前記シリコンと反応してシリサイドを形成する金属材料からなること、若しくはかかる材料を含んでいることが好ましい。
【0017】
なお、当然のことであるが、バッファ層の材料はこれを形成した後の半導体素子の製造過程で加えられる温度より高い融点を持っていなければならない。
従って、バッファ層の材料は1000℃を超える融点を持つ必要がある。
【0018】
バッファ層が金属で形成され、GaN系半導体層が発光素子構造若しくは受光素子構造を採る場合、このバッファ層自体が反射層の役目をする。
従って、従来例の透明なサファイア基板を用いた発光素子や受光素子で必要とされていた別個の反射層の形成が不要となる。また、GaAsのように光を吸収する材料で基板を形成した場合における当該基板の除去作業が不要になる。
【0019】
本発明者らの検討によれば、上記の条件の多く満足するバッファ層の材料として次のものがあった。
Cr:▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼窒化物生成エネルギーが負であり、▲4▼GaNとの格子定数の差が2%以下であり、▲5▼シリサイドを形成できる。
Hf:▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼弾性率が15 X 1010N/m2以下であり、▲4▼GaNとの格子定数の差が2%以下であり、▲5▼シリサイドを形成できる。
Nb:▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼弾性率が15 X 1010N/m2以下であり、▲4▼GaNとの格子定数の差が2%以下であり、▲5▼シリサイドを形成できる。
Ta:▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼窒化物生成エネルギーが負であり、▲4▼GaNとの格子定数の差が2%以下であり、▲5▼シリサイドを形成できる。
V :▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼弾性率が15 X 1010N/m2以下であり、▲4▼窒化物生成エネルギーが負であり、▲5▼GaNとの格子定数の差が2%以下であり、▲6▼シリサイドを形成できる。
Ti:▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼弾性率が15 X 1010N/m2以下であり、▲4▼窒化物生成エネルギーが負であり、▲5▼GaNとの格子定数の差が2%以下であり、▲6▼シリサイドを形成できる。▲7▼結晶構造がhcpである。
Zr:▲1▼融点が1000℃以上であり、▲2▼線膨張係数が10 X 10−6/K以下であり、▲3▼弾性率が15 X 1010N/m2以下であり、▲4▼窒化物生成エネルギーが負であり、▲5▼GaNとの格子定数の差が2%以下であり、▲6▼シリサイドを形成できる。▲7▼結晶構造がhcpである。
【0020】
以上より、バッファ層を形成する金属はCr、Hf、Nb、Ta、V、Ti、Zrから選ばれる1種又は2種以上の金属とすることが好ましい。
更に好ましくは、Ti、V、Zrから選ばれる1種又は2種以上の金属でバッファ層を形成する。
最も好ましくは、Zrでバッファ層を形成する。
【0021】
バッファ層の形成の方法は特に限定されず、基板の材料やバッファ層自身の材料の特性に応じて適宜選択される。例えば、既述の金属でバッファ層を形成する場合はプラズマCVD、熱CVD、光CVD等のCVD(Chemical Vapour Deposition)、スパッタ、蒸着等の(Physical Vapour Deposition)等の方法を採用できる。
【0022】
【実施例】
以下、この発明の一の実施例を説明する。この実施例は発光ダイオード20であり、その構成を図3に示す。
【0023】
各半導体層のスペックは次の通りである。
【0024】
上記において、バッファ層22はCVDにより基板21へ積層する。
nクラッド層23は発光層24側の低電子濃度n層とバッファ層22側の高電子濃度n+層とからなる2層構造とすることができる。
発光層24は超格子構造のものに限定されず、シングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層24とpクラッド層25との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いAlXInYGa1−X−YN(X=0,Y=0,X=Y=0を含む)層を介在させることができる。これは発光層24中に注入された電子がpクラッド層25に拡散するのを防止するためである。
pクラッド層25を発光層24側の低ホール濃度p層と電極26側の高ホール濃度p+層とからなる2層構造とすることができる。
【0025】
バッファ層の上の各半導体層は周知の有機金属化合物気相成長法(以下、「MOCVD法」という。)により形成される。この成長法においては、アンモニアガスと3族元素のアルキル化合物ガス、例えばトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)やトリメチルインジウム(TMI)とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
【0026】
このMOCVD法を実行する際の熱により、図4に示すように、バッファ層22の材料(Zr)が基板21の材料(Si)と反応してシリサイド(ZrSi2)が形成される。また、ZrはGaNと同じ結晶構造(六方晶)を持ちかつ格子定数もGaNに近い。よって、クラッド層23とバッファ層22との間には2つの層が融合してZrN層が形成されていることが予想される。
【0027】
透光性電極26は金を含む薄膜であり、pクラッド層25の上面の実質的な全面を覆って積層される。p電極28も金を含む材料で構成されており、蒸着により透光性電極26の上に形成される。
n電極27は、蒸着により基板21へ取り付けられる。
【0028】
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。
【0029】
以下、次の事項を開示する。
(2) 前記バッファ層は下記の要件を満足する、
(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の3倍以下である、
(イ) 該バッファ層材料の弾性率が20 X 1010N/m2以下である、
ことを特徴とする請求項1に記載の半導体素子。
(3) 前記バッファ層材料の弾性率が15 X 1010N/m2以下である、
ことを特徴とする(2)に記載の半導体素子。
【0030】
(4) 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体層と前記基板の各熱膨張係数の間にある、
(イ) 該バッファ層材料の弾性率が20 X 1010N/m2以下である、
ことを特徴とする請求項1に記載の半導体素子。
(5) 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする(4)に記載の半導体素子。
【0031】
(6) 前記バッファ層材料の弾性率が15 X 1010N/m2以下である、
ことを特徴とする(4)又は(5)に記載の半導体素子。
(7) 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が10 X 10−6/K以下である、
(イ) 該バッファ層材料の弾性率が20 X 1010N/m2以下である、
ことを特徴とする請求項1に記載の半導体素子。
【0032】
(8) 前記バッファ層材料の弾性率が15 X 1010N/m2以下である、
ことを特徴とする(7)に記載の半導体素子。
(9) 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいることを特徴とする請求項1及び(2)〜(8)のいずれかに記載の半導体素子。
【0033】
(10) 前記バッファ層が下記要件
|バッファ層の格子定数−GaNの格子定数|/GaNの格子定数
≦ 0.05
を満足することを特徴とする請求項1及び(2)〜(9)のいずれかに記載の半導体素子。
(11) 前記バッファ層が下記要件
|バッファ層の格子定数−GaNの格子定数|/GaNの格子定数
≦ 0.02
を満足することを特徴とする(10)に記載の半導体素子。
【0034】
(12) 前記バッファ層の結晶構造が六方晶であることを特徴とする請求項1及び(2)〜(11)のいずれかに記載の半導体素子。
(13) 前記基板材料及び前記バッファ層材料が導電性であることを特徴とする請求項1及び(2)〜(12)のいずれかに記載の半導体素子。
【0035】
(14) 前記基板の材料がシリコンであることを特徴とする(13)に記載の半導体素子。
(15) 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする(14)に記載の半導体素子。
【0036】
(16) 前記バッファ層の材料は半導体素子の製造過程で加えられる温度より高い融点を持つことを特徴とする請求項1、(2)〜(15)のいずれかに記載の半導体素子。
(17) GaN系の半導体層と、
基板と、
前記半導体層と前記基板との間に設けられる金属製のバッファ層と、を備えてなる半導体素子。
【0037】
(21) GaN系の半導体層と、
導電性の基板と、
前記半導体層と前記基板との間に設けられ、下記要件を満足する導電性の金属を含む材料で形成されるバッファ層と、
(ア) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のうちの大きい方の3倍以下である、
(イ) 該バッファ層材料の弾性率が20 X 1010N/m2以下である、
を備えてなる半導体素子。
(22) 前記バッファ層材料の弾性率が15 X 1010N/m2以下である、
ことを特徴とする(21)に記載の半導体素子。
【0038】
(23) 前記バッファ層は下記の要件を満足する、
(ウ) 該バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数の間にある、
(イ) 該バッファ層材料の弾性率が20 X 1010N/m2以下である、
ことを特徴とする(21)に記載の半導体素子。
(24) 前記バッファ層材料の熱膨張係数が前記半導体材料と前記基板材料の各熱膨張係数のほぼ中央にあることを特徴とする(23)に記載の半導体素子。
【0039】
(25) 前記バッファ層材料の弾性率が15 X 1010N/m2以下である、
ことを特徴とする(23)又は(24)に記載の半導体素子。
(26) 前記バッファ層は下記の要件を満足する、
(エ) 該バッファ層材料の熱膨張係数が10 X 10−6/K以下である、
(イ) 該バッファ層材料の弾性率が20 X 1010N/m2以下である、
ことを特徴とする(21)に記載の半導体素子。
【0040】
(27) 前記バッファ層材料の弾性率が15 X 1010N/m2以下である、
ことを特徴とする(26)に記載の半導体素子。
(28) 前記バッファ層は窒化物生成自由エネルギーが負の値である材料を含んでいることを特徴とする(21)〜(27)のいずれかに記載の半導体素子。
【0041】
(29) 前記バッファ層が下記要件
|バッファ層の格子定数−GaNの格子定数|/GaNの格子定数
≦ 0.05
を満足することを特徴とする(21)〜(28)のいずれかに記載の半導体素子。
(30) 前記バッファ層が下記要件
|バッファ層の格子定数−GaNの格子定数|/GaNの格子定数
≦ 0.02
を満足することを特徴とする(29)に記載の半導体素子。
【0042】
(31) 前記バッファ層の結晶構造が六方晶であることを特徴とする(21)〜(30)のいずれかに記載の半導体素子。
(32) 前記バッファ層材料が導電性であることを特徴とする(21)〜(31)のいずれかに記載の半導体素子。
【0043】
(33) 前記基板材料がシリコンであることを特徴とする(32)に記載の半導体素子。
(34) 前記バッファ層は前記シリコンと反応する材料を含んでいることを特徴とする(33)に記載の半導体素子。
(35) 前記基板の材料は半導体素子の製造過程で加えられる温度より高い融点を持つことを特徴とする(21)〜(34)のいずれかに記載の半導体素子。
【0044】
(41) GaN系の半導体層と、
導電性の基板と、
Cr、Hf、Nb、Ta、Ti、V、Zrから選ばれる1種又は2種以上の金属からなるバッファ層と、から構成される半導体素子。
(42) 前記バッファ層の金属がTi、V、Zrから選ばれる1種又は2種以上の金属であることを特徴とする(41)に記載の半導体素子。
【0045】
(43) 前記バッファ層の金属がZrであることを特徴とする(41)に記載の半導体素子。
(44) 前記基板の材料がシリコンであることを特徴とする(41)〜(43)に記載の半導体素子。
【0046】
(51) 前記半導体素子は発光素子若しくは受光素子であることを特徴とする請求項1及び前記全ての項のいずれかに記載の半導体素子。
【図面の簡単な説明】
【図1】図1はシリコン製の基板とGaN系半導体層との熱膨張率の差に起因する素子の反りを説明する図である。
【図2】図2は本発明の概念図であり、シリコン製の基板とGaN系半導体層との間にバッファ層を介在させたときの応力緩和を示す。
【図3】図3はこの発明の実施例の発光ダイオードを示す図である。
【図4】図4は図3における基板、バッファ層及びnクラッド層との拡大図であり、基板ーバッファ層間及びバッファ層−GaN間の反応を示す。
【符号の説明】
1、11、21 基板
12、22 バッファ層
3、13、23、24、25 GaN系の半導体層
20 半導体発光素子
Claims (4)
- GaN系の半導体層と、
導電性の基板と、
Cr、Hf、Nb、Ta、Ti、V、Zrから選ばれる1種又は2種以上の金属からなるバッファ層と、から構成される半導体素子。 - 前記バッファ層の金属がTi、V、Zrから選ばれる1種又は2種以上の金属であることを特徴とする請求項1に記載の半導体素子。
- 前記バッファ層の金属がZrであることを特徴とする請求項1に記載の半導体素子。
- 前記基板の材料がシリコンであることを特徴とする請求項1〜3のいずれかに記載の半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP283599A JP3765457B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP283599A JP3765457B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09293463 Division | 1997-10-10 | 1997-10-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11284224A JPH11284224A (ja) | 1999-10-15 |
JP3765457B2 true JP3765457B2 (ja) | 2006-04-12 |
Family
ID=11540486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP283599A Expired - Fee Related JP3765457B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3765457B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5523277B2 (ja) * | 2000-04-26 | 2014-06-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子並びに発光性半導体素子の製造方法 |
FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
JP4920249B2 (ja) * | 2005-12-06 | 2012-04-18 | 豊田合成株式会社 | Iii族窒化物系化合物半導体発光素子 |
US7696523B2 (en) | 2006-03-14 | 2010-04-13 | Lg Electronics Inc. | Light emitting device having vertical structure and method for manufacturing the same |
KR100774198B1 (ko) | 2006-03-16 | 2007-11-08 | 엘지전자 주식회사 | 수직형 발광 소자 |
JP7103600B2 (ja) * | 2018-10-12 | 2022-07-20 | 地方独立行政法人大阪産業技術研究所 | 歪センサ、およびその製造方法 |
-
1999
- 1999-01-08 JP JP283599A patent/JP3765457B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11284224A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3517867B2 (ja) | GaN系の半導体素子 | |
JP3505357B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
KR100680423B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
JP2000133842A (ja) | 半導体素子及びその製造方法 | |
JP2002284600A (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
JP2002368264A (ja) | Iii族窒化物系化合物半導体素子及びその製造方法 | |
CN108110097A (zh) | GaN基LED器件及其制备方法 | |
JP4214859B2 (ja) | 窒化ガリウム(GaN)基板の製造方法 | |
JP3765457B2 (ja) | 半導体素子 | |
JP2000114599A (ja) | 半導体発光素子 | |
JP3480297B2 (ja) | 半導体素子 | |
JP3695205B2 (ja) | GaN系の半導体素子 | |
JP2003060234A (ja) | 半導体発光素子及びその製造方法 | |
JP3436152B2 (ja) | GaN系の半導体素子 | |
JPH11233824A (ja) | 窒化ガリウム系化合物半導体素子 | |
JP4289203B2 (ja) | GaN系半導体 | |
JPH11195814A (ja) | GaN系の半導体素子 | |
JP4257815B2 (ja) | 半導体装置 | |
JPH11317543A (ja) | 半導体素子 | |
JP3557876B2 (ja) | GaN系半導体素子及びその製造方法 | |
JP2003188414A (ja) | 半導体発光素子の製造方法 | |
JPH11163404A (ja) | GaN系半導体 | |
JPH10178201A (ja) | 半導体発光素子の製造方法 | |
JP3456404B2 (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |