JP3557876B2 - ＧａＮ系半導体素子及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は半導体素子及びその製造方法に関する。更に詳しくは、シリコン基板とＧａＮ系半導体からなる発光素子構造とを備えてなり、緑色乃至青色という短波長領域の光を発光する素子及びその製造方法の改良に関する。また、この発明は受光素子にも適用できる。
【０００２】
【従来の技術】
ＧａＮ系の半導体は例えば紫外〜赤色の発光素子（現在は主として緑色及び青色）として利用できることが知られている。かかる発光素子では、基板にサファイアが用いられ、例えばＡｌＮ製等のバッファ層を介してＧａＮ系の半導体層が積層されて発光素子構造が形成される。発光素子構造としては、バッファ層の上にｎ型の第１の半導体層、活性層（発光層）及びｐ型の第２の半導体層を順次形成する構成である。成長の方法として有機金属化合物気相成長法（以下、「ＭＯＶＰＥ法」という。）を採用した場合、第１及び第２の半導体層の成長温度に比べ、活性層の成長温度は低い。例えば、緑色発光ダイオードの場合、前者（ＧａＮ層）の成長温度は約９００℃であるのに対し、活性層の量子井戸層（ＩｎＧａＮ層）の成長温度は約６００℃である。
【０００３】
このような素子において、サファイア基板を他の材料に置換することが望まれている。サファイア基板は高価であるからである。更には、サファイア基板は絶縁体であるため同一面側に両電極を形成するために半導体層をエッチングしなければならず、それに応じてボンディングの工程も２倍となる。また、両電極を同一面側に形成する為、素子サイズの小型化にも限界があった。さらには、チャージアップの問題もあった。
【０００４】
このようなサファイア基板の不具合を回避するため、シリコン基板上にＧａＮ系の導体層を成長させる技術が検討されている。特開平８−３１０９００号公報、特開平９−９２８８２号公報等を参照されたい。
【０００５】
【発明が解決しようとする課題】
しかしながら、本発明者の検討によれば、シリコン基板の上にＧａＮ系の半導体層を成長させることは非常に困難であった。その原因の一つに、シリコンとＧａＮ系の半導体の熱膨張率の差がある。シリコンの線膨張係数が４．７ Ｘ １０^−６／Ｋであるのに対しＧａＮの線膨張係数は５．５９ Ｘ １０^−６／Ｋであり、前者が後者より小さい。従って、ＧａＮ系の半導体を成長させる際に加熱をすると、図１に示す如く、シリコン基板１が伸長されＧａＮ系の半導体層３側が圧縮するようにウエハが変形する。このとき、半導体層３内に引っ張り応力が生じ、その結果クラック５の発生するおそれがある。
発光素子構造についてみれば、基板の上に形成されるクラッド層の成長温度が活性層の成長温度より高い。従って、当該クラッド層にクラックが生じ易い。このようなクラックのある層の上に活性層を成長させると、活性層に当該クラックの影響が及び、活性層はその本来の機能を発揮できなくなる。
【０００６】
【課題を解決するための手段】
この発明は本発明者らが見いだした上記課題の少なくとも１つを解決するためになされた。そしてその構成は次の通りである。
ＧａＮ系半導体からなる半導体素子を製造する方法であって、
前記ＧａＮ系半導体よりも熱膨張係数が小さい材料からなる基板の上に第１の半導体層を形成し、
該第１の半導体層の結晶構造にクラックを発生させ、
該クラックの発生された第１の半導体層の上に第２の半導体層を形成し、
その後、活性層を形成する、ことを特徴とする半導体素子の製造方法。
【０００７】
上記のようにして半導体素子を形成すれば、図２に示すように、予め第１の半導体層１３の結晶構造にクラック１２が発生されているため、その後の半導体層を形成する際の引張り応力は第１の半導体層１３内に既にあるクラック１２によって吸収緩和される。従って、第２の半導体層１４においてクラックは殆ど発生することがない。よって、活性層１５はクラック１２の影響を何ら受けることなく成長し、このようにして形成された活性層１５はその本来の機能を発揮できる。即ち、発光効率が向上し、寿命が向上し、歩留まりが向上する。
第１の半導体層１３にクラック１２が発生してその応力が逃がされるので、ウエハの反り返りが緩和される。従って、最終段階においてウエハは平板状に近くなり、これを所望の形状に切り分ける作業が容易になる。
【０００８】
上記において、ＧａＮ系の半導体とはＩＩＩ属窒化物半導体であって、一般的にはＡｌ_ＸＩｎ_ＹＧａ_{１ーＸーＹ}Ｎ（Ｘ＝０、Ｙ＝０、Ｘ＝Ｙ＝０を含む）で表される。
発光素子及び受光素子では、周知のように、活性層が異なる導電型の半導体層（クラッド層）で挟まれる構成であり、活性層には超格子構造やダブルヘテロ構造等が採用される。
かかるＧａＮ系半導体層は例えばＭＯＶＰＥ法により形成される。
【０００９】
基板１１はシリコン製のものを考慮しているが、ＧａＮ系半導体より熱膨張係数の小さいものあれば、他の材料で形成された基板にもこの発明が適用できることは言うまでもない。
【００１０】
第１の半導体層１３の材質は、ＧａＮ系のものであれば、特に限定されない。
この第１の半導体層１３とシリコン基板１１との間に、バッファ層を形成することが好ましい。
【００１１】
かかる第１の半導体層を基板上に形成すると、両者の熱膨張係数の違いから、ウエハは図１に示すように変形する。そして、この第１の半導体層にクラックを確実に発生させるには、これを基板とともに冷却（降温）する。発光素子構造の中で活性層、特に量子井戸層の成長温度（第４の温度）が最も低いことをを考慮して、ここでは当該活性層の成長温度（第４の温度）より低い温度（第２の温度）まで冷却する。これにより、当該クラックを発生させるために冷却する工程でウエハは一旦図１の状態から平板状に戻り、第１の半導体層の圧縮応力が解放される。このときにも、第１の半導体層の結晶構造がずれてクラックを生じさせる（図２参照）。
【００１２】
その後、再度昇温して残りの半導体層１４、１５を形成するときには、ＧａＮ系半導体とシリコン基板との熱膨張係数の違いからウエハが変形するが、半導体層内の引っ張り応力は主に第１の半導体層１３に集中し、他の半導体層１４、１５にはクラックが殆ど発生しない。第１の半導体層１３には既にクラック１２が生じており、その結晶構造がずれやすくなっているからである。
【００１３】
温度制御の容易さを考慮すると、第１の半導体層は室温まで冷却することが好ましい。
【００１４】
第１の半導体層１３内により積極的にクラック１２を発生させるため、急速冷却とすることもできる。
また、第１の半導体層１３を基板１１と共にその成長温度よりも高い温度まで昇温し、より強い圧縮応力を第１の半導体層１３に与え、その後冷却することによっても当該第１の半導体層１３内にクラック１２を発生させることができる。この場合、冷却後の温度は次の半導体層１４を形成する温度でよい。好ましくは、冷却後の温度を活性層１５の成長温度よりも低くする。更に好ましくは、冷却後の温度を室温とする。
また、ウエハに物理的な力、例えばウエハが図１の様に撓むようにウエハを両側から圧縮する、第１の半導体層１３に衝撃を加える、ことによって第１の半導体層１３にクラック１２を発生させることもできる。
熱履歴と物理的な力との両者を組み合わせて第１の半導体層１３にクラック１２を発生させることもできる。
【００１５】
第１の半導体層１３は活性層１５より厚くすることが好ましい。膜厚は１〜５μｍとすることが好ましい。
また、結晶構造にクラックを持った第１の半導体層は１層に限られるものではなく、図３に示すように２層、及び２層以上、とすることができる。
図３では、下側の第１の半導体層１３にクラック１２を発生させた後、上側の第１の半導体層１３’の材料を成長させ、その後クラック１２’を発生させる。このとき、上下の第１の半導体層１３及び１３’の材料及びクラック１２及び１２’の発生条件は、制御を容易にする見地から、同一とすることが好ましい。
【００１６】
第２の半導体層１４はクラック１２の発生した第１の半導体層１３の直上に連続して形成される。この第２の半導体層１４は活性層１５の下地層となり、活性層１５を形成するときに第１の半導体層１３のクラック１２を埋め、このクラック１２が活性層１５に影響しないようにする。そのためには、第１の半導体層１３の材料となじみのよい材料で第２の半導体層１４を形成することが好ましい。実施例では第２の半導体層１４を、第１の半導体層１３と同じの、ｎクラッド層の材料で形成した。
第２の半導体層１４の膜厚は特に限定されないが、クラック１２の影響を隠し、第２の半導体層１４の表面がフラットとなるようにするには、この膜厚を２〜４μｍとすることが好ましい。
【００１７】
【実施例】
以下、この発明の一の実施例を説明する。この実施例は発光ダイオード２０であり、その構成を図４に示す。
【００１８】
各半導体層のスペックは次の通りである。

【００１９】
上記において、第１及び第２の半導体層２３、２４によってｎクラッド層が構成される。
バッファ層はＡｌＧａＮ（１０％以上）から形成することもできる。
第２の半導体層２４は活性層２５側の低電子濃度ｎ層とバッファ層２２側の高電子濃度ｎ^＋層とからなる２層構造とすることができる。
活性層２５は超格子構造のものに限定されず、シングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
活性層２５とｐクラッド層２６との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌ_ＸＩｎ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（Ｘ＝０，Ｙ＝０，Ｘ＝Ｙ＝０を含む）層を介在させることができる。これは活性層２５中に注入された電子がｐクラッド層２６に拡散するのを防止するためである。
ｐクラッド層２６を活性層２５側の低ホール濃度ｐ層と電極２７側の高ホール濃度ｐ^＋層とからなる２層構造とすることができる。
【００２０】
各半導体層は周知のＭＯＶＰＥ法により形成される。この成長法においては、アンモニアガスと３族元素のアルキル化合物ガス、例えばトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
【００２１】
第１の半導体層２３を形成した後、この半導体層を基板と共に室温まで放冷する。これにより、第１の半導体層２３の結晶構造にクラックが発生する。
その後、第２の半導体層２４の成膜温度まで基板及び半導体層を昇温し、第２の半導体層２４を成長させる。以下の半導体層は一般的な方法で形成される。
【００２２】
透光性電極２７は金を含む薄膜であり、ｐクラッド層２６の上面の実質的な全面を覆って積層される。ｐ電極２８も金を含む材料で構成されており、蒸着により透光性電極２７の上に形成される。
ｎ電極２９は、蒸着により基板２１へ取り付けられる。
【００２３】
従来技術では、前述の課題により実現不可能であったが、実施例の発光ダイオード２０の作製が可能となった。
【００２４】
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。
【００２５】
以下、次の事項を開示する。
（７） ＧａＮ系半導体からなる素子を製造する方法であって、
シリコン基板の上に、バッファ層を介して、第１の温度でｎ伝導型の第１の半導体層を成長させる第１のステップと、
前記シリコン基板と前記第１の半導体層を第２の温度まで降温する第２のステップと、
再び前記第１の温度まで昇温して、前記第１の半導体層の上に更にｎ伝導型の第１の半導体層を成長させる第３のステップと、
前記第１の温度より低くかつ前記第２の温度より高い第４の温度で活性層を形成する第４のステップと、を含んでなるＧａＮ系半導体素子の製造方法。
【００２６】
（８） 前記第２のステップでは、前記シリコン基板と前記第１の半導体層とを放冷により室温まで降温する、ことを特徴とする（７）に記載のＧａＮ系半導体素子の製造方法。
【００２７】
（９） 前記第２のステップは前記第１の半導体層の結晶構造にクラックを生じさせること、を特徴とする（７）に記載のＧａＮ系半導体素子の製造方法。
【図面の簡単な説明】
【図１】図１はシリコン製の基板とＧａＮ系半導体層との熱膨張率の差に起因するウエハの反りを説明する図である。
【図２】図２は本発明の概念図である。
【図３】図３はこの発明の他の実施態様の概念図である。
【図４】図４はこの発明の実施例の発光ダイオードの構成を示す図である。
【符号の説明】
１、１１、２１ 基板
５、１２、１２’ クラック
１３、１３’、２３ 第１の半導体層
１４、２４ 第２の半導体層
１５、２５ 活性層
２０ 発光ダイオード

Claims (3)

1. ＧａＮ系半導体からなる半導体素子を製造する方法であって、
   第１の温度でシリコン基板の上に第１の半導体層を形成する第１のステップと、
   該第１の半導体層を前記基板とともに第２の温度まで降温して前記第１の半導体層の結晶構造にクラックを生じさせる第２のステップと、
   その後、昇温して第３の温度で、前記第１の半導体層の形成に連続して該第１の半導体層の直上に第２の半導体層を形成する第３のステップと、
   その後、前記第２の温度以上の温度である第４の温度で活性層を形成する第４のステップと、からなるＧａＮ系半導体素子の製造方法。
2. 前記第２の温度は室温である、ことを特徴とする請求項１に記載のＧａＮ系半導体素子の製造方法。
3. ＧａＮ系半導体からなる半導体素子を製造する方法であって、
   第１の温度でシリコン基板の上に第１の半導体層を形成する第１のステップと、
   該第１の半導体層を前記基板とともに第２の温度まで降温して前記第１の半導体層の結晶構造に応力を吸収緩和するクラックを生じさせる第２のステップと、
   その後、昇温して第３の温度で、前記第１の半導体層の形成に連続して該第１の半導体層の直上に第２の半導体層を形成する第３のステップと、
   その後、前記第２の温度以上の温度である第４の温度で活性層を形成する第４のステップと、からなるＧａＮ系半導体素子の製造方法。

Images