TW201607076A - Ｌｅｄ元件 - Google Patents

Ｌｅｄ元件 Download PDF

Info

Publication number
TW201607076A
TW201607076A TW104115597A TW104115597A TW201607076A TW 201607076 A TW201607076 A TW 201607076A TW 104115597 A TW104115597 A TW 104115597A TW 104115597 A TW104115597 A TW 104115597A TW 201607076 A TW201607076 A TW 201607076A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
led element
heterostructure
film thickness
Prior art date
Application number
TW104115597A
Other languages
English (en)
Other versions
TWI560903B (zh
Inventor
Kohei Miyoshi
Masashi Tsukihara
Original Assignee
Ushio Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Electric Inc filed Critical Ushio Electric Inc
Publication of TW201607076A publication Critical patent/TW201607076A/zh
Application granted granted Critical
Publication of TWI560903B publication Critical patent/TWI560903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Abstract

實現不會產生起因於鄰接於活性層之n型半導體層的晶格不匹配的課題，確保活性層內之水平方向的電流擴散，提升發光效率的LED元件。 本發明的LED元件，係具備以n型氮化物半導體所構成的第一半導體層、形成於第一半導體層的上層，且以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所構成的第二半導體層、形成於第二半導體層的上層，且以膜厚為10nm以上之Inx2Ga1-x2N(0<x2<1)所構成的第三半導體層，與以Alx3Gay3Inz3N(0<x3<1，0<y3<1，0≦z3<1，x3+y3+z3=1)所構成的第四半導體層的層積構造所構成的異質構造體、及形成於異質構造體的上層，且以p型氮化物半導體所構成的第五半導體層。

Description

LED元件
本發明係關於LED元件，尤其關於以氮化物半導體所構成的LED元件。
先前，作為以氮化物半導體構成的LED元件，如以藍色LED為代表，於藍寶石基板上藉由磊晶成長，形成半導體層構造體(層積半導體基板)。此種技術係例如於後述專利文獻1及專利文獻2所揭示。
於專利文獻1，揭示具有於藍寶石基板上，依序層積由n-GaN所成之n型接觸層、由n-AlGaN所成之n型被覆層、由n-InGaN所成之活性層、由p-AlGaN所成之p型被覆層、由p-GaN所成之p型接觸層之構造的LED。活性層係利用單量子井結構或多量子井結構來實現。
然後，藍寶石基板與n型接觸層之間，形成有由GaN、AlGaN或AlN所成的緩衝層。於形成活性層的n-InGaN，摻雜有Si及Ge等的施體不純物及/或Zn及Mg等的受體不純物。
於專利文獻2，揭示在形成LED的層積半導 體中，於面方位對齊於c軸方向的AlN上，成長形成比其晶格參數大，且面方位對齊於c軸方向的GaN層，並於其上依序形成比其晶格參數小的n-AlGaN層、具有多量子井結構的活性層、p-AlGaN層的內容。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平10-93138號公報
[專利文獻2]日本特開2005-209925號公報
GaN及AlGaN等的氮化物半導體係具有纖維鋅礦型結晶構造(六方晶體構造)。纖維鋅礦型結晶構造之面係利用4指數表記(六方晶體指數)，使用以a1、a2、a3及c所示之基本向量，表示結晶面及方位。基本向量c係延伸於[0001]方向，該方向稱為「c軸」。垂直於c軸之面係稱為「c面」或「(0001)面」。
先前，使用氮化物半導體來製作半導體發光元件時，作為使氮化物半導體結晶成長的基板，使用主面具有c面基板的基板。實際上，於該基板上在低溫下使GaN層成長，進而，於其上層使氮化物半導體層成長。
圖10係揭示先前之LED元件90的構造的概略剖面圖。再者，於以下圖面中，實際的尺寸比與圖面上 的尺寸比不一定一致。
LED元件90係於例如由藍寶石所成的成長基板91的上層，具有膜厚3μm的由GaN所成的無摻雜層92，與於無摻雜層92的上層，具有例如膜厚1.5μm的由n-AlGaN所成的n型被覆層93。進而，LED元件90係於n型被覆層93的上層，具有構成交互週期性層積例如膜厚2nm的由InGaN所成之發光層，與膜厚5nm的由AlGaN所成之障壁層所成的MQW(Multi-quantum Well：多重量子井)的活性層94。
進而，LED元件90係於活性層94的上層，具有例如由p-AlGaN層所成的p型被覆層95，於其上層具有由p+-GaN層所成的P型接觸層96。
在此，於GaN與AlN的晶格參數之間存在有差。具體來說，GaN的晶格參數係關於a軸方向為0.3189nm，關於c軸方向為0.5185nm，相對於此，AlN的晶格參數係關於a軸方向為0.3112nm，關於c軸方向為0.4982nm。因此，於由GaN所成之無摻雜層92的上層，使由包含晶格參數比GaN小之AlN的AlGaN所成的n型被覆層93成長的話，於n型被覆層93會發生起因於晶格不匹配的拉伸應力99。再者，拉伸應力99所示之箭頭表示應力的朝向。拉伸應力99係與n型被覆層93之膜厚的增大一起增大，超過某臨限值的話，會產生伴隨於表面粗化及裂痕、結晶缺陷的錯位差排，導致發光效率的降低。
另一方面，n型被覆層93的膜厚過薄時，對形成於p型接觸層96之上面的供電端子與n型被覆層93之間施加電壓的話，從供電端子電流的大半會流通至與基板面正交之方向。亦即，電流僅流通活性層94內之一部分的區域，發光區域變少，結果導致發光效率的降低。進而，因電流流通於活性層94的一部分，局部發生電流集中，產生在活性層94內之載波的不均勻性，無法取得高發光強度。
本發明係有鑑於前述課題，目的為實現不會產生起因於鄰接於活性層之n型半導體層的晶格不匹配的課題，確保活性層內之水平方向的電流擴散，提升發光效率的LED元件。
本發明的LED元件，其特徵為具備：第一半導體層，係以n型氮化物半導體所構成；第二半導體層，係形成於前述第一半導體層的上層，且以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所構成；異質構造體，係形成於前述第二半導體層的上層，且以膜厚為10nm以上之Inx2Ga1-x2N(0<x2<1)所構成的第三半導體層，與以Alx3Gay3Inz3N(0<x3<1，0<y3<1，0≦z3<1，x3+y3+z3=1)所構成的第四半導體層的層積構造所構成；及第五半導體層，係形成於前述異質構造體的上層，且 以p型氮化物半導體所構成。
藉由以Inx2Ga1-x2N(0<x2<1)所構成的第三半導體層，與以Alx3Gay3Inz3N(0<x3<1，0<y3<1，0≦z3<1，x3+y3+z3=1)所構成的第四半導體層的異質連接，因兩材料的能帶隙的不同，於兩層的界面形成能帶彎區域。於該能帶彎區域，形成水平方向移動度高的二維電子氣體層。
在此，關於本發明的LED元件具備的第三半導體層，係設為相較於為了構成一般之MQW構造的量子井層所形成之InGaN的膜厚(例如2nm程度)，具有充分厚度的10nm以上。在一般之MQW結構中，為了防止量子史塔克效應所致之發光比例的降低，進行將InGaN的膜厚設為2nm程度，就算厚一點，也設為7nm以下。
如此，利用增加第三半導體層的膜厚，可加大藉由Inx2Ga1-x2N所形成之幾乎平坦的能帶區域，增加確保電子的容量。到於該區域充分蓄積電子為止之間，電子無法超越藉由Alx3Gay3Inz3N所形成之障壁。之間，二維電子氣體往平行於界面的方向移動，故電子會往水平方向擴散。
亦即，在電子充分地往水平方向擴散，於能帶彎區域及幾乎平坦的能帶區域內，蓄積了充分量的電子的階段中，電子會超越Alx3Gay3Inz3N的障壁，往以p型氮化物半導體構成的第五半導體層側移動。亦即，到電流從p型半導體層(第五半導體層)側往n型半導體層(第一半 導體層)側流動為止，一旦實現電子往水平方向的擴散。藉此，因為流動於異質構造體內的電流會往水平方向擴散，可使異質構造體整體發光，可提升發光效率。
然而，於先前的半導體發光元件中，是於n型半導體層的上層，具有由InGaN/AlGaN的多週期構造所成的MQW的構造。在此，作為位於MQW之下層的n型半導體層，因應發光波長，使用GaN或AlGaN。InN的晶格參數係關於a軸方向為0.3540nm，關於c軸方向為0.5705nm。亦即，InGaN係包含晶格參數比GaN及AlGaN大之InN的混晶。因此，對於構成MQW的InGaN層，發生壓縮應力，因為該應力，對於InGaN層產生壓電極化(Piezoelectric polarization)。
圖1係模式揭示以InGaN/AlGaN構成之MQW的能帶圖者。再者，於圖1中，(a)是不考慮起因於前述壓電極化之內部電場而模式描繪的能帶圖，(b)是考慮內部電場而模式描繪的能帶圖。
如圖1(a)所示，不存在內部電場時，能帶圖成為平坦。但是，如上所述，實際上，MQW存在內部電場。電子與電洞在電氣上相反，故該內部電場具有將電子與電洞在空間上分離的方向之應力的作用。亦即，承受該內部電場的影響，電子的波動函數與電洞的波動函數被分離，再結合機率降低。此狀況也顯現於圖1(b)所示之傳導帶101與價電子帶102的形狀。
如上所述，藉由內部電場，應力會作用於電 子的波動函數與電洞的波動函數被拉離的方向。因此，先前，對於為了提升發光效率來說，縮小MQW的量子井寬度，亦即使InGaN的膜厚變薄來形成發光元件。一般的MQW構造之量子井寬度係如上所述，為2nm以下程度。
但是，在本發明的構造中，利用將以Inx2Ga1-x2N構成之第三半導體層的膜厚設為相較於先前的MQW更厚，擴張平坦的能帶區域，利用二維電子氣體所致之電子的擴散。因此，晶格不匹配所致之能帶的應變的問題，係相較於先前的MQW的構造更為顯著化。
因此，為了對應該問題，本發明的LED元件，係如前述構造般，在第一半導體層與異質構造體之間，具備且以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所構成的第二半導體層。第二半導體層與第三半導體層相同，以包含In的氮化物半導體層所構成，故第二半導體層與第三半導體層的晶格參數的差較小。因此，相較於不設置第二半導體層，於第一半導體層的上層形成異質構造體之狀況，可縮小異質構造體內發生的內部電場。
在此，將第二半導體層的膜厚設為10nm以上更理想。藉由將第二半導體層的膜厚形成為較厚，更提升晶格參數差的緩和效果，可更縮小異質構造體內發生的內部電場。又，利用將膜厚設為10nm以上，可改善Alx1Gay1Inz1N層的表面形態。再者，第二半導體層係設為 不產生結晶缺陷的臨限膜厚以下為佳。
又，於前述構造中，異質構造體係作為第二半導體層的正上方層所形成者亦可，作為於第二半導體層的上面，隔著膜厚1~2nm程度的氮化物半導體層所形成者亦可。
再者，以下，有將第二半導體層記載為「AlGaInN」之狀況，此係單只是省略Al、Ga、In及N的組成比的記述所記載者，並不是限定於各組成比為1：1之狀況的趣旨。關於「AlGaN」、「InGaN」的記述也是相同的趣旨。
在此，第一半導體層可設為以AlGaN所構成者。
又，將第三半導體層的膜厚設為10nm以上25nm以下亦可。如「實施方式」的項目中後述般，發現在將第三半導體層的膜厚設為比25nm厚，例如30nm時，有結晶缺陷等的問題會顯著化，光輸出會降低之狀況。亦即，第三半導體層的膜厚係設為不產生結晶缺陷的臨限膜厚以下為佳。利用作為相關構造，可比先前的LED元件獲得更高的光輸出。再者，利用將第三半導體層的膜厚設為該範圍內，也可獲得提升對於元件的ESD(Electro Static Discharge：靜電放電)之耐壓的效果。
又，異質構造體作為第三半導體層與第四半導體層重複複數週期所構成者亦可。
作為此種構造時，根據形成複數個異質連接的 界面，也形成複數個形成二維電子氣體層的區域。又，也形成複數個藉由具有作為電子蓄積層之功能的Inx2Ga1-x2N所形成之幾乎平坦的能帶區域。藉此，可更提升電流擴散的效果，可更提升光輸出。
再者，將第四半導體層以Alx3Ga1-x3N(0<x3<1)構成亦可。藉由本案發明者的銳意研究，發現於複數週期重複異質構造體之狀況中，即使將所有的第四半導體層以Alx3Ga1-x3N構成之狀況中，也可利用將Alx1Gay1Inz1N的四元混晶層所成的第二半導體層，設置於異質構造體與第一半導體層之間，來提升光輸出。再者，在於第一半導體層側的異質構造體的正下方構成第二半導體層時，第二半導體層係構成第一障壁層(first barrier)。
再者，第四半導體層係作為無摻雜層亦可，作為n型半導體層亦可。再者，藉由為了使第四半導體層成為n型半導體層而摻雜Si，可提升LED元件的光輸出。依據本發明的構造，相較於具備先前之MQW的LED元件，可提高Si摻雜濃度，故也可獲得減低高電流注入時之工作電壓的效果。
又，本發明的LED元件也可構成為尖峰發光波長為362nm以上，395nm以下的元件。
本發明的LED元件係以比具備先前之MQW的LED元件更厚膜地構成活性層(異質構造體)，故相較於 先前更可確保活性層內之水平方向的電流擴散，提升發光效率。然後，藉由本發明的LED元件具備之第二半導體層，緩和晶格參數差，故也可解決起因於鄰接活性層之n型半導體層的晶格不匹配的課題。
1‧‧‧LED元件
2‧‧‧異質構造體
2A‧‧‧多層構造部
3‧‧‧第三半導體層
4‧‧‧第四半導體層
5‧‧‧第二半導體層
11‧‧‧成長基板
13‧‧‧無摻雜層
15‧‧‧第一半導體層
19‧‧‧第五半導體層
21‧‧‧p型接觸層
30‧‧‧傳導帶
31‧‧‧價電子帶
32‧‧‧InGaN的費米能階
33‧‧‧AlGaN的費米能階
41‧‧‧形成於AlGaN與InGaN的界面的能帶彎區域
42‧‧‧InGaN所形成之幾近平坦的能帶區域
90‧‧‧先前的LED元件
91‧‧‧成長基板
92‧‧‧無摻雜層
93‧‧‧n型被覆層
94‧‧‧以MQW所構成之活性層
95‧‧‧p型被覆層
96‧‧‧p型接觸層
99‧‧‧拉伸應力
101‧‧‧傳導帶
102‧‧‧價電子帶
[圖1]模式揭示以InGaN/AlGaN構成之MQW的能帶的圖面。
[圖2]揭示本發明的LED元件之構造的概略剖面圖。
[圖3]揭示本發明的LED元件之其他構造的概略剖面圖。
[圖4]揭示使第三半導體層的In組成變化時，LED元件的尖峰發光波長與光輸出的關係的圖表。
[圖5A]模式揭示異質構造體的理想能帶圖者。
[圖5B]反映壓電電場的影響，模式揭示異質構造體的能帶圖者。
[圖5C]反映半導體材料的相互作用，模式揭示異質構造體之傳導帶的能帶圖者。
[圖5D]反映半導體裝置的相互作用，模式揭示異質構造體之傳導帶的能帶圖者。
[圖4A]對比實施例1、實施例2、參考例、及先前例之各LED元件的光輸出的圖表。
[圖7]對比將第二半導體層的膜厚設為一定，使In組 成變化所製造之各LED元件的光輸出的圖表。
[圖8]揭示於LED元件中，使第三半導體層的膜厚變化時，膜厚與所得之光輸出的關係的圖表。
[圖9]揭示實施例1、實施例2、參考例、及比較例之各LED元件的產率的表。
[圖10]揭示先前的LED元件之構造的概略剖面圖。
[構造]
圖2係揭示本發明的LED元件之構造的概略剖面圖。於以下各圖面中，實際的尺寸比與圖面上的尺寸比不一定一致。
本發明的LED元件1係於藍寶石等之成長基板11的上層，具有無摻雜層13，於其上層具有以n型氮化物半導體所構成之第一半導體層15。第一半導體層15係構成n型被覆層。
LED元件1係更於第一半導體層的上層，具有以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所構成的第二半導體層5。然後，LED元件1係於第二半導體層5的上層，具有以Inx2Ga1-x2N(0<x2<1)所構成的第三半導體層3，與以Alx3Gay3Inz3N(0<x3<1，0<y3<1，0≦z3<1，x3+y3+z3=1)所構成的第四半導體層的層積構造所構成的異質構造體2。
LED元件1係更於異質構造體2的上層，具有以p型氮化物半導體所構成之第五半導體層19。第五半導體層19係構成p型被覆層。再者，圖2所示之LED元件1係於該第五半導體層19的上層，具備高濃度摻雜p型不純物的p接觸層21。以下，針對LED元件1的構造，進行詳述。
(成長基板11)
成長基板11係以藍寶石基板所構成。再者，藍寶石之外，以Si、SiC、GaN、YAG等構成亦可。
(無摻雜層13)
無摻雜層13係以GaN形成。更具體來說，藉由由GaN所成之低溫緩衝層，與於其上層由GaN所成之基底層所形成。
(第一半導體層15)
第一半導體層15在本實施形態中以n-AlGaN構成，作為n型不純物，摻雜有Si、Ge、S、Se、Sn、Te等。再者，作為於接觸無摻雜層13的區域，包含以n-GaN構成之層(保護層)的構造亦可。此時，於保護層摻雜有Si、Ge、S、Se、Sn、Te等的n型不純物，尤其摻雜Si為佳。在本實施形態中，作為一例，以n-Al0.1Ga0.9N，形成第一半導體層15。
又，以n-GaN構成第一半導體層15亦可。
(第五半導體層19)
第五半導體層19在本實施形態中，以p-AlGaN構成，摻雜Mg、Be、Zn、C等的p型不純物。在本實施形態中，作為一例，以p-Al0.3Ga0.7N與p-Al0.07Ga0.93N的層積構造，形成第五半導體層19。再者，作為於接觸p接觸層21的區域，包含以GaN構成之層(保護層)的構造亦可。此時，於保護層，摻雜有Mg、Be、Zn、C等的p型不純物亦可。
(p型接觸層21)
P型接觸層21係例如以p-GaN構成。尤其高濃度摻雜Mg、Be、Zn、C等的p型不純物，以p+-GaN層構成。
(第二半導體層5)
第二半導體層5，係以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所構成。在本實施形態中，作為一例，作為第二半導體層5以膜厚20nm的Al0.06Ga0.92In0.02N所構成者進行說明。
(異質構造體2)
如上所述，異質構造體2係於以Inx2Ga1-x2N(0<x2<1)所構成的第三半導體層3，與以Alx3Gay3Inz3N(0<x3<1， 0<y3<1，0≦z3<1，x3+y3+z3=1)所構成的第四半導體層4的層積構造所構成。於本實施形態中，異質構造體2構成LED元件1的活性層。亦即，以Inx2Ga1-x2N所構成的第三半導體層3構成發光層，以Alx3Gay3Inz3N所構成的第四半導體層4構成障壁層。
在本實施形態中，作為一例，作為第三半導體層3以膜厚為15nm的In0.02Ga0.98N所構成，第四半導體層4以膜厚為20nm的n-Al0.06Ga0.94N所構成者進行說明。
然而，圖10所示之先前的LED元件1具備的活性層94，係構成發光層的InGaN與構成障壁層的AlGaN重複複數個週期所形成。更詳細來說，以挾持構成發光層的InGaN層之方式構成AlGaN層。
相對於此，LED元件1係以Alx1Gay1Inz1N構成的第二半導體層5構成n層側之初始的障壁層(first barrier)。相較於以Alx1Gay1Inz1N構成的第二半導體層5及以Alx3Gay3Inz3N構成的第四半導體層4，以Inx2Ga1-x2N構成的第三半導體層3的能帶隙較小。因此，第二半導體層5及第四半導體層4構成障壁層，第三半導體層3構成發光層。
再者，如圖3所示，LED元件1作為具備重複複數個週期異質構造體2所成的多層構造部2A亦可。此時，n層側，亦即形成於最接近第一半導體層15的位置的第三半導體層3，構成被第二半導體層5與第四半導 體層4挾持的發光層。又，形成於最接近第一半導體層15的位置的第三半導體層3以外的第三半導體層3，構成被複數第四半導體層挾持的發光層。
於圖3所示的LED元件1中，是在位於多層構造部2A的最上層之第四半導體層4的上層，具備第五半導體層19及p接觸層21的構造。位於多層構造部2A之最上層的第四半導體層4構成最後障壁層(last barrier)。
再者，在圖2中已揭示具備異質構造體2重複3週期層積的多層構造部2A的構造，但是，重複的週期數並不限定於3。例如，作為5週期亦可，作為其他週期數亦可。
又，代替圖2的構造，作為於第二半導體層5的正上方具備第四半導體層4，以下，交互層積第三半導體層3與第四半導體層4所成的構造亦可。此時，形成於最接近第一半導體層15的位置的第四半導體層4構成初始障壁。再者，此時，成為所有第三半導體層3被複數第四半導體層4挾持的構造。
[異質構造體2的功能說明]
以下，針對藉由具備前述構造的異質構造體2，LED元件1較於先前的LED元件90更為提升發光效率之狀況，參照實施例來進行說明。再者，在以下的說明中，作為將以Alx3Gay3Inz3N構成的第四半導體層所包含之In組 成設為0%(亦即z3=0)者進行說明，但是，即使第四半導體層是以在5%的範圍內包含In的Alx3Gay3Inz3N所構成，也可進行相同的議論。
又，在以下的說明中，為了比較檢證所用的LED說明90，作為藉由MQW所形成的活性層94，採用膜厚2nm的InGaN與膜厚5nm的AlGaN交互層積5週期所形成者。
(關於尖峰發光波長的考察)
圖4係揭示使構成異質構造體2之第三半導體層3(Inx2Ga1-x2N)的In組成，亦即x2值變化時，LED元件1之尖峰發光波長與光輸出的關係的圖表。
在此，作為LED元件1，於身為n型半導體層的第一半導體層15的上層，具有由膜厚15nm的Al0.08Ga0.91In0.01N所成的第二半導體層5，於第二半導體層5的上層，具有以由膜厚15nm的In0.02Ga0.98N所成的第三半導體層3與由膜厚20nm的n-Al0.06Ga0.94N所成的第四半導體層4所構成之異質構造體2重複5週期所成的多層構造部2A的構造。
又，於圖4，為了比較，也記載未設置第二半導體層5及異質構造體2之先前的LED元件90的資料。如上所述，作為該LED元件90，設為具有膜厚2nm的InGaN與膜厚5nm的AlGaN交互層積5週期所成的活性層94的構造。
在圖4中，測定LED元件1及先前的LED元件90，都利用350μm角的元件，對該元件注入0.1A之電流時的光輸出。此係相當於將元件的電流密度設為100A/cm2之狀況。該電流密度對應設計作為高注入裝置時設為目標之值。再者，設計作為低注入裝置時的電流密度為20~30A/cm2程度。
依據圖4，可知於發光波長為362nm以上且395nm以下的範圍D1中，相較於先前的LED元件90，本發明的LED元件1的光輸出更為提升。另一方面，在發光波長比362nm短的357nm之狀況，以及比395nm長的400nm、410nm、420nm中，任一都是先前之LED元件90的光輸出比LED元件1高。該結果係表示以下內容者。
圖5A、圖5B及圖5C係模式揭示異質構造體2的能帶圖。再者，在圖5A中，將第三半導體層3記載為「InGaN」，將第四半導體層4記載為「AlGaN」。
相較於InGaN，AlGaN顯示較大的能帶隙。因此，如圖5A所示，如果不考慮內部電場的影響，會形成被第四半導體層4(AlGaN)挾持的第三半導體層3(AlGaN)所致之幾乎平坦的能帶區域。再者，在圖5A~圖5C中，例示多週期形成異質構造體2之狀況，但是，在異質構造體2以1週期形成時，利用以第二半導體層2(Alx1Gay1Inz1N)置換n層側的第四半導體層4，也可進行相同的議論。
在此，如前述般，在本實施例中，將第三半導體層3(InGaN)的膜厚設為15nm，遠比構成先前的LED元件90之活性層94的InGaN的膜厚2nm還厚。因此，於第三半導體層3的區域中，廣泛形成幾乎平坦的能帶區域。
在LED元件1中，在與藉由第三半導體層3(InGaN)所形成之平坦的能帶區域之面垂直的c軸方向，發生壓電極化(piezoelectric polarization)。圖5B係模式揭示考慮該壓電電場的影響所描繪之異質構造體2的能帶者。因壓電電場，能帶產生應變。
能帶的應變增大的話，電子與電洞的波動函數之重疊會減少，因電子與電洞再次結合而發光之比例會降低，產生所謂量子史塔克效應。該應變係第三半導體層3(InGaN)中的In組成比越大則越大。於尖峰發光波長為400nm以上的LED元件1中，相較於先前的LED元件90光輸出降低可推測為In組成比高所致之量子史塔克效應顯著化。又，晶格參數差所致之前述的錯位差排的影響也無法無視。
另一方面，欲實現尖峰發光波長低於360nm的357nm的光線時，需要極為降低第三半導體層3(InGaN)的In比率。先前的LED元件90之狀況中，構成活性層94之InGaN的膜厚為2nm程度，故可進行In的少量添加，可實現用以實現該程度之光線的最佳In比率。但是，在包含膜厚15nm之第三半導體層3(InGaN)的 LED元件1中，第三半導體層3(InGaN)的膜厚較厚，故In的含有量會變高，難以實現357nm程度之短波長的光線。據此，在實現尖峰發光波長為357nm的LED元件時，先前的LED元件90的光輸出會比LED元件1還高。
相對於此，於尖峰發光波長為362nm以上且395nm以下的範圍D1內，本發明的LED元件1的光輸出比先前的LED元件90還高。作為該理由，可推測出以下的內容。
如圖5A所示，相較於第三半導體層3(InGaN)，第四半導體層4(AlGaN)係電子能帶隙較大。於圖5A，揭示傳導帶30、價電子帶31以及第三半導體層3的費米能階32及第四半導體層4的費米能階33。再者，在圖5A中，並未考慮InGaN與AlGaN之間的相互作用。
圖5C係模式揭示反映兩個半導體材料的相互作用之傳導帶30的狀態者。費米能階32及33相互為等位，但是，因AlGaN與InGaN的能帶的不連續性，接近p層之第四半導體層4(AlGaN)的傳導帶被往下方拉，產生能帶彎區域41。於該能帶彎區域41內，形成水平方向移動度高的2維電子氣體層。又，如上所述，因增大第三半導體層3(InGaN)的膜厚，幾近平坦的能帶區域42會擴張，可蓄積多數電子，所以，到形成於第三半導體層3與第四半導體層4之界面的能帶彎區域41及於第三半導體層3之幾近平坦的能帶區域42蓄積電子為止，電子不會超過第四半導體層4的電位而超限。亦即，謀求 水平方向之電子的移動，結果，可實現水平方向的電流擴散。亦即，藉由第三半導體層3與第四半導體層4的異質連接，實現使電流往水平方向擴散的功能(電流擴散功能)。
如上所述，可知依據LED元件1的構造，尤其於尖峰發光波長為362nm以上，395nm以下的範圍內，可獲得光輸出比先前更為提升的效果。
再者，參照圖3如上所述，作為LED元件1具備重複複數個週期異質構造體2所成的多層構造部2A的構造亦可。圖5D係仿照圖5C模式揭示於具有複數週期異質構造體2的LED元件1中，異質構造體2之傳導帶30的能帶圖。
依據圖5D，利用具備複數週期的異質構造體2，可具有複數個擔任將電流往水平方向擴散之作用的能帶彎區域41，及具有蓄積電子之功能的幾近平坦的能帶區域42。藉此，可更提升電流擴散的效果。
(關於第二半導體層2的考察)
參照圖5A~圖5D所上所述，依據LED元件1，利用具備包含比先前的MQW更厚膜之第三半導體層3的異質構造體2，可提升電流擴散的效果，藉此，提升光輸出。
然而，如參照圖2~圖3所說明般，LED元件1係利用在形成於成長基板11上之由GaN所成的無摻雜 層13的上層，隔著n型的第一半導體層15使前述異質構造體2成長來形成。第三半導體層3係以InGaN構成，該InGaN係晶格參數比GaN或AlGaN還大。
因此，可預測於以比先前的MQW還厚膜地使InGaN成長所構成之異質構造體2，會發生比先前的MQW還高的壓電極化。為了緩和該壓電極化，本發明的LED元件1係在第一半導體層15與異質構造體2之間，具備以Alx1Gay1Inz1N的四元混晶所構成的第二半導體層5。第二半導體層5是以包含In的半導體層所構成，故第二半導體層5的晶格參數接近以InGaN構成之第三半導體層3的晶格參數。亦即，利用使第二半導體層5成長，可減弱成長於其上層之第三半導體層3的內部電場。
圖6係對比具備第二半導體層5的LED元件1(實施例1、實施例2)、不具備第二半導體層5的LED元件(比較例)、及先前的LED元件90(先前例)的光輸出的圖表。
實施例1的LED元件1係於由膜厚50nm的Al0.08Ga0.905In0.015N所成之第二半導體層5的上層，具有以由膜厚15nm的In0.015Ga0.985N所成的第三半導體層3，與由膜厚20nm的n-Al0.08Ga0.92N所成的第四半導體層4構成之異質構造體2被層積5週期的構造。
實施例2的LED元件1係於由膜厚20nm的Al0.08Ga0.905In0.015N所成之第二半導體層5的上層，具有以由膜厚15nm的In0.015Ga0.985N所成的第三半導體層3， 與由膜厚20nm的n-Al0.08Ga0.905In0.015N所成的第四半導體層4構成之異質構造體2被層積5週期的構造。亦即，實施例2與實施例1相較，將所有的第四半導體層4以AlGaInN的四元混晶層構成之處不同。
參考例的LED元件相較於實施例1的LED元件1，不具備第二半導體層2之處不同。亦即，於第一半導體層15的正上方，由膜厚15nm的In0.015Ga0.985N所成之第三半導體層3，與由膜厚20nm的n-Al0.08Ga0.92N所成之第四半導體層4構成的異質構造體2被層積5週期。
先前例的LED元件90，係以於n型被覆層93的正上方，具備由膜厚2nm的In0.02Ga0.98N所成之量子井層，與由膜厚5nm的n-Al0.08Ga0.92N所成之障壁層被重複5週期所成的活性層93之方式構成。
圖6係對上述之各LED元件供給電流，對比光輸出的圖表，橫軸表示施加電流值，縱軸表示光輸出。依據圖6，實施例1及實施例2顯示幾乎相同程度的光輸出，都實現比參考例及比較例還高的光輸出。再者，參考例實現比先前例還高的光輸出。
如上所述，利用具備異質構造體2，可實現比先前的LED元件90更好的水平方向之電流擴散。此係於圖6中也出現參考例的元件的光輸出也比先前例的元件更為提升之狀況。
然後，依據圖6，具備第二半導體層5之實施 例1及實施例2的各元件，光輸出比參考例的元件更為提升。此係暗示具備第二半導體層5的實施例1及實施例2，相較於先前例，異質構造體2之內部電場被緩和，再結合機率提升。
又，依據圖6，比較實施例1與實施例2的話，兩者的光輸出幾乎沒有差。據此，暗示至少在使異質構造體2成長前的階段中，使用以緩和晶格參數差的由AlGaInN所成的第二半導體層5成長的話，可減低第三半導體層3之內部電場。
圖7係將LED元件1的尖峰發光波長設為365nm帶，使第二半導體層5的In組成不同來比較光輸出的圖表。再者，第二半導體層5的膜厚以50nm統一。
依據圖7，在第二半導體層5的In組成為5%以下時，無法觀察到光輸出有意降低，但是，在In組成為8%時，可觀察到光輸出稍微降低。此係可推測因為In組成變高，從異質構造體2放射之光線的一部分在第二半導體層5內被吸收所致。進而，更增厚第二半導體層5的膜厚的話，第二半導體層5內會形成結晶缺陷，可預測到光輸出會更降低。
以Alx1Gay1Inz1N構成之第二半導體層5的In組成，亦即Z1值與第二半導體層5的膜厚之值，係依存於尖峰發光波長，亦即以Inx2Ga1-x2N構成之第三半導體層5的X2值。X2值越大則起因於晶格參數差的內部電場也越大，故對於為了緩和該內部電場來說，增加Z1值， 或增厚第二半導體層5的膜厚為佳。另一方面，過於增加Z1值的話，成長時會發生結晶缺陷，故無法層積較厚的第二半導體層5。
藉此，第二半導體層5係設為因應第三半導體層3之In組成的In組成，且不會發生結晶缺陷之範圍內的膜厚(臨限膜厚以下的膜厚)為佳。例如，在第二半導體層5的In組成為10%時，將膜厚設為大於0nm且50nm以下為佳。
(關於第三半導體層3的膜厚的考察)
如上所述，根據第三半導體層3(InGaN)形成幾近平坦的能帶區域42，於提高蓄積電子之能力的意義中，可說增大第三半導體層3的膜厚為佳。但是，起因於GaN與InGaN的晶格參數的差，過度增大第三半導體層3的膜厚的話，會產生晶格弛緩，於能帶彎區域41及幾近平坦的能帶區域42無法充分蓄積電子。
圖8係揭示於LED元件1中，使第三半導體層3的膜厚變化時，膜厚與所得之光輸出的關係的圖表。再者，以尖峰發光波長成為365nm之方式調整第三半導體層3的In組成。
依據圖8，可知在第三半導體層3的膜厚為5nm以下的區域D2，與6nm以上的區域D3中，光輸出與膜厚的關係產生變化。亦即，於區域S2內，將膜厚約3nm設為尖峰，膜厚比其更厚的話，光輸出會降低。該區 域D2係利用所謂量子井所致之量子效應，促進發光再結合的膜厚的範圍內，可推測是有助於先前的LED元件90的發光的區域。
相對於此，在膜厚6nm以上的區域D3中，再次第三半導體層3的膜厚變厚的話，則光輸出開始上升，將膜厚約15nm設為尖峰，膜厚比其還厚的話，則光輸出開始降低。該區域D3係可推測在藉由利用第三半導體層3與第四半導體層4的異質接合界面之能帶彎區域41的量子效應，來促進發光之膜厚的範圍內。
依據圖8，可知與作為MQW構造先前利用之膜厚的範圍內D2比較，作為LED元件1的構造，將第三半導體層3的膜厚設為10nm以上，25nm以下的範圍(區域D4)時，可比先前更提升光輸出。再者，作為LED元件1的構造，將第三半導體層3的膜厚設為比25nm還厚時，前述晶格弛緩所致之結晶缺陷導致的錯位差排會顯著化，面內的電流的均勻性降低，結果，相較於先前構造，光輸出也降低。
在第三半導體層3的膜厚極為薄時，如上所述，因為大幅承受內部電極的影響，幾乎平坦的能帶區域42也會形成傾斜，積存電子的能力變低。相對於此，使膜厚增厚到15nm的話，該平坦的能帶區域42會擴散，積存電子的能力增大。具有超過費米能階(32，33)之電位的電子，係流至p層側(圖5D之右側)。因此，在第三半導體層3的膜厚極為薄時，在充分積存電子之前，電流會 流通於LED元件，無法獲得充分擴散電流的效果。相對於此，將第三半導體層3的膜厚增厚到10nm以上的話，可將許多電子積存於能帶區域42，故在電子具有超過費米能階的電位之間，可利用藉由能帶彎區域41所構成之二維電子氣體來擴散電子。藉此，獲得電流擴散效果，且獲得提升光輸出的效果。
藉由以上內容，可知利用將第三半導體層3的膜厚設為10nm以上25nm以下，可獲得更加提升LED元件1的光輸出的效果。
進而，如本發明的LED元件1，相較於先前的LED元件90具備的InGaN層，利用增厚第三半導體層3的膜厚，可獲得LED元件本身對於ESD的耐壓特性提升，並提高產率的效果。圖9係揭示實施例1、實施例2、參考例、及比較例之各LED元件的產率的表。
對於實施例1、實施例2、參考例、及比較例的各LED元件，測定分別施加500V的正向電壓及反向電壓之後，作為反向偏壓，施加-5V時所流動的反向電流。此時，將該反向電流的絕對值為5μA以下(或未滿)者作為良好的元件，將反向電流的絕對值超過5μA者作為不良元件。
依據圖9，實施例1及實施例2的LED元件，係產率比參考例的LED元件還高，參考例的LED元件係產率比先前例的LED元件還高。
如上所述，實施例1、實施例2、及參考例的 各LED元件所具備的第三半導體層3(InGaN)，係膜厚比先前例的LED元件的MQW所具備的InGaN層還厚。如此，因為IhGaN層的膜厚變厚，第三半導體層3(InGaN)與第四半導體層4(AlGaN)之間容易產生二維電子氣體層。如上所述，二維電子氣體層具有將電流往水平方向擴散的效果，伴隨此狀況，電流難以集中於狹小的區域，緩和電場。結果，即使在瞬間施加高電壓之狀況中，也於異質構造體2中擴散電場，結果，可推測電場難以集中，元件的破壞難以發生。
再者，相較於參考例的LED元件，實施例1及實施例2的LED元件的產率提升，可推測是因為晶格的失配而形成於第三半導體層3(InGaN)的V字缺陷的直徑變小，抑制摻雜於第五半導體層19(p型半導體層)之p型不純物對第三半導體層3的擴散所導致。
再者，在前述實施形態中，異質構造體2作為形成於第二半導體層2的上面者進行說明。但是，於半導體發光元件1中，異質構造體2於第二半導體層2的上面，隔著膜厚極為薄的氮化物半導體層形成時，也可實現與前述相同的功能。本發明的本意並不是排除此種構造。
[LED元件1的製造方法]
接著，針對本發明的LED元件1的製造方法之一例，進行說明。再者，在後述製造方法中說明的製造條件及膜厚等的尺寸，僅為一例，並不是限定於該等數值者。 又，以下所示之製造法範例，是關於圖2所示的LED元件者。
<步驟S1>
首先，於成長基板11上，形成無摻雜層13。例如，藉由以下的工程來進行。
(成長基板11的準備)
作為成長基板11，使用藍寶石基板時，進行c面藍寶石基板的清洗。該清洗更具體來說，藉由例如於MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)裝置的處理爐內配置c面藍寶石基板，一邊對於處理爐內流通流量為10slm的氫氣，一邊將爐內溫度例如升溫至1150℃來進行。
(無摻雜層13的形成)
接著，於成長基板11(c面藍寶石基板)的表面，形成由GaN所成的低溫緩衝層，進而於其上層形成由GaN所成的基底層。該等低溫緩衝層及基底層對應無摻雜層13。
無摻雜層13的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為480℃。然後，一邊對於處理爐內，作為載體氣體，流通流量分別為5slm的氮氣及氫氣，一邊作為 原料氣體，將流量為50μmol/min的三甲基鎵(TMG)及流量為250000μmol/min的氨供給68秒鐘至處理爐內。藉此，於成長基板11的表面，形成厚度為20nm的由GaN所成的低溫緩衝層。
接著，將MOCVD裝置的爐內溫度升溫至1150℃。然後，一邊對於處理爐內作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為100μmol/min的TMG及流量為250000μmol/min的氨供給30分鐘至處理爐內。藉此，於低溫緩衝層的表面，形成厚度為1.7μm的由GaN所成的基底層。
<步驟S2>
接著，於無摻雜層13的上層，形成由n型氮化物半導體所成的第一半導體層15。
第一半導體層15的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力設為30kPa。然後，一邊對於處理爐內，作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為94μmol/min的TMG、流量為6μmol/min的三甲基鋁(TMA)、流量為250000μmol/min的氨及流量為0.025μmol/min的四乙基矽烷供給30分鐘至處理爐內。藉此，將具有Al0.06Ga0.94N的組成，Si濃度為3×1019/cm3且厚度為1.7μm的高濃度電子供給層形成於無摻雜層13的 上層。亦即，藉由此工程，至少關於上面的區域，會形成具有Si濃度為3×1019/cm3且厚度為1.7μm的高濃度電子供給層的由n-AlGaN所成之第一半導體層15。
再者，在此，作為第一半導體層15所包含的n型不純物使用Si來進行說明，但是，也可使用Ge、S、Se、Sn或Te等。再者，在該等之中，尤其Si為佳。
<步驟S3>
接著，於第一半導體層15的上層，形成以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所成的第二半導體層5。第二半導體層5的更具體形成方法係例如以下所述。
將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為830℃。然後，進行一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為1slm的氫氣，一邊作為原料氣體，將流量為10μmol/min的TMG、流量為1.6μmol/min的TMA、流量為12μmol/min的三甲基銦(TMI)及流量為300000μmol/min的氨，供給480秒鐘至處理爐內的步驟。藉此，形成以膜厚為20nm之Al0.06Ga0.92In0.02N所構成的第二半導體層5。
再者，第二半導體層5係設為5nm以上且未滿500nm的膜厚為佳，5nm以上且未滿200nm的膜厚更佳，5nm以上且未滿100nm的膜厚最理想。
<步驟S4>
然後，於第二半導體層5的上層，形成由Inx2Ga1-x2N(0<x2<1)所成的第三半導體層3，與由Alx3Gay3Inz3N(0<x3<1，0<y3<1，0≦z3<1，x3+y3+z3=1)所成的第四半導體層4的層積構造所構成的異質構造體2。
異質構造體2的更具體形成方法係例如以下所述。首先，在從步驟S3維持MOCVD裝置的爐內壓力及爐內溫度之狀態下，進行一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為1slm的氫氣，一邊作為原料氣體，將流量為10μmol/min的TMG、流量為12μmol/min的TMI及流量為300000μmol/min的氨，供給360秒鐘至處理爐內的步驟。之後，進行將流量為10μmol/min的TMG、流量為1.6μmol/min的TMA、流量為0.009μmol/min的四乙基矽烷及流量為300000μmol/min的氨，供給360秒鐘至處理爐內的步驟。藉此，形成由膜厚15nm的In0.02Ga0.98N所成之第四半導體層4，與由膜厚20nm的n-Al0.06Ga0.94N所成之第三半導體層3的層積體所構成的異質構造體2。
再者，如圖3所示，在作為具備複數週期異質構造體2的構造之狀況中，利用重複複數次本步驟S4來實現。
又，如上述之實施例2的LED元件，在以AlGaInN構成第三半導體層3時，可利用作為形成第三半導體層3時的原料氣體，追加TMI來實現。
<步驟S5>
接著，於異質構造體2(具有複數週期異質構造體2時，位於最上層的異質構造體2)的上層，形成以p-AlGaN構成的第五半導體層19，進而於其上層，形成高濃度摻雜p型不純物的p型接觸層21。
第五半導體層19及p接觸層21的更具體形成方法係例如以下所述。首先，將MOCVD裝置的爐內壓力維持為100kPa，一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為25slm的氫氣，一邊將爐內溫度升溫至1050℃。之後，作為原料氣體，將流量為35μmol/min的TMG、流量為20μmol/min的TMA、流量為250000μmol/min的氨及流量為0.1μmol/min的雙(環戊二烯)鎂(Cp2Mg)，供給60秒鐘至處理爐內。藉此，於異質構造體2的最上層的表面，形成具有厚度為20nm之Al0.3Ga0.7N的組成的電洞供給層。之後，藉由將TMA的流量變更為9μmol/min，並供給360秒鐘的原料氣體，形成具有厚度為120nm之Al0.07Ga0.93N的組成的電洞供給層。藉由該等電洞供給層，形成第五半導體層19。
進而之後，停止TMA的供給，並且將Cp2Mg的流量變更成0.2μmol/min，供給20秒鐘的原料氣體。藉此，形成由厚度為5nm的p-GaN所成的p型接觸層21。
再者，在此，作為p型被覆層19及p接觸層21所包含的p型不純物，使用Mg來進行說明，但是，也 可使用Be、Zn、C等。
<步驟S6>
接著，對於在步驟S1~S5中所得之晶圓，進行活性化處理。更具體來說，使用RTA(Rapid Thermal Anneal：快速加熱)裝置，在氮氣氛下以650℃進行15分鐘的活性化處理。
之後，在實現縱型的LED元件時，於p接觸層21的上面形成以所定材料構成的電極(p側電極)，剝離成長基板11之後，於該成長基板11存在過之處形成電極，用以形成n側電極。又，在實現橫型的LED元件時，從p側到第一半導體層15露出為止進行蝕刻，於露出之第一半導體層15的上面形成n側電極，又，於p接觸層21的上面形成p側電極。再者，此時，作為因應需要，形成透明電極等的電極者亦可。之後，於各電極形成供電端子等，因應需要以透光性高的絕緣層來覆蓋露出之元件側面及上面，藉由引線接合等來進行與基板的連接。
[其他實施形態]
在前述實施形態中，作為於第二半導體層5的正上方層形成異質構造體2者進行說明。但是，在第二半導體層5與異質構造體1之間，形成以膜厚數nm程度的薄膜構成之氮化物半導體層亦可。發現有即使相關之氮化物半導體層中介存在於第二半導體層5與異質構造體2之間，也 可藉由具備第二半導體層5，抑制異質構造體2內的內部電場的效果。
1‧‧‧LED元件
2‧‧‧異質構造體
3‧‧‧第三半導體層
4‧‧‧第四半導體層
5‧‧‧第二半導體層
11‧‧‧成長基板
13‧‧‧無摻雜層
15‧‧‧第一半導體層
19‧‧‧第五半導體層
21‧‧‧p型接觸層

Claims (6)

  1. 一種LED元件，其特徵為具備：第一半導體層，係以n型氮化物半導體所構成；第二半導體層，係形成於前述第一半導體層的上層，且以Alx1Gay1Inz1N(0<x1<1，0<y1<1，0<z1<1，x1+y1+z1=1)的四元混晶所構成；異質構造體，係形成於前述第二半導體層的上層，且以膜厚為10nm以上之Inx2Ga1-x2N(0<x2<1)所構成的第三半導體層，與以Alx3Gay3Inz3N(0<x3<1，0<y3<1，0≦z3<1，x3+y3+z3=1)所構成的第四半導體層的層積構造所構成；及第五半導體層，係形成於前述異質構造體的上層，且以p型氮化物半導體所構成。
  2. 如申請專利範圍第1項所記載之LED元件，其中，前述第三半導體層的膜厚為25nm以下。
  3. 如申請專利範圍第1項或第2項所記載之LED元件，其中，前述異質構造體，係前述第三半導體層與前述第四半導體層重複複數週期所成。
  4. 如申請專利範圍第1項至第3項中任一項所記載之LED元件，其中，前述第四半導體層，係以Alx3Ga1-x3N(0<x3<1)所構成。
  5. 如申請專利範圍第1項至第3項中任一項所記載之 LED元件，其中，前述第四半導體層，係以Alx3Gay3Inz3N(0<x3<1，0<y3<1，0<z3<1，x3+y3+z3=1)的四元混晶所構成。
  6. 如申請專利範圍第1項至第5項中任一項所記載之LED元件，其中，尖峰發光波長為362nm以上，395nm以下。
TW104115597A 2014-07-02 2015-05-15 Ｌｅｄ元件 TW201607076A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014136930A JP5983684B2 (ja) 2014-07-02 2014-07-02 Ｌｅｄ素子

Publications (2)

Publication Number Publication Date
TW201607076A true TW201607076A (zh) 2016-02-16
TWI560903B TWI560903B (zh) 2016-12-01

Family

ID=55019220

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115597A TW201607076A (zh) 2014-07-02 2015-05-15 Ｌｅｄ元件

Country Status (4)

Country Link
US (1) US9954138B2 (zh)
JP (1) JP5983684B2 (zh)
TW (1) TW201607076A (zh)
WO (1) WO2016002684A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720144A (zh) * 2016-03-24 2016-06-29 晶能光电（常州）有限公司 一种硅衬底氮化物紫外led芯片结构及其实现方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6685278B2 (ja) * 2015-03-11 2020-04-22 パナソニック株式会社 窒化物半導体装置
JP7205474B2 (ja) * 2017-08-14 2023-01-17 ソニーグループ株式会社 テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
EP4071835A1 (en) 2017-11-07 2022-10-12 Gallium Enterprises Pty Ltd Buried activated p-(al,in)gan layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900465B2 (en) 1994-12-02 2005-05-31 Nichia Corporation Nitride semiconductor light-emitting device
JP2976951B2 (ja) 1994-12-02 1999-11-10 日亜化学工業株式会社 窒化物半導体発光ダイオードを備えた表示装置
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JPH10270756A (ja) * 1997-03-27 1998-10-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
TWI271877B (en) * 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
JP2005209925A (ja) 2004-01-23 2005-08-04 Nichia Chem Ind Ltd 積層半導体基板
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
CN102959140B (zh) * 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
JP5069386B1 (ja) * 2011-04-06 2012-11-07 パナソニック株式会社 半導体発光デバイス
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
WO2012157198A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720144A (zh) * 2016-03-24 2016-06-29 晶能光电（常州）有限公司 一种硅衬底氮化物紫外led芯片结构及其实现方法
CN105720144B (zh) * 2016-03-24 2021-09-24 晶能光电（江西）有限公司 一种硅衬底氮化物紫外led芯片结构及其实现方法

Also Published As

Publication number Publication date
WO2016002684A1 (ja) 2016-01-07
JP2016015411A (ja) 2016-01-28
TWI560903B (zh) 2016-12-01
US20170155013A1 (en) 2017-06-01
JP5983684B2 (ja) 2016-09-06
US9954138B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
EP2523228B1 (en) Light emitting diode
JP5634368B2 (ja) 半導体装置
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
US20090121214A1 (en) Iii-nitride semiconductor light-emitting device and manufacturing method thereof
TW201011952A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
JP5861947B2 (ja) 半導体発光素子及びその製造方法
WO2015146069A1 (ja) 発光ダイオード素子
TW201332151A (zh) 半導體裝置製造方法
TWI636581B (zh) Semiconductor light-emitting element
TW201607076A (zh) Ｌｅｄ元件
KR101665902B1 (ko) Led 소자
JP5229048B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US20090078961A1 (en) Nitride-based light emitting device
TWI535054B (zh) LED components
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP6071044B2 (ja) 半導体発光素子及びその製造方法
JP5800252B2 (ja) Ｌｅｄ素子
US10038118B2 (en) Light emitting element
WO2014115800A1 (ja) Ｌｅｄ素子
JP2005252309A (ja) 窒化ガリウム系半導体発光素子の製造方法
WO2016088732A1 (ja) 半導体発光素子
KR20100109166A (ko) 인듐을 포함하는 질화물계 반도체층을 가지는 발광 다이오드