TWI636581B - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
TWI636581B
TWI636581B TW105100163A TW105100163A TWI636581B TW I636581 B TWI636581 B TW I636581B TW 105100163 A TW105100163 A TW 105100163A TW 105100163 A TW105100163 A TW 105100163A TW I636581 B TWI636581 B TW I636581B
Authority
TW
Taiwan
Prior art keywords
layer
light
undoped
emitting
barrier
Prior art date
Application number
TW105100163A
Other languages
English (en)
Other versions
TW201640698A (zh
Inventor
三好晃平
Original Assignee
牛尾電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 牛尾電機股份有限公司 filed Critical 牛尾電機股份有限公司
Publication of TW201640698A publication Critical patent/TW201640698A/zh
Application granted granted Critical
Publication of TWI636581B publication Critical patent/TWI636581B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

提供在低驅動電壓下可確保高光輸出，且主要發光波長為520nm以上的氮化物半導體發光元件。
本發明是主要發光波長為520nm以上的半導體發光元件，在n型半導體層與p型半導體層之間具備活性層的構造。該活性層係藉由包含由無摻雜之InX1Ga1-X1N(0≦X1≦0.01)所成之第一層的障壁層，與包含由InX2Ga1-X2N(0.2≦X2<1)所成之第二層的發光層的層積體被重複複數週期所構成。障壁層係於至少任一週期內，包含由無摻雜之AlX3Ga1-X3N(0<X3<1)所成的第三層、形成於第三層之上層的第一層、及形成於第一層之上層的由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成的第四層。

Description

半導體發光元件
本發明係關於半導體發光元件，尤其關於顯示主要發光波長為520nm以上的半導體發光元件。
近年來，使用具有可視光區域之發光波長的LED的投影機及醫療用檢查裝置的開發有所進展。作為具有可視光區域之發光波長的LED，先前主要使用GaP系的化合物半導體。但是，GaP系的化合物半導體，係能帶構造為間接遷移型的半導體，因為遷移機率低，發光效率難以上升。因此，進展使用直接遷移型的半導體即氮化物半導體系的材料之可視光區域的LED的開發。
關於可視光區域的發光，公知尤其是520nm以上的波長區域難以高效率化，發光效率明顯降低。圖11係揭示主要發光波長與內部量子效率的關係的圖表，橫軸對應主要發光波長，縱軸對應內部量子效率(IQE)。依據圖11，可確認主要發光波長超過520nm的話，內部量子效率會急遽降低之狀況。如此內部量子效率降低的波長區域被稱為「綠色間隙(Green gap)區 域」，無關於GaP系及氮化物半導體系，於相關波長區域中效率降低會成為問題。因此，於該綠色間隙區域中，被要求提升內部量子效率並提升發光效率。
尤其於520nm以上的波長區域中發光效率降低的理由之一，可舉出起因於壓電電場之活性層內的電子與電洞的再結合機率的降低。針對此點，舉出氮化物半導體為例進行說明。
GaN及AlGaN等的氮化物半導體係具有纖維鋅礦型結晶構造(六方晶體構造)。纖維鋅礦型結晶構造之面係利用4指數表記(六方晶體指數)，使用以a1、a2、a3及c所示之基本向量，表示結晶面及方位。基本向量c係延伸於[0001]方向，該方向稱為「c軸」。垂直於c軸之面係稱為「c面」或「(0001)面」。
先前，使用氮化物半導體來製作半導體發光元件時，作為使氮化物半導體結晶成長的基板，使用主面具有c面基板的基板。實際上，於該基板上在低溫下使GaN層成長，進而，於其上層使氮化物半導體層成長。再者，作為構成有助於發光之層的活性層，一般使用GaN與InN的混晶即InGaN。
在此，於GaN與InN的晶格參數之間存在有差。具體來說，關於a軸方向，GaN的晶格參數為0.3189nm，另一方面，InN的晶格參數為0.354nm。因此，在比GaN層更上層，使包含晶格參數比GaN還大的InN的InGaN層成長的話，InGaN層係在與成長面垂直方 向會承受壓縮應變。此時，具有正電荷的Ga及In與具有負電荷的N之分極的均衡崩潰，產生沿著c軸方向的電場(壓電電場)。壓電電場發生於活性層的話，該活性層的能帶歪曲而電子與電洞的波動函數的重度程度變小，在活性層內之電子與電洞的再結合機率降低(所謂「量子侷限史塔克效應」)。因此，內部量子效率會降低。
對於為了使發光波長成為520nm以上來說，為了實現因應該波長的帶間隙能，需要提升活性層(尤其發光層)所包含的In組成。但是，提升In組成的話壓縮應變會變大，故壓電電場也變大。結果，內部量子效率會更降低。
作為提升內部量子效率的方法，在後述專利文獻1中，檢討藉由使用表面具有非極性面，例如與[10-10]方向垂直之被稱為m面的(10-10)面的基板，使活性層成長，讓活性層不產生壓電電場的發光元件。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2013-230972號公報
本案發明者係藉由銳意研究，發現於由主要發光波長為520nm以上的氮化物半導體所成的發光元件 中，會有驅動電壓上升的課題，與光輸出降低的問題在二律背反之狀態。
本發明的目的係提供在低驅動電壓下可確保高光輸出，且主要發光波長為520nm以上的氮化物半導體發光元件。
本發明是一種半導體發光元件，係主要發光波長為520nm以上的半導體發光元件，其特徵為：具備：n型半導體層，係由氮化物半導體所成；活性層，係形成於前述n型半導體層的上層，且由氮化物半導體所成；及p型半導體層，係形成於前述活性層的上層，由氮化物半導體所成；前述活性層，係藉由包含由無摻雜之InX1Ga1-X1N(0≦X1≦0.01)所成之第一層的障壁層，與包含由InX2Ga1-X2N(0.2≦X2<1)所成之第二層的發光層的層積體被重複複數週期所構成；前述障壁層，係於至少任一週期內，包含由無摻雜之AlX3Ga1-X3N(0<X3<1)所成的第三層、形成於前述第三層之上層的前述第一層、及形成於前述第一層之上層的由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成的第四層。
依據前述的構造，實現可一邊降低驅動電壓，也可確保高光輸出之主要發光波長為520nm以上的半導體發光元件。關於該內容，在「實施方式」的項目中於後敘述。第四層係能以低In組成之n型的Alx4InY4Ga1-X4-Y4N(例如Y4≦0.01)，或n型的AlGaN所構成。
然而，於本說明書中，「AlGaN」的記述係與AlmGa1-mN(0<m<1)的記述同義，單只是省略Al與Ga的組成比的記述所記載者，並不是限定於Al與Ga的組成比為1：1之狀況的趣旨。關於「InGaN」、「AlInGaN」等的記述也相同。
在此，第四層包含於所有週期的障壁層亦可，包含於任一或複數週期的障壁層亦可。但是，最接近p型半導體層的障壁層，作為不包含第四層的構造更佳。此係為了在比位於最接近p型半導體層之側的發光層更靠近p型半導體層之側中，不讓因電子與電洞再結合，妨礙電洞往發光層側的移動。
於前述構造中，前述障壁層，係於至少任一週期內，包含前述第三層、形成於前述第三層之上層的前述第一層、形成於前述第一層之上層的由無摻雜之Alx5InY5Ga1-X5-Y5N(0<X5<1，0≦Y5<1)所成的第五層、及形成於前述第五層之上層的前述第四層亦可。再者，第五層係能以低In組成之無摻雜的Alx5InY5Ga1-X5-Y5N(例如Y5≦0.01)，或無摻雜的AlGaN所構成。
又，前述障壁層，係於至少任一週期內，包 含前述第三層、形成於前述第三層之上層的前述第一層、形成於前述第一層之上層的前述第四層、及形成於前述第四層之上層的由無摻雜之InX6Ga1-X6N(0≦X6≦0.01)所成的第六層；於除了最接近前述p型半導體層的週期外之至少任一週期內的前述障壁層所包含之前述第六層的上面，配置有構成前述發光層的前述第二層亦可。
第六層係以低In組成之無摻雜的InGaN或無摻雜的GaN所構成。以下，針對第六層以無摻雜的GaN構成之狀況進行說明。
在為了實現主要發光波長為520nm以上的半導體發光元件，形成由高In組成(20%以上)的InGaN所成的第二層時，需要在該第二層的成長時降低成長溫度。在此，使由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成的第四層之後，為了使構成發光層的InGaN(第二層)而降低溫度的話，在用以使第二層成長的溫度穩定為止之間，從Alx4InY4Ga1-X4-Y4N中Ga蒸發而有第四層的組成變化之虞。相對於此，可利用於第四層的上層，形成由GaN所成的第六層，在該狀態下降低至InGaN的成長溫度為止，讓第四層的組成穩定化。再者，該效果係即使於第六層以低In組成的InGaN構成之狀況中也同樣可實現。
再者，前述第二層，係以InX2Ga1-X2N(0.25≦X2≦0.35)所構成亦可。此時，可實現主要發光波長為 530nm以上580nm以下的半導體發光元件。
依據本發明，可實現在低驅動電壓下可確保高光輸出，且主要發光波長為520nm以上的氮化物半導體發光元件。
1‧‧‧半導體發光元件
11‧‧‧基板
13‧‧‧無摻雜GaN層
15‧‧‧n型半導體層
20‧‧‧緩和層
30‧‧‧活性層
30a‧‧‧發光層
30b‧‧‧障壁層
31‧‧‧第一層(無摻雜的InX1Ga1-X1N層)
32‧‧‧第二層(無摻雜的InX2Ga1-X2N層)
33‧‧‧第三層(無摻雜的AlX3Ga1-X3N層)
34‧‧‧第四層(n型的Alx4InY4Ga1-X4-Y4N層)
35‧‧‧第五層(無摻雜的Alx5InY5Ga1-X5-Y5N層)
36‧‧‧第六層(無摻雜的InX6Ga1-X6N層)
43‧‧‧p型半導體層
57‧‧‧電子區塊層
60‧‧‧比較例1的元件所具備之活性層
60a‧‧‧比較例1的元件所具備之發光層
60b‧‧‧比較例1的元件所具備之障壁層
61‧‧‧參考例1的元件所具備之活性層
61a‧‧‧參考例1的元件所具備之發光層
61b‧‧‧參考例1的元件所具備之障壁層
62‧‧‧參考例2的元件所具備之活性層
62a‧‧‧參考例2的元件所具備之發光層
62b‧‧‧參考例2的元件所具備之障壁層
63‧‧‧參考例3的元件所具備之活性層
63a‧‧‧參考例3的元件所具備之發光層
63b‧‧‧參考例3的元件所具備之障壁層
64‧‧‧參考例4的元件所具備之活性層
64a‧‧‧參考例4的元件所具備之發光層
64b‧‧‧參考例4的元件所具備之障壁層
71‧‧‧無摻雜GaN層
72‧‧‧無摻雜GaN層
73‧‧‧n型GaN層
74‧‧‧無摻雜AlGaN層
[圖1]模式揭示半導體發光元件的構造的剖面圖。
[圖2]模式揭示活性層的構造之一部分的剖面圖。
[圖3]模式揭示先前的半導體發光元件(比較例1)與檢證用的半導體發光元件(參考例1)之構造的剖面圖。
[圖4]形成活性層後，比較形成電子區塊層之狀況與未形成之狀況的表面狀態的照片。
[圖5]比較比較例1的半導體發光元件與參考例1的半導體發光元件之電流光輸出特性的圖表。
[圖6]模式揭示參考例1~3的半導體發光元件所具備之活性層的一部分的剖面圖。
[圖7A]對比參考例1~3的半導體發光元件之發光強渡的圖表。
[圖7B]對比對於參考例1~3的半導體發光元件，以相同電流密度注入電流時的施加電壓的表。
[圖8]模式揭示實施例1~2及參考例4的半導體發光元件所具備之活性層的一部分的剖面圖。
[圖9A]對比實施例1~2及參考例4的半導體發光元件之發光強渡的圖表。
[圖9B]對比對於實施例1~2及參考例4的半導體發光元件，以相同電流密度注入電流時的施加電壓的表。
[圖10]模式揭示其他實施型態的半導體發光元件之構造的剖面圖。
[圖11]揭示主要發光波長與內部量子效率之關係的圖表。
針對本發明的半導體發光元件，參照圖面來進行說明。再者，於以下的各圖面中，圖面的尺寸比與實際的尺寸比不一定一致。又，於以下的說明中，不純物濃度、膜厚、組成、及多層構造部的週期數相關之數值僅為一例，並不是限定於該等數值者。
又，在本說明書中，針對與主面正交的方向，將一方限定為「上方」，另一方限定為「下方」來進行說明，此係說明的便利上的界定，不是排除上下反轉所成之構造的趣旨。亦即，於元件相關的說明中，「於某層A的上層形成其他層B」的記載，係包含利用使該元件的上下反轉，讓層B位於層A的上層之構造的趣旨。進而，該技載係包含於層A的上面，直接或隔著薄膜形成有 層B之狀況的趣旨。
[構造]
圖1係模式揭示本實施形態的半導體發光元件之構造的剖面圖。半導體發光元件1係具備n型半導體層15、形成於n型半導體層之上層的活性層30、形成於活性層30之上層的p型半導體層43。
更詳細來說，半導體發光元件1係具有基板11，於基板11的上面形成無摻雜的GaN層13，於無摻雜的GaN層13的上面，形成有n型半導體層15。基板11係以藍寶石基板或GaN基板所構成。無摻雜的GaN層13係於基板11的c面藉由磊晶成長所形成之層，例如以3000nm的膜厚所構成。
n型半導體層15係形成於無摻雜的GaN層13的上面。在本實施形態中，作為一例，n型半導體層15係膜厚為2000nm，作為n型摻雜物的Si濃度為3×1019/cm3，Al組成為5%的AlGaN所構成。
活性層30係以主要發光波長成為520nm以上之方式，以氮化物半導體材料構成。圖2係抽出活性層30的一部分，模式揭示的剖面圖。如圖2所示，活性層30係利用重複複數週期發光層30a與障壁層30b的層積體所構成。作為一例，本實施形態的半導體發光元件1作為活性層30利用重複4週期之發光層30a及障壁層30b的層積體所構成者來進行說明，但是，如上所述，並不適 限定於該週期數者。
又，在圖2所示範例中，圖示各發光層30a被障壁層30b挾持並配置之狀況。此時，障壁層30b的週期數僅比發光層30a的週期數多1，但是，「重複複數週期之發光層30a與障壁層30b的層積體」之內容，是也包含此種構造的概念。再者，利用例如將配置於最接近n型半導體層15的位置之發光層30a，配置於n型半導體層15的上面，讓發光層30a的週期數與障壁層30b的週期數完全一致亦可。
發光層30a係以InX2Ga1-X2N(0.2≦X2<1)所成的第二層32構成。作為一例，第二層32係以膜厚2.6nm且In組成30%的無摻雜InGaN所構成。
再者，關於InX2Ga1-X2N的X2之值，亦即In組成之值，因應作為從半導體發光元件1發出之光線的主要發光波長所欲得的波長來適當選擇。在本實施形態中，假想主要發光波長為520nm以上的半導體發光元件1，故第二層32係以In組成為20%以上的InGaN構成。再者，利用使In組成為25%以上35%以下的InGaN構成第二層32，可實現主要發光波長為530nm以上580nm以下的半導體發光元件1。又，第二層32的膜厚係在因應InGaN的In組成之值，可進行良好的成膜的範圍內適當選擇。
於本實施形態中，障壁層30b係具備由無摻雜之InX1Ga1-X1N(0≦X1≦0.01)所成的第一層31、由無摻雜之AlX3Ga1-X3N(0<X3<1)所成的第三層33、由n型 的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成的第四層34、由無摻雜之Alx5InY5Ga1-X5-Y5N(0<X5<1，0≦Y5<1)所成的第五層35、及由無摻雜之InX6Ga1-X6N(0≦X6≦0.01)的第六層36。以下，針對各層進行說明。
障壁層30b係在最接近n型半導體層15之側，具備第三層33。該第三層33係以無摻雜的AlX3Ga1-X3N(0<X3<1)所構成，作為一例，以膜厚1.5nm且Al組成50%的無摻雜AlGaN所構成。
障壁層30b係於第三層33的上面具備第一層31。該第一層31係以無摻雜的InX1Ga1-X1N(0≦X1≦0.01)，亦即GaN或In組成極低的InGaN所構成。作為一例，第一層31係以膜厚9nm的無摻雜GaN所構成。
障壁層30b係於第一層31的上面具備第五層35。該第五層35係以無摻雜的Alx5InY5Ga1-X5-Y5N(0<X5<1，0≦Y5<1)所構成，理想為以無摻雜的AlGaN或In組成低之無摻雜的AlInGaN所構成。作為一例，第五層35係以膜厚5nm且Al組成5%的無摻雜AlGaN所構成。
障壁層30b係於第五層35的上面具備第四層34。該第四層34係以n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所構成，理想為以n型的AlGaN或In組成低之無摻雜的AlInGaN所構成。作為一例，第四層34係以膜厚4nm、Al組成5%、Si濃度為1×1018/cm3之n型的AlGaN所構成。
再者，各障壁層30b中，位於接近p型半導體層43之側的障壁層30b作為不具備該第四層34的構造更佳。關於該理由也於後敘述。
障壁層30b係於第四層34的上面具備第六層36。該第六層36係以無摻雜的InX6Ga1-X6N(0≦X6≦0.01)，亦即與第一層31相同，GaN或In組成極低的InGaN所構成。作為一例，第六層36係以膜厚5nm的無摻雜GaN所構成。
又，半導體發光元件1係在活性層30的上面，具備p型半導體層43。該p型半導體層43係作為一例，以膜厚為100nm，作為p型摻雜物的Mg濃度為3×1019/cm3的p-GaN所構成。再者，因應必要，於該p-GaN的上層，可設置高濃度p型的接觸層。
以下，針對依據參照圖1及圖2所說明之本實施形態的半導體發光元件1，可實現在低驅動電壓下可確保高發光強渡，主要發光波長為520nm以上的發光元件之點，一邊參照實施例一邊進行說明。再者，如後述之實施例(對應實施例2)中所示，半導體發光元件1作為於障壁層30b不具備第五層35的構造亦可。
[針對第三層33的分析]
先前，開發了於由氮化物半導體所成之主要發光波長為520nm以上的半導體發光元件中，具備層積複數週期由InGaN的發光層與由GaN所成的障壁層所構成之活性 層的元件。但是，藉由本案發明者的銳意研究，發現利用以GaN/AlGaN構成障壁層，可比先前更提升發光強度。本發明係以該內容為前提所發明者。針對此點，一邊將檢證用的元件(參考例1~3)的發光強度與先前的元件進行比較，一邊進行說明。
圖3係模式揭示先前的半導體發光元件(比較例1)與檢證用的半導體發光元件(參考例1)之構造的剖面圖。再者，針對與圖2相同之處，附加相同符號。
比較例1的元件係包含活性層60，該活性層60係藉由將由InX2Ga1-X2N所成之第二層32所構成之發光層60a，與由無摻雜的GaN層71所成之障壁層60b，層積複數週期所構成。相對於此，參考例1的元件係包含活性層61，該活性層61係藉由將由InX2Ga1-X2N所成之第二層32所構成之發光層61a、由無摻雜的AlX3Ga1-X3N(0<X3<1)所成之第三層33及由無摻雜的GaN層72所成之障壁層61b，層積複數週期所構成。
又，比較例1的元件係於活性層60的上面，具有以p-AlGaN所構成的電子區塊層57，並於該電子區塊層57的上面，具備以p-GaN所構成的p型半導體層43。此係設置目的是防止從n型半導體層15被注入至活性層60的電子超越該活性層60而進入到p型半導體層43內，以抑制活性層60之再結合機率的降低為目標。電子區塊層57係為了構成對於從活性層60流入至p型半導體層43之電子的障壁，以能帶間隙比活性層60及p型半 導體層43高的AlGaN所構成。
如上所述，於比較例1及參考例1雙方中，各元件係以主要發光波長成為520nm以上之方式，包含例如In組成為20%以上的InGaN所構成的發光層(60a，61a)。在使如此高In組成的InGaN成長時，需要設為比一般GaN的成長溫度還低溫，此狀況即使在形成InGaN層之後也相同。亦即，在形成電子區塊層57時，需要在由高In組成的InGaN所成之發光層60a的結晶不被破壞的範圍內的低溫下，來使AlGaN成長。但是，伴隨此狀況，起因於III族與V族的寄生反應，Al未被GaN充分擷取，發生凹坑而膜質會降低。
圖4係於比較例1的元件中形成活性層60之後，比較形成電子區塊層57之狀況與未形成電子區塊層57之狀況的表面狀態的照片。圖4(a)係形成活性層60之狀態中表面狀態的照片。又，圖4(b)係在形成活性層60之後，以不破壞由高In組成的InGaN所成之發光層60a的結晶狀態之範圍內的溫度條件下(例如880℃程度)，形成以AlGaN所構成之電子區塊層57的表面狀態的照片。任一都是藉由AFM(Atomic Force Microscopy：原子力顯微鏡)所攝影的照片。
圖4(b)的照片可發現相較於圖4(a)的照片，表面的黑點數量極多。該黑點對應凹坑。亦即，從該照片，可知形成作為電子區塊層57的AlGaN時形成有極多數的凹坑。此係如上所述，暗示因在低溫下使AlGaN 成長而發生寄生反應之狀況。
圖5係比較比較例1的半導體發光元件與參考例1的半導體發光元件之電流光輸出特性(I-L特性)的圖表。依據圖5，可確認在供給相同電流之狀態下，參考例1的元件可實現比比較例1的元件更高的光輸出。
如上所述，比較例1的半導體發光元件係在電子區塊層57形成有多數的凹坑(缺陷)，故可推測該凹坑成為非發光中心，讓發光效率降低。相對於此，參考例1的半導體發光元件係實現相較於比較例1的半導體發光元件更高的光輸出。此係暗示參考例1的半導體發光元件所具備的活性層61，藉由具備以AlGaN所構成的第三層33，即使不設置電子區塊層57也可抑制電子的溢流。此係可推測為以下理由所致。
構成第三層33的AlGaN是結晶構造為六方晶體纖維鋅礦構造，因是混晶，欠缺c軸方向的逆轉對稱性，會產生沿著c軸方向的電場(自發極化)。AlGaN的自發極化所致之電場施加於與InGaN相反方向，結果，起因AlGaN的電場產生於取消起因InGaN的壓電電場的方向。亦即，利用活性層具有以AlGaN所構成的第三層，緩和對於活性層所產生的壓電電場，可比先前更減少活性層的能帶的歪曲。結果，可緩和活性層之電子與電洞的再結合機率的降低，故提升內部量子效率。
又，一般來說，GaN的帶間隙能為約3.4eV，InN的帶間隙能為約0.7eV，AlN的帶間隙能為約6.2eV。 因此，於參考例1的元件所具備的活性層61中，無摻雜的GaN層72及由AlGan所成的第三層33構成障壁層61b，由InGaN所成的第二層32構成發光層61a。在此，第三層33係能帶間隙比無摻雜的GaN層72還高，具有作為用以實現妨礙電子的移動的功能之層的功能。
亦即，第三層33係如上所述，不僅具有緩和InGaN的壓電電場的功能，也具有抑制電子從n型半導體層15超越活性層61而到p型半導體層43內的溢流之狀況的功能。結果，如比較例1的元件般，不用另外具備電子區塊層57，也可緩和伴隨電子的溢流之電子與電洞的再結合機率的降低。所以，即使利用由In組成高之InGaN所成的第二層32形成發光層61a，也可在之後的成長過程中不破壞InGaN的結晶，實現發光效率高之尖峰發光波長520nm以上的半導體發光元件。
圖1及圖2所示之半導體發光元件1係根據相關關點，設為於活性層30具備第三層33的構造。根據相同的理由，即使在以下的檢證中所用之參考例1~4及實施例1~2的各元件中，也設為具備第三層33的構造。
[實施例的評估]
接著，針對使用包含上述之參考例1的參考例1~4的元件，及實施例1~2的元件，可藉由半導體發光元件1實現驅動電壓的降低與光輸出的提升之狀況進行說明。
圖6係模式揭示參考例1~3的半導體發光元 件所具備之活性層的一部分的剖面圖。以下，針對各元件所具被之活性層的構造進行說明。
參考例1的元件係與於上參照圖3(b)敘述之構造相同，故省略說明。
參考例2的元件係包含活性層62，該活性層62係藉由將由InX2Ga1-X2N所成之第二層32所構成之發光層62a、由無摻雜的AlX3Ga1-X3N(0<X3<1)所成之第三層33及由摻雜n型不純物的GaN層73所成之障壁層62b，層積複數週期所構成。亦即，相較於參考例1的元件，僅以n型來構成障壁層所具備之GaN層之處不同。再者，於參考例2的元件中，以膜厚為2.6nm、In組成30%的InGaN構成發光層62a(第二層32)，以膜厚1.5nm、Al組成50%的無摻雜AlGaN所成的第三層33，與膜厚23nm、Si濃度1×1018/cm3的n型GaN層73，構成障壁層62b。
參考例3的元件係包含活性層63，該活性層63係藉由將由InX2Ga1-X2N所成之第二層32所構成之發光層63a、由無摻雜的AlX3Ga1-X3N(0<X3<1)所成之第三層33、由無摻雜的InX1Ga1-X1N(0≦X1≦0.01)所成的第一層31、摻雜n型不純物的GaN層73、及由無摻雜的InX6Ga1-X6N(0≦X6≦0.01)所成的第六層36所構成之障壁層63b，層積複數週期所構成。在此，第一層31及第六層36都以無摻雜的GaN層所構成。亦即，參考例3的元件係相較於參考例2的元件，n型GaN層73以無摻雜 的GaN層(31，36)挾持之處不同。再者，AlX3Ga1-X3N及InX6Ga1-X6N都假想是低In組成之無摻雜的InGaN，與無摻雜的GaN實質功能相同。
圖7A係以波長別來對比利用25A/cm2的電流密度對於參考例1~3的各元件注入電流時之發光強度的圖表。又，圖7B係以波長別來對比利用25A/cm2的電流密度對於參考例1~3的各元件注入電流時之施加電壓的表。
依據圖7A的圖表，可知具備包含無摻雜GaN層72之障壁層61b的參考例1的元件，發光強度比具被包含n型GaN層73之障壁層(62b，63b)的參考例2、參考例3的各元件還高。此係可推測起因於因提升Si的摻雜量而發光效率降低之現象(衰減現象)。該衰減現象發生的理由在現在時間點不明，作為一種考察，因對該GaN層摻雜Si，參考例2、參考例3的各元件所具備之GaN層73的結晶性劣化之外，因障壁層的載體密度變大而成為非發光要因的歐傑復合(Auger recombination)增加，是參考例2及參考例3的各元件的光輸出比參考例1的元件更為降低的原因。參考例3的元件係利用部分性設置無摻雜的GaN層(31，36)，n型GaN層73的厚度變比參考例2的元件還薄，Si的摻雜量比參考例2的元件還少。因此，參考例3之元件的發光強度可推測位於參考例1的元件與參考例2的元件的中間。
亦即，依據圖7A的結果，如參考例1的元件般，於障壁層相較於具備n型GaN層，具備無摻雜GaN 層更可提升發光強度。
然而，如圖7B的表所示，於障壁層具備無摻雜的GaN層72之參考例1的元件，為了注入25A/cm2的電流密度所需的電壓為3.9eV，此係與參考例2及參考例3的元件比較，為最高。相較於將半導體層設為無摻雜時，於半導體層摻雜不純物可遮蔽障壁層的能帶(使能帶構造平帶化)，故參考例2及參考例3的元件相較於參考例1的元件，可更使施加電壓降低。
如上所述，根據圖7A及圖7B的話，提收發光強度，與降低驅動電壓可說是交互損益的關係。
然而，藉由本案發明者的銳意研究，發現利用使障壁層包含n型AlGaN層(對應第四層34)，可實現一邊使驅動電壓降低一邊顯示高發光強度的發光元件。針對該點，參照實施例1及實施例2的結果來進行說明。圖8係模式揭示實施例1~2及後述的參考例4的各半導體發光元件所具備之活性層的一部分的剖面圖。
實施例1的元件係與於上參照圖1及圖2敘述的半導體發光元件1相同。亦即，實施例1的元件，係發光層30a是以InX2Ga1-X2N(0.2≦X2<1)所成的第二層32構成。又，障壁層30b係以無摻雜之AlX3Ga1-X3N(0<X3<1)所成的第三層33、由無摻雜之InX1Ga1-X1N(0≦X1≦0.01)所成的第一層31、由無摻雜之Alx5InY5Ga1-X5-Y5N(0<X5<1，0≦Y5<1)所成的第五層35、由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所 成的第四層34、及由無摻雜之InX6Ga1-X6N(0≦X6≦0.01)的第六層36所構成。
更詳細來說，於實施例1的元件中，以膜厚2.6nm、In組成30%的InGaN來構成構成發光層30a的第二層32。又，關於構成障壁層30b的各層，以膜厚1.5nm、Al組成50%的無摻雜AlGaN來構成第三層33，以膜厚9nm的無摻雜GaN來構成第一層31，以膜厚5nm、Al組成5%的無摻雜AlGaN來構成第五層35，以Al組成5%、膜厚4nm、Si濃度1×1018/cm3的n型AlGaN來構成第四層34，以膜厚5nm的無摻雜GaN來構成第六層36。
實施例2的元件係與實施例1的元件比較，未具備第五層35之處不同。亦即，實施例2的元件係發光層30a是以由InX2Ga1-X2N所成之第二層32所構成，障壁層30b是以由無摻雜之AlX3Ga1-X3N所成之第三層33、由無摻雜之InX1Ga1-X1N所成之第一層31、由n型的Alx4InY4Ga1-X4-Y4N所成之第四層34、及由無摻雜之InX6Ga1-X6N所成之第六層36所構成。
更詳細來說，於實施例2的元件中，以膜厚2.6nm、In組成30%的InGaN來構成構成發光層30a的第二層32。又，關於構成障壁層30b的各層，以膜厚1.5nm、Al組成50%的無摻雜AlGaN來構成第三層33，以膜厚9nm的無摻雜GaN來構成第一層31，以Al組成5%、膜厚9nm、Si濃度1×1018/cm3的n型AlGaN來構成 第四層34，以膜厚5nm的無摻雜GaN來構成第六層36。
參考例4的元件係相較於實施例2的元件，具備無摻雜AlGaN層74來代替以n型AlGaN所構成的第四層34之處不同。關於其他處，也包含各層的厚度，作為與實施例2的元件相同。亦即，於參考例4的元件中，發光層64a係以膜厚2.6nm、In組成30%的InGaN所成之第二層32所構成，障壁層64b係藉由由膜厚1.5nm、Al組成50%的無摻雜AlGaN所成之第三層33、由膜厚9nm的無摻雜GaN所成之第一層31、Al組成5%且膜厚9nm的無摻雜AlGaN層74、及由膜厚5nm的無摻雜GaN所成之第六層36所構成。
再者，參考例1~4及實施例1~2的各元件，係調整各層的膜厚，使活性層(30，61，62，63，64)之一週期份的膜厚幾乎相等。
實施例2的元件係具備n型AlGaN層(第四層34)來代替參考例3的元件之障壁層(63b)所包含的n型GaN層73之處不同。進而，實施例2的元件係具備n型AlGaN層(第四層34)來代替參考例4的元件之障壁層(64b)所包含的無摻雜AlGaN層74之處不同。
實施例1的元件係在實施例2的元件之n型AlGaN層(第四層34)與無摻雜GaN層(第一層31)之間，具備無摻雜AlGaN層(第五層35)之處不同。
圖9A係與圖7A相同，以波長別來對比利用25A/cm2的電流密度對於實施例1~2及參考例4的各元件 注入電流時之發光強度的圖表。又，圖9B係以波長別來對比利用25A/cm2的電流密度對於實施例1~2及參考例4的各元件注入電流時之施加電壓的表。
依據圖7A及圖9A的圖表，可知實施例1及實施例2的各元件，顯示比參考例1~4之任一元件還高的發光強度。再者，即使於參考例4的元件中，相較於參考例1~3的元件，顯示高發光強度。實施例1~2及參考例4的各元件，係與參考例1~3的各元件相較，可推測利用在障壁層具備AlGaN層，相較於參考例1~3的各元件更提升發光層的結晶性是提升光輸出的原因之一。
但是，依據圖7B及圖9B的表，為了對參考例4的元件注入25A/cm2的電流密度所需的電壓為4eV，此係相較於參考例2及參考例3的元件比較高。此係與參考例1的元件中需要的電壓高相同，可推測為起因於將半導體層設為無摻雜。相對於此，於障壁層30b具備由n型AlGaN層所成之第四層34的實施例1及實施例2的元件，係與參考例2及參考例3的元件相同，為了注入25A/cm2的電流密度所需的電壓被抑制為3.3~3.4eV程度。
亦即，依據實施例1及實施例2的元件，可知實現了將驅動電壓抑制為較低，且發光強度高的發光元件。可推測利用於障壁層30b具備n型AlGaN層，可一邊抑制衰減現象，一邊對於發光層30a以高效率注入電子。
再者，依據圖9A的圖表，相較於實施例2的元件，實施例1的元件可更提升發光強度。該理由可如以下推測。
在製造實施例2的元件時，依序使由InGaN所成之發光層30a、由無摻雜的AlGaN所成之第三層33、由無摻雜的GaN所成之第一層31成長之後，需要使由n型AlGaN所成之第四層34成長。亦即，在第一層31的成膜完成之後，為了使第四層34成長，需要追加開始Al的原料氣體(例如TMI(三甲基鋁)等)、及成為n型摻雜物之原料氣體(例如四乙基矽烷等)的供給。在利用MOCVD法使氮化物半導體層成長時，在使連續之層成長的成長條件大幅不同之狀況中，有因為成長條件急遽變化，層的結晶性惡化之狀況。
在實施例1的元件之狀況中，由無摻雜的GaN所成之第一層31成長之後，係可利用使由無摻雜的AlGaN所成之第五層35成長之後，使由n型AlGaN所成之第四層34成長來實現。亦即，第一層31的成膜完成之後，首先利用僅追加開始Al之原料氣體的供給，來使第五層35成長即可，進而在第五層35的成膜完成之後，利用僅追加開始成為n型摻雜物之原料氣體的供給，使第三層33成長即可。亦即，因相較於實施例2的元件，可減小使第四層34成長時之成長條件的變化，故可使第四層34一邊維持良好的結晶性一邊成長。因此，可推測實施例1的元件相較於實施例2的元件，顯示更高的發光強 度。
再者，利用重複複數週期之發光層30a及障壁層30b所構成的活性層30中，至少位於對於p型半導體層43最近的位置的障壁層30b(相當於最後阻障)，係設為不具備由n型AlGaN所成之第四層34的構造更佳。此係因為在比配置於p型半導體層43最近位置的發光層30a更接近p型半導體層43的位置，電子與電洞再結合，故不會妨礙從p型半導體層43朝向發光層30a之電洞的移動。但是，即使最後阻障具備第四層34之狀況中，與參考例1~3的各元件相較，也可獲得讓驅動電壓的降低與發光強度的提升兩立的效果。
再者，作為最後阻障以外之所有障壁層30b具備第四層34亦可，作為最後阻障以外之一部分的障壁層30b具備第四層34亦可。利用障壁層30b中至少任一障壁層30b具備第四層34，與參考例1~4的各元件相較，也可獲得讓驅動電壓的降低與發光強度的提升兩立的效果。
[製造方法]
以下，針對圖1所示半導體發光元件1的製造方法之一例，進行說明。再者，以下的製造條件及膜厚等的尺寸僅為一例，並不是限定於該等數值者。
(步驟S1)
首先，於基板11的上層，使無摻雜的GaN層13成長。具體方法的一例如下所述。
作為基板11，準備c面藍寶石基板，並對此進行清洗。該清洗更具體來說，藉由例如於MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)裝置的處理爐內配置基板11(c面藍寶石基板)，一邊對於處理爐內流通流量為10slm的氫氣，一邊將爐內溫度例如升溫至1150℃來進行。
之後，利用於基板11的表面，形成由GaN所成的低溫緩衝層，進而於其上層形成由GaN所成的基底層，來形成無摻雜的GaN層13。更具體之無摻雜的GaN層13的形成方法如以下所述。
首先，將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為480℃。然後，一邊對於處理爐內，作為載體氣體，流通流量分別為5slm的氮氣及氫氣，一邊作為原料氣體，將流量為50μmol/min的三甲基鎵(TMG)及流量為250000μmol/min的氨供給68秒鐘至處理爐內。藉此，於基板11的表面，形成厚度為20nm的由GaN所成的低溫緩衝層。
接著，將MOCVD裝置的爐內溫度升溫至1150℃。然後，一邊對於處理爐內作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為100μmol/min的TMG及流量為250000μmol/min的氨供給60分鐘至處理爐內。藉此，於低溫緩 衝層的表面，形成厚度為3μm的由GaN所成的基底層。藉由該等低溫緩衝層及基底層，形成無摻雜的GaN層13。
再者，作為基板11，也可使用GaN基板。此時，也與藍寶石基板時相同，於MOCVD裝置中執行表面的清洗之後，將MOCVD裝置的爐內溫度設為1050℃，一邊對於處理爐內作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為100μmol/min的TMG及流量為250000μmol/min的氨供給60分鐘至處理爐內。藉此，於GaN基板的表面，形成厚度為約3nm之無摻雜的GaN層13。
(步驟S2)
接著，於無摻雜的GaN層13的上面形成n型半導體層15。具體方法的一例如下所述。
在持續將爐內溫度設為1150℃的狀態下，將MOCVD裝置的爐內壓力設為30kPa。然後，一邊對於處理爐內，作為載體氣體，流通流量為20slm的氮氣及流量為15slm的氫氣，一邊作為原料氣體，將流量為94μmol/min的TMG、流量為6μmol/min的三甲基鋁(TMA)、流量為250000μmol/min的氨、及用以摻雜n型不純物之流量為0.025μmol/min的四乙基矽烷供給60分鐘至處理爐內。藉此，例如以Al組成5%的AlGaN所構成，Si濃度為3×1019/cm3，且厚度為2μm的n型半導 體層15，形成於無摻雜的GaN層13的上層上面。
再者，在前述實施形態中，針對將包含於n型半導體層15的n型不純物設為Si之狀況進行說明，但是，作為其他n型不純物，也可使用Ge、S、Se、Sn及Te等。
(步驟S3)
接著，於n型半導體層15的上面形成活性層30。如上所述，本實施形態的活性層30係具有以由InX2Ga1-X2N(0.2≦X2<1)所成之第二層32所構成的發光層30a，與以由無摻雜之AlX3Ga1-X3N(0<X3<1)所成的第三層33、由無摻雜之InX1Ga1-X1N(0≦X1≦0.01)所成的第一層31、由無摻雜之Alx5InY5Ga1-X5-Y5N(0<X5<1，0≦Y5<1)所成的第五層35、由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成的第四層34、、及由無摻雜之InX6Ga1-X6N(0≦X6≦0.01)的第六層36所構成的障壁層30b。
於本實施形態中，步驟S3係藉由執行複數次之使前述各半導體層(31~36)成長的步驟來實現。再者，涵蓋該步驟S4之間，將MOCVD裝置的爐內壓力設為100kPa，爐內溫度設為700℃~830℃，流量為15slm的氮氣、流量為1slm的氫氣、及流量為375000μmol/min的氨被連續供給至處理爐內亦可。
(步驟S3a)
在將爐內溫度設為690℃，以上述之流量連續供給氫氣、氮氣、及氨的狀態下，將流量為27.2μmol/min的三甲基銦(TMI)、及流量為15.2μmol/min的TMG，供給54秒鐘。藉此，形成以In組成30%的無摻雜InGaN構成且膜厚2.6nm的第二層32。
再者，如本步驟S3a般，於使InGaN成長的工程中，根據盡量抑制微滴，使遷移進行的觀點，將成長率設為3nm/分鐘程度為佳。
(步驟S3b)
在將爐內溫度設為690℃，以上述之流量連續供給氫氣、氮氣、及氨的狀態下，將流量為15.2μmol/min的TMG與流量為17.3μmol/min的TMA，連續地供給30秒鐘。藉此，形成以Al組成45%的無摻雜AlGaN構成且膜厚1.5nm的第三層33。
(步驟S3c)
在將爐內溫度設為830℃，以上述之流量連續供給氫氣、氮氣、及氨的狀態下，將流量為15.2μmol/min的TMG，連續地供給260秒鐘，形成膜厚9nm的以無摻雜GaN所構成的第一層31。再者，在以低In組成的InGaN來構成第一層31時，更利用追加供給流量為1μmol/min的TMI，形成膜厚1nm、In組成1%的無摻雜InGaN所成的第一層31。再者，在自步驟S3b的結束後之升溫的過 程中，也可形成第一層31。
(步驟S3d)
在將爐內溫度設為830℃，以上述之流量連續供給氫氣、氮氣、及氨的狀態下，將流量為15.2μmol/min的TMG與流量為0.8μmol/min的TMA，連續地供給120秒鐘。藉此，形成以Al組成5%的無摻雜AlGaN構成且膜厚5nm的第五層35。再者，在以低In組成的AlInGaN構成第五層35時，追加供給低流量的TMI即可。
(步驟S3e)
在將爐內溫度設為830℃，以上述之流量連續供給氫氣、氮氣、及氨的狀態下，將流量為15.2μmol/min的TMG、流量為0.8μmol/min的TMA及用以摻雜n型不純物，流量為0.003μmol/min的四乙基矽烷，連續地供給96秒鐘。藉此，形成以Al組成5%、Si濃度為1×1018/cm3之n型的AlGaN所構成且膜厚4nm的第四層34。
再者，該第四層34的n型不純物的濃度係例如可設為1×1017/cm3以上3×1018/cm3以下。又，在以低In組成的AlInGaN構成第四層34時，追加供給低流量的TMI即可。
(步驟S3f)
在將爐內溫度設為830℃，以上述之流量連續供給氫 氣、氮氣、及氨的狀態下，將流量為15.2μmol/min的TMG，連續地供給130秒鐘，形成膜厚5nm的GaN層。藉此，形成膜厚5nm的由無摻雜GaN所成的第六層36。
利用重複執行複數次前述步驟S3a~S3f，形成層積複數週期之發光層30a及障壁層30b所成的活性層30。
再者，如上所述，半導體發光元件1作為於活性層30的至少最後週期中，不使第四層34成長的構造更佳。此時，以作為不執行最後週期之步驟S4d，成為與其他週期的障壁層30b幾乎均等之方式，來適切調整構成障壁層30b之第四層34以外之層的厚度亦可。
又，如上述之實施例2的元件般，在形成包含不具備第五層35之障壁層30b的活性層30時，不進行步驟S3d，進行複數次步驟S3a~S3c、及步驟S3e~S3f的各工程即可。此時，利用將第四層34的膜厚較厚地形成為9nm程度來取代第五層35的份量，將障壁層30b整體的膜厚調整成25nm程度者亦可。
(步驟S4)
於活性層30的上面形成p型半導體層43。具體方法的一例如下所述。
將MOCVD裝置的爐內壓力維持為100kPa，一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為25slm的氫氣，一邊將爐內溫度升溫至930 ℃。之後，作為原料氣體，將流量為100μmol/min的TMG、流量為250000μmol/min的氨、及用以摻雜p型不純物之流量為0.1μmol/min的雙(環戊二烯)鎂(Cp2Mg)，供給360秒鐘至處理爐內。藉此，於活性層30的上面，形成厚度為120nm，由p型不純物(Mg)濃度為3×1019/cm3程度之GaN所成的p型半導體層43。
進而，接下來，藉由將Cp2Mg的流量變更為0.3μmol/min，並供給20秒鐘的原料氣體，形成厚度為5nm的由高濃度p型GaN層所成的接觸層。此時，於p型半導體層43也包含該接觸層。再者，該接觸層的p型不純物(Mg)濃度為1×1020/cm3程度。
再者，在前述實施形態中，雖針對將包含於p型半導體層43的p型不純物設為Mg之狀況進行說明，但是，除了Mg之外，也可使用Be、Zn及C等。
(之後的工程)
之後的製程係如下所述。
在所謂「橫型構造」的半導體發光元件1之狀況中，藉由ICP蝕刻來使n型半導體層15的一部分上面露出，於露出之n型半導體層15的上層形成n側電極，於P型半導體層43的上層形成p側電極。然後，藉由例如雷射切割裝置來分離各元件彼此，對於電極進行引線接合。在此，所謂「橫型構造」係指形成於n型半導體層15之上層的n側電極，與形成於p型半導體層43之上 層的p側電極，相對於基板形成於相同方向所成的構造。
另一方面，在所謂「縱型構造」的半導體發光元件1之狀況中，於p型半導體層43的上層形成成為p側電極的金屬電極(反射電極)、焊錫擴散防止層、及焊錫層。然後，隔著焊錫層，貼合以導體或半導體所構成的支持基板(例如CuW基板)之後，上下反轉，藉由雷射照射等的方法來剝離基板11。之後，於n型半導體層15的上層形成n側電極。以下，與橫型構造同樣地，進行元件分離及引線接合。在此，所謂「縱型構造」係指n側電極與p側電極，挾持基板而形成於相反方向所成的構造。
[其他實施形態]
以下，針對其他實施形態的半導體發光元件進行說明。
<1>於上述之半導體發光元件1中，由無摻雜的AlX3Ga1-X3N(0<X3<1)所成的第三層33，於障壁層30b所有週期中不具備亦可。尤其，作為僅於障壁層30b中接近p型半導體層43的位置，具備第三層33，於接近n型半導體層15的位置，不具備第三層33的構造也為佳。此係以下理由所致。
如上所述，以AlGaN所構成的第三層33係能帶間隙比以GaN(或In組成低的InGaN)所構成之第一層31還大，故會構成電子往p型半導體層43側移動時的 能量障壁。但是，例如最接近n型半導體層15之位置的障壁層30b具備以該AlGaN所構成之第三層33時，於n型半導體層15的附近也會形成第三層33所致之能量障壁。結果，從n型半導體層15供給的電子因為形成於接近n型半導體層15的位置之該能量障壁而被阻擾移動，有在藉由第二層32(發光層30a)所構成之井區域內，電子被擷取的機率降低的可能性。
相對於此，利用作為接近n型半導體層15的障壁層30b不具備第三層33的構造，於形成於n型半導體層15側的區域中，不會存在阻礙電子的移動的高能量障壁。所以，對半導體發光元件1施加電壓的話，到形成第三層33之處為止，電子會高機率流入至活性層30內。然後，利用藉由第三層33的能量障壁來阻礙一部分之電子的移動，藉由第二層32所構成之井區域可高機率擷取電子。結果，可於井區域中使電子與電洞高機率再結合。
再者，作為在具備由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成之第四層34的障壁層30b的週期內，具備第一層31及第三層33亦可。
<2>如圖10所示，半導體發光元件1係在n型半導體層15與活性層30之間，追加具備緩和層20亦可。該緩和層20能以AlInGaN的單層或GaN/(Al)InGaN的超晶格層構成。在後者之狀況中，作為一例，利用GaN層與InGaN層任一皆以膜厚為2.5nm而層積10週期來形成。InGaN層的In組成為7%，對GaN層及InGaN 層雙方施加Si濃度為1×1018/cm3的摻雜，進行n型化。利用使由具有如此不同的能帶隙之複數氮化物半導體的層積體所成的緩和層20，存在於活性層30與n型半導體層15之間，可在使活性層30成長時意圖性讓結晶應變，緩和相對於包含由In組成高之InGaN所成之第二層32的活性層30的晶格應變，可期待更提升發光效率的效果。
再者，如圖10所示，在製造包含緩和層20的半導體發光元件1時，藉由上述之步驟S2形成n型半導體層15之後，開始步驟S3之前，執行以下的步驟S2A即可。
(步驟S2A)
在以超晶格層構成緩和層20時，可利用後述的方法製造。首先，將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為820℃。然後，進行一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為1slm的氫氣，一邊作為原料氣體，將流量為15.2μmol/min的TMG、流量為27.2μmol/min的TMI、流量為0.003μmol/min的四乙基矽烷及流量為375000μmol/min的氨，供給54秒鐘至處理爐內的步驟。之後，進行將流量為15.2μmol/min的TMG及流量為375000μmol/min的氨，供給54秒鐘至處理爐內的步驟。以下，藉由重複該等兩個步驟，層積10週期之Si濃度為1×1018/cm3、厚度為2.5nm的In組成7%的InGaN層及厚度為2.5nm的GaN層 所成的緩和層20，被形成於n型半導體層15的上面。
再者，再者緩和層20也可構成為低In組成的InGaN，與高In組成的InGaN的層積體。此時，作為本步驟S2A，進行一邊流通流量為15slm的氮氣及流量為1slm的氫氣，一邊作為原料氣體，將流量為15.2μmol/min的TMG、流量為27.2μmol/min的TMI、流量為0.003μmol/min的四乙基矽烷及流量為375000μmol/min的氨，供給54秒鐘至處理爐內的步驟，與將流量為15.2μmol/min的TMG、流量為1μmol/min的TMI及流量為375000μmol/min的氨，供給54秒鐘至處理爐內的步驟。以下，藉由重複該等兩個步驟，層積10週期之Si濃度為1×1018/cm3、厚度為2.5nm的In組成7%的InGaN層及厚度為2.5nm之In組成1%以下的InGaN層所成的緩和層20，被形成於n型半導體層15的上面。
在以AlInGaN的單膜構成緩和層20時，可利用後述的方法製造。首先，將MOCVD裝置的爐內壓力設為100kPa，將爐內溫度設為820℃。然後，進行一邊對處理爐內，作為載體氣體，流通流量為15slm的氮氣及流量為1slm的氫氣，一邊作為原料氣體，將流量為15.2μmol/min的TMG、流量為27.2μmol/min的TMI、流量為1μmol/min的TMA、流量為0.003μmol/min的四乙基矽烷及流量為375000μmol/min的氨，供給400秒鐘至處理爐內的步驟。藉此，由Si濃度為1×1018/cm3、厚度為20nm的Al組成6%、In組成7%的AlInGaN層所成的緩 和層20，被形成於n型半導體層15的上面。

Claims (4)

  1. 一種半導體發光元件，係主要發光波長為520nm以上的半導體發光元件，其特徵為：具備：n型半導體層，係由氮化物半導體所成；活性層，係形成於前述n型半導體層的上層，且由氮化物半導體所成；及p型半導體層，係形成於前述活性層的上層，由氮化物半導體所成；前述活性層，係藉由包含由無摻雜之InX1Ga1-X1N(0≦X1≦0.01)所成之第一層的障壁層，與包含由InX2Ga1-X2N(0.2≦X2<1)所成之第二層的發光層的層積體被重複複數週期所構成；前述障壁層，係於至少任一週期內，包含由無摻雜之AlX3Ga1-X3N(0<X3<1)所成的第三層、形成於前述第三層之上層的前述第一層、及形成於前述第一層之上層的由n型的Alx4InY4Ga1-X4-Y4N(0<X4<1，0≦Y4<1)所成的第四層；前述障壁層，係於至少任一週期內，包含前述第三層、形成於前述第三層之上層的前述第一層、形成於前述第一層之上層的由無摻雜之Alx5InY5Ga1-X5-Y5N(0<X5<1，0≦Y5<1)所成的第五層、及形成於前述第五層之上層的前述第四層。
  2. 如申請專利範圍第1項所記載之半導體發光元件， 其中，前述障壁層，係於至少任一週期內，包含前述第三層、形成於前述第三層之上層的前述第一層、形成於前述第一層之上層的前述第四層、及形成於前述第四層之上層的由無摻雜之InX6Ga1-X6N(0≦X6≦0.01)所成的第六層；於除了最接近前述p型半導體層的週期外之至少任一週期內的前述障壁層所包含之前述第六層的上面，配置有構成前述發光層的前述第二層。
  3. 如申請專利範圍第1項或第2項所記載之半導體發光元件，其中，前述障壁層，係於最接近前述p型半導體層的週期內，不包含前述第四層。
  4. 如申請專利範圍第1項或第2項所記載之半導體發光元件，其中，前述第二層，係以InX2Ga1-X2N(0.25≦X2≦0.35)所構成。
TW105100163A 2015-02-10 2016-01-05 Semiconductor light-emitting element TWI636581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-024290 2015-02-10
JP2015024290A JP6128138B2 (ja) 2015-02-10 2015-02-10 半導体発光素子

Publications (2)

Publication Number Publication Date
TW201640698A TW201640698A (zh) 2016-11-16
TWI636581B true TWI636581B (zh) 2018-09-21

Family

ID=56614710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100163A TWI636581B (zh) 2015-02-10 2016-01-05 Semiconductor light-emitting element

Country Status (3)

Country Link
JP (1) JP6128138B2 (zh)
TW (1) TWI636581B (zh)
WO (1) WO2016129493A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017104370A1 (de) 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper
JP6955172B2 (ja) 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
JP6891865B2 (ja) * 2018-10-25 2021-06-18 日亜化学工業株式会社 発光素子
JP7260807B2 (ja) * 2020-12-24 2023-04-19 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP7419652B2 (ja) 2021-11-22 2024-01-23 日亜化学工業株式会社 発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201145573A (en) * 2010-03-08 2011-12-16 Nichia Corp A nitride-based semiconductor light emitting element
JP2011258994A (ja) * 2008-08-29 2011-12-22 Toshiba Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122812A (ja) * 1993-10-27 1995-05-12 Fujitsu Ltd 半導体レーザ
JP3460641B2 (ja) * 1999-09-28 2003-10-27 日亜化学工業株式会社 窒化物半導体素子
JP2004015072A (ja) * 2003-09-26 2004-01-15 Nichia Chem Ind Ltd 窒化物半導体発光素子
US7649195B2 (en) * 2007-06-12 2010-01-19 Seoul Opto Device Co., Ltd. Light emitting diode having active region of multi quantum well structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258994A (ja) * 2008-08-29 2011-12-22 Toshiba Corp 半導体装置
TW201145573A (en) * 2010-03-08 2011-12-16 Nichia Corp A nitride-based semiconductor light emitting element

Also Published As

Publication number Publication date
JP6128138B2 (ja) 2017-05-17
JP2016149399A (ja) 2016-08-18
WO2016129493A1 (ja) 2016-08-18
TW201640698A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
TWI478383B (zh) 半導體發光裝置
JP5634368B2 (ja) 半導体装置
KR20180036701A (ko) Iii족 질화물 반도체 발광소자 및 그 제조방법
TWI636581B (zh) Semiconductor light-emitting element
TWI497766B (zh) 半導體裝置製造方法
JP2011222728A (ja) 窒素化合物半導体発光素子およびその製造方法
JP5861947B2 (ja) 半導体発光素子及びその製造方法
TW201121101A (en) Manufacturing method of semiconductor light emitting element, lamp, electronic equipment and mechanical equipment
WO2016002684A1 (ja) Ｌｅｄ素子
JP5229048B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI602321B (zh) Nitride semiconductor light emitting device and method of manufacturing the same
KR101125408B1 (ko) 화합물 반도체 및 그 제조 방법
JP5423026B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6356530B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5800251B2 (ja) Ｌｅｄ素子
JP2011035156A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI807552B (zh) 氮化物半導體發光元件及其製造方法
US10038118B2 (en) Light emitting element
WO2016088732A1 (ja) 半導体発光素子
JP6478685B2 (ja) 半導体発光素子
JP5800252B2 (ja) Ｌｅｄ素子
JP2014146684A (ja) 半導体発光素子及びその製造方法
JP2018014517A (ja) 半導体発光素子