KR20180036701A - Iii족 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

Iii족 질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20180036701A
KR20180036701A KR1020187002002A KR20187002002A KR20180036701A KR 20180036701 A KR20180036701 A KR 20180036701A KR 1020187002002 A KR1020187002002 A KR 1020187002002A KR 20187002002 A KR20187002002 A KR 20187002002A KR 20180036701 A KR20180036701 A KR 20180036701A
Authority
KR
South Korea
Prior art keywords
layer
iii nitride
nitride semiconductor
group iii
type
Prior art date
Application number
KR1020187002002A
Other languages
English (en)
Other versions
KR102171911B1 (ko
Inventor
야스히로 와타나베
다케히코 후지타
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=57884346&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20180036701(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20180036701A publication Critical patent/KR20180036701A/ko
Application granted granted Critical
Publication of KR102171911B1 publication Critical patent/KR102171911B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

종래보다 우수한 소자 수명을 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공한다.
본 발명의 III족 질화물 반도체 발광소자(100)는, n형 III족 질화물 반도체층(30)과, 장벽층(40a) 및 장벽층(40a)보다 밴드갭이 작은 우물층 (40b)을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체(40)와, AlN 가이드층(60)과, p형 III족 질화물 반도체층 (70)을 이 순서로 가지며, AlN 가이드층(60)의 두께가 0.5nm 이상 2.0nm 이하인 것을 특징으로 한다.

Description

III족 질화물 반도체 발광소자 및 그 제조방법
본 발명은, III족 질화물 반도체 발광소자 및 그 제조 방법에 관하여, 특히, 우수한 소자 수명 및 우수한 발광 출력을 동시에 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
종래, Al, Ga, In 등의 III 족 원소와 N와의 화합물로 이루어지는 III족 질화물 반도체는, 청색광으로부터 심자외광(深紫外光)의 발광소자의 재료로서 이용되고 있다. 그 중에서도, 고 Al 조성의 AlGaN로 이루어지는 III족 질화물 반도체는, 발광 파장 340 nm 이하의 자외 발광소자나 발광 파장 300 nm 이하의 심자외광 발광소자(DUV－LED)에 이용되고 있다.
일반적으로, III족 질화물 반도체를 이용한 심자외광 발광소자의 광 추출 효율은 지극히 낮고, 고출력화의 실현은 곤란하다고 전해 오지만, 소형이면서 고출력인 심자외광 발광소자를 실현하기 위해서, 고 외부양자 효율 특성이나 저 저항 특성 등을 실현하기 위한 시도가 여러 가지 행해져 왔다.
예를 들면, 본 출원인들은, 특허 문헌 1에서 이하의 발광소자를 먼저 제안하고 있다. 즉, AlN계 III족 질화물 단결정 상에 형성하는 발광소자에 있어서, 고농도 n형 III족 질화물층과, n형 또는 i형의 III족 질화물 장벽층과 n형 또는 i형의 III족 질화물 우물층으로 이루어지는 다중 양자 우물 구조와, i형의 III족 질화물 파이널 배리어층과, p형 III족 질화물층과, 상기 i형 III족 질화물 파이널 배리어층과 상기 p형 III족 질화물층과의 사이에 형성되어, 상기 i형 III족 질화물 파이널 배리어층에 대해서 전자의 에너지 장벽이 되는 p형 또는 i형의 AlzGa1 － zN층(0.95＜z≤≤1)으로 이루어지는 전자 블록층을 가지는 발광소자이다.
특허 문헌 1에 기재된 기술에서는, 양자 우물 구조의 양자 우물 두께의 최적화에 의해 내부 양자 효율의 향상이 실현되고, 또한, 전자 블록층의 도입 및 최적화와 파이널 배리어층의 최적화에 의해, 전자 주입 효율의 최적화가 실현된다.
[특허 문헌 1] 일본특허공개 2010－205767호 공보
특허 문헌 1에 기재된 기술에 의해, III족 질화물 반도체를 이용한 자외 발광소자에 있어서의 발광 효율을 높일 수 있다. 그렇지만, 발광 효율을 개선하는 것 이외에도, III족 질화물 반도체 발광소자의 소자 수명 특성을 개선하는 것이 희구(希求)되고 있어 수명의 측면에서 개선의 여지가 남아 있다.
그래서, 본 발명은, 우수한 소자 수명 및 우수한 발광 출력을 동시에 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하는 방도에 대해 예의 검토하여, 발광층으로부터의 캐리어 소실이 저수명의 원인이라고 생각하여, 장벽층 및 우물층을 적층하여 이루어지는 적층체와, p형 반도체층과의 사이의 층 구성 및 그 두께에 주목했다. 그리고, 상기 적층체 및 p형 반도체층의 사이에 AlN 가이드층을 적절한 두께로 만드는 것에 의해서, III족 질화물 반도체 발광소자의 수명을 현저하게 개선할 수 있음과 동시에, 우수한 발광 출력을 얻을 수 있는 것을 식견(知見)하여, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) n형 III족 질화물 반도체층, 장벽층 및 상기 장벽층보다도 밴드갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체, AlN 가이드층, 및 p형 III족 질화물 반도체층,을 이 순서로 가지고, 상기 AlN 가이드층의 두께가 0.5nm 이상 2.0nm 이하인 것을 특징으로 하는, III족 질화물 반도체 발광소자.
(2) 상기 AlN 가이드층이 i형인, 상기 (1)에 기재된 III족 질화물 발광소자.
(3) 상기 III족 질화물 반도체 적층체에 있어서의 상기 n층 째의 우물층과, 상기 AlN 가이드층이 접하거나, 또는,
상기 III족 질화물 반도체 적층체에 있어서의 상기 n층 째의 우물층과, 상기 AlN 가이드층과의 사이에, 밴드갭이 상기 우물층 초과이면서 상기 AlN 가이드층 미만인 파이널 배리어층을 가지고, 상기 파이널 배리어층의 두께가 1.5nm 이하인, 상기 (1) 또는 (2)에 기재된 III족 질화물 발광소자.
(4) 상기 파이널 배리어층의 두께가 0.1nm 이상 1.0nm 이하인, 상기 (3)에 기재된 III족 질화물 발광소자.
(5) 상기 AlN 가이드층의 두께가 0.5nm 초과 2.0nm 미만인, 상기 (1)~(4)의 어느 하나에 기재된 III족 질화물 발광소자.
(6) 상기 p형 III족 질화물 반도체층은, 제1 p형 III족 질화물 반도체층 및 제2 p형 III족 질화물 반도체층을 이 순서로 가지며, 상기 제1 p형 III족 질화물 반도체층의 밴드갭은, 상기 AlN 가이드층보다도 작고, 또한, 상기 장벽층 보다 크며, 상기 제2 p형 III족 질화물 반도체층의 밴드갭은, 상기 제1 p형 III족 질화물 반도체층보다도 작은, 상기 (1)~(5)의 어느 하나에 기재된 III족 질화물 발광소자.
(7) 상기 제1 p형 III족 질화물 반도체층과 상기 제2 p형 III족 질화물 반도체층이 접하고, 상기 제2 p형 III족 질화물 반도체층이 p형 컨택트층만으로 이루어지는, 상기 (6)에 기재된 III족 질화물 발광소자.
(8) n형 III족 질화물 반도체층을 형성하는 제1공정, 상기 n형 III족 질화물 반도체층 상에, 장벽층 및 상기 장벽층보다도 밴드갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체를 형성하는 제2공정, 상기 III족 질화물 반도체 적층체 상에, 두께 0.5nm 이상 2.0nm 이하의 AlN 가이드층을 형성하는 제3공정, 및 상기 AlN 가이드층 상에, p형 III족 질화물 반도체층을 형성하는 제4공정, 을 포함하고, 상기 제3공정에서, 트리메틸알루미늄 가스 및 암모니아 가스로 이루어지는 원료 가스를 이용하여 상기 AlN 가이드층을 에피택셜 성장시키는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
(9) n형 III족 질화물 반도체층을 형성하는 제1공정, 상기 n형 III족 질화물 반도체층 상에, 장벽층 및 상기 장벽층보다도 밴드갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체를 형성하는 제2공정, 상기 III족 질화물 반도체 적층체 상에, 두께 0.5nm 이상 2.0nm 이하의 AlN 가이드층을 형성하는 제3공정, 및 상기 AlN 가이드층 상에, p형 III족 질화물 반도체층을 형성하는 제4공정, 을 포함하고, 상기 제3공정에서, 트리메틸알루미늄 가스, 트리메틸갈륨 가스 및 암모니아 가스를 포함하는 원료 가스를 이용하여 AlGaN 변질층(質層)을 에피택셜 성장시키고, 그 다음에 상기 트리메틸알루미늄 가스 및 상기 트리메틸갈륨 가스의 공급을 멈추어 상기 에피택셜 성장을 중단시키고, 수소를 주성분으로 하는 캐리어 가스 분위기에서 상기 AlGaN 변질층을 노출시킴으로써, 상기 AlGaN 변질층의 적어도 일부를 제거함과 동시에 상기 AlN 가이드층으로 변질시켜, 상기 AlGaN 변질층의 잔부를 파이널 배리어층으로 하는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
(10) 상기 제3공정에서, 상기 AlGaN 변질층의 전부를 상기 AlN 가이드층으로 변질시키는, 상기 (9)에 기재된 III족 질화물 반도체 발광소자의 제조 방법.
(11) 상기 AlN 가이드층은 i형인, 상기 (8)~(10)의 어느 하나에 기재된 III족 질화물 반도체 발광소자의 제조 방법.
본 발명에 의하면, AlN 가이드층을 적절한 두께로 구비하였기 때문에, 종래보다 우수한 소자 수명을 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공할 수 있다.
[도 1] 본 발명의 일 실시형태에 따른 III족 질화물 반도체 발광소자를 설명하는 모식 단면도이다.
[도 2] 본 발명의 다른 실시형태에 따른 III족 질화물 반도체 발광소자에 있어서의 적층체, 파이널 배리어층, AlN 가이드층 및 p형 반도체층을 설명하는 모식 단면도이다.
[도 3] 본 발명에 따른 III족 반도체 발광소자의 밴드 구조의 일부를 나타내는 도면이며, (A)는 일 실시형태를 나타내고, (B)는 다른 실시형태를 나타낸다.
[도 4] 본 발명에 따른 III족 반도체 발광소자의 제조 방법의 제1실시형태를 설명하기 위한 플로우차트이다.
[도 5]본 발명에 따른 III족 반도체 발광소자의 제조 방법의 제2실시형태를 설명하기 위한 플로우차트이다.
[도 6] 실험예 1에서의 III족 반도체 발광소자의 TEM 단면 사진이다.
[a] 실험예 2에 있어서, 시료 1~3, 12, 14의 AlN 가이드층의 두께 및 시료 4~10의 AlGaN 변질층의 설계 두께에 대한 EL출력을 나타내는 그래프이다.
[b] 실험예 2에 있어서, 시료 1~10, 12, 14의 AlN 가이드층의 두께에 대한 EL출력을 나타내는 그래프이다.
(III족 질화물 반도체 발광소자)
이하, 도면을 참조하여 본 발명의 실시형태에 대해 설명한다. 또, 동일한 구성요소에는 원칙으로서 동일한 참조 번호를 부여하고, 설명을 생략한다. 또한, 각 도에 있어서, 설명의 편의상, 기판 및 각 층의 종횡의 비율을 실제의 비율로부터 과장해서 나타내고 있다.
도 1에 나타낸 바와 같이, 본 발명의 일 실시형태에 따르는 III족 질화물 반도체 발광소자(100)는, n형 III족 질화물 반도체층(30), 장벽층(40a) 및 장벽층 (40a)보다도 밴드갭이 작은 우물층(40b)을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체(40), AlN 가이드층 (60), 및 p형 III족 질화물 반도체층(70),을 이 순서로 가지며, AlN 가이드층 (60)의 두께가 0.5nm 이상 2.0nm 이하인 것을 특징으로 한다. 이하, 본 명세서에 있어서, n형 III족 질화물 반도체층(30)을 「n층(30)」, III족 질화물 반도체 적층체(40)를 「적층체(40)」, p형 III족 질화물 반도체층(70)을 「p층 (70)」이라고, 각각 약기한다.
여기서, 도 1에 나타낸 바와 같이, III족 반도체 발광소자(100)의 n층(30)을, 기판(10)의 표면에 AlN층(20)이 설치된 AlN 템플릿 기판 위에 구비할 수 있다. 또한, III족 반도체 발광소자(100)에는, 적층체(40), AlN 가이드층(60) 및 p층(70)의 일부를 에칭 등에 의해 제거하여, 노출된 n층(30) 상에 형성된 n형 전극(80)과 p층(70) 상에 형성된 p형 전극(90)이 구비되어도 좋다. 본 발명의 일 실시형태에 따른 III족 반도체 발광소자(100)에서, n층(30), 적층체(40), AlN 가이드층(60) 및 p층(70), 그리고 수의(意)로 설치되어도 좋은 파이널 배리어층(60)(도 2)이 특징이 되는 구성이며, 그 중에서 적층체(40) 및 AlN 가이드층(60)이 특히 특징이 되는 구성이다. 상기의 기판(10), AlN층(20), n형 전극(80) 및 p형 전극(90)은 일반적인 구성으로 할 수 있고, 구체적인 구성은 어떤 것도 한정되는 것은 아니다. 또한, 도시하지는 않지만, AlN층(20)과 n층(30)의 사이에는, AlGaN층, 조성 경사층(組成傾斜層), 초격자층(超格子層)의 하나 이상으로부터 선택되는 버퍼층을 갖추고 있어도 좋다. 이하, 본 발명의 특징이 되는 구성인, n층(30), 적층체(40), AlN 가이드층(60) 및 p층(70)에 대해 우선 설명한다.
n층(30)은, 적어도 Al를 포함하는 III족 질화물 반도체층이며, III족 질화물 반도체층(100)의 pn접합을 구성하는 층이라면, 일반적인 n형 반도체층을 이용할 수 있다. n층(30)은, 예를 들면 AlGaN 재료로 이루어지고, 또한, III족 원소로서의 Al와 Ga에 대해서 5% 이내의 양의 In를 포함하고 있어도 좋다. n층(30)에는, n형의 도펀트(불순물)가 도핑되고, n형 도펀트로는, Si, Ge, Sn, S, O, Ti, Zr등을 예시할 수 있다. 도펀트 농도는, n형으로 기능할 수 있는 도펀트 농도라면 특히 한정되지 않고, 예를 들면 1.0×1018atoms/cm3 ~ 1.0×1020atoms/cm3로 할 수 있다. 또한, n층(30)의 Al 함유율은, 특히 제한은 없고, 일반적인 범위로 할 수 있다. n형 반도체층(30)을 단층 또는 복수층으로 구성할 수도 있다. n층(30)의 적층체(40) 측의 부분의 조성 및 두께를 적당히 조정하고, 이러한 n층(30)의 적층체(40)측의 부분이 장벽층(40a)의 기능을 겸해도 좋고, 그 경우에는 장벽층(40a)가 1층 형성되어 있는 것으로 본다.
III족 질화물 반도체 발광소자(100)에 있어서, 적층체(40)가 n층(30)에 이어서 구비된다. 적층체(40)는, 장벽층(40a) 및 장벽층(40a)보다 밴드갭이 작은 우물층(40b)를 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어진다. 예를 들면, 장벽층(40a) 및 우물층(40b)으로서, Al 조성이 다른 AlGaN 재료를 이용할 수 있다. 장벽층(40a) 및 우물층(40b)은, 필요에 따라서, In 등의 III족 원소를 5% 이내의 조성비로 도입하여, AlGaInN 재료 등으로 해도 좋지만, III족 원소로서는 Al 및 Ga만을 이용한 삼원계의 AlGaN 재료로 하는 것이 보다 바람직하다. 적층체(40)의 각 층은, n형 및 i형의 어느 것으로 해도 좋지만, 장벽층은 n형으로 하는 것이 바람직하다. 전자 농도가 증가하여 우물층 내의 결정결함을 보상하는 효과가 있기 때문이다. 또, 적층체(40)는, 장벽층 및 우물층을 반복해서 형성하여, 장벽층으로 끼워 넣은 일반적인 다중 양자 우물(MQW：Multiple Quantum Well) 구조에서, p층 측의 마지막 장벽층을 제거한 것에 상당한다고 말할 수 있다.
장벽층(40a)으로 AlaGa1 － aN 재료를 이용하고, 우물층(40b)으로 AlbGa1 － bN 재료를 이용하는 경우, 장벽층(40a)의 Al 조성 a를 예를 들면 0.40 ~ 0.95로 할 수 있고, 우물층(40b)의 Al 조성 b를, 예를 들면 0.30 ~ 0.80(단, a＞b)으로 할 수 있다. 또한, 장벽층(40a) 및 우물층(40b)의 각각의 층수 N을, 예를 들면 1 ~ 10으로 할 수 있다. 게다가, 장벽층(40a)의 두께를 3nm ~ 30nm로 할 수 있고, 우물층(40b)의 두께를 0.5nm ~ 5nm로 할 수 있다.
한편, 적층체(40)에 있어서의 우물층(40b)의 Al 조성 b를 0.35이상으로 하면, 적층체(40)로부터 방사되는 빛의 중심 파장이 300nm 이하가 되어, 최종적으로 제작되는 III족 질화물 반도체 발광소자(100)을 DUV－LED로 할 수 있다.
적층체(40)에 이어서, AlN 가이드층(60)이 III족 질화물 반도체 발광소자 (100)에 구비된다. AlN 가이드층(60)은, 가장 바람직하게는 III족 원소의 Al 조성비를 100%로 형성한 AlN으로 이루어지는 질화물 반도체층이다. 다만, 다른 III족 원소(Ga등)가 제조 공정 중에 불가피에 혼입했을 경우나, 변질 시에 발생하는 가스나 변질의 진행 상황을 고려하여, 결과적으로 Al 조성비가 96% ~ 100%이면, AlN 가이드층(60)에 포함되는 것으로 한다. AlN 가이드층(60)의 두께를 0.5nm 이상 2.0nm 이하로 한다. AlN 가이드층(60)을, 상기 두께 범위에서 구비하는 기술적 의의에 대해서는 후술한다. AlN 가이드층(60)은, 언도프인 것이 바람직하지만, Mg등의 p형 도펀트나 Si등의 n형 도펀트를 첨가해도 상관없다. 또한, AlN 가이드층(60) 중의 불순물 농도가 균일할 필요는 없으며, 예를 들면, 적층체(40)측과 p층(70)측의 사이에서 불순물 농도가 달라도 좋다. 도펀트를 첨가했을 때에는 i형 뿐만이 아니라 결과적으로 일부 혹은 전체가 p형화, 또는 n형화 해도 좋다.
또, 「i형」이다 라는 것은, 특정의 불순물을 의도적으로는 첨가하고 있지 않는 층(언도프층이라고도 한다)을 말한다. 이상적으로는, 불순물을 전혀 포함하지 않는 반도체로 하는 것이 바람직하지만, 전기적으로 p형 또는 n형의 어느 것으로도 기능하지 않는 반도체이면 좋고, 캐리어 밀도가 작은 것(예를 들면 5×1016/cm3 미만의 것)은 i형이라고 칭할 수 있다. 또한, p층(70)보다 p형 도펀트의 확산이 있었다 해도, 특정 불순물을 의도적으로 첨가했던 것으로는 되지 않는다.
AlN 가이드층(60)에 이어서 설치되는 p층(70)은 정공을 적층체(40)에 주입할 수 있는 한, 특별히 한정되지 않고, 일반적인 구성으로 할 수 있고, 도 2에 예시한 것처럼, Al 조성비가 다른 AlGaN 재료를 이용하여 p형 전자 블록층(71), p형 클래드층(72) 및 p형 컨택트층(73) 중 어느 1층 또는 전부를 포함하는 복수층 구조로 해도 좋다(상세한 것은 후술한다). 또한, p층(70)에 도핑하는 p형 도펀트로는, Mg, Zn, Ca, Be, Mn 등을 예시할 수 있다. 또한, p층(70) 전체의 평균 도펀트 농도는, p형으로 기능할 수 있는 도펀트 농도이면 특별히 한정되지 않고, 예를 들면 1.0×1018atoms/cm3 ~ 5.0×1021atoms/cm3로 할 수 있다. 또, 후술하지만, 본 실시형태에 있어서의 p층(70)은 p형 클래드층(72)을 가지고 있어도, 가지고 있지 않아도 어느 것이라도 좋다.
여기서, III족 질화물 반도체 발광소자(100)에 있어서, 상술의 적층체(40)의 p층(70)의 측에, AlN 가이드층(60)을 적절한 두께로 구비하는 것이 본 발명에 있어서의 특히 특징적인 구성이 된다. 실시예에서 상세를 후술하지만, AlN 가이드층(60)을 구비함으로써 III족 질화물 반도체 발광소자(100)의 소자 수명을 개선할 수 있다는 것이 본 발명자들의 실험결과에 의해 분명해졌다.
도 3(A)에 상기 일 실시형태에 따른 III족 질화물 반도체 발광소자(100)의 전도대(導)의 밴드 구조를 나타내는 도면을 나타낸다. 도 3(A)에서는, 적층체(40)에 있어서의 n층 째의 우물층(40b)과 AlN 가이드층(60)이 접하도록 이들의 층을 구비하고 있다. 환언하면, 적층체(40)와 AlN 가이드층(60)을 인접해서 구비하고 있다. 소자 수명을 향상시킬 수 있는 이유가 이론적으로 밝혀진 것은 아니지만, 본 발명자들은 그 이유를 이하와 같이 생각하고 있다. 즉, AlN 가이드층이 너무 두꺼우면, 정공이 충분히 적층체에 주입되지 않고, 동작 전압이 높아질 뿐이거나, 적층체로부터 캐리어의 소실을 촉진시켜버려 비발광 재결합 등, 비효율적인 캐리어의 소비가 될 수 있다. 얇은 층에서 캐리어의 블록이 가능하다면, 정공의 주입이 촉진된다. 그 때문에, AlN 가이드층(60)을 적절한 두께로 구비함으로써, 발광 출력과 함께, III족 질화물 반도체 발광소자(100)의 소자 수명을 향상시킬 수 있었던 것이라고 추측된다. 게다가, AlN 가이드층(60)의 두께를 0.5nm 초과 2.0nm 미만으로 하면, 발광 출력을 보다 확실히 증대시킬 수도 있기 때문에 바람직하고, 이 목적을 위해서 두께를 0.7nm 이상 1.7nm 이하로 하는 것이 보다 바람직하며, 0.8nm 이상 1.5nm 이하로 하는 것이 특히 바람직하다.
이상, 본 실시형태에 의해, 종래보다 우수한 소자 수명 및 우수한 발광 출력을 동시에 가지는 III족 질화물 반도체 발광소자를 실현할 수 있다.
여기서, 도 2의 모식도 및 도 3(B)의 밴드 구조에 나타낸 바와 같이, III족 질화물 반도체 발광소자(100)는, 적층체(40)에 있어서의 AlN 가이드층(60)측의 n층 째의 우물층(40b)과 AlN 가이드층(60)과의 사이에, 밴드갭이 우물층(40a) 초과이면서 AlN 가이드층(60) 미만의 파이널 배리어층(50)을 더 가지는 것도 바람직하다. 파이널 배리어층(50)으로서 AlCGa1 － cN 재료를 이용하는 경우, 파이널 배리어층(50)의 Al 조성비 c는, b＜c＜1이며, a≤c＜1인 것이 바람직하다. 이 경우, 파이널 배리어층(50)의 두께를 1.5nm 이하로 한다. 0.1nm 이상 1.0nm 이하와, 종래 기술에서로 이용되는 파이널 배리어층(50)의 두께보다 아주 얇은 것이 보다 바람직하다. AlN 가이드층(60)의 도입에 의한 소자 수명 개선 효과는, 파이널 배리어층(50)의 두께가 1.5 nm 이하이면 확실히 얻을 수 있지만, 상기 층 (50)의 두께를 1.0nm 이하로 함으로써, 상술한 수명 개선 효과를 보다 확실하게 얻을 수 있는 데다, III족 질화물 반도체 발광소자의 발광 출력을 높일 수 있다. 이것은, 파이널 배리어층(50)의 두께가 1.0nm를 넘으면, 적층체(40)에서의 캐리어가 파이널 배리어층(50)과 AlN 가이드층(60)과의 계면에서 2차원적인 우물로 오버 플로우함으로써, 주입 효율이 저하하는 경우가 있기 때문이라고 추측된다. 변질로 인해 파이널 배리어층의 일부가 AlN 가이드층이 되는 경우, 파이널 배리어층(50)의 두께가 0.1nm 이상이면, 변질의 영향을 받지 않는 1 원자층이 남는 것에 의해, 우물층(40)의 변질을 피할 수 있다.
여기서, 기술(述)한 대로, p층(70)을 일반적인 구성으로 할 수 있지만, p층(70)은 제1 p형 III족 질화물 반도체층 및 제2 p형 III족 질화물 반도체층을 이 순서로 가지는 것이 바람직하다. 그리고, 제1 p형 III족 질화물 반도체층의 밴드갭은 AlN 가이드층(60)보다도 작고, 또한, 장벽층(40a)보다도 큰 것이 바람직하며, 제2 p형 III족 질화물 반도체층의 밴드갭은 제1 p형 III족 질화물 반도체층보다도 작은 것이 바람직하다. 예를 들면, 제1 p형 III족 질화물 반도체층은 p형 전자 블록층(71)을 포함할 수 있어, 제1 p형 III족 질화물 반도체층이 p형 전자 블록층(71)만으로 이루어지는 단층 구조가 되는 것이 바람직하다. 또한, 제2 p형 III족 질화물 반도체층은 p형 클래드층(72) 및 p형 컨택트층(73)을 포함하는 복수층 구조로 할 수 있고, 제2 p형 III족 질화물 반도체층이 p형 컨택트층(73)만으로 이루어지는 것도 바람직하다. 이하, p층(70)의 각 층의 구성을 설명한다.
전자 블록층(71)은, AlN 가이드층(60)에 인접해서 구비되어, AlN 가이드층(60)보다는 밴드갭이 작지만, 장벽층(40a) 보다는 밴드갭이 큰 층(즉. 장벽층(40a)의 Al 조성 a보다 Al 조성이 크다)이다. 전자 블록층(71)은 일반적으로, 발광층으로서 기능하는 양자 우물 구조(MWQ)와 p형 클래드층의 사이에 구비함으로써, 전자를 보(堰)로 막고, 전자를 발광층(MQW의 경우에는 우물층) 내에 주입하며, 전자의 주입 효율을 높이기 위한 층으로서 이용된다. 이것은, 발광층의 Al 조성이 높은 경우에는 p층(70)의 홀 농도가 낮기 때문에 홀을 발광층에 주입하기 어렵고, 일부의 전자가 p층(70) 측에 흘러 버리지만, 전자 블록층(71)을 구비하는 것에 의해 이러한 전자의 흐름을 방지할 수 있기 때문이다. 본 실시형태에서도, AlN 가이드층(60)에 인접해서 구비된 전자 블록층(71)은 마찬가지로 p층(70) 측으로의 전자의 흐름을 방지할 수 있어 전자의 주입 효율을 높일 수 있다.
이러한 전자 블록층(71)은, 예를 들면 AlzGa1 － zN 재료(a＜z＜1)로 할 수 있다. 장벽층(40a)의 Al 조성에도 의하지만, 예를 들면 이 전자 블록층(50)의 Al 조성은 0.5 이상 1.0 이하(즉, a＜z＜1 이고, 0.5≤≤z)로 하는 것이 바람직하다. 이것에 의해, 우물층(40b)에의 전자의 주입 효율을 높일 수 있다. 또한, 전자 블록층(71) 전체의 두께는, 예를 들면 6nm ~ 60nm인 것이 바람직하다. 전자 블록층(71)의 두께가 6nm 보다 얇아도 60nm를 넘어도, 출력의 대폭적인 감소가 보이기 때문이다. 또, 전자 블록층(70)의 두께는 장벽층(40a)의 두께보다는 두꺼운 것이 바람직하다. 또, 전자 블록층에 도핑하는 p형 도펀트에 대해서는, 기술한 p층(70)에 있어서의 p형 도펀트와 마찬가지이지만, 필요에 따라서 p형 이외의 도펀트를 도핑해도 좋고, 부분적으로 언도프의 영역을 구비해도 좋다.
제2 p형 III족 질화물 반도체층은, p형 전자 클래드층(72)를 포함해도 괜찮다. p형 전자 블록층(71)의 Al 조성 z는 기술한 바와 같고, 밴드갭이 AlN층의 다음으로 큰 층인 반면, 「클래드층」의 Al 조성은 p형 전자 블록층의 Al 조성보다 0.1을 넘어 작고, p형 컨택트층보다 0.1을 넘어 큰 것을 가리키는 것으로 한다. p형 클래드층(72)의 Al 조성을 y로 하고, 전자 블록층(71)의 Al 조성을 z, p형 컨택트층(73)의 Al 조성을 x로 하면, x＋0.1＜y＜z－0.1이다. 또, 중심 파장이 300nm 이하에서 사용되는 p형의 AlGaN는 Al 조성이 클수록 전류가 흐르기 어렵기 때문에, 종래 클래드층으로서 사용되는 Al 조성은 장벽층의 Al 조성 이하인 것이 많다. 이 때문에, 본 명세서에 있어서의 전자 블록층과 종래 기술에 있어서의 클래드층이란, 장벽층의 Al 조성을 기준으로 하여 구별하는 것으로 한다.
또, 본 실시형태에 따른 III족 질화물 반도체 발광소자(100)에 있어서, p형 클래드층은 임의이며 구비하지 않아도 좋고, 제2 p형 III족 질화물 반도체층을 p형 컨택트층(73)만으로 구성하는 것이 바람직하다. 이렇게 함으로써, III족 질화물 반도체 발광소자(100)의 소자 수명을 보다 확실히 개선할 수 있다. 또한, p형 클래드층(72)를 구비한다면, 그 두께는 2nm ~ 300nm로 할 수 있다. 이 경우, p형 클래드층(72)를 AlyGa1 － yN(0.20≤≤y＜b)로 할 수 있고, Al 조성 y를 0.35≤≤y＜b로 하는 것이 바람직하다. 또한, 도시하지 않지만, p형 클래드층(72)는 Al 조성을 바꾼 복수층 구조로 해도 좋다. 이 경우, 발광층 측의 p형 클래드층을 제1 p형 클래드층, p형 컨택트층 측의 p형 클래드층을 제2 p형 클래드층으로 하면, 제1 p형 클래드층의 Al 조성을 제2 p형 클래드층의 Al 조성보다도 크게 하는 것이 바람직하다.
또한, 제1 p형 III족 질화물 반도체층과 제2 p형 III족 질화물 반도체층이 접하여, 제2 p형 III족 질화물 반도체층이 p형 컨택트층(73)만으로 이루어지는 것이 바람직하다. 이 경우, p형 컨택트층(73)은 Al 조성 x를 0≤≤x≤≤0.1으로 한, p형의 AlxGa1 － xN 재료로 할 수 있다. p형 컨택트층(73)은 그 표면에 형성되는 p형 전극(80)과 전자 블록층(71)과의 사이의 접촉저항을 저감하기 위한 층이며, p형 전극(80)과의 접촉저항을 충분히 저감시킬 수 있다. 특히, p형 컨택트층(73)의 Al 조성 x를, x=0(즉, GaN)으로 하는 것이 바람직하다. 이 p형 컨택트층(73)을 p형으로 하기 위한 도펀트로는, 마그네슘(Mg)이나 아연(Zn) 등을 이용할 수 있다. 또한, p형 컨택트층(73)의 두께를 5nm 이상 200nm 이하로 할 수 있다. 또한, 도시하지 않지만, p형 컨택트층(73)은 Al 조성, 도펀트 종류, 도펀트 농도, 형성시의 캐리어 가스 종류 등의 어느 1개 또는 복수 요소를 바꾼, 복수층 구조로 하는 것도 바람직하다.
이하에, 도 1에 나타낸 기판(10), AlN층(20), n형 전극(80) 및 p형 전극(90)에 대해 그들의 구체적인 양태를 예시적으로 설명하지만, 이것들은 여러 가지의 변형이 가능하다. 기술한 바와 같이, 본 발명에 따른 실시 형태에서, 도 1에 나타낸 사파이어 기판(10), AlN층(20), n형 전극(80) 및 p형 전극(90)은, 본 발명을 한정하는 것은 아니다.
III족 반도체 발광소자(100)의 기판(10)으로서 사파이어 기판을 이용할 수 있다. 사파이어 기판의 표면에 에피택셜 성장시킨 AlN층(20)이 구비된 AlN 템플릿 기판을 이용해도 괜찮다. 사파이어 기판으로는, 임의의 사파이어 기판을 이용할 수 있고, 오프각의 유무는 임의이며, 오프각이 구비되어 있는 경우의 경사 방향의 결정축 방위는, m축 방향 또는 a축 방향의 어느 것이라도 좋다. 예를 들면, 사파이어 기판의 주면(主面)을, C면이 0.5도의 오프각θ으로 경사진 면으로 할 수 있다. AlN 템플릿 기판을 이용하는 경우, 사파이어 기판 표면의 AlN층의 결정성이 우수한 것이 바람직하다. 또한, AlN 템플릿 기판의 표면에, 언도프의 AlGaN층이 구비되어 있는 것도 바람직하다. 또한, 기판(10)으로서 AlN 단결정 기판을 이용해도 괜찮다.
n형 전극(80)은, 예를 들면 Ti 함유막 및 이 Ti 함유막 상에 형성된 Al 함유막을 가지는 금속 복합막으로 할 수 있고, 그 두께, 형상 및 사이즈는, 발광소자의 형상 및 사이즈에 따라 적절히 선택할 수 있다. 또한, p형 전극(90)에 대해서도, 예를 들면 Ni 함유막 및 이 Ni 함유막 상에 형성된 Au 함유막을 가지는 금속 복합막으로 할 수 있고, 그 두께, 형상 및 사이즈는, 발광소자의 형상 및 사이즈에 따라 적절히 선택할 수 있다.
(III족 질화물 반도체 발광소자의 제조 방법：제1실시형태)
다음에, 본 발명에 따른 III족 질화물 반도체 발광소자(100)의 제조 방법의 제1실시형태를 설명한다. 제1실시형태와 관련되는 제조 방법은, n형 III족 질화물 반도체층(30)(이하, n층(30))을 형성하는 제1공정(도 4(E))과, n층(30) 상에 장벽층(40a) 및 장벽층(40a) 보다 밴드갭이 작은 우물층(40b)을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체(40)(이하, 적층체 (40))를 형성하는 제2공정(도 4(F)), 적층체(40) 상에 두께 0.5nm 이상 2.0nm 이하의 AlN 가이드층(60)을 형성하는 제3공정(도 4(G)), 및 AlN 가이드층(60) 상에 p형 III족 질화물 반도체층(70)(이하, p층(70))을 형성하는 제4공정(도 4(H)),을 포함한다. 제1실시형태에서는, 상기 제3공정에서, 트리메틸알루미늄 가스 및 암모니아 가스로 이루어지는 원료 가스를 이용하여 AlN 가이드층(60)을 에피택셜 성장시키는 것을 특히 특징으로 한다. 이하, 제1 실시형태의 호적한 실시형태에 따른 플로우 차트(flow chart)를 나타내는 도4를 이용하여 각 공정을 순차로 설명하지만, 기술한 실시형태와 중복되는 설명에 대해서는 생략한다.
우선, 기판(10)으로서 사파이어 기판을 준비하는 것이 일반적이다. 기판(10)의 표면(10A)에 AlN층을 형성한 AlN 템플릿 기판을 형성하는 것이 바람직하고, 시판의 AlN 템플릿 기판을 이용해도 좋다(도 4(A)~도 4(B)). 또, AlN층(20)은 예를 들면, 유기 금속 기상 성장(MOCVD：Metal Organic Chemical Vapor Deposition) 법이나 분자선 에피택시(MBE：Molecular Beam Epitaxy) 법, 스팩터법 등의 공지의 박막 성장 방법에 의해 형성될 수 있다.
AlN층(20)의 Al원으로서는, 트리메틸알루미늄(TMA)을 이용할 수 있다. 또한, N원으로서는, 암모니아(NH3) 가스를 이용할 수 있다. 이들의 원료 가스를 캐리어 가스로서 수소 가스를 이용하여, AlN층(20)을 형성할 수 있다.
또, AlN층(20)의 성장 온도는 특히 한정되지 않지만, 1270℃ 이상 1350℃ 이하가 바람직하고, 1290℃ 이상 1330℃ 이하가 보다 바람직하다. 이 온도 범위이면, 계속해서 열처리 공정을 실시하는 경우에 AlN층(20)의 결정성을 향상시킬 수 있다. 또한, 챔버 내의 성장 압력에 대해서는, 예를 들면 5 Torr ~ 20 Torr로 할 수 있다. 보다 바람직하게는, 8 Torr ~ 15 Torr이다.
또한, NH3 가스 등의 V족 원소 가스와 TMA 가스 등의 III족 원소 가스의 성장 가스 유량을 바탕으로 계산되는 III 족 원소에 대한 V 족 원소의 몰비(이후, V/III비 라고 기재한다)에 대해서는, 예를 들면 130 이상 190 이하로 할 수 있다. 보다 바람직하게는 140 이상 180 이하이다. 또, 성장 온도 및 성장 압력에 따라 최적의 V/III비가 존재하기 때문에, 성장 가스 유량을 적절히 설정하는 것이 바람직하다.
이어서, 상술한 바와 같이 하여 얻어진 사파이어 기판(10) 상의 AlN층(20)에 대해서, 이 AlN층(20)의 성장 온도보다 고온으로 열처리를 하는 것이 바람직하다. 이 열처리 공정은, 공지의 열처리로(熱理)를 이용해 실시할 수 있다. 이러한 열처리를 실시함으로써, AlN층(20)의(10－12) 면의 X선 록킹 커브의 반값 폭을 400초 이하로 하여, 높은 결정성을 실현할 수 있다(도 4(C)).
그 후, 도 4(D)에 예시하는 바와 같이, AlN층(20) 상에 언도프의 AlGaN층(20＇)을 형성하는 것도 바람직하다. Al원으로서 TMA, Ga원으로서 트리메틸갈륨(TMG), N원으로서 NH3 가스를 이용함으로써, AlGaN 재료로 이루어지는 층을 형성할 수 있고, 이것은 이하에 설명하는 n층(30), 적층체(40), 파이널 배리어층(50), AlN층(60) 및 p층(70)의 형성에 있어서도 마찬가지다. 이들의 원료 가스를, 캐리어 가스로서 수소 가스 혹은 질소 가스 또는 양자의 혼합가스를 이용하여 챔버 내에 공급한다. 또, 일반적으로는 캐리어 가스로서 수소 가스를 이용한다. 또한, NH3 가스 등의 V족 원소 가스와 TMA 가스 등의 III족 원소 가스의 성장 가스 유량을 바탕으로 계산되는 V/III비에 대해서는, 예를 들면 100 이상 100000 이하로 할 수 있다. 보다 바람직하게는 300 이상 30000 이하이다. 성장 온도 및 성장 압력에 따라 최적의 V/III비가 존재하기 때문에, 성장 가스 유량을 적절히 설정하는 것이 바람직한 것은 AlN층(20)을 형성하는 경우와 마찬가지이다.
이어, n층(30)을 형성하는 제1공정을 실시한다(도 4(E)). n층(30)은, AlN층(20) 상에 형성할 수 있고, 언도프의 AlGaN층(20＇) 상에 형성하는 것이 바람직하다. n형 도펀트에 대해서는 기술한 바와 같다.
이어서, 도 4(F)에 나타낸 바와 같이, 적층체(40)를 형성하는 제2공정을 실시한다. 우물층(40b) 및 장벽층(40a)을 형성할 때의 Al 조성비의 조정에 있어서는, Al원의 유량과 Ga원의 유량의 비를 적절히 변경해도 좋다. 적층체(40)를 AlGaN 재료로 형성하는 경우, 성장 온도를 1000℃ 이상 1400℃ 이하로 하는 것이 바람직하고, 1050℃ 이상 1350℃ 이하로 하는 것이 보다 바람직하다.
그 다음에, 적층체(40)상에 AlN층(60)을 형성하는 제3공정을 실시한다. 제1실시형태에서는, 본 공정도에서, 트리메틸알루미늄 가스(TMA 가스) 및 암모니아 가스(NH3 가스)로 이루어지는 원료 가스를 이용하여 AlN 가이드층(60)을 에피택셜 성장시킨다. Ga 등의 다른 III 족 원소의 혼입을 의도적으로 배제하기 위해, 원료 가스는 트리메틸알루미늄 가스(TMA 가스) 및 암모니아 가스(NH3 가스)만으로 이루어지는 것이 특히 바람직하다. 캐리어 가스로서는, 질소를 주성분으로 하는 캐리어 가스를 이용하는 것이 바람직하고, 질소 가스를 이용하는 것이 보다 바람직하다. 또한, 성장 온도를 1000℃ 이상 1400℃ 이하로 하는 것이 바람직하고, 1050℃ 이상 1350℃ 이하로 하는 것이 보다 바람직하다. 성장 시간을 적절히 선택함으로써, AlN 가이드층(60)의 두께를 0.5nm 이상 2.0nm 이하로 할 수 있다.
다음에, 도 4(H)에 나타내는 바와 같이, AlN층(60) 상에 p층(70)을 형성하는 제4공정을 실시한다. 기술한 대로, p층(70)은, p형 전자 블록층(71), p형 클래드층(72) 및 p형 컨택트층(73)의 어느 하나 또는 모두를 포함해도 좋다.
p층(70)을 형성하기 위한 도펀트로서는, 예를 들면 Mg 또는 Zn 등으로부터 적절히 선택하여 이용할 수 있고, Mg원으로서는, 사이클로펜타디에닐마그네슘 (CP2Mg)을 이용할 수 있고, Zn원으로서는, ZnCl2를 이용할 수 있다. 복수의 도펀트를 혼합하여 도핑하는 경우에는, 도펀트원의 혼합가스를 챔버에 공급하면 된다.
여기서, p형 전자 블록층(71)을 AlzGa1 － zN 재료(a＜z≤≤1)로 형성하는 경우, p형 전자 블록층(71)의 형성은, 캐리어 가스로서 수소를 주성분으로 하는 가스를 이용할 수 있다. 원료 가스는 기술한 대로 TMA, TMG 및 NH3 가스이고, 더욱이 도펀트원의 가스를 적절히 선택하여 이용한다. 또, 캐리어 가스로서 질소 가스를 이용하여 AlN층(60)을 형성하고, 캐리어 가스로서 수소를 이용하여 p형 전자 블록층(71)을 형성하는 경우, 캐리어 가스의 전환이 필요하다. 이 경우, AlN층(60)을 형성 후, TMA 가스의 공급을 중단하여 캐리어 가스를 질소에서 수소로 전환해 20초 ~ 1분 정도 경과한 후에, TMA 가스 및 TMG 가스를 공급해서 전자 블록층(71)을 형성한다.
또, 본 명세서에 있어서, 「수소를 주성분으로 하는 캐리어 가스」란, 캐리어 가스 전체의 체적에 대한 수소 가스의 체적의 비가 60% 이상인 캐리어 가스를 의미하고 있다. 보다 바람직하게는 85% 이상이다. 또, 반도체 제조용으로서 시판되는 순도를 가지는 가스를 이용하면 좋다. 「질소를 주성분으로 하는 캐리어 가스」에 대해서도 마찬가지의 의미이다. 또, 여기서의 캐리어 가스의 체적비는, 챔버 내에 공급되어 웨이퍼 근방의 공간을 지나는 가스를 대상으로 하며, 히터나 챔버 내벽의 퍼지를 주목적으로 하여 웨이퍼 근방의 공간을 지나지 않고 배기되는 가스는 포함하지 않는다. 즉, 히터나 챔버 내벽에 수소를 대유량 흘려 배기하고 있어도, 웨이퍼 근방에는 실질적으로 질소를 흘리고 있는 경우에는, 「질소를 주성분으로 하는 캐리어 가스」가 된다.
또한, p층(70)의 성장 온도로서는, Al 조성비에도 의하지만, 1000℃ 이상 1400℃ 이하가 바람직하고, 1050℃ 이상 1350℃ 이하가 보다 바람직하다. 또한, 챔버 내의 성장 압력에 대해서는, 예를 들면 10 Torr ~ 760 Torr로 할 수 있다. 보다 바람직하게는, 20 Torr ~ 380 Torr이다. 다만, p층(70) 가운데, Al 조성비가 작은 p형 컨택트층(73)을 형성할 때의 성장 온도로서는, 800℃ 이상 1400℃ 이하가 바람직하고, 900℃ 이상 1300℃ 이하가 보다 바람직하다. 또한, 챔버 내의 성장 압력에 대해서는, 예를 들면 10 Torr ~ 760 Torr로 할 수 있고, 보다 바람직하게는, 20 Torr ~ 600 Torr이다. 캐리어 가스로서는, 기술한 대로, 수소 가스 혹은 질소 가스 또는 양자의 혼합가스를 이용할 수 있다. 도시하지 않지만, p형 컨택트층(73)을, Al 조성, 도펀트 종류, 도펀트 농도, 형성시의 캐리어 가스 종류 등의 어느 1개 또는 복수 요소를 바꾼 복수층 구조로 하는 경우, AlN층(60) 측의 캐리어 가스를 수소 가스로 하고, 반대측(즉, p형 전극(90)측)을 질소 가스로 할 수도 있고, 그의 반대로 해도 좋다. p형 클래드층(72)를 구비해도 좋지만, 구비하지 않는 것이 소자 수명의 관점에서 바람직한 것은 기술한 대로이다.
마지막으로, 도 4(I)에 나타낸 바와 같이, 적층체(40), AlN층(60) 및 p층(70)의 일부를 에칭 등에 의해 제거하고, 노출된 n층(30) 상에 n형 전극(80)을, p층(70) 상에 p형 전극(90)을 각각 형성할 수 있다. 이렇게 해서, 본 발명의 제1 실시형태의 제조 방법에 따라 III족 질화물 반도체 발광소자(100)를 제작할 수 있다.
(III족 질화물 반도체 발광소자의 제조 방법：제2 실시형태)
다음으로, 본 발명에 따르는 III족 질화물 반도체 발광소자(100)의 제조 방법의 제2실시형태를 설명한다. 제2실시형태와 관련되는 제조 방법은, n층(30)을 형성하는 제1공정, n층(30) 상에 장벽층(40a) 및 장벽층(40a) 보다도 밴드갭이 작은 우물층(40b)를 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 적층체(40)을 형성하는 제2공정, 적층체(40) 상에, 두께 0.5nm 이상 2.0nm 이하의 AlN 가이드층(60)을 형성하는 제3공정, 및 AlN 가이드층(60) 상에, p층(70)을 형성하는 제4공정,을 포함한다. 전술한 제1실시형태와 중복하는 내용에 대해서는 설명을 생략한다.
제1실시형태와 달리 제2실시형태에서는, 상기 제3공정에 있어서, 질소를 주성분으로 하는 캐리어 가스 분위기 하, 트리메틸알루미늄 가스(TMA 가스), 트리메틸갈륨 가스(TMG 가스) 및 암모니아 가스(NH3 가스)를 포함하는 원료 가스를 이용하여 AlGaN 변질층(50＇)을 에피택셜 성장시키고, 이어 상기 에피택셜 성장을 중단시키고, 수소를 주성분으로 하는 캐리어 가스 분위기로 전환하여 AlGaN 변질층(50＇)을 노출시킴으로써, AlGaN 변질층(50＇)의 적어도 일부 또는 전부를 AlN 가이드층(60)으로 변질시켜, AlGaN 변질층(50＇)의 잔부를 파이널 배리어층 60으로 하는 것을 특히 특징으로 한다(도 5 참조). 한편, 여기서 말하는 「변질」이란, 성장 중단 후에 AlGaN 변질층(50＇)의 조성의 전부 또는 일부가 AlGaN에서 AlN로 변화하는 것에 더하여, AlGaN 변질층(50＇)의 두께가 감소하는 것을 의미한다. 도 5(A)~(C)를 이용하여, 이 변질을 이하에 보다 상세하게 설명한다.
우선, 적층체(40) 상에, 트리메틸알루미늄 가스(TMA 가스), 트리메틸갈륨 가스(TMG 가스) 및 암모니아 가스(NH3 가스)를 포함하는 원료 가스를 이용하여 AlGaN 변질층(50＇)을 에피택셜 성장시킨다(도 4(A), (B)). GaN 변질층(50)의 캐리어 가스는 질소, 또는 질소를 주성분으로 수소를 혼합한 것을 이용할 수 있다. 성장 온도, 성장 압력, V/III비 등은 AlGaN 재료로 이루어지는 층을 형성할 때의 일반적인 조건으로 할 수 있다. 이 때, AlGaN 변질층(50＇)의 두께를, 후에 형성되는 AlN 가이드층(60) 및 파이널 배리어층(50)의 합계 두께보다 0.5 ~ 1.5nm 정도 두껍게 형성한다.
이어, AlGaN 변질층(50＇)의 에피택셜 성장을 중단하고, 변질층의 성장 시 보다도 질소 분압이 낮은 캐리어 가스 분위기(예를 들면 수소를 주성분으로 하는 캐리어 가스 분위기)에서 AlGaN 변질층(50＇)을 노출시킨다. 보다 구체적으로는, III족 원소의 원료 가스인 TMA 가스 및 TMG 가스의 공급을 멈추고 암모니아 가스는 공급하면서, 캐리어 가스인 수소로 AlGaN 변질층(50＇)을 노출시킨다. AlGaN 변질층(50＇)의 형성 시에 캐리어 가스로서 질소 가스를 이용하는 경우에는, 캐리어 가스를 질소에서 수소로 전환한다. 또한, 캐리어 가스를 질소에서 수소로 전환한 후에, 필요에 따라서 암모니아 가스 및 수소 가스의 비율을 조정하고, 질소 분압을 더욱 낮추는 것이 바람직하다. III족 원소의 원료 가스의 공급을 멈추고 수소 가스에 노출시켜 질소 분압을 내림으로써, AlGaN 변질층(50＇)의 표층부는 AlN로 변질해서 AlN 가이드층(60)이 되고, 잔부는 AlGaN 변질층(50＇)의 Al 조성비인 채로 파이널 배리어층(50)이 된다.
여기서, 수소 가스의 폭로(暴露) 시간에도 의하지만, 형성되는 AlN 가이드층(60)의 두께는 0.5 ~ 1.5nm 정도가 되는 것과 동시에, 형성되는 AlN 가이드층(60) 및 파이널 배리어층(50)의 합계 두께는, AlGaN 변질층(50＇)의 두께보다도 0.5 ~ 1.5nm 정도 얇아지는 것이 본 발명자들에 의해 실험적으로 확인되었다. 즉, AlN 가이드층으로 변질할 때에, AlGaN 변질층(50＇)의 적어도 일부가 제거된다. 이것은, 수소 가스에의 폭로 시에, AlGaN 변질층(50＇) 표층부의 Ga가 빠졌기 때문이라고 추정된다. III족 원소의 원료 가스의 공급을 멈춘 수소에 의한 폭로 시간(즉 성장 중단 시간)은 특히 제한되지 않지만, 우물층에는 영향을 미치지 않는 것이 바람직하고, AlN 가이드층(60) 및 파이널 배리어층(50)의 각각의 목표 두께에도 따라서는, 폭로 시간을 15초 ~ 90초 정도로 하는 것이 바람직하고, 45초 ~ 75초 정도로 하는 것이 보다 바람직하다.
이 제3공정에서, AlGaN 변질층(50＇)의 전부를 AlN 가이드층(60)으로 변질시키는 것이 바람직하다. 웨이퍼를 잘라 얻어지는 복수의 III족 질화물 반도체 발광소자의 소자 수명의 편차를 억제할 수 있기 때문이다. AlGaN 변질층(50＇)의 설계 두께를 0.5nm 이상 2.0nm 이하로 하면, AlGaN 변질층(50＇)의 전부를 AlN 가이드층(60)으로 변질시킬 수 있어, 형성되는 AlN 가이드층(60)의 두께는 0.5nm 이상 1.0nm 이하가 된다. 다만, 변질이 우물층(40b)의 영역까지 미쳐 버리면 출력이 감소하기 때문에, 제1실시형태와 비교하면 출력의 편차가 커지기 쉬운 경향이 있다.
한편, 이 제3공정에서, AlGaN 변질층(50＇)의 일부만을 AlN 가이드층(60)으로 변질시키면서, 잔부를 파이널 배리어층(50)으로 하는 경우에는, 파이널 배리어층 (50)의 두께가 1.0nm 이하가 되도록 AlGaN 변질층(50＇)의 설계 두께를 설정하는 것이 바람직하다. AlGaN 변질층(50＇)의 설계 두께를 2.0nm 초과 3.0nm 이하로 하면, 형성되는 AlN 가이드층(60)의 두께는 0.8 이상 1.2nm 이하가 되어, 파이널 배리어층의 두께는 1.0nm 이하가 된다. 또, 파이널 배리어층(50)의 두께가 1.0nm 이하인 것이 바람직한 것은 기술한 바와 같다.
이상 설명한 제1 및 제2실시형태의 어느 하나에 따른 제조 방법에 의해, 본 발명에 따른 III족 질화물 반도체 발광소자(100)를 형성할 수 있다. 물론, 이들 제조 방법의 실시형태는, 본 발명에 따른 III족 질화물 반도체 발광소자(100)를 제조하기 위한 일 실시형태에 불과하며, 다른 실시 형태에 의해 III족 질화물 반도체 발광소자(100)가 제작되어도 좋다. 또, 제2실시 형태에 비하면, 제1 실시형태의 제조 방법이 보다 정확하게 AlN 가이드층의 두께를 조정할 수 있기 때문에 바람직하다.
이하, 실시예를 이용해 본 발명을 한층 더 상세하게 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
[실시예]
［실험예 1］
도 4에 나타낸 플로우차트(flow chart)에 따라서, 실험예 1의 III족 질화물 반도체 발광소자를 제작했다. 우선, 사파이어 기판(직경 2인치, 두께：430㎛, 면방위：(0001), m축 방향 오프각θ：0.5도, 테라스 폭：100nm, 스텝 높이 ：0.20 nm)를 준비했다(도 4(A)). 그 다음에, MOCVD법에 의해, 상기 사파이어 기판 상에 중심 막두께(膜厚) 0.60㎛(평균 막두께 0.61㎛)의 AlN층을 성장시켜 AlN 템플릿 기판으로 하였다(도 4(B)). 그 때, AlN층의 성장 온도는 1300℃, 챔버 내의 성장 압력은 10 Torr이며, V/III비가 163이 되도록 암모니아 가스와 TMA 가스의 성장 가스 유량을 설정했다. V족 원소 가스(NH3)의 유량은 200sccm, III족 원소 가스(TMA)의 유량은 53sccm이다. 또, AlN층의 막두께에 대해서는, 빛 간섭식 막두께 측정기(나노 스펙 M6100A；나노메트릭스(Nanometrics)사 제품)를 이용하고, 웨이퍼면 내의 중심을 포함하는, 등간격으로 분산시킨 총 25개소의 막두께를 측정했다.
그 다음에, 상기 AlN 템플릿 기판을 열처리로(熱理)에 도입하여 10Pa까지 감압 후에 질소 가스를 상압(常)까지 퍼지(purge) 함으로써, 로() 내를 질소 가스 분위기로 한 후에, 로 내의 온도를 승온하여 AlN 템플릿 기판에 대해 열처리를 했다(도 4(C)). 그 때, 가열 온도는 1650℃, 가열 시간은 4시간으로 했다.
계속해서, MOCVD법에 의해, 언도프의 AlGaN층으로서 Al0 . 7Ga0 . 3N 으로 이루어지는 두께 1.32㎛의 언도프 Al0 . 7Ga0 . 3N층을 형성했다(도 4(D)). 다음에, n형 반도체층으로서 Al0 . 62Ga0 .38N로 이루어지는, Si 도핑 한 두께 1.69㎛의 n형 Al0 . 62Ga0 . 38N층을 상기 AlGaN층 상에 형성하고, 계속해서 Si 도핑한 두께 0.36㎛의 n형 Al0 . 56Ga0 . 44N층을 형성했다(도 4(E)). 또, SIMS 분석의 결과, n형 Al0 . 62Ga0 . 38N층 및 n형 Al0.56Ga0.44N층의 Si 농도는 모두 1.0×1019atoms/cm3 이었다.
계속해서, n형 Al0 . 56Ga0 . 44N층 상에, n형 가이드층 및 장벽층을 겸하는 두께 24nm의 Al0 . 65Ga0 .35N를 형성했다. 그 다음에, Al0 . 45Ga0 .55N으로 이루어지는 두께 2.4nm의 우물층 및 두께 5.8nm의 Al0 . 65Ga0 .35N로 이루어지는 장벽층을 교대로 2층씩 형성하고, Al0 . 45Ga0 .55N으로 이루어지는 두께 2.4nm의 우물층을 더 형성했다(도 4(F)). (즉, 우물층의 층수 및 장벽층의 층수 N은 모두 N=3이다.) 또, 장벽층의 형성에 있어서는 Si를 도핑했다.
그 후, 3층째의 우물층 상에, 질소 가스를 캐리어 가스로 하고, 로 내 압력(성장 압력) 52torr로 두께 2nm의 Al0 . 65Ga0 .35 N으로 이루어지는 언도프의 AlGaN 변질층을 형성했다. 다음에, TMA 가스 및 TMG 가스의 공급을 정지하면서, 암모니아 가스를 계속 공급한 채로 캐리어 가스의 질소를 멈추고 수소를 공급하여, 수소 공급 개시로부터 35초 후에 수소와 암모니아의 비율을 1：1에서 2.13：1로 바꾸는 것으로, 로 내 압력을 75torr로 올리는 동시에 질소 분압을 한층 더 내린 상태에서 AlGaN 변질층을 30초간 폭로하여, 두께 2nm의 AlGaN 변질층을 두께 1 nm의 AlN 가이드층으로 변질시켰다. 그 후, 캐리어 가스를 수소로 한 채로, III족 원소의 원료 가스인 TMA 가스 및 TMG 가스를 다시 공급하여, Al0 . 68Ga0 .32N로 이루어지고, Mg 도핑한 두께 40 nm의 p형 전자 블록층을 형성했다.
계속해서, 캐리어 가스를 질소 가스로 전환한 후, GaN으로 이루어지고, Mg 도핑한 층 두께(厚) 175nm의 p형 컨택트층을 형성했다. 또, 두께 175nm 내의, 전극에 접하는 두께 25nm의 영역에 있어서는, TMG 가스의 유량을 줄여 Mg의 존재 확률을 올리고, 성장 속도를 떨어뜨려서, 고 Mg 밀도의 층으로 했다(도 4(H)). SIMS 분석의 결과, p형 전자 블록층 측의 두께 150nm 부분의 p형 컨택트층의 Mg 농도는 3.0×1019atoms/cm3이며, 고 Mg 농도로 한 나머지 30nm 부분의 Mg 농도는 1.2×1020atom/cm3 이었다.
그 후, p형 컨택트층 상에 마스크를 형성하여 드라이 에칭에 의한 메사 에칭을 실시하여, n형 Al0 . 56Ga0 . 44N층의 일부를 노출시켰다. 그 다음에, p형 컨택트층 상에, Ni/Au로 이루어지는 p형 전극을 형성하고, 노출된 n형 Al0 . 56Ga0 . 44N층 상에는, Ti/Al로 이루어지는 n형 전극을 형성했다. 또, p형 전극 중, Ni의 두께는 50Å이며, Au의 두께는 1500Å이다. 또한, n형 전극 중 Ti의 두께는 200Å이며, Al의 두께는 1500Å이다. 마지막으로 550℃에서 컨택트 어닐(RTA)을 실시하여 전극을 형성했다(도 4(I)).
이상과 같이 하여 제작한 III족 질화물 반도체 발광소자의, AlN층(20) 보다 위의, 언도프 AlGaN층부터 p형 컨택트층까지의 각 층의 구성을 표 1에 나타낸다. 이 III족 질화물 반도체 발광소자의 일부의 TEM 단면 사진을 대표예로서 도 6에 나타낸다. 표 1 중의 각 층의 실측치의 두께는 TEM 단면 사진으로부터 얻어진 것이며, 각 층의 Al 조성비의 값은 에너지 분산형 X 선 분석(EDS)을 이용한 측정으로부터 얻어진 것이다.
또, 충분한 두께가 있으면 SEM－EDS를 이용해 동정(同定)할 수 있고, AlN 가이드층이나 우물층, 장벽층과 같이 각 층의 두께가 얇은 경우에는 TEM－EDS를 이용해 동정(同定)할 수 있다.
층 두께(실측치) Al 조성비
p형 컨택트층 140nm 0%
p형 전자 블록층 39nm 68%
AlN층
(주1：AlGaN 변질층)		 0.9 nm(주 1) 100%(주 2)
우물층(3층 째) 2.3nm 45%
장벽층(3층 째) 5.8nm 65%
우물층(2층 째) 2.4nm 45%
장벽층(2층 째) 5.9nm 65%
우물층(1층 째) 2.4nm 45%
장벽층(1층 째)/n형 가이드층 24nm 65%
n형 AlGaN층(2층 째) 361nm 56%
n형 AlGaN층(1층 째) 1690nm 62%
언도프 AlGaN층 1320nm 70%
주 1：AlGaN 변질층의 설계 두께는 2nm이지만, 두께 0.9nm의 AlN 가이드층으로 변질되어, Al 조성비 65%의 층은 관찰되지 않았다.
주 2：변질 전의 AlGaN 변질층의 Al 조성비는 65%이다.
도 6으로부터, 이 III족 질화물 반도체 발광소자에서는, 설계 두께 2nm의 AlGaN 변질층이 두께 0.9nm의 AlN 가이드층으로 변질된 것을 확인할 수 있다. 이 때, AlGaN 변질층을 형성한 위치에 Al0 . 65Ga0 . 35N층은 관찰되지 않았다. 또, AlGaN 변질층의 두께를 바꾼 마찬가지의 시험을 실시하여 TEM 단면 사진을 취득한 경우, AlGaN 변질층의 표층부 1nm(평균치)가 AlN 가이드층으로 변질되고, 변질 후의 AlN 가이드층과 파이널 배리어층의 합계 두께는, AlGaN 변질층의 두께에서 평균치로 1nm 얇아지는 것도 확인되었다.
［실험예 2］
(시료 1)
AlN 가이드층의 형성을 아래와 같이 한 이외에는, 실험예 1과 같은 조건으로 시료 1과 관련되는 III족 질화물 반도체 발광소자를 제작했다. AlN 가이드층의 형성에 있어서, III족 원소의 원료 가스는 TMA 가스로 하고, 두께를 1nm로 했다. 또한, 도펀트는 첨가하지 않고, i형의 AlN 가이드층으로 했다. 또, 캐리어 가스 및 성장 압력은 실험예 1과 같고, p형 전자 블록층으로의 캐리어 가스의 전환에 있어서도, 동일 조건으로 했다.
(시료 2)
AlN 가이드층을 두께 0.5nm로 형성한 이외에는, 시료 1과 마찬가지로 하여 시료 2와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 3)
AlN 가이드층을 두께 2.0nm로 형성한 이외에는, 시료 1과 마찬가지로 하여 시료 3과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 4)
AlGaN 변질층의 설계 두께를 2.0nm로 하고, 실험예 1과 같은 조건으로 시료 4와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 5)
AlGaN 변질층의 설계 두께를 1.0nm로 한 이외에는, 시료 4와 마찬가지로 하여 시료 5와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 6)
AlGaN 변질층의 설계 두께를 3.0nm로 한 이외에는, 시료 4와 마찬가지로 하여 시료 6과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 7)
AlGaN 변질층의 설계 두께를 4.0nm로 한 이외에는, 시료 4와 마찬가지로 하여 시료 7과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 8)
AlGaN 변질층의 설계 두께를 5.0nm로 한 이외에는, 시료 4와 마찬가지로 하여 시료 8과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 9)
AlGaN 변질층의 조성을 Al0 . 55Ga0 .45N로 한 이외에는, 시료 8과 마찬가지로 하여 시료 9와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 10)
AlGaN 변질층의 설계 두께를 20.0nm로 한 이외에는, 시료 9와 마찬가지로 하여 시료 10과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 11)
AlN 가이드층 및 AlGaN 변질층의 어느 것도 형성하지 않았던 이외에는, 시료 1과 마찬가지로 하여 시료 12와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 12)
p형 전자 블록층 형성시의 캐리어 가스를 질소 가스로 한 이외에는, 시료 1과 마찬가지로 하여 시료 12와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 13)
성장 중단을 행하지 않고, 또한, p형 전자 블록층 형성시의 캐리어 가스를 질소 가스로 한 이외에는, 시료 4와 마찬가지로 하여 시료 13과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 14)
AlN 가이드층을 두께 3.0nm로 형성한 이외에는, 시료 1과 마찬가지로 하여 시료 14와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
이상의 시료 1~15의 AlN 가이드층 및 AlGaN 변질층의 형성 조건을 표 2에 나타낸다.
시료
No.		 변질층의
Al 조성비
(%)		 변질의
유무		 캐리어
가스의
변환		 AlGaN
변질층의
설계 두께
(nm)		 AlN
가이드층
의 두께
(nm)		 파이널
배리어층
의 두께
(nm)		 수준
시료 1 － 없음 N2→H2 － 1.0 － 발명예
시료 2 － 없음 N2→H2 － 0.5 － 발명예
시료 3 － 없음 N2→H2 － 2.0 － 발명예
시료 4 65 변질 있음 N2→H2 2.0 1.0 － 발명예
시료 5 65 변질 있음 N2→H2 1.0 0.3 － 비교예
시료 6 65 변질 있음 N2→H2 3.0 1.0 1.0 발명예
시료 7 65 변질 있음 N2→H2 4.0 1.0 2.0 발명예
시료 8 65 변질 있음 N2→H2 5.0 1.0 3.0 발명예
시료 9 55 변질 있음 N2→H2 5.0 1.0 3.0 발명예
시료 10 55 변질 있음 N2→H2 20.0 1.0 18.0 발명예
시료 11 － － － － － － 비교예
시료 12 － 없음 N2→N2 － 1.0 － 발명예
시료 13 － 없음 N2→N2 － 0 － 비교예
시료 14 － 없음 N2→H2 － 3.0 － 비교예
(평가 1：두께의 평가)
제작한 시료 1~14와 관련되는 III족 질화물 반도체 발광소자의 TEM 단면 사진을 취득해, AlN 가이드층 및 파이널 배리어층의 각각의 두께를 측정하면서, AlN 가이드층으로의 변질의 유무를 확인했다. 두께의 측정에 있어서, 시료 1~14의 각 제작 조건에 의해서 형성된 웨이퍼로부터 3~10개의 III족 질화물 반도체 발광소자를 잘라 관찰했다. 변질의 유무 및 AlN 가이드층의 두께 및 파이널 배리어층의 두께의 평균치를 표 2에 나타낸다.
(평가 2：EL출력의 평가)
제작한 시료 1~14와 관련되는 III족 질화물 반도체 발광소자를 제작한 직후의 발광 출력을 확인하기 위해, 멀티 채널 형태 분광기(C10082CAH, 하마마츠 포토닉스(Hamamatsu Photonics)사 제품)를 이용하고, 전류 10mA 출력에서의 EL 출력을 측정했다. 시료 1~10, 12, 14에 대해서, 측정 결과를 도 7a 및 도 7b에 나타낸다. 또, 도 7b는, 상기 평가 1을 기본으로 도 7a의 측정 결과를 AlN 가이드층의 두께에 대한 EL출력으로 한 것이다. 또, 시료 11, 13은 비발광이었기 때문에, 도시하지 않는다.
(평가 3：소자 수명의 평가)
평가 2에서 EL출력이 높고 안정된 시료 1에 대해서, 제작된 플립 칩 형태의 III족 질화물 반도체 발광소자를, 적분구(積分球)에 의해 전류 20mA 의 때의 발광 출력 Po(mW)를 측정하고, 이에 더해 1000시간 통전 후의 잔존 출력(1000시간 통전 후의 출력/초기 발광 출력)을 측정했는데, 초기의 출력에 대해 85% 이었다. 그 밖에, 평가 2에서 EL출력이 시료 1과 동일한 정도로 컸던 시료 4, 및 시료 10에 대해서도 마찬가지로 잔존 출력을 측정했는데, 각각 83~88%, 60 이었다.
이상의 평가 1~3에 의해, 이하가 확인되었다.
우선, 평가 1의 결과로부터, Al 조성비 100%의 AlN 가이드층을 마지막 우물층 상에 직접 형성했을 경우, 실험예 1에서 확인된 AlGaN 변질층의 변질 및 박화(薄化)는 발생하지 않고, 또 두께의 변화도 생기지 않은 것이 확인되었다. 한편, 시료 4~11에서는, AlGaN 변질층의 표층부 1.0nm(평균치)가 AlN로 변질되고, AlN 가이드층이 형성되는 것이 확인되었다. 이 때, AlGaN 변질층의 전체 두께는 평균치로 1.0nm 얇아지고, 잔부는 AlGaN 변질층의 Al 조성을 유지한 채로 파이널 배리어층이 되는 것도 확인되었다.
다음에, 평가 2로부터, EL출력을 높이기 위해서는 AlN 가이드층의 두께를 0.5nm 초과 2.0nm 미만으로 하는 것이 바람직하고, 파이널 배리어층을 구비하는 경우는 그 두께를 1.0nm 이하로 하는 것이 바람직한 것이 확인되었다. 게다가 파이널 배리어층의 밴드갭을 장벽층보다도 크게 하는 것이 EL출력을 향상할 수 있는 것도 확인되었다. 그리고, 평가 3으로부터, AlN 가이드층이나 AlGaN 변질층의 두께를 적절히 한 시료는, EL출력이 높을 뿐만 아니라, 소자 수명이 긴 발광소자인 것을 확인할 수 있었다. 또, 시료 1과 시료 4를 비교하면, 변질시켜 AlN 가이드층을 형성하는 경우와 비교해서, AlN 가이드층을 마지막 우물층 상에 직접 형성하는 경우가 동일 로트 내의 웨이퍼 간 EL출력의 편차가 적다. 또한, 시료 6 보다도 시료 4의 EL출력 편차가 큰 것에 의해, 변질시켜 AlN 가이드층을 형성하는 경우는, 파이널 배리어층이 모두 변질이 끝날 때부터 그 조금 전까지의 사이인 것이 바람직하고, 파이널 배리어층을 넘어 우물층의 깊은 곳까지 영향이 미치면, EL출력이 저하될 것으로 예상된다.
또, 시료 12, 14로부터, AlN 가이드층의 두께를 0nm로 했을 경우(즉 AlN 가이드층을 형성하지 않는 경우), 우물층에 데미지가 생기기 때문에, 비발광이 되었다고 생각된다. 이에 대해서, 시료 1, 13으로부터, AlN 가이드층을 형성한 후, 캐리어 가스를 변경하지 않고 p형 전자 블록층을 형성해도, 고출력이 보였다. 따라서, p형 전자 블록층의 성장 조건에 기인하지 않고, 우물층과 p형 전자 블록층과의 사이에 적절한 두께의 AlN 가이드층을 형성하는 것이 필요하다는 것이 판명되었다.
［실험예 3］
(시료 21)
시료 4에 있어서, p형 전자 블록층과 p형 컨택트층과의 사이에, Mg를 도핑한 Al0.35Ga0.65N로 이루어지는 p형 클래드층(두께：50nm)을 형성한 이외에는, 시료 4와 마찬가지로 하여 시료 21과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(시료 22)
시료 10에 있어서, p형 전자 블록층과 p형 컨택트층과의 사이에, 시료 21과 같은 조건으로 p형 클래드층(두께：50nm)을 형성한 이외에는, 시료 10과 마찬가지로 하여 시료 22와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
전술의 평가 2, 3과 마찬가지로, 시료 21, 22와 관련되는 III족 질화물 반도체 발광소자 소자 수명의 평가 및 EL출력의 평가를 실시했다. 시료 4, 10과 함께 결과를 표 3에 나타낸다.
시료
No.		 p형 클래드층의 유무 변질층의
Al 조성비
(%)		 AlN
가이드층
의 두께
(nm)		 파이널
배리어층
의 두께
(nm)		 1000시간
경과후의
상대 출력
(%)		 제작 직후의
EL출력
(mW)
시료 4 없음 65 1.0 － 83~88 1.3
시료 21 있음 65 1.0 － 50 1.3
시료 10 없음 55 1.0 18.0 60 0.4
시료 22 있음 55 1.0 18.0 50 1.0
표 3으로부터, p형 클래드층을 구비함으로써, EL출력을 증대할 수 있는 경우가 있지만, 소자 수명의 저하로 이어지는 것을 확인할 수 있었다. 따라서, 소자 수명의 관점에서는 p형 클래드층을 구비하지 않는 것이 바람직한 것을 확인할 수 있었다.
본 발명에 의하면, 종래보다 우수한 소자 수명을 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공할 수 있기 때문에, 유용하다.
10　　기판
10A　기판의 주면(主面)
20　　AlN층
30　　n형 반도체층
40　　적층체
40a　 장벽층
40b　 우물층
50　　파이널 배리어층
50＇　AlGaN 변질층
60　　AlN 가이드층
70　　p형 반도체층
71　　p형 전자 블록층
72　　p형 클래드층
73　　p형 컨택트층
80　　n형 전극
90　　p형 전극
100　III족 질화물 반도체소자

Claims (11)

  1. n형 III족 질화물 반도체층,
    장벽층 및 상기 장벽층보다도 밴드갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체,
    AlN 가이드층, 및
    p형 III족 질화물 반도체층, 을 이 순서로 가지고,
    상기 AlN 가이드층의 두께가 0.5nm 이상 2.0 nm 이하인 것을 특징으로 하는, III족 질화물 반도체 발광소자.
  2. 제1항에 있어서,
    상기 AlN 가이드층이 i형인, III족 질화물 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 III족 질화물 반도체 적층체에 있어서의 상기 n층 째의 우물층과 상기 AlN 가이드층이 접하거나, 또는
    상기 III족 질화물 반도체 적층체에 있어서의 상기 n층 째의 우물층과 상기 AlN 가이드층과의 사이에, 밴드갭이 상기 우물층 초과이면서 상기 AlN 가이드층 미만인 파이널 배리어층을 가지고, 상기 파이널 배리어층의 두께가 1.5nm 이하인, III족 질화물 발광소자.
  4. 제3항에 있어서,
    상기 파이널 배리어층의 두께가 0.1nm 이상 1.0nm 이하인, III족 질화물 발광소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 AlN 가이드층의 두께가 0.5nm 초과 2.0nm 미만인, III족 질화물 발광소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 p형 III족 질화물 반도체층은, 제1 p형 III족 질화물 반도체층 및 제2 p형 III족 질화물 반도체층을 이 순서로 가지며,
    상기 제1 p형 III족 질화물 반도체층의 밴드갭은, 상기 AlN 가이드층보다도 작고, 또한, 상기 장벽층보다 크며,
    상기 제2 p형 III족 질화물 반도체층의 밴드갭은, 상기 제1 p형 III족 질화물 반도체층보다도 작은, III족 질화물 발광소자.
  7. 제6항에 있어서,
    상기 제1 p형 III족 질화물 반도체층과 상기 제2 p형 III족 질화물 반도체층이 접하고, 상기 제2 p형 III족 질화물 반도체층이 p형 컨택트층만으로 이루어지는, III족 질화물 발광소자.
  8. n형 III족 질화물 반도체층을 형성하는 제1공정,
    상기 n형 III족 질화물 반도체층 상에, 장벽층 및 상기 장벽층보다도 밴드갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체를 형성하는 제2공정,
    상기 III족 질화물 반도체 적층체 상에, 두께 0.5nm 이상 2.0nm 이하의 AlN 가이드층을 형성하는 제3공정, 및
    상기 AlN 가이드층 상에, p형 III족 질화물 반도체층을 형성하는 제4공정, 을 포함하고,
    상기 제3공정에서, 트리메틸알루미늄 가스 및 암모니아 가스로 이루어지는 원료 가스를 이용하여 상기 AlN 가이드층을 에피택셜 성장시키는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
  9. n형 III족 질화물 반도체층을 형성하는 제1공정,
    상기 n형 III족 질화물 반도체층 상에, 장벽층 및 상기 장벽층보다도 밴드갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N는 정수이다) 적층하여 이루어지는 III족 질화물 반도체 적층체를 형성하는 제2공정,
    상기 III족 질화물 반도체 적층체 상에, 두께 0.5nm 이상 2.0nm 이하의 AlN 가이드층을 형성하는 제3공정, 및
    상기 AlN 가이드층 상에, p형 III족 질화물 반도체층을 형성하는 제4공정, 을 포함하고,
    상기 제3공정에서, 트리메틸알루미늄 가스, 트리메틸갈륨 가스 및 암모니아 가스를 포함하는 원료 가스를 이용하여 AlGaN 변질층을 에피택셜 성장시키고, 그 다음에 상기 트리메틸알루미늄 가스 및 상기 트리메틸갈륨 가스의 공급을 멈추어 상기 에피택셜 성장을 중단하고, 수소를 주성분으로 하는 캐리어 가스 분위기에서 상기 AlGaN 변질층을 노출시킴으로써, 상기 AlGaN 변질층의 적어도 일부를 제거함과 동시에 상기 AlN 가이드층으로 변질시켜, 상기 AlGaN 변질층의 잔부를 파이널 배리어층으로 하는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
  10. 제9항에 있어서,
    상기 제3공정에서, 상기 AlGaN 변질층의 전부를 상기 AlN 가이드층으로 변질시키는, III족 질화물 반도체 발광소자의 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 AlN 가이드층은 i형인, III족 질화물 반도체 발광소자의 제조 방법.
KR1020187002002A 2015-07-30 2016-06-22 Iii족 질화물 반도체 발광소자 및 그 제조방법 KR102171911B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015151052A JP6092961B2 (ja) 2015-07-30 2015-07-30 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JPJP-P-2015-151052 2015-07-30
PCT/JP2016/003021 WO2017017891A1 (ja) 2015-07-30 2016-06-22 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20180036701A true KR20180036701A (ko) 2018-04-09
KR102171911B1 KR102171911B1 (ko) 2020-10-30

Family

ID=57884346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187002002A KR102171911B1 (ko) 2015-07-30 2016-06-22 Iii족 질화물 반도체 발광소자 및 그 제조방법

Country Status (6)

Country Link
US (3) US10573783B2 (ko)
EP (1) EP3331035B1 (ko)
JP (1) JP6092961B2 (ko)
KR (1) KR102171911B1 (ko)
CN (1) CN107851689B (ko)
WO (1) WO2017017891A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971652B2 (en) 2017-01-26 2021-04-06 Epistar Corporation Semiconductor device comprising electron blocking layers
US11056434B2 (en) 2017-01-26 2021-07-06 Epistar Corporation Semiconductor device having specified p-type dopant concentration profile
US10978612B2 (en) * 2017-07-31 2021-04-13 Xiamen San'an Optoelectronics Co., Ltd Semiconductor light emitting device
CN107394019B (zh) * 2017-07-31 2019-07-12 安徽三安光电有限公司 一种半导体发光元件及其制备方法
JP6917953B2 (ja) * 2017-09-12 2021-08-11 日機装株式会社 窒化物半導体発光素子
JP6392960B1 (ja) 2017-09-12 2018-09-19 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6379265B1 (ja) * 2017-09-12 2018-08-22 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
WO2019069834A1 (ja) * 2017-10-02 2019-04-11 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子およびその製造方法
EP4071835A1 (en) * 2017-11-07 2022-10-12 Gallium Enterprises Pty Ltd Buried activated p-(al,in)gan layers
CN107919414A (zh) * 2017-12-04 2018-04-17 歌尔股份有限公司 微发光二极管转移的方法、制造方法、装置和电子设备
JP7316610B6 (ja) * 2018-01-26 2024-02-19 丸文株式会社 深紫外ｌｅｄ及びその製造方法
US10312047B1 (en) * 2018-06-01 2019-06-04 Eagle Technology, Llc Passive local area saturation of electron bombarded gain
JP2019054236A (ja) * 2018-08-23 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
US11984535B2 (en) 2018-11-05 2024-05-14 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
JP6766243B2 (ja) * 2018-11-05 2020-10-07 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2020122137A1 (ja) * 2018-12-14 2020-06-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP6753995B2 (ja) * 2018-12-14 2020-09-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP6793863B2 (ja) * 2019-01-22 2020-12-02 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子
US20220123177A1 (en) * 2019-01-22 2022-04-21 Dowa Electronics Materials Co., Ltd. Method of producing reflective electrode for deep ultraviolet light-emitting element, method of producing deep ultraviolet light-emitting element, and deep ultraviolet light-emitting element
CN110211865B (zh) * 2019-05-15 2020-12-15 中国电子科技集团公司第五十五研究所 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
JP7137539B2 (ja) * 2019-08-06 2022-09-14 日機装株式会社 窒化物半導体発光素子の製造方法
WO2021172171A1 (ja) * 2020-02-28 2021-09-02 ソニーグループ株式会社 レーザ素子
JP2023032343A (ja) * 2021-08-26 2023-03-09 ヌヴォトンテクノロジージャパン株式会社 窒化物半導体発光素子
CN117916901A (zh) * 2021-09-09 2024-04-19 国立大学法人三重大学 Iii族氮化物发光器件、iii族氮化物外延晶片、iii族氮化物发光器件的制作方法
TWI826038B (zh) * 2022-10-12 2023-12-11 錼創顯示科技股份有限公司 磊晶結構及其形成方法
JP7450081B1 (ja) 2023-02-28 2024-03-14 日機装株式会社 窒化物半導体発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205767A (ja) 2009-02-27 2010-09-16 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
EP2701210A2 (en) * 2012-08-23 2014-02-26 LG Innotek Co., Ltd. Light emitting device
US20140103289A1 (en) * 2010-04-30 2014-04-17 Yitao Liao High efficiency ultraviolet light emitting diode with band structure potential fluctuations
JP2014241397A (ja) * 2013-05-17 2014-12-25 株式会社トクヤマ 窒化物半導体発光素子、および窒化物半導体ウェーハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151795A (ja) * 2000-11-10 2002-05-24 Sharp Corp 窒化物半導体発光素子、光ピックアップ装置、白色光源装置および表示装置
JP3569807B2 (ja) * 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
JP2005209925A (ja) * 2004-01-23 2005-08-04 Nichia Chem Ind Ltd 積層半導体基板
JP2006108585A (ja) * 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
WO2011104969A1 (ja) * 2010-02-24 2011-09-01 独立行政法人理化学研究所 窒化物半導体多重量子障壁を有する発光素子及びその製造方法
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
US9112115B2 (en) * 2011-04-21 2015-08-18 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
JP2014096460A (ja) * 2012-11-08 2014-05-22 Panasonic Corp 紫外半導体発光素子およびその製造方法
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP2014180819A (ja) * 2013-03-19 2014-09-29 Fujifilm Corp 半導体素子用基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205767A (ja) 2009-02-27 2010-09-16 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
US20140103289A1 (en) * 2010-04-30 2014-04-17 Yitao Liao High efficiency ultraviolet light emitting diode with band structure potential fluctuations
EP2701210A2 (en) * 2012-08-23 2014-02-26 LG Innotek Co., Ltd. Light emitting device
JP2014241397A (ja) * 2013-05-17 2014-12-25 株式会社トクヤマ 窒化物半導体発光素子、および窒化物半導体ウェーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Akira Fujioka et al. Improvement in Output Power of 280-nm Deep Ultraviolet Light-Emitting Diode by Using AlGaN Multi Quantum Wells. Applied Physics Express. 2010, 041001* *

Also Published As

Publication number Publication date
US20200006599A1 (en) 2020-01-02
CN107851689B (zh) 2021-10-12
JP2017034036A (ja) 2017-02-09
US11024769B2 (en) 2021-06-01
KR102171911B1 (ko) 2020-10-30
US10573783B2 (en) 2020-02-25
CN107851689A (zh) 2018-03-27
EP3331035A1 (en) 2018-06-06
EP3331035B1 (en) 2020-08-26
US20190006558A1 (en) 2019-01-03
WO2017017891A1 (ja) 2017-02-02
JP6092961B2 (ja) 2017-03-08
US20210193874A1 (en) 2021-06-24
EP3331035A4 (en) 2018-11-21

Similar Documents

Publication Publication Date Title
KR102171911B1 (ko) Iii족 질화물 반도체 발광소자 및 그 제조방법
CN109980057B (zh) 第iii族氮化物半导体发光元件和其制造方法
KR20180082424A (ko) 질화물 반도체 발광소자
JP2016171127A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9064996B2 (en) Group III nitride-based compound semiconductor light-emitting device and production method therefor
CN112753108B (zh) Iii族氮化物半导体发光元件及其制造方法
TWI734243B (zh) Iii族氮化物半導體發光元件及其製造方法
EP2461376A1 (en) Gallium nitride compound semiconductor light-emitting element
TWI636581B (zh) Semiconductor light-emitting element
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
WO2016092804A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
KR102682565B1 (ko) Iii족 질화물 반도체 발광소자 및 그 제조 방법
JP2014146684A (ja) 半導体発光素子及びその製造方法
CN114664986A (zh) 氮化物半导体发光元件及其制造方法
CN117810337A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant