JP6766243B2 - Ｉｉｉ族窒化物半導体発光素子およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP6766243B2
JP6766243B2 JP2019198185A JP2019198185A JP6766243B2 JP 6766243 B2 JP6766243 B2 JP 6766243B2 JP 2019198185 A JP2019198185 A JP 2019198185A JP 2019198185 A JP2019198185 A JP 2019198185A JP 6766243 B2 JP6766243 B2 JP 6766243B2
Authority
JP
Japan
Prior art keywords
layer
type
light emitting
group iii
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019198185A
Other languages
English (en)
Other versions
JP2020077874A (ja
Inventor
康弘 渡邉
康弘 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to PCT/JP2019/042891 priority Critical patent/WO2020095826A1/ja
Priority to KR1020217010691A priority patent/KR20210083255A/ko
Priority to US17/283,544 priority patent/US11984535B2/en
Priority to TW108139844A priority patent/TWI734243B/zh
Publication of JP2020077874A publication Critical patent/JP2020077874A/ja
Application granted granted Critical
Publication of JP6766243B2 publication Critical patent/JP6766243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Description

本発明は、III族窒化物半導体発光素子およびその製造方法に関し、特に、優れた発光出力を共に有するIII族窒化物半導体発光素子およびその製造方法に関する。
従来、Ａｌ、Ｇａ、Ｉｎ等のIII族元素とＮとの化合物からなるIII族窒化物半導体は、青色光から深紫外光の発光素子の材料として用いられている。中でも、高Ａｌ組成比のＡｌＧａＮからなるIII族窒化物半導体は、発光波長２００〜３５０ｎｍの深紫外光発光素子（ＤＵＶ−ＬＥＤ）に用いられている。
一般に、III族窒化物半導体を用いた深紫外光発光素子の発光効率は極めて低く、高出力化の実現は困難と言われてきたが、小型かつ高出力な深紫外発光素子を実現するために、内部量子効率の向上のほか高い光取出効率や低抵抗特性などを実現するための試みが種々行われてきた。
こうした深紫外発光層として、ｎ型半導体層３、障壁層４ｂおよび井戸層４ｗを交互に積層してなる発光層４、電子ブロック層６およびｐ型半導体層７をこの順に有するIII族窒化物半導体発光素子１が知られている。このIII族窒化物半導体発光素子１のバンド構造の一部を図１Ａに示す。図１Ａに示されているように、電子ブロック層６のＡｌ組成比を障壁層４ｂのＡｌ組成比よりも高くすることが従来では一般的であった。
例えば、特許文献１には、発光波長が２００〜３５０nmである窒化物半導体発光素子において、発光層の障壁層のAl組成比（ａ）に対し、ｐ型クラッド層のAl組成比（ｂ）を０．１＜ｂ−ａ≦０．４５とし、電子ブロック層のAl組成比（ｃ）を０．１１≦ｃ−ａ≦０．９８とすることが開示されている。特許文献１によれば、こうしたＡｌ組成比の関係とすることで、窒化物半導体発光素子の発光出力を増大できる。
また、本願出願人は特許文献２において、上記したIII族窒化物半導体発光素子１の発光層４と電子ブロック層６との間に所定厚さのＡｌＮガイド層５を設けることで、素子の信頼性および発光出力が高められるIII族窒化物半導体発光素子１’を提案している（図１Ｂのバンド構造を参照）。
特開２０１４−２４１３９７号公報 特開２０１７−３４０３６号公報
深紫外光発光素子（ＤＵＶ−ＬＥＤ）の発光出力の向上は近年ますます希求されており、更なる改善が望まれる。
そこで本発明は、優れた発光出力を有するIII族窒化物半導体発光素子およびその製造方法を提供することを目的とする。
本発明者らは、上掲の特許文献２のように、発光層４と電子ブロック層６の間にＡｌＮガイド層５を設けた場合における発光出力の増大手法について鋭意検討した。そして、このＡｌＮガイド層５を設ける場合には、障壁層と電子ブロック層との間のＡｌ組成比の一般的な関係（［障壁層のＡｌ組成比］＜［電子ブロック層のＡｌ組成比］）に反して、障壁層のＡｌ組成比を電子ブロックのそれよりもあえて大きくした場合に、優れた発光出力が得られることを知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下の通りである。
（１）発光波長が２００〜３５０ｎｍのIII族窒化物半導体発光素子において、
ｎ型III族窒化物半導体層と、障壁層および前記障壁層のバンドギャップの小さい井戸層をこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してなるIII族窒化物半導体発光層と、ＡｌＮガイド層と、電子ブロック層と、ｐ型III族窒化物半導体層とをこの順に有し、
前記電子ブロック層がｐ型のＡｌzＧａ1-zＮ（0.50≦ｚ≦0.80）であり、
前記障壁層がｎ型のＡｌbＧａ1-bＮ（ｚ＋0.01≦ｂ≦0.95）であること
を特徴とするIII族窒化物半導体発光素子。
（２）前記障壁層のＡｌ組成比（ｂ）が、b≦z+0.20である、前記（１）に記載のIII族窒化物半導体発光素子。
（３）前記ＡｌＮガイド層の厚さが０．５ｎｍ以上２．０ｎｍ以下である、前記（１）または（２）に記載のIII族窒化物半導体発光素子。
（４）前記III族窒化物半導体発光層における前記Ｎ層目の井戸層と、前記ＡｌＮガイド層とが接する、または、
前記III族窒化物半導体発光層における前記Ｎ層目の井戸層と、前記ＡｌＮガイド層との間に、Ａｌ組成比が前記障壁層以上前記ＡｌＮガイド層未満のファイナルバリア層を有し、該ファイナルバリア層の厚みが１．５ｎｍ以下である、前記（１）〜（３）のいずれかに記載のIII族窒化物半導体発光素子。
（５）発光波長が２００〜３５０ｎｍのIII族窒化物半導体発光素子の製造方法であって、
ｎ型III族窒化物半導体層を形成する第１工程と、
前記ｎ型III族窒化物半導体層上に障壁層および該障壁層のバンドギャップの小さい井戸層をこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してIII族窒化物半導体発光層を形成する第２工程と、
前記III族窒化物半導体発光層上にＡｌＮガイド層を形成する第３工程と、
前記ＡｌＮガイド層上に電子ブロック層を形成する第４工程と、
前記電子ブロック層上にｐ型半導体層を形成する第５工程と、を含み、
前記電子ブロック層をｐ型のＡｌzＧａ1-zＮ（0.50≦ｚ≦0.80）とし、
前記障壁層をｎ型のＡｌbＧａ1-bＮ（z+0.01≦b≦0.95）とすること
を特徴とするIII族窒化物半導体発光素子の製造方法。
本発明によれば、従来よりも優れた発光出力を有するIII族窒化物半導体発光素子を提供することができる。
従来知られるIII族窒化物半導体発光素子のバンド構造の一部の一例を示す図である。 従来知られるIII族窒化物半導体発光素子のバンド構造の一部の別の例を示す図である。 本発明の一実施形態に従うIII族窒化物半導体発光素子を説明する模式断面図である。 本発明に従うIII族窒化物半導体発光素子の一態様のバンド構造の一部を示す図である。 本発明に従うIII族窒化物半導体発光素子の別の態様のバンド構造の一部を示す図である。
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。まず、本明細書においてＡｌ組成比を明示せずに単に「ＡｌＧａＮ」と表記する場合は、III族元素（Ａｌ，Ｇａの合計）とＮとの化学組成比が１：１であり、III族元素ＡｌとＧａとの比率は不定の任意の化合物を意味するものとする。この場合、III族元素であるＩｎについての表記がなくとも、III族元素としてのＡｌとＧａに対して５％以内の量のＩｎを含んでいてもよいこととする。また、単に「ＡｌＮ」または「ＧａＮ」と表記する場合は、それぞれＧａおよびＡｌは組成比に含まれないことを意味するが、単に「ＡｌＧａＮ」と表記することによって、ＡｌＮまたはＧａＮのいずれかであることを排除するものではない。なお、Ａｌ組成比の値は、フォトルミネッセンス測定およびＸ線回折測定などによって測定することができる。
また、本明細書において、電気的にｐ型として機能するIII族窒化物半導体層をｐ型層と略称し、電気的にｎ型として機能するIII族窒化物半導体層をｎ型層と略称する場合がある。一方、ＭｇやＳｉ等の特定の不純物を意図的には添加しておらず、電気的にｐ型またはｎ型として機能しない場合、「ｉ型」または「アンドープ」と言う。アンドープの層には、製造過程における不可避的な不純物の混入はあってよく、具体的には、キャリア密度が小さい（例えば４×１０16／ｃｍ3未満）場合、本明細書において「アンドープ」と称する。また、ＭｇやＳｉ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。
また、エピタキシャル成長により形成される各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の厚さのそれぞれは、隣接する各層の組成比が十分異なる場合（例えばＡｌ組成比が、０．０１以上異なる場合）、透過型電子顕微鏡による成長層の断面観察から算出できる。また、隣接する層のうち、Ａｌ組成比が同一であるか、または、ほぼ等しい（例えば０．０１未満）ものの、不純物濃度の異なる層の境界および厚さについては、両者の境界ならびに各層の厚さは、ＴＥＭ−ＥＤＳに基づく測定によるものとする。そして、両者の不純物濃度は、ＳＩＭＳ分析により測定できる。また、超格子構造のように各層の厚さが薄い場合にはＴＥＭ−ＥＤＳを用いて厚さを測定することができる。
以下、図面を参照して本発明の実施形態について説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、各図において、説明の便宜上、基板および各層の縦横の比率を実際の比率から誇張して示している。
（III族窒化物半導体発光素子）
図２に示すように、本発明の一実施形態に従うIII族窒化物半導体発光素子１００は、ｎ型III族窒化物半導体層３０と、障壁層４０ｂおよび、障壁層４０ｂよりもバンドギャップの小さい井戸層４０ｗをこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してなるIII族窒化物半導体発光層４０と、ＡｌＮガイド層５０と、電子ブロック層６０と、ｐ型III族窒化物半導体層７０と、をこの順に有する。本明細書において、障壁層４０ｂのＡｌ組成比をｂ、井戸層４０ｗのＡｌ組成比をｗ、電子ブロック層６０のＡｌ組成比をｚと表記する。本発明によるIII族窒化物半導体発光素子１００では、電子ブロック層６０のＡｌ組成比（ｚ）よりも、障壁層４０ｂのＡｌ組成比（ｂ）が大きい。以下、本明細書においてｎ型III族窒化物半導体層３０を「ｎ型層３０」、III族窒化物半導体発光層４０を「発光層４０」、ｐ型III族窒化物半導体層７０を「ｐ型層７０」と、それぞれ略記する。
図２に示すように、III族窒化物半導体発光素子１００のｎ型層３０を、基板１０の表面にＡｌＮ層２０が設けられたＡｌＮテンプレート基板上に設けることができる。また、III族窒化物半導体発光素子１００には、発光層４０、ＡｌＮガイド層５０、電子ブロック層６０、およびｐ型層７０の一部をエッチング等により除去し、露出したｎ型層３０上に形成したｎ型電極８０と、ｐ型層７０上に形成したｐ型電極９０とが設けられてもよい。上記の基板１０、ＡｌＮ層２０、ｎ型電極８０およびｐ型電極９０は従来公知の一般的なIII族窒化物半導体発光素子による一般的な構成とすることができ、具体的な構成は何ら限定されるものではない。また、図示しないが、ＡｌＮ層２０とｎ型層３０の間には、ＡｌＧａＮ層、組成傾斜層および超格子層の1つ以上から選ばれるバッファ層が設けられてもよい。
＜ｎ型層＞
ｎ型層３０は、少なくともＡｌを含むIII族窒化物半導体層であり、III族窒化物半導体発光素子１００におけるｎ型の半導体層として機能すれば一般的なｎ型半導体層を用いることができる。ｎ型層３０は、例えばＡｌＧａＮ材料からなり、また、III族元素としてのＡｌとＧａに対して５％以内の量のＩｎを含んでいてもよい。ｎ型層３０には、ｎ型のドーパント（不純物）がドープされ、ｎ型ドーパントとしては、Ｓｉ，Ｇｅ，Ｓｎ，Ｓ，Ｏ，Ｔｉ，Ｚｒ等を例示することができる。ドーパント濃度は、ｎ型として機能することのできるドーパント濃度であれば特に限定されず、例えば１．０×１０18ａｔｏｍｓ／ｃｍ3〜１．０×１０20ａｔｏｍｓ／ｃｍ3とすることができる。また、ｎ型層３０のＡｌ含有率は、特に制限はなく、一般的な範囲とすることができる。ｎ型層３０を単層または複数層からなる構造とする他、III族元素の組成比を結晶成長方向に組成傾斜させた組成傾斜層や超格子構造を含む構成することもできる。ｎ型層３０は、ｎ側電極とのコンタクト部を形成するだけでなく、基板から発光層に至るまでに結晶性を高める機能を兼ねることができる。
＜ｎ型ガイド層＞
なお、図２には図示しないが、発光層４０とｎ型層３０との間に、ｎ型ガイド層３５を設けても良い。ｎ型ガイド層３５はＡｌＧａＮ材料を用いることが好ましく、そのＡｌ組成比は、前記のｎ型層３０のＡｌ組成比以上、障壁層４０ｂのＡｌ組成比（ｂ）以下とすることが好ましい。その厚さは３ｎｍ〜３０ｎｍとすることができる。また、ｎ型ガイド層３５には、ｎ型層と同様にｎ型のドーパント（不純物）がドープされことが好ましいが、そのドーパント量はｎ型層よりも低いことが好ましい。
＜発光層＞
III族窒化物半導体発光素子１００において、発光層４０がｎ型層３０に続いて設けられる。発光層４０は、障壁層４０ｂおよび、障壁層４０ｂよりもバンドギャップの小さい井戸層４０ｗをこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してなる。例えば、障壁層４０ｂおよび井戸層４０ｗとして、Ａｌ組成比の異なるＡｌＧａＮ材料を用いることができる。障壁層４０ｂおよび井戸層４０ｗは、必要に応じて、Ｉｎ等のIII族元素を５％以内の組成比で導入し、ＡｌＧａＩｎＮ材料等としてもよいが、III族元素としてはＡｌおよびＧａのみを用いた三元系のＡｌＧａＮ材料とすることがより好ましい。井戸層４０ｗはｎ型およびｉ型のいずれとしてもよいが、障壁層４０ｂはｎ型とする。電子濃度が増え、井戸層内の結晶欠陥を補償する効果があるためである。なお、発光層４０は、障壁層４０ｂおよび井戸層４０ｗを繰り返し形成し、障壁層４０ｂで挟み込んだ一般的な多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造から、ｐ型の半導体層側の最後の障壁層を取り除いたものに相当すると言える。
＜＜障壁層および井戸層＞＞
障壁層４０ｂとしてＡｌbＧａ1-bＮ材料を用い、井戸層４０ｗとしてＡｌwＧａ1-wＮ材料を用いることができる。障壁層４０ｂのＡｌ組成比（ｂ）を例えば０．５１〜０．９５、より好ましくは０．５３〜０．８５とすることができ、井戸層４０ｗのＡｌ組成比（ｗ）を、例えば０．３０〜０．８０（但し、ｗ＜ｂ）とすることができる。また、障壁層４０ｂおよび井戸層４０ｗのそれぞれの層数Ｎを、例えば１〜１０の正の整数とすることができる。さらに、障壁層４０ｂの厚みを３ｎｍ〜３０ｎｍとすることができ、井戸層４０ｗの厚みを０．５ｎｍ〜５ｎｍとすることができる。
そして、本発明者は、障壁層４０ｂのＡｌ組成比（ｂ）を後述する電子ブロック層のＡｌ組成比（ｚ）よりも大きくし、ｚ＋0.01≦ｂ≦0.95とすることにより、発光出力のさらなる向上が得られることを見出した。さらに、発光出力向上効果は確実なものとするためには、障壁層４０ｂのＡｌ組成比（ｂ）の上限をｚ＋０．２（ｂ≦ｚ+0.2）とすることが好ましく、ｚ＋０．１７（ｂ≦ｚ+0.17）とすることがより好ましく、ｚ＋０．１５（ｂ≦ｚ+0.15）とすることが特に好ましい。障壁層４０ｂのＡｌ組成比（ｂ）をｚ+0.05≦ｂ≦ｚ+0.15とすることが特に好ましい。
なお、井戸層４０ｗのＡｌ組成比（ｗ）によって発光する光の中心波長を概ね調整することができる。光の中心波長としては２００〜３５０ｎｍとすることができ、２００〜３００ｎｍとすることが好ましく、２７０〜２９５ｎｍとすることがより好ましい。例えば、発光層４０における井戸層４０ｗのＡｌ組成比（ｗ）を０．３５以上とすると、発光層４０から放射される光の中心波長が３００ｎｍ以下となる。
ここで、図３Ａ、図３Ｂに本発明による一実施形態に従うIII族窒化物半導体発光素子１００の伝導帯のバンド構造の態様を示す。前述の従来公知の図１Ｂと対比して、本発明による特徴的なバンド構造を説明する。図１Ｂの従来例に示すように、電子ブロック層６０は障壁層４０ｂのＡｌ組成比（ｂ）に対し、例えばＡｌzＧａ1-zＮ材料（ｂ＜ｚ＜１）のように、障壁層のＡｌ組成比よりも高いＡｌ組成比とすることで、障壁層よりも電子ブロック層のバンドギャップを大きくすることが一般的であった。
図１Ｂのバンド構造と比べて、本発明の実施形態に従う図３Ａでは、障壁層４０ｂのＡｌ組成比（ｂ）の方が電子ブロック層６０よりもバンドギャップを大きくする構成となっている。すなわち、障壁層４０ｂのＡｌ組成比（ｂ）を電子ブロック層６０（詳細は後述する）のＡｌ組成比（ｚ）よりも大きくし、ｚ＋0.01≦ｂ≦0.95の関係を満足するようにしている。図３Ａは、ｎ型ガイド層３５を障壁層４０ｂと同じバンドギャップとした場合であり、図３Ｂはｎ型ガイド層３５を障壁層４０ｂとは異なり、ｎ型層３０と同じバンドギャップとした場合である。いずれも、障壁層４０ｂのＡｌ組成比（ｂ）を電子ブロック層６０のＡｌ組成比（ｚ）よりも大きくしている。
このような本発明による障壁層と電子ブロック層とでのバンドギャップの大小関係により、従来よりも優れた発光出力を有するIII族窒化物半導体発光素子を実現することができることを本発明者は実験的に確認した。本発明は理論に束縛されるものではないが、こうした効果が得られる理由について、本発明者は以下のとおり考えている。まず、ＤＵＶ−ＬＥＤの材料として使われるＡｌＧａＮ系の半導体材料は比較的大きなバンドギャップを有するため、低抵抗化が難しい。特にｐ型のＡｌＧａＮ層ではホール濃度の向上が難しい。このため、電極部分ではコンタクト抵抗が増大し、素子のデバイス駆動には大きな順方向電圧Ｖｆが必要となる。一方で、デバイス駆動のために大きな順方向電圧Ｖｆが印加されるほど、キャリア濃度が高く拡散長も長い電子が、ｐ型電子ブロック層にて比較的容易にオーバーフローすると考えられる。このとき、電子の注入効率が悪化する分、ＤＵＶ−ＬＥＤの発光出力が低下する。しかし、障壁層のＡｌ組成を高くすれば電子のオーバーフローを抑制する効果が得られるため、発光出力が向上すると考えられる。大きな順方向電圧Ｖｆが必要となる２００〜３５０ｎｍの中でも、光の中心波長が３００ｎｍ以下であれば、障壁層のＡｌ組成を高くすることによる本発明の効果は特に大きい。一方で、中心波長が３００ｎｍを超える波長域では、中心波長が３００ｎｍ以下の波長域に比べ、電子ブロック層のＡｌ組成を低くして設けることができ、電子ブロック層でのホール注入効率向上の効果が得られやすい。この場合であっても、障壁層４０ｗのＡｌ組成を上げることによるオーバーフローの抑制効果は有効であり、３００ｎｍ以下の波長域に比べれば小さいものの本発明の効果はある。障壁層のＡｌ組成を高くすると、ｐ型電子ブロック層に近い井戸層への電子濃度が下げられるためだとも考えられる。なお、ｐ型電子ブロック層のＡｌ組成を上げることでもオーバーフローを減らせる可能性は考えられるものの、この場合は結果的にホールの注入を減らす結果となり、光の中心波長が３００ｎｍ以下ではかえって逆効果となると推察される。
＜ＡｌＮガイド層＞
発光層４０に続き、ＡｌＮガイド層５０が発光層４０上に設けられる。ＡｌＮガイド層５０は、最も好ましくはIII族元素のＡｌ組成比を１００％として形成したＡｌＮからなる窒化物半導体層である。ただし、他のIII族元素（Ｇａ等）が製造工程中に不可避に混入した場合や、変質時に発生するガスや変質の進行状況を考慮して、結果としてＡｌ組成比が９６％〜１００％であれば、ＡｌＮガイド層５０に含まれるものとする。ＡｌＮガイド層５０の厚みは０．５ｎｍ以上２．０ｎｍ以下が好ましく、０．７ｎｍ以上１．７ｎｍ以下がより好ましい。ＡｌＮガイド層５０は、アンドープ（ｉ型）であることが好ましいが、Ｍｇなどのｐ型ドーパントやＳｉなどのｎ型ドーパントを添加しても構わない。また、ＡｌＮガイド層５０中の不純物濃度が均一である必要はなく、例えば、発光層４０側とｐ型層７０側との間で、不純物濃度が異なっていても良い。ドーパントを添加した際にはｉ型だけでなく、結果として一部もしくは全体がｐ型化、またはｎ型化してもよい。
なお、「ｉ型」であるとは、前述のとおり、特定の不純物を意図的には添加していない層（アンドープ層ともいう）を指す。また、ｐ型層７０よりｐ型ドーパントの拡散があったとしても、特定の不純物を意図的に添加したことにはならない。
＜ファイナルバリア層＞
ここで、III族窒化物半導体発光素子１００は、発光層４０におけるＡｌＮガイド層５０側のＮ層目の井戸層４０ｗと、ＡｌＮガイド層５０との間に、バンドギャップが障壁層４０ｂ以上かつＡｌＮガイド層５０未満のファイナルバリア層を更に有してもよい。ファイナルバリア層としてＡｌfＧａ1-fＮ材料を用いる場合、ファイナルバリア層のＡｌ組成比（ｆ）は、障壁層のＡｌ組成比（ｂ）に対しｂ≦ｆ≦0.95であることが好ましい。この場合、ファイナルバリア層の厚みを１．５ｎｍ以下とし、０．１ｎｍ以上１．０ｎｍ以下と、従来技術で用いられるファイナルバリア層の厚みよりも非常に薄いことがより好ましい。前掲の特許文献２に記載されるキャリアガスの変更時における変質によってファイナルバリア層の一部がＡｌＮガイド層となる場合、ファイナルバリア層の厚みが０．１ｎｍ以上であれば、変質の影響を受けない１原子層が残ることで、Ｎ層目（電子ブロック層６０側）の井戸層４０ｗの変質を避けることができる。
＜電子ブロック層＞
続いて、電子ブロック層６０がＡｌＮガイド層５０上に隣接して設けられる。電子ブロック層６０は一般的に、発光層として機能する量子井戸構造（ＭＱＷ）とｐ型層（ｐ型クラッド層またはｐ型コンタクト層）との間に設けることにより、電子を堰止めして、電子を発光層（ＭＱＷの場合には井戸層）内に注入して、電子の注入効率を高めるための層として用いられる。これは、発光層のＡｌ組成比が高い場合には、ｐ型層７０のホール濃度が低いため、ホールを発光層に注入しにくく、一部の電子がｐ型層７０側に流れてしまうところ、電子ブロック層６０を設けることにより、こうした電子の流れを防止することができるからである。本実施形態でも、ＡｌＮガイド層５０に隣接して設けられた電子ブロック層６０は、上記したのと同様にｐ型層７０側への電子の流れを防止することができ、電子の注入効率を高めることができる。
ところで前述のように、従来、このような電子ブロック層６０は、障壁層４０ｂのＡｌ組成比（ｂ）に対し、例えばＡｌzＧａ1-zＮ材料（ｂ＜ｚ＜１）のように、障壁層のＡｌ組成比（ｂ）よりも高いＡｌ組成比（ｚ）とすることが一般的であった。しかしながら、本発明では、こうした技術常識に反して、電子ブロック層のＡｌ組成比（ｚ）を障壁層のＡｌ組成比（ｂ）よりも低くするものである。そして、電子ブロック層６０をＡｌzＧａ1-zＮ（0.5≦ｚ≦0.8）としつつ、障壁層４０ｂのＡｌ組成比（ｂ）よりも低いＡｌ組成比（ｚ）であって、ｚ＋0.01≦ｂ（すなわち、ｚ≦ｂ−0.01）とすることにより、発光出力のさらなる向上が得られることを本発明者は見出した。電子ブロック層６０全体の厚みは、例えば６ｎｍ〜６０ｎｍであることが好ましい。なお、電子ブロック層にドープするｐ型ドーパントについては、後述のｐ型層７０におけるｐ型ドーパントと同様であるが、必要に応じてｐ型以外のドーパントをドープしてもよく、部分的にアンドープの領域を設けてもよい。
＜ｐ型層＞
電子ブロック層６０に続き設けられるｐ型層７０は、正孔を発光層４０に注入できる限りは、特に限定されず、一般的な構成とすることができ、Ａｌ組成比の異なるＡｌＧａＮ材料を用いて、ｐ型コンタクト層のみ、または、ｐ型クラッド層およびその上のｐ型コンタクト層を含む複数層構造としてもよい（詳細を後述する）。また、ｐ型層７０にドープするｐ型ドーパントとしては、Ｍｇ，Ｚｎ，Ｃａ，Ｂｅ，Ｍｎ等を例示することができる。また、ｐ型層７０全体の平均ドーパント濃度は、ｐ型として機能することのできるドーパント濃度であれば特に限定されず、例えば１．０×１０18ａｔｏｍｓ／ｃｍ3〜５．０×１０21ａｔｏｍｓ／ｃｍ3とすることができる。
ｐ型の「クラッド層」のＡｌ組成比は、電子ブロック層のＡｌ組成比よりも０．１を超えて小さく、ｐ型コンタクト層よりも０．１を超えて大きいものを指すものとする。ｐ型クラッド層のＡｌ組成比をｙとし、電子ブロック層６０のＡｌ組成比をｚ、ｐ型コンタクト層のＡｌ組成比をｘとすると、ｘ＋０．１＜ｙ＜ｚ−０．１である。
なお、本実施形態に従うIII族窒化物半導体発光素子１００において、ｐ型クラッド層は任意であり、設けなくてもよく、ｐ型層７０を、ｐ型コンタクト層のみから構成することが好ましい。なお、ｐ型クラッド層を設けるのであれば、その厚みは、２ｎｍ〜３００ｎｍとすることができる。また、ｐ型コンタクト層の厚みを５ｎｍ以上２００ｎｍ以下とすることができる。なお、図示しないが、ｐ型コンタクト層は、Ａｌ組成比、ドーパント種、ドーパント濃度、形成時のキャリアガス種などのいずれか１つまたは複数要素を変えた、複数層構造（超格子構造を含む）とすることも好ましい。
−具体的態様−
以下に、図２に示した基板１０、ＡｌＮ層２０、ｎ型電極８０およびｐ型電極９０についてそれらの具体的な態様を例示的に説明するが、これらは種々の変形が可能である。既述のとおり、本発明に従う実施形態において、図２に示した基板１０、ＡｌＮ層２０、ｎ型電極８０およびｐ型電極９０は、本発明を何ら限定するものではない。
III族窒化物半導体発光素子１００の基板１０として、サファイア基板を用いることができる。サファイア基板の表面にエピタキシャル成長させたＡｌＮ層２０が設けられたＡｌＮテンプレート基板を用いてもよい。サファイア基板としては、任意のサファイア基板を用いることができ、オフ角の有無は任意であり、オフ角が設けられている場合の傾斜方向の結晶軸方位は、ｍ軸方向またはａ軸方向のいずれでもよい。例えば、サファイア基板の主面を、Ｃ面が０．５度のオフ角θで傾斜した面とすることができる。ＡｌＮテンプレート基板を用いる場合、サファイア基板表面のＡｌＮ層の結晶性が優れていることが好ましい。また、ＡｌＮテンプレート基板の表面に、アンドープのＡｌＧａＮ層が設けられていることも好ましい。また、基板１０としてＡｌＮ単結晶基板を用いてもよい。
ｎ型電極８０は、例えばＴｉ含有膜およびこのＴｉ含有膜上に形成されたＡｌ含有膜を有する金属複合膜とすることができ、その厚み、形状およびサイズは、発光素子の形状およびサイズに応じて適宜選択することができる。
また、ｐ型電極９０についても、例えばＮｉ含有膜およびこのＮｉ含有膜上に形成されたＡｕ含有膜を有する金属複合膜とすることができ、その厚み、形状およびサイズは、発光素子の形状およびサイズに応じて適宜選択することができる。
（III族窒化物半導体発光素子の製造方法：第１実施形態）
次に、本発明に従うIII族窒化物半導体発光素子１００の製造方法の第１実施形態を説明する。第１実施形態に係る製造方法は、ｎ型III族窒化物半導体層３０（以下、ｎ型層３０）を形成する第１工程と、ｎ型層３０上に、障壁層４０ｂおよび該障壁層４０ｂよりもバンドギャップの小さい井戸層４０ｗをこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してIII族窒化物半導体発光層４０（以下、発光層４０）を形成する第２工程と、発光層４０上に、ＡｌＮガイド層５０を形成する第３工程と、ＡｌＮガイド層５０上に、電子ブロック層６０を形成する第４工程と、電子ブロック層６０上にｐ型III族窒化物半導体層７０を形成する第５工程と、を含む。そして、電子ブロック層６０をｐ型のＡｌzＧａ1-zＮ（0.50≦ｚ≦0.80）とし、障壁層４０ｂをｎ型のＡｌbＧａ1-bＮ（z+0.01≦b≦0.95）とすることについては先に述べたとおりであり、本発明による特に特徴的な事項である。
ここで、第１実施形態では、上記第３工程において、トリメチルアルミニウムガスおよびアンモニアガスからなる原料ガスを用いてＡｌＮガイド層５０をエピタキシャル成長させることができる。
まず、基板１０としてサファイア基板を用意するのが一般的である。基板１０の表面１０ＡにＡｌＮ層を形成したＡｌＮテンプレート基板を形成することが好ましく、市販のＡｌＮテンプレート基板を用いてもよい。なお、ＡｌＮ層２０は、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法、スパッタ法などの公知の薄膜成長方法により形成することができる。
ＡｌＮ層２０のＡｌ源としては、トリメチルアルミニウム（ＴＭＡ）を用いることができる。また、Ｎ源としては、アンモニア（ＮＨ3）ガスを用いることができる。これらの原料ガスを、キャリアガスとして水素ガスを用いることにより、ＡｌＮ層２０を形成することができる。
なお、ＡｌＮ層２０の成長温度は特に限定されないが、１２７０℃以上１３５０℃以下が好ましく、１２９０℃以上１３３０℃以下がより好ましい。この温度範囲であれば、続いて熱処理工程を行う場合にＡｌＮ層２０の結晶性を向上することができる。また、チャンバ内の成長圧力については、例えば５Ｔｏｒｒ〜２０Ｔｏｒｒとすることができる。より好ましくは、８Ｔｏｒｒ〜１５Ｔｏｒｒである。
また、ＮＨ3ガスなどのV族元素ガスと、ＴＭＡガスなどのIII族元素ガスの成長ガス流量を元に計算されるIII族元素に対するV族元素のモル比（以降、V/III比と記載する）については、例えば１３０以上１９０以下とすることができる。より好ましくは１４０以上１８０以下である。なお、成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましい。
続いて、上述のようにして得られた、例えばサファイアからなる基板１０上のＡｌＮ層２０に対して、このＡｌＮ層２０の成長温度よりも高温で熱処理を施すことが好ましい。この熱処理工程は、公知の熱処理炉を用いて行うことができる。かかる熱処理を行うことにより、ＡｌＮ層２０の（１０−１２）面のＸ線ロッキングカーブの半値幅を４００秒以下とし、高い結晶性を実現することができる。
その後、ＡｌＮ層２０上に、アンドープのＡｌＧａＮ層２０’を形成することも好ましい。Ａｌ源としてＴＭＡ、Ｇａ源としてトリメチルガリウム（ＴＭＧ）、Ｎ源としてＮＨ3ガスを用いることで、ＡｌＧａＮ材料からなる層を形成することができ、このことは以下に説明するｎ型層３０、ｎ型ガイド層３５、発光層４０、ファイナルバリア層、ＡｌＮガイド層５０、電子ブロック層６０およびｐ型層７０の形成においても同様である。これらの原料ガスを、キャリアガスとして水素ガスもしくは窒素ガスまたは両者の混合ガスを用いてチャンバ内に供給する。また、ＮＨ3ガスなどのV族元素ガスと、ＴＭＡガスなどのIII族元素ガスの成長ガス流量を元に計算されるV/III比については、例えば１００以上１０００００以下とすることができる。より好ましくは３００以上３００００以下である。成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましいのはＡｌＮ層２０を形成する場合と同様である。
次に、ｎ型層３０を形成する第１工程を行う。ｎ型層３０は、ＡｌＮ層２０上に形成することができ、アンドープのＡｌＧａＮ層２０’上に形成することが好ましい。ｎ型ドーパントについては既述のとおりである。
続いて、発光層４０を形成する第２工程を行う。井戸層４０ｗおよび障壁層４０ｂを形成する際のＡｌ組成比の調整にあたっては、Ａｌ源の流量とＧａ源の流量の比を適宜変更すればよい。発光層４０をＡｌＧａＮ材料で形成する場合、成長温度を１０００℃以上１４００℃以下とすることが好ましく、１０５０℃以上１３５０℃以下とすることがより好ましい。
次いで、発光層４０上にＡｌＮガイド層５０を形成する第３工程を行う。第１実施形態では、本工程において、トリメチルアルミニウムガス（ＴＭＡガス）およびアンモニアガス（ＮＨ3ガス）からなる原料ガスを用いて発光層４０上に直接、ＡｌＮガイド層５０をエピタキシャル成長させる。Ｇａ等の他のIII族元素の混入を意図的に排除するため、原料ガスはトリメチルアルミニウムガス（ＴＭＡガス）およびアンモニアガス（ＮＨ3ガス）のみからなることが特に好ましい。キャリアガスとしては、窒素を主成分とするキャリアガスを用いることが好ましく、窒素ガスを用いることがより好ましい。また、成長温度を１０００℃以上１４００℃以下とすることが好ましく、１０５０℃以上１３５０℃以下とすることがより好ましい。成長時間を適宜選択することで、ＡｌＮガイド層５０の厚さを０．５ｎｍ以上２．０ｎｍ以下とすることができる。
次に、ＡｌＮガイド層５０の上に電子ブロック層６０を形成する第４工程を行う。さらに、電子ブロック層６０上にｐ型層７０を形成する第５工程を行う。既述のとおりｐ型層７０は、ｐ型コンタクト層のみ、またはｐ型クラッド層およびｐ型コンタクト層を含む複数層構造としてよい。
ｐ型層７０を形成するためのドーパントとしては、例えばＭｇまたはＺｎなどから適宜選択して用いることができ、Ｍｇ源としては、シクロペンタジニエルマグネシウム（ＣＰ2Ｍｇ）を用いることができ、Ｚｎ源としては、ＺｎＣｌ2を用いることができる。複数のドーパントを混合してドープする場合には、ドーパント源の混合ガスをチャンバに供給すればよい。
ここで、電子ブロック層６０をＡｌzＧａ1-zＮ材料で形成する場合、電子ブロック層６０の形成は、キャリアガスとして水素を主成分とするガスを用いることができる。原料ガスは既述のとおりＴＭＡ、ＴＭＧおよびＮＨ3ガスであり、さらにドーパント源のガスを適宜選択して用いる。なお、キャリアガスとして窒素ガスを用いてＡｌＮガイド層５０の形成し、キャリアガスとして水素を用いて電子ブロック層６０を形成する場合、キャリアガスの切り替えが必要となる。この場合、ＡｌＮガイド層５０を形成後、ＴＭＡガスの供給を中断し、キャリアガスを窒素から水素に切り替えて２０秒〜１分程度経過した後に、ＴＭＡガスおよびＴＭＧガスを供給して電子ブロック層６０を形成する。
なお、本明細書において、「水素を主成分とするキャリアガス」とは、キャリアガス全体の体積に対する水素ガスの体積の比が６０％以上であるキャリアガスを意味している。より好ましくは８５％以上である。なお、半導体製造用として市販される純度を有するガスを用いればよい。「窒素を主成分とするキャリアガス」についても同様の意味である。なお、ここでのキャリアガスの体積比は、チャンバ内に供給されウェーハ近傍の空間を通るガスを対象としており、ヒーターやチャンバ内壁のパージを主目的としてウェーハ近傍の空間を通らずに排気されるガスは含めない。つまり、ヒーターやチャンバ内壁に水素を大流量流して排気していても、ウェーハ近傍には実質的に窒素を流している場合には、「窒素を主成分とするキャリアガス」となる。
また、ｐ型層７０の成長温度としては、Ａｌ組成比にもよるが、１０００℃以上１４００℃以下が好ましく、１０５０℃以上１３５０℃以下がより好ましい。また、チャンバ内の成長圧力については、例えば１０Ｔｏｒｒ〜７６０Ｔｏｒｒとすることができる。より好ましくは、２０Ｔｏｒｒ〜３８０Ｔｏｒｒである。ただし、ｐ型層７０のうち、Ａｌ組成比の小さいｐ型コンタクト層を形成する際の成長温度としては、８００℃以上１４００℃以下が好ましく、９００℃以上１３００℃以下がより好ましい。また、チャンバ内の成長圧力については、例えば１０Ｔｏｒｒ〜７６０Ｔｏｒｒとすることができ、より好ましくは、２０Ｔｏｒｒ〜６００Ｔｏｒｒである。キャリアガスとしては、既述のとおり水素ガスもしくは窒素ガスまたは両者の混合ガスを用いることができる。図示しないが、ｐ型層におけるｐ型コンタクト層を、Ａｌ組成比、ドーパント種、ドーパント濃度、形成時のキャリアガス種などのいずれか１つまたは複数要素を変えた複数層構造とする場合、ＡｌＮガイド層５０側のキャリアガスを水素ガスとし、反対側（すなわち、ｐ型電極９０側）を窒素ガスとすることもできるし、その逆としてもよい。ｐ型クラッド層を設けてもよいが、設けない方が好ましいのは、既述のとおりである。
最後に、発光層４０、ＡｌＮガイド層５０、電子ブロック層６０およびｐ型層７０の一部をエッチング等により除去し、露出したｎ型層３０上にｎ型電極８０を、ｐ型層７０上にｐ型電極９０をそれぞれ形成することができる。こうして、本発明の第１実施形態の製造方法に従い、III族窒化物半導体発光素子１００を作製することができる。
（III族窒化物半導体発光素子の製造方法：第２実施形態）
第２実施形態では、ＡｌＮガイド層５０を発光層４０上に直接には形成せず、第３工程において発光層４０上にＡｌ組成比が障壁層４０ｂ以上ＡｌＮガイド層５０未満のＡｌＧａＮ層を形成し、前記ＡｌＧａＮ層の変質によりＡｌＮガイド層５０を形成する以外は第１実施形態と同様である。電子ブロック層６０を形成する前においてキャリアガスを窒素から水素へと切り替える際に、第３工程で形成したＡｌＧａＮ層が成長時よりも窒素分圧の低いキャリアガス雰囲気（例えば水素を主成分とするキャリアガス雰囲気）に晒されることにより、表面からＧａが抜けていく変質を生じる。その結果、表面側がＡｌＧａＮ層からＡｌＮガイド層５０に転じ、発光層側がファイナルバリア層として残存する。ＡｌＧａＮ層の厚さやIII族元素の原料ガスの供給を止めて成長時よりも窒素分圧の低いキャリアガス雰囲気に晒される時間によって、前述のＡｌＮガイド層５０やファイナルバリア層の厚さを制御することができる。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
［実施例１１］
サファイア基板（直径２インチ、厚さ：４３０μｍ、面方位：（０００１）、ｍ軸方向オフ角θ：０．５度）を用意した。次いで、ＭＯＣＶＤ法により、上記サファイア基板上に中心膜厚０．６０μｍ（平均膜厚０．６１μｍ）のＡｌＮ層を成長させ、ＡｌＮテンプレート基板とした。その際、ＡｌＮ層の成長温度は１３００℃、チャンバ内の成長圧力は１０Ｔｏｒｒであり、V/III比が１６３となるようにアンモニアガスとＴＭＡガスの成長ガス流量を設定した。V族元素ガス（ＮＨ3）の流量は２００ｓｃｃｍ、III族元素ガス（ＴＭＡ）の流量は５３ｓｃｃｍである。なお、ＡｌＮ層の膜厚については、光干渉式膜厚測定機（ナノスペックM6100A；ナノメトリックス社製）を用いて、ウェーハ面内の中心を含む、等間隔に分散させた計２５箇所の膜厚を測定した。
次いで、上記ＡｌＮテンプレート基板を熱処理炉に導入し、１０Ｐａまで減圧後に窒素ガスを常圧までパージすることにより炉内を窒素ガス雰囲気とした後に、炉内の温度を昇温してＡｌＮテンプレート基板に対して熱処理を施した。その際、加熱温度は１６５０℃、加熱時間は４時間とした。
続いて、ＭＯＣＶＤ法により、アンドープのＡｌＧａＮ層として、Al組成比０．８５から０．６５まで結晶成長方向に組成傾斜させた厚さ200nmのアンドープＡｌＧａＮ層を形成した。次に、ｎ型層として、Ａｌ0.65Ｇａ0.35Ｎからなり、Ｓｉドープした厚さ２μｍのｎ型層を形成した。なお、ＳＩＭＳ分析の結果、ｎ型層のＳｉ濃度は１．０×１０19ａｔｏｍｓ／ｃｍ3であった。
続いて、ｎ型層上に、Ａｌ0.65Ｇａ0.35ＮからなりＳｉドープした厚さ２０ｎｍのｎ型ガイド層を形成し、さらに障壁層として４ｎｍのＡｌ0.70Ｇａ0.30Ｎを形成した。次いで、Ａｌ0.45Ｇａ0.55Ｎからなる厚さ３ｎｍの井戸層および厚さ４ｎｍのＡｌ0.70Ｇａ0.30Ｎからなる障壁層を交互に２層ずつ形成し、さらにＡｌ0.45Ｇａ0.55Ｎからなる厚さ３ｎｍの井戸層を形成した。すなわち、井戸層の層数および障壁層の層数Ｎは共に３であり、障壁層のＡｌ組成比（ｂ）は０．７０であり、井戸層のＡｌ組成比（ｗ）は０．４５である。なお、障壁層の形成においてはＳｉをドープした。
その後、３層目の井戸層上に、窒素ガスをキャリアガスとし、アンドープのＡｌＮガイド層を形成した。ＡｌＮガイド層の厚さは１ｎｍとした。次に、ＴＭＡガスの供給を停止しつつ、アンモニアガスを供給し続けたままキャリアガスの窒素を止めて水素を供給し、キャリアガスを水素に変更した後に、III族元素の原料ガスであるＴＭＡガスおよびＴＭＧガスを再び供給して、Ａｌ0.68Ｇａ0.32Ｎからなり、Ｍｇドープした層さ４０ｎｍの電子ブロック層を形成した。すなわち、電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．０２である。
続いて、キャリアガスを窒素ガスに切り替えた後、ＧａＮからなり、Ｍｇドープした厚さ１５０ｎｍのｐ型層（ｐ型コンタクト層）を形成した。なお、厚さ１５０ｎｍの内の、電極に接する厚さ２５ｎｍの領域においては、ＴＭＧガスの流量を減らしてＭｇの存在確率を上げ、かつ、成長速度を落とすことにより高Ｍｇ濃度の層とした。ＳＩＭＳ分析の結果、ｐ型電子ブロック層側の厚さ１２５ｎｍ部分のｐ型層のＭｇ濃度は平均で３．０×１０19ａｔｏｍｓ／ｃｍ3であり、高Ｍｇ濃度とした部分のＭｇ濃度は平均で１．２×１０20ａｔｏｍ／ｃｍ3であった。
その後、ｐ型層の上にマスクを形成してドライエッチングによるメサエッチングを行い、ｎ型層の一部を露出させた。次いで、ｐ型層上に、Ｎｉ／Ａｕからなるｐ型電極を形成し、露出したｎ型層上には、Ｔｉ／Ａｌからなるｎ型電極を形成した。なお、ｐ型電極のうち、Ｎｉの厚みは５０Åであり、Ａｕの厚みは１５００Åである。また、ｎ型電極のうち、Ｔｉの厚みは２００Åであり、Ａｌの厚みは１５００Åである。最後に５５０℃でコンタクトアニール（ＲＴＡ）を行って、電極を形成した。
以上のとおりにして作製したIII族窒化物半導体発光素子の、各層の構成を表１に示す。



Figure 0006766243
［実施例１２］
障壁層のＡｌ組成比（ｂ）を０．７１とし、ｎ型ガイド層のＡｌ組成比を０．７１とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．０３である。
［実施例１３］
障壁層のＡｌ組成比ｂを０．７５とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．０７である。
［実施例１４］
障壁層のＡｌ組成比（ｂ）を０．８０とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．１２である。
［実施例１５］
障壁層のＡｌ組成比（ｂ）を０．８５とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．１７である。
［比較例１１］
障壁層のＡｌ組成比（ｂ）を０．６０とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも小さく、その差（ｂ−ｚ）は−０．０８である。
［比較例１２］
障壁層のＡｌ組成比（ｂ）を０．６５とした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも小さく、その差（ｂ−ｚ）は−０．０３である。
［比較例１３］
障壁層のＡｌ組成比（ｂ）を０．６８とし、ｎ型ガイド層のＡｌ組成比を０．６８とした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６８であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）と同じであるためその差（ｂ−ｚ）は０である。
実施例１１〜実施例１５及び比較例１１〜１３ではｐ型電子ブロック層のＡｌ組成比（ｚ）を０．６８としていたところ、これを０．６３に変更した実験を行った。以下、実施例２１〜２３及び比較例２１に係るIII族窒化物半導体発光素子の作製条件を説明する。
［実施例２１］
障壁層のＡｌ組成比（ｂ）を０．６５とし、電子ブロック層のＡｌ組成比（ｚ）を０．６３とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６３であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．０２である。
［実施例２２］
障壁層のＡｌ組成比（ｂ）を０．７５とし、電子ブロック層のＡｌ組成比（ｚ）を０．６３とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．７５であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．１２である。
［実施例２３］
障壁層のＡｌ組成比（ｂ）を０．８０とし、電子ブロック層のＡｌ組成比（ｚ）を０．６３とした以外は、実施例１１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．８０であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも大きく、その差（ｂ−ｚ）は０．１７である。
［比較例２１］
障壁層のＡｌ組成比（ｂ）を０．６０とし、電子ブロック層のＡｌ組成比（ｚ）を０．６３とした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。電子ブロック層のＡｌ組成比（ｚ）は０．６３であり、障壁層のＡｌ組成比（ｂ）は電子ブロック層のＡｌ組成比（ｚ）よりも小さく、その差（ｂ−ｚ）は−０．０３である。
（評価１：各層の厚さとＡｌ組成の評価）
実施例１１〜１５，２１〜２３、比較例１１〜１３，２１のそれぞれに対し、エピタキシャル成長により形成される各層の厚さは、光干渉式膜厚測定器を用いて測定した。
また、障壁層やブロック層を含め各層の厚さが数ｎｍ〜数十ｎｍと薄い層は、透過型電子顕微鏡による各層の断面観察でのＴＥＭ−ＥＤＳを用いて各層厚さとＡｌ組成比を測定した。
また、厚さが十分厚い層（例えば１μｍ以上）については、フォトルミネッセンス測定による発光波長（バンドギャップエネルギー）から、対象とする層のAl組成比を確認した。
（評価２：発光出力と発光）
実施例１１〜１５，２１〜２３、比較例１１〜１３，２１のそれぞれに対し、Siフォトダイオード（S1227-1010BQ、浜松ホトニクス社製）を用いて、電流１０ｍＡでの発光出力を測定した。さらに、ファイバ光学分光器(USB2000+、Ocean Photonics社製)を用いて電流１０ｍＡでの発光波長も測定した。
実施例１１〜１５，２１〜２３、比較例１１〜１３，２１に係るIII族窒化物半導体発光素子の評価を行った結果を、ｎ型ガイド層、障壁層および電子ブロック層のＡｌ組成比と対比しつつ、表２に示す。
Figure 0006766243
表２より、障壁層のAl組成比（ｂ）を電子ブロック層のAl組成比（ｚ）より大きくした場合に、発光出力を増大できることが確認された。
なお、実施例２１〜２３および比較例２１は、電子ブロック層のAl組成ｚを０．６３とした場合である。電子ブロック層のAl組成ｚが０．６８の場合であり、かつ、ｂ−ｚが同じである場合に比べてこれらの発光出力は劣るものの、順方向電圧が低くなるメリットがあり、順方向電圧を低くすることが重要な用途ではAl組成ｚを小さくすることが好ましい場合もある。このように電子ブロック層のAl組成ｚは用途に応じて適宜設定されるが、ｚの値によらず、ｂ−ｚの値が本発明の範囲となる場合に、発光出力が大きくなる傾向となることが示された。
本発明によれば、従来よりも優れた発光出力を有するIII族窒化物半導体発光素子を提供することができるため、有用である。
１０ 基板
１０Ａ 基板の主面
２０ ＡｌＮ層
３０ ｎ型層
４０ 発光層
４０ｂ 障壁層
４０ｗ 井戸層
５０ ＡｌＮガイド層
６０ 電子ブロック層
７０ ｐ型層
８０ ｎ型電極
９０ ｐ型電極
１００ III族窒化物半導体発光素子

Claims (4)

  1. 発光波長が２００〜３５０ｎｍのIII族窒化物半導体発光素子において、
    ｎ型III族窒化物半導体層と、障壁層および前記障壁層のバンドギャップの小さい井戸層をこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してなるIII族窒化物半導体発光層と、ＡｌＮガイド層と、電子ブロック層と、ｐ型III族窒化物半導体層とをこの順に有し、
    前記ＡｌＮガイド層の厚さが０．５ｎｍ以上２．０ｎｍ以下であり、
    前記電子ブロック層がｐ型のＡｌzＧａ1-zＮ（0.50≦ｚ≦0.80）であり、
    前記障壁層がｎ型のＡｌbＧａ1-bＮ（ｚ＋0.01≦ｂ≦0.95）であること
    を特徴とするIII族窒化物半導体発光素子。
  2. 前記障壁層のＡｌ組成比（ｂ）が、b≦z+0.20である、請求項１に記載のIII族窒化物半導体発光素子。
  3. 前記III族窒化物半導体発光層における前記Ｎ層目の井戸層と、前記ＡｌＮガイド層とが接する、または、
    前記III族窒化物半導体発光層における前記Ｎ層目の井戸層と、前記ＡｌＮガイド層との間に、Ａｌ組成比が前記障壁層以上前記ＡｌＮガイド層未満のファイナルバリア層を有し、該ファイナルバリア層の厚みが１．５ｎｍ以下である、請求項１または２に記載のIII族窒化物半導体発光素子。
  4. 発光波長が２００〜３５０ｎｍのIII族窒化物半導体発光素子の製造方法であって、
    ｎ型III族窒化物半導体層を形成する第１工程と、
    前記ｎ型III族窒化物半導体層上に障壁層および該障壁層のバンドギャップの小さい井戸層をこの順に交互にＮ層ずつ（但し、Ｎは整数である）積層してIII族窒化物半導体発光層を形成する第２工程と、
    前記III族窒化物半導体発光層上に厚さ０．５ｎｍ以上２．０ｎｍ以下のＡｌＮガイド層を形成する第３工程と、
    前記ＡｌＮガイド層上に電子ブロック層を形成する第４工程と、
    前記電子ブロック層上にｐ型半導体層を形成する第５工程と、を含み、
    前記電子ブロック層をｐ型のＡｌzＧａ1-zＮ（0.50≦ｚ≦0.80）とし、
    前記障壁層をｎ型のＡｌbＧａ1-bＮ（z+0.01≦b≦0.95）とすること
    を特徴とするIII族窒化物半導体発光素子の製造方法。
JP2019198185A 2018-11-05 2019-10-31 Ｉｉｉ族窒化物半導体発光素子およびその製造方法 Active JP6766243B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2019/042891 WO2020095826A1 (ja) 2018-11-05 2019-10-31 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR1020217010691A KR20210083255A (ko) 2018-11-05 2019-10-31 Iii족 질화물 반도체 발광소자 및 그 제조 방법
US17/283,544 US11984535B2 (en) 2018-11-05 2019-10-31 III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
TW108139844A TWI734243B (zh) 2018-11-05 2019-11-04 Iii族氮化物半導體發光元件及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018208392 2018-11-05
JP2018208392 2018-11-05

Publications (2)

Publication Number Publication Date
JP2020077874A JP2020077874A (ja) 2020-05-21
JP6766243B2 true JP6766243B2 (ja) 2020-10-07

Family

ID=70724482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019198185A Active JP6766243B2 (ja) 2018-11-05 2019-10-31 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Country Status (5)

Country Link
EP (1) EP3879583A4 (ja)
JP (1) JP6766243B2 (ja)
KR (1) KR20210083255A (ja)
CN (1) CN112970124A (ja)
TW (1) TWI734243B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698925B1 (ja) 2019-08-06 2020-05-27 日機装株式会社 窒化物半導体発光素子
JP7141425B2 (ja) * 2020-04-28 2022-09-22 日機装株式会社 窒化物半導体発光素子
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555727B2 (ja) * 1997-10-06 2004-08-18 シャープ株式会社 半導体レーザ素子
JP3279266B2 (ja) * 1998-09-11 2002-04-30 日本電気株式会社 窒化ガリウム系半導体発光素子
JP2002314205A (ja) * 2001-04-19 2002-10-25 Sharp Corp 窒化物半導体発光素子ならびにそれを用いた光学装置および発光装置
WO2003041234A1 (fr) * 2001-11-05 2003-05-15 Nichia Corporation Element semi-conducteur
US7649195B2 (en) * 2007-06-12 2010-01-19 Seoul Opto Device Co., Ltd. Light emitting diode having active region of multi quantum well structure
JP5641173B2 (ja) * 2009-02-27 2014-12-17 独立行政法人理化学研究所 光半導体素子及びその製造方法
KR102042181B1 (ko) * 2012-10-22 2019-11-07 엘지이노텍 주식회사 발광소자
JP6466653B2 (ja) 2013-05-17 2019-02-06 スタンレー電気株式会社 窒化物半導体発光素子、および窒化物半導体ウェーハ
KR20150039475A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자
KR102268109B1 (ko) * 2014-12-22 2021-06-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 소자 패키지
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6092961B2 (ja) * 2015-07-30 2017-03-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN108140695B (zh) * 2015-09-17 2021-02-09 晶体公司 包含二维空穴气体的紫外发光器件
JP6456414B2 (ja) * 2017-02-01 2019-01-23 日機装株式会社 半導体発光素子
CN110462851B (zh) * 2017-03-27 2022-07-19 同和电子科技有限公司 Iii族氮化物半导体发光元件及其制造方法
JP6379265B1 (ja) * 2017-09-12 2018-08-22 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
KR20210083255A (ko) 2021-07-06
CN112970124A (zh) 2021-06-15
EP3879583A1 (en) 2021-09-15
JP2020077874A (ja) 2020-05-21
TWI734243B (zh) 2021-07-21
TW202036930A (zh) 2020-10-01
EP3879583A4 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
US11024769B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
TWI683448B (zh) Iii族氮化物半導體發光元件及其製造方法
JP6001756B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP2016171127A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6654731B1 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6766243B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6908422B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI722718B (zh) Iii族氮化物半導體發光元件及其製造方法
WO2016092804A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
WO2020095826A1 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2020122137A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP6084196B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
WO2016092822A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200916

R150 Certificate of patent or registration of utility model

Ref document number: 6766243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250