KR20210083255A - Iii족 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents

Iii족 질화물 반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20210083255A
KR20210083255A KR1020217010691A KR20217010691A KR20210083255A KR 20210083255 A KR20210083255 A KR 20210083255A KR 1020217010691 A KR1020217010691 A KR 1020217010691A KR 20217010691 A KR20217010691 A KR 20217010691A KR 20210083255 A KR20210083255 A KR 20210083255A
Authority
KR
South Korea
Prior art keywords
layer
type
light emitting
group iii
nitride semiconductor
Prior art date
Application number
KR1020217010691A
Other languages
English (en)
Inventor
야스히로 와타나베
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Priority claimed from PCT/JP2019/042891 external-priority patent/WO2020095826A1/ja
Publication of KR20210083255A publication Critical patent/KR20210083255A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/2056—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

종래보다도 우수한 발광 출력을 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공한다. 본 발명의 III족 질화물 반도체 발광소자(100)는, 발광 파장을 200 ~ 350 nm로 하고, n형 반도체층, 장벽층과 우물층을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 이루어지는 발광층, AlN 가이드층, 전자 차단층및 p형 반도체층을 이 순서로 가지고, 상기 전자 차단층이 p형의 AlzGa1-zN(0.50≤z≤0.80)이고, 상기 장벽층이 n형의 AlbGa1-bN(z＋0.01≤b≤0.95)이다.

Description

III족 질화물 반도체 발광소자 및 그 제조 방법
본 발명은, III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것으로, 특히, 우수한 발광 출력을 모두 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
종래, Al, Ga, In 등의 III족 원소와 N의 화합물로 이루어지는 III족 질화물 반도체는, 청색광부터 심(深)자외광의 발광소자의 재료로서 이용되고 있다. 그 중에서도, 높은 Al 조성비의 AlGaN로 이루어지는 III족 질화물 반도체는, 발광 파장 200 ~ 350 nm의 심자외광 발광소자(DUV-LED)에 이용되고 있다.
일반적으로, III족 질화물 반도체를 이용한 심자외광 발광소자의 발광 효율은 매우 낮고, 고출력화의 실현은 곤란하다고 알려져 있지만, 소형이고 고출력인 심자외 발광소자를 실현하기 위해서, 내부 양자 효율의 향상 외에 높은 광취출 효율이나 낮은 저항 특성 등을 실현하기 위한 시도가 여러 가지 행해져 왔다.
이러한 심자외 발광층으로서 n형 반도체층(3), 장벽층(4b) 및 우물층(4w)을 교대로 적층하여 이루어지는 발광층(4), 전자 차단층(6) 및 p형 반도체층(7)을 이 순서로 가지는 III족 질화물 반도체 발광소자(1)가 알려져 있다. 이 III족 질화물 반도체 발광소자(1)의 밴드 구조의 일부를 도 1a에 나타낸다. 도 1a에 나타낸 바와 같이, 전자 차단층(6)의 Al 조성비를 장벽층(4b)의 Al 조성비보다도 높게 하는 것이 종래에는 일반적이었다.
예를 들면, 특허문헌 1에는, 발광 파장이 200 ~ 350 nm인 질화물 반도체 발광소자에서, 발광층의 장벽층의 Al 조성비(a)에 대하여, p형 클래드층의 Al 조성비(b)를 0.1＜b-a≤0.45로 하고, 전자 차단층의 Al 조성비(c)를 0.11≤c-a≤0.98로 하는 것이 개시되어 있다. 특허문헌 1에 따르면, 이러한 Al 조성비의 관계로 함으로써, 질화물 반도체 발광소자의 발광 출력을 증대할 수 있다.
또한, 본원 출원인은 특허문헌 2에서, 상기한 III족 질화물 반도체 발광소자(1)의 발광층(4)과 전자 차단층(6)의 사이에 소정 두께의 AlN 가이드층(5)을 설치하는 것으로, 소자의 신뢰성 및 발광 출력을 높일 수 있는 III족 질화물 반도체 발광소자(1＇)를 제안하고 있다(도 1b의 밴드 구조를 참조).
특허문헌 1 ： 일본 특허공개 2014-241397호 공보 특허문헌 2 ： 일본 특허공개 2017-34036호 공보
심자외광 발광소자(DUV-LED)의 발광 출력의 향상은 최근 더욱더 희구(希求)되고 있어 개선이 더욱 요망된다.
그래서 본 발명은, 우수한 발광 출력을 가지는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상술한 특허문헌 2와 같이, 발광층(4)과 전자 차단층(6)의 사이에 AlN 가이드층(5)을 설치한 경우에 발광 출력의 증대 수법에 대해 예의 검토하였다. 그리고, 이 AlN 가이드층(5)을 설치하는 경우에는, 장벽층과 전자 차단층의 사이의 Al 조성비의 일반적인 관계(［장벽층의 Al 조성비］＜［전자 차단층의 Al 조성비］)에 반하여, 장벽층의 Al 조성비를 전자 차단의 Al 조성비보다 오히려 크게 한 경우에, 우수한 발광 출력이 얻어지는 것을 지견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 발광 파장이 200 ~ 350 nm의 III족 질화물 반도체 발광소자에 있어서,
n형 III족 질화물 반도체층, 장벽층과 상기 장벽층의 밴드 갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 이루어지는 III족 질화물 반도체 발광층, AlN 가이드층, 전자 차단층, 및 p형 III족 질화물 반도체층을 이 순서로 가지고,
상기 전자 차단층이 p형의 AlzGa1-zN(0.50≤z≤0.80)이고,
상기 장벽층이 n형의 AlbGa1-bN(z＋0.01≤b≤0.95)인 것을 특징으로 하는 III족 질화물 반도체 발광소자.
(2) 상기 장벽층의 Al 조성비(b)가, b≤z＋0.20인, 상기 (1)에 기재된 III족 질화물 반도체 발광소자.
(3) 상기 AlN 가이드층의 두께가 0.5 nm 이상 2.0 nm 이하인, 상기 (1) 또는 (2)에 기재된 III족 질화물 반도체 발광소자.
(4) 상기 III족 질화물 반도체 발광층에서의 상기 N층째의 우물층과 상기 AlN 가이드층이 접하는, 또는,
상기 III족 질화물 반도체 발광층에서의 상기 N층째의 우물층과 상기 AlN 가이드층의 사이에, Al 조성비가 상기 장벽층 이상(以上) 상기 AlN 가이드층 미만의 파이널 배리어층을 가지고, 상기 파이널 배리어층의 두께가 1.5 nm 이하인, 상기 (1) ~ (3) 중 어느 하나에 기재된 III족 질화물 반도체 발광소자.
(5) 발광 파장이 200 ~ 350 nm의 III족 질화물 반도체 발광소자의 제조 방법으로서,
n형 III족 질화물 반도체층을 형성하는 제1 공정,
상기 n형 III족 질화물 반도체층 상에 장벽층 및 상기 장벽층의 밴드 갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 III족 질화물 반도체 발광층을 형성하는 제2 공정,
상기 III족 질화물 반도체 발광층 상에 AlN 가이드층을 형성하는 제3 공정,
상기 AlN 가이드층 상에 전자 차단층을 형성하는 제4 공정, 및
상기 전자 차단층 상에 p형 반도체층을 형성하는 제5 공정을 포함하고,
상기 전자 차단층을 p형의 AlzGa1-zN(0.50≤z≤0.80)으로 하고,
상기 장벽층을 n형의 AlbGa1-bN(z＋0.01≤b≤0.95)로 하는 것
을 특징으로 하는 III족 질화물 반도체 발광소자의 제조 방법.
본 발명에 따르면, 종래보다도 우수한 발광 출력을 가지는 III족 질화물 반도체 발광소자를 제공할 수 있다.
도 1a는 종래 알려진 III족 질화물 반도체 발광소자의 밴드 구조의 일부의 일례를 나타내는 도면이다.
도 1b는 종래 알려진 III족 질화물 반도체 발광소자의 밴드 구조의 일부의 다른 예를 나타내는 도면이다.
도 2는 본 발명의 일 실시형태에 따르는 III족 질화물 반도체 발광소자를 설명하는 모식 단면도이다.
도 3a는 본 발명에 따르는 III족 질화물 반도체 발광소자의 일 형태의 밴드 구조의 일부를 나타내는 도면이다.
도 3b는 본 발명에 따르는 III족 질화물 반도체 발광소자의 다른 형태의 밴드 구조의 일부를 나타내는 도면이다.
본 발명에 따르는 실시형태의 설명에 앞서, 이하의 점에 대해 미리 설명한다. 우선, 본 명세서에서 Al 조성비를 명시하지 않고 단지 「AlGaN」이라고 표기하는 경우는, III족 원소(Al, Ga의 합계)와 N의 화학 조성비가 1：1이고, III족 원소 Al과 Ga의 비율은 부정(不定)의 임의의 화합물을 의미하는 것으로 한다. 이 경우, III족 원소인 In에 대한 표기가 없더라도, III족 원소로서 Al과 Ga에 대해서 5% 이내의 양의 In를 포함하고 있어도 좋은 것으로 한다. 또한, 단지 「AlN」또는 「GaN」라고 표기하는 경우는, 각각 Ga 및 Al은 조성비에 포함되지 않는 것을 의미하지만, 단지 「AlGaN」라고 표기함으로써, AlN 또는 GaN의 어느 하나인 것을 배제하는 것은 아니다. 또한 Al 조성비의 값은, 포토루미네센스 측정 및 X선 회절 측정 등에 의해서 측정할 수 있다.
또한, 본 명세서에서, 전기적으로 p형으로서 기능하는 III족 질화물 반도체층을 p형층으로 약칭하고, 전기적으로 n형으로서 기능하는 III족 질화물 반도체층을 n형층으로 약칭하는 경우가 있다. 한편, Mg나 Si 등의 특정의 불순물을 의도적으로는 첨가하고 있지 않고, 전기적으로 p형 또는 n형으로서 기능하지 않는 경우, 「i형」또는 「언도프」라고 한다. 언도프의 층에는, 제조 과정에서의 불가피적인 불순물의 혼입은 있어도 좋고, 구체적으로는, 캐리어 밀도가 작은(예를 들면 4×1016/c㎥ 미만) 경우, 본 명세서에서 「언도프」라고 칭한다. 또한, Mg나 Si 등의 불순물 농도의 값은, SIMS 분석에 의하는 것으로 한다.
또한, 에피택셜 성장에 의해 형성되는 각 층의 두께 전체는, 광간섭식 막 두께 측정기를 이용하여 측정할 수 있다. 또한 각 층의 두께의 각각은, 인접하는 각 층의 조성비가 충분히 다른 경우(예를 들면 Al 조성비가, 0.01 이상 다른 경우), 투과형 전자현미경에 의한 성장층의 단면 관찰로부터 산출할 수 있다. 또한, 인접하는 층 가운데, Al 조성비가 동일하거나, 또는, 거의 같지만(예를 들면 0.01 미만), 불순물 농도가 다른 층의 경계 및 두께에 대해서는, 양자(兩者)의 경계 및 각 층의 두께는, TEM-EDS에 근거하는 측정에 의하는 것으로 한다. 그리고, 양자의 불순물 농도는, SIMS 분석에 의해 측정할 수 있다. 또한, 초격자 구조와 같이 각 층의 두께가 얇은 경우에는 TEM-EDS를 이용하여 두께를 측정할 수 있다.
이하, 도면을 참조해 본 발명의 실시형태에 대해 설명한다. 또한 동일한 구성요소에는 원칙으로서 동일한 참조 번호를 붙이고, 설명을 생략한다. 또한, 각 도면에서, 설명의 편의상, 기판 및 각 층의 종횡의 비율을 실제의 비율로부터 과장해 나타내고 있다.
(III족 질화물 반도체 발광소자)
도 2에 나타낸 바와 같이, 본 발명의 일 실시형태에 따르는 III족 질화물 반도체 발광소자(100)는, n형 III족 질화물 반도체층(30), 장벽층(40b)과 장벽층(40b)보다도 밴드 갭이 작은 우물층(40w)을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 이루어지는 III족 질화물 반도체 발광층(40), AlN 가이드층(50), 전자 차단층(60), 및 p형 III족 질화물 반도체층(70)를 이 순서로 가진다. 본 명세서에서, 장벽층(40b)의 Al 조성비를 b, 우물층(40w)의 Al 조성비를 w, 전자 차단층(60)의 Al 조성비를 z라고 표기한다. 본 발명에 따른 III족 질화물 반도체 발광소자(100)에서는, 전자 차단층(60)의 Al 조성비(z)보다도, 장벽층(40b)의 Al 조성비(b)가 크다. 이하, 본 명세서에서 n형 III족 질화물 반도체층(30)을 「n형층(30)」, III족 질화물 반도체 발광층(40)을 「발광층(40)」, p형 III족 질화물 반도체층(70)을 「p형층(70)」이라고, 각각 약기한다.
도 2에 나타낸 바와 같이, III족 질화물 반도체 발광소자(100)의 n형층(30)을, 기판(10)의 표면에 AlN층(20)이 설치된 AlN 템플레이트 기판 상에 설치할 수 있다. 또한, III족 질화물 반도체 발광소자(100)에는, 발광층(40), AlN 가이드층(50), 전자 차단층(60), 및 p형층(70)의 일부를 에칭 등에 의해 제거하고, 노출한 n형층(30) 상에 형성한 n형 전극(80), 및 p형층(70) 상에 형성한 p형 전극(90)이 설치되어도 좋다. 상기의 기판(10), AlN층(20), n형 전극(80) 및 p형 전극(90)은 종래 공지의 일반적인 III족 질화물 반도체 발광소자에 의한 일반적인 구성으로 할 수 있고, 구체적인 구성은 아무런 한정되는 것은 아니다. 또한, 도시하지 않지만, AlN층(20)과 n형층(30)의 사이에는, AlGaN층, 조성 경사층 및 초격자층의 하나 이상으로부터 선택되는 버퍼층이 설치되어도 좋다.
＜n형층＞
n형층(30)은, 적어도 Al를 포함하는 III족 질화물 반도체층이고, III족 질화물 반도체 발광소자(100)에서의 n형의 반도체층으로서 기능하면 일반적인 n형 반도체층을 이용할 수 있다. n형층(30)은, 예를 들면 AlGaN 재료로 이루어지고, 또한, III족 원소로서 Al와 Ga에 대해서 5% 이내의 양의 In를 포함하고 있어도 좋다. n형층(30)에는, n형의 도펀트(불순물)가 도프되고, n형 도펀트로는, Si, Ge, Sn, S, O, Ti, Zr 등을 예시할 수 있다. 불순물 농도는, n형으로서 기능할 수 있는 도펀트 농도이면 특별히 한정되지 않고, 예를 들면 1.0×1018atoms/c㎥ ~ 1.0×1020atoms/c㎥으로 할 수 있다. 또한, n형층(30)의 Al 함유율은, 특별히 제한은 없고, 일반적인 범위로 할 수 있다. n형층(30)을 단층 또는 복수층으로 이루어지는 구조로 하는 것 외에, III족 원소의 조성비를 결정 성장 방향으로 조성 경사시킨 조성 경사층이나 초격자 구조를 포함하도록 구성할 수도 있다. n형층(30)은, n측 전극과의 컨택트부를 형성할 뿐만 아니라, 기판으로부터 발광층에 이르기까지 결정성을 높이는 기능을 겸할 수 있다.
＜n형 가이드층＞
또한 도 2에는 도시하지 않지만, 발광층(40)과 n형층(30)의 사이에, n형 가이드층(35)을 설치해도 좋다. n형 가이드층(35)은 AlGaN 재료를 이용하는 것이 바람직하고, 그 Al 조성비는, 상기 n형층(30)의 Al 조성비 이상, 장벽층(40b)의 Al 조성비(b) 이하로 하는 것이 바람직하다. 그 두께는 3 nm ~ 30 nm로 할 수 있다. 또한, n형 가이드층(35)에는, n형층과 마찬가지로 n형의 도펀트(불순물)가 도프되는 것이 바람직하지만, 그 도펀트량은 n형층보다도 낮은 것이 바람직하다.
＜발광층＞
III족 질화물 반도체 발광소자(100)에서, 발광층(40)이 n형층(30)에 이어서 설치된다. 발광층(40)은, 장벽층(40b) 및 장벽층(40b)보다도 밴드 갭이 작은 우물층(40w)을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 이루어진다. 예를 들면, 장벽층(40b) 및 우물층(40w)으로서 Al 조성비가 다른 AlGaN 재료를 이용할 수 있다. 장벽층(40b) 및 우물층(40w)은, 필요에 따라서, In 등의 III족 원소를 5% 이내의 조성비로 도입하고, AlGaInN 재료 등으로 해도 좋지만, III족 원소로는 Al 및 Ga만을 이용한 3원계의 AlGaN 재료로 하는 것이 보다 바람직하다. 우물층(40w)은 n형 및 i형의 어느 하나로 해도 좋지만, 장벽층(40b)은 n형으로 한다. 전자 농도가 증가해 우물층 내의 결정 결함을 보상하는 효과가 있기 때문이다. 또한 발광층(40)은, 장벽층(40b) 및 우물층(40w)을 반복 형성하고, 장벽층(40b) 사이에 둔 일반적인 다중 양자 우물(MQW：Multiple Quantum Well) 구조로부터, p형의 반도체층 측의 마지막 장벽층을 없앤 것에 상당한다고 말할 수 있다.
＜＜장벽층 및 우물층＞＞
장벽층(40b)으로서 AlbGa1-bN 재료를 이용하여 우물층(40w)으로서 AlwGa1-wN 재료를 이용할 수 있다. 장벽층(40b)의 Al 조성비(b)를 예를 들면 0.51 ~ 0.95, 보다 바람직하게는 0.53 ~ 0.85로 할 수 있고, 우물층(40w)의 Al 조성비(w)를, 예를 들면 0.30 ~ 0.80(단, w＜b)으로 할 수 있다. 또한, 장벽층(40b) 및 우물층(40w)의 각각의 층수 N를, 예를 들면 1 ~ 10의 양의 정수로 할 수 있다. 또한 장벽층(40b)의 두께를 3 nm ~ 30 nm로 할 수 있고, 우물층(40w)의 두께를 0.5 nm ~ 5 nm로 할 수 있다.
그리고, 본 발명자는, 장벽층(40b)의 Al 조성비(b)를 후술하는 전자 차단층의 Al 조성비(z)보다도 크게 하고, z＋0.01≤b≤0.95로 함으로써, 발광 출력의 추가의 향상이 얻어지는 것을 찾아냈다. 또한 발광 출력 향상 효과는 확실한 것으로 하기 위해서는, 장벽층(40b)의 Al 조성비(b)의 상한을 z＋0.2(b≤z＋0.2)로 하는 것이 바람직하고, z＋0.17(b≤z＋0.17)으로 하는 것이 보다 바람직하고, z＋0.15(b≤z＋0.15)로 하는 것이 특히 바람직하다. 장벽층(40b)의 Al 조성비(b)를 z＋0.05≤b≤z＋0.15로 하는 것이 특히 바람직하다.
또한 우물층(40w)의 Al 조성비(w)에 의해서 발광하는 광의 중심 파장을 대체로 조정할 수 있다. 광의 중심 파장으로는 200 ~ 350 nm로 할 수 있고, 200 ~ 300 nm로 하는 것이 바람직하고, 270 ~ 295 nm로 하는 것이 보다 바람직하다. 예를 들면, 발광층(40)에서의 우물층(40w)의 Al 조성비(w)를 0.35 이상으로 하면, 발광층(40)으로부터 방사되는 광의 중심 파장이 300 nm 이하가 된다.
여기서, 도 3a, 도 3b에 본 발명에 따른 일 실시형태에 따르는 III족 질화물 반도체 발광소자(100)의 전도대의 밴드 구조의 형태를 나타낸다. 전술의 종래 공지의 도 1b와 대비하여, 본 발명에 따른 특징적인 밴드 구조를 설명한다. 도 1b의 종래예에 나타낸 바와 같이, 전자 차단층(60)은 장벽층(40b)의 Al 조성비(b)에 대하여, 예를 들면 AlzGa1-zN 재료(b＜z＜1)와 같이, 장벽층의 Al 조성비보다도 높은 Al 조성비로 함으로써, 장벽층보다도 전자 차단층의 밴드 갭을 크게 하는 것이 일반적이었다.
도 1b의 밴드 구조와 비교하여, 본 발명의 실시형태에 따르는 도 3a에서는, 장벽층(40b)의 Al 조성비(b)가 전자 차단층(60)보다도 밴드 갭을 크게 하는 구성으로 되어 있다. 즉, 장벽층(40b)의 Al 조성비(b)를 전자 차단층(60)(상세는 후술한다)의 Al 조성비(z)보다도 크게 하고, z＋0.01≤b≤0.95의 관계를 만족하도록 하고 있다. 도 3a는, n형 가이드층(35)을 장벽층(40b)와 같은 밴드 갭으로 한 경우이고, 도 3b는 n형 가이드층(35)을 장벽층(40b)과는 달리, n형층(30)과 같은 밴드 갭으로 한 경우이다. 모두, 장벽층(40b)의 Al 조성비(b)를 전자 차단층(60)의 Al 조성비(z)보다도 크게 하고 있다.
이러한 본 발명에 따른 장벽층과 전자 차단층에서의 밴드 갭의 대소 관계에 의해, 종래보다 우수한 발광 출력을 가지는 III족 질화물 반도체 발광소자를 실현할 수 있는 것을 본 발명자는 실험적으로 확인하였다. 본 발명은 이론에 속박되는 것은 아니지만, 이러한 효과가 얻어지는 이유에 대해서, 본 발명자는 이하와 같이 생각하고 있다. 우선, DUV-LED의 재료로서 사용되는 AlGaN계의 반도체 재료는 비교적 큰 밴드 갭을 가지기 때문에, 낮은 저항화가 어렵다. 특히 p형의 AlGaN층에서는 홀 농도의 향상이 어렵다. 이 때문에, 전극 부분에서는 컨택트 저항이 증대하여, 소자의 디바이스 구동에는 큰 순방향 전압 Vf가 필요하다. 한편, 디바이스 구동을 위해서 큰 순방향 전압 Vf가 인가될수록, 캐리어 농도가 높고 확산길이도 긴 전자가, p형 전자 차단층에서 비교적 용이하게 오버플로우 한다고 생각된다. 이 때, 전자의 주입 효율이 악화되는 만큼, DUV-LED의 발광 출력이 저하한다. 그러나, 장벽층의 Al 조성을 높이면 전자의 오버플로우를 억제하는 효과가 얻어지기 때문에, 발광 출력이 향상한다고 생각된다. 큰 순방향 전압 Vf가 필요한 200 ~ 350 nm 중에서도, 광의 중심 파장이 300 nm 이하이면, 장벽층의 Al 조성을 높이는 것에 의한 본 발명의 효과는 특히 크다. 한편, 중심 파장이 300 nm를 초과하는 파장역에서는, 중심 파장이 300 nm 이하의 파장역에 비해, 전자 차단층의 Al 조성을 낮춰 설치할 수 있어, 전자 차단층에서의 홀 주입 효율 향상의 효과가 얻어지기 쉽다. 이 경우에도, 장벽층(40w)의 Al 조성을 올리는 것에 의한 오버플로우의 억제 효과는 유효하고, 300 nm 이하의 파장역에 비하면 작지만 본 발명의 효과는 있다. 장벽층의 Al 조성을 높이면, p형 전자 차단층에 가까운 우물층에의 전자 농도를 내릴 수 있기 때문이라고도 생각된다. 또한 p형 전자 차단층의 Al 조성을 올리는 것도 오버플로우를 줄일 가능성은 생각할 수 있지만, 이 경우는 결과적으로 홀의 주입을 줄이는 결과가 되어, 광의 중심 파장이 300 nm 이하에서는 오히려 역효과가 된다고 추측된다.
＜AlN 가이드층＞
발광층(40)에 이어, AlN 가이드층(50)이 발광층(40) 상에 설치된다. AlN 가이드층(50)은, 가장 바람직하게는 III족 원소의 Al 조성비를 100%로서 형성한 AlN로 이루어지는 질화물 반도체층이다. 다만, 다른 III족 원소(Ga 등)가 제조 공정 중에 불가피하게 혼입한 경우나, 변질시에 발생하는 가스나 변질의 진행 상황을 고려하여, 결과적으로 Al 조성비가 96% ~ 100%이면, AlN 가이드층(50)에 포함되는 것으로 한다. AlN 가이드층(50)의 두께는 0.5 nm 이상 2.0 nm 이하가 바람직하고, 0.7 nm 이상 1.7 nm 이하가 보다 바람직하다. AlN 가이드층(50)은, 언도프(i형)인 것이 바람직하지만, Mg 등의 p형 도펀트나 Si 등의 n형 도펀트를 첨가해도 상관없다. 또한, AlN 가이드층(50) 중의 불순물 농도가 균일한 필요는 없고, 예를 들면, 발광층(40) 측과 p형층(70) 측의 사이에, 불순물 농도가 달라도 좋다. 도펀트를 첨가한 경우에는 i형 뿐만 아니라, 결과적으로 일부 혹은 전체가 p형화 또는 n형화해도 좋다.
또한 「i형」이라는 것은, 전술한 바와 같이, 특정의 불순물을 의도적으로는 첨가하고 있지 않는 층(언도프층이라고도 한다)을 가리킨다. 또한, p형층(70)보다 p형 도펀트의 확산이 있었다고 해도, 특정의 불순물을 의도적으로 첨가하는 것은 아니다.
＜파이널 배리어층＞
여기서, III족 질화물 반도체 발광소자(100)는, 발광층(40)에서의 AlN 가이드층(50) 측의 N층째의 우물층(40w)과 AlN 가이드층(50)의 사이에, 밴드 갭이 장벽층(40b) 이상이고, 또한 AlN 가이드층(50) 미만의 파이널 배리어층을 더 가져도 좋다. 파이널 배리어층으로서 AlfGa1-fN 재료를 이용하는 경우, 파이널 배리어층의 Al 조성비(f)는, 장벽층의 Al 조성비(b)에 대해 b≤f≤0.95인 것이 바람직하다. 이 경우, 파이널 배리어층의 두께를 1.5 nm 이하로 하고, 0.1 nm 이상 1.0 nm 이하로 종래 기술에서 이용되는 파이널 배리어층의 두께보다도 매우 얇은 것이 보다 바람직하다. 전술의 특허문헌 2에 기재되는 캐리어 가스의 변경시에서의 변질에 따라 파이널 배리어층의 일부가 AlN 가이드층이 되는 경우, 파이널 배리어층의 두께가 0.1 nm 이상이면, 변질의 영향을 받지 않는 1 원자층이 남는 것으로, N층째(전자 차단층(60) 측)의 우물층(40w)의 변질을 피할 수 있다.
＜전자 차단층＞
계속해서, 전자 차단층(60)이 AlN 가이드층(50) 상에 인접해서 설치된다. 전자 차단층(60)은 일반적으로, 발광층으로서 기능하는 양자 우물 구조(MQW)와 p형층(p형 클래드층 또는 p형 컨택트층)의 사이에 설치되는 것으로, 전자를 막고, 전자를 발광층(MQW의 경우에는 우물층) 내에 주입하고, 전자의 주입 효율을 높이기 위한 층으로서 이용된다. 이것은, 발광층의 Al 조성비가 높은 경우에는, p형층(70)의 홀 농도가 낮기 때문에, 홀을 발광층에 주입하기 어렵고, 일부의 전자가 p형층(70) 측으로 흐르는데, 전자 차단층(60)을 설치함으로써 이러한 전자의 흐름을 방지할 수 있기 때문이다. 본 실시형태에서도, AlN 가이드층(50)에 인접해서 설치된 전자 차단층(60)은, 상기한 것과 마찬가지로 p형층(70) 측에의 전자의 흐름을 방지할 수 있고 전자의 주입 효율을 높일 수 있다.
그런데 전술과 같이, 종래, 이러한 전자 차단층(60)은, 장벽층(40b)의 Al 조성비(b)에 대하여, 예를 들면 AlzGa1-zN 재료(b＜z＜1)와 같이, 장벽층의 Al 조성비(b)보다도 높은 Al 조성비(z)로 하는 것이 일반적이었다. 그러나, 본 발명에서는, 이러한 기술 상식에 반하여, 전자 차단층의 Al 조성비(z)를 장벽층의 Al 조성비(b)보다도 낮추는 것이다. 그리고, 전자 차단층(60)을 AlzGa1-zN(0.5≤z≤0.8)으로 하면서, 장벽층(40b)의 Al 조성비(b)보다도 낮은 Al 조성비(z)이고, z＋0.01≤b(즉, z≤b-0.01)로 함으로써, 발광 출력의 추가의 향상이 얻어지는 것을 본 발명자는 찾아냈다. 전자 차단층(60) 전체의 두께는, 예를 들면 6 nm ~ 60 nm인 것이 바람직하다. 또한 전자 차단층에 도프 하는 p형 불순물에 대해서는, 후술의 p형층(70)에서의 p형 도펀트와 마찬가지이지만, 필요에 따라서 p형 이외의 도펀트를 도프해도 좋고, 부분적으로 언도프의 영역을 설치해도 좋다.
＜p형층＞
전자 차단층(60)에 이어 설치되는 p형층(70)은, 정공을 발광층(40)에 주입 가능한 한은, 특별히 한정되지 않고, 일반적인 구성으로 할 수 있고, Al 조성비가 다른 AlGaN 재료를 이용하여, p형 컨택트층만, 또는, p형 클래드층 및 그 위의 p형 컨택트층을 포함하는 복수층 구조로 해도 좋다(상세를 후술한다). 또한, p형층(70)에 도프하는 p형 도펀트로는, Mg, Zn, Ca, Be, Mn 등을 예시할 수 있다. 또한, p형층(70) 전체의 평균 도펀트 농도는, p형으로서 기능할 수 있는 도펀트 농도이면 특별히 한정되지 않고, 예를 들면 1.0×1018atoms/c㎥ ~ 5.0×1021atoms/c㎥로 할 수 있다.
p형의 「클래드층」의 Al 조성비는, 전자 차단층의 Al 조성비보다도 0.1을 초과해 작고, p형 컨택트층보다도 0.1을 초과해 큰 것을 가리키는 것으로 한다. p형 클래드층의 Al 조성비를 y로 하고, 전자 차단층(60)의 Al 조성비를 z, p형 컨택트층의 Al 조성비를 x로 하면, x＋0.1＜y＜z-0.1이다.
또한 본 실시형태에 따르는 III족 질화물 반도체 발광소자(100)에서, p형 클래드층은 임의이고, 설치하지 않아도 좋고, p형층(70)을, p형 컨택트층만으로 구성하는 것이 바람직하다. 또한 p형 클래드층을 설치하면, 그 두께는, 2 nm ~ 300 nm로 할 수 있다. 또한, p형 컨택트층의 두께를 5 nm 이상 200 nm 이하로 할 수 있다. 또한 도시하지 않지만, p형 컨택트층은, Al 조성비, 도펀트종, 도펀트 농도, 형성시의 캐리어 가스종 등의 어느 하나 1개 또는 복수 요소를 바꾼, 복수층 구조(초격자 구조를 포함한다)로 하는 것도 바람직하다.
-구체적 형태-
이하에, 도 2에 나타낸 기판(10), AlN층(20), n형 전극(80) 및 p형 전극(90)에 대해 이러한 구체적인 형태를 예시적으로 설명하지만, 이들은 여러 가지의 변형이 가능하다. 기술한 바와 같이, 본 발명에 따르는 실시형태에서, 도 2에 나타낸 기판(10), AlN층(20), n형 전극(80) 및 p형 전극(90)은, 본 발명을 아무런 한정하는 것은 아니다.
III족 질화물 반도체 발광소자(100)의 기판(10)으로서 사파이어 기판을 이용할 수 있다. 사파이어 기판의 표면에 에피택셜 성장시킨 AlN층(20)이 설치된 AlN 템플레이트 기판을 이용해도 좋다. 사파이어 기판으로는, 임의의 사파이어 기판을 이용할 수 있고, 오프각의 유무는 임의이고, 오프각이 설치되어 있는 경우의 경사 방향의 결정축방위는, m축 방향 또는 a축 방향의 어느 하나이어도 좋다. 예를 들면, 사파이어 기판의 주면을, C면이 0.5도의 오프각θ로 경사한 면으로 할 수 있다. AlN 템플레이트 기판을 이용하는 경우, 사파이어 기판 표면의 AlN층의 결정성이 우수한 것이 바람직하다. 또한, AlN 템플레이트 기판의 표면에, 언도프의 AlGaN층이 설치되어 있는 것도 바람직하다. 또한, 기판(10)으로서 AlN 단결정 기판을 이용해도 좋다.
n형 전극(80)은, 예를 들면 Ti 함유막 및 이 Ti 함유막 상에 형성된 Al 함유막을 가지는 금속 복합막으로 할 수 있고, 그 두께, 형상 및 사이즈는, 발광소자의 형상 및 사이즈에 따라 적절히 선택할 수 있다.
또한, p형 전극(90)에 대해서도, 예를 들면 Ni 함유막 및 이 Ni 함유막 상에 형성된 Au 함유막을 가지는 금속 복합막으로 할 수 있고, 그 두께, 형상 및 사이즈는, 발광소자의 형상 및 사이즈에 따라 적절히 선택할 수 있다.
(III족 질화물 반도체 발광소자의 제조 방법：제1 실시형태)
이어서, 본 발명에 따르는 III족 질화물 반도체 발광소자(100)의 제조 방법의 제1 실시형태를 설명한다. 제1 실시형태와 관련되는 제조 방법은, n형 III족 질화물 반도체층(30)(이하, n형층(30))을 형성하는 제1 공정, n형층(30) 상에, 장벽층(40b)과 상기 장벽층(40b)보다 밴드 갭이 작은 우물층(40w)을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 III족 질화물 반도체 발광층(40)(이하, 발광층(40))을 형성하는 제2 공정, 발광층(40) 상에, AlN 가이드층(50)을 형성하는 제3 공정, AlN 가이드층(50) 상에, 전자 차단층(60)을 형성하는 제4 공정, 전자 차단층(60) 상에 p형 III족 질화물 반도체층(70)을 형성하는 제5 공정을 포함한다. 그리고, 전자 차단층(60)을 p형의 AlzGa1-zN(0.50≤z≤0.80)으로 하고, 장벽층(40b)을 n형의 AlbGa1-bN(z＋0.01≤b≤0.95)로 하는 것에 대해서는 먼저 기술한 바와 같고, 본 발명에 따른 특히 특징적인 사항이다.
여기서, 제1 실시형태에서는, 상기 제 3 공정에서, 트리메틸 알루미늄 가스 및 암모니아 가스로 이루어지는 원료 가스를 이용하여 AlN 가이드층(50)을 에피택셜 성장시킬 수 있다.
우선, 기판(10)으로서 사파이어 기판을 준비하는 것이 일반적이다. 기판(10)의 표면(10A)에 AlN층을 형성한 AlN 템플레이트 기판을 형성하는 것이 바람직하고, 시판의 AlN 템플레이트 기판을 이용해도 좋다. 또한 AlN층(20)은, 예를 들면, 유기 금속 기상 성장(MOCVD：Metal Organic Chemical Vapor Deposition) 법이나 분자선 에피탁시(MBE：Molecular Beam Epitaxy) 법, 스퍼터법 등의 공지의 박막 성장 방법에 따라 형성할 수 있다.
AlN층(20)의 Al원으로는, 트리메틸 알루미늄(TMA)을 이용할 수 있다. 또한, N원으로는, 암모니아(NH3) 가스를 이용할 수 있다. 이러한 원료 가스를, 캐리어 가스로서 수소 가스를 이용함으로써, AlN층(20)을 형성할 수 있다.
또한 AlN층(20)의 성장 온도는 특별히 한정되지 않지만, 1270℃ 이상 1350℃ 이하가 바람직하고, 1290℃ 이상 1330℃ 이하가 보다 바람직하다. 이 온도 범위이면, 계속해서 열처리 공정을 행하는 경우에 AlN층(20)의 결정성을 향상할 수 있다. 또한, 챔버 내의 성장 압력에 대해서는, 예를 들면 5 Torr ~ 20 Torr로 할 수 있다. 보다 바람직하게는, 8 Torr ~ 15 Torr이다.
또한, NH3 가스 등의 V족 원소 가스와 TMA 가스 등의 III족 원소 가스의 성장 가스 유량을 바탕으로 계산되는 III족 원소에 대한 V족 원소의 몰비(이후, V/III 비라고 기재한다)에 대해서는, 예를 들면 130 이상 190 이하로 할 수 있다. 보다 바람직하게는 140 이상 180 이하이다. 또한 성장 온도 및 성장 압력에 따라 최적인 V/III 비가 존재하기 때문에, 성장 가스 유량을 적절히 설정하는 것이 바람직하다.
계속해서, 상술한 바와 같이 하여 얻어진, 예를 들면 사파이어로 이루어지는 기판(10) 상의 AlN층(20)에 대해서, 이 AlN층(20)의 성장 온도보다도 고온에서 열처리를 실시하는 것이 바람직하다. 이 열처리 공정은, 공지의 열처리 퍼니스를 이용하여 행할 수 있다. 이러한 열처리를 행함으로써 AlN층(20)의 (10-12) 면의 X선 록킹 커브(X-ray rocking curve)의 반가폭을 400초 이하로 하고, 높은 결정성을 실현할 수 있다.
그 후, AlN층(20) 상에, 언도프의 AlGaN층(20＇)을 형성하는 것도 바람직하다. Al원으로서 TMA, Ga원으로서 트리메틸갈륨(TMG), N원으로서 NH3 가스를 이용함으로써, AlGaN 재료로 이루어지는 층을 형성할 수 있고, 이것은 이하에 설명하는 n형층(30), n형 가이드층(35), 발광층(40), 파이널 배리어층, AlN 가이드층(50), 전자 차단층(60) 및 p형층(70)의 형성에서도 마찬가지이다. 이러한 원료 가스를, 캐리어 가스로서 수소 가스 혹은 질소 가스 또는 양자의 혼합 가스를 이용하여 챔버 내로 공급한다. 또한, NH3 가스 등의 V족 원소 가스와 TMA 가스 등의 III족 원소 가스의 성장 가스 유량을 바탕으로 계산되는 V/III 비에 대해서는, 예를 들면 100 이상 100000 이하로 할 수 있다. 보다 바람직하게는 300 이상 30000 이하이다. 성장 온도 및 성장 압력에 따라 최적인 V/III 비가 존재하기 때문에, 성장 가스 유량을 적절히 설정하는 것이 바람직한 것은 AlN층(20)을 형성하는 경우와 마찬가지이다.
이어서, n형층(30)을 형성하는 제1 공정을 행한다. n형층(30)은, AlN층(20) 상에 형성할 수 있고, 언도프의 AlGaN층(20＇) 상에 형성하는 것이 바람직하다. n형 도펀트에 대해서는 기술한 바와 같다.
계속해서, 발광층(40)을 형성하는 제2 공정을 행한다. 우물층(40w) 및 장벽층(40b)을 형성할 때의 Al 조성비의 조정에서는, Al원의 유량과 Ga원의 유량의 비를 적절히 변경하면 좋다. 발광층(40)을 AlGaN 재료로 형성하는 경우, 성장 온도를 1000℃ 이상 1400℃ 이하로 하는 것이 바람직하고, 1050℃ 이상 1350℃ 이하로 하는 것이 보다 바람직하다.
이어서, 발광층(40) 상에 AlN 가이드층(50)을 형성하는 제3 공정을 행한다. 제1 실시형태에서는, 본 공정에서, 트리메틸알루미늄 가스(TMA 가스) 및 암모니아 가스(NH3 가스)로 이루어지는 원료 가스를 이용하여 발광층(40) 상에 직접, AlN 가이드층(50)을 에피택셜 성장시킨다. Ga 등의 다른 III족 원소의 혼입을 의도적으로 배제하기 때문에, 원료 가스는 트리메틸알루미늄 가스(TMA 가스) 및 암모니아 가스(NH3 가스)만으로 이루어지는 것이 특히 바람직하다. 캐리어 가스로는, 질소를 주성분으로 하는 캐리어 가스를 이용하는 것이 바람직하고, 질소 가스를 이용하는 것이 보다 바람직하다. 또한, 성장 온도를 1000℃ 이상 1400℃ 이하로 하는 것이 바람직하고, 1050℃ 이상 1350℃ 이하로 하는 것이 보다 바람직하다. 성장 시간을 적절히 선택함으로써 AlN 가이드층(50)의 두께를 0.5 nm 이상 2.0 nm 이하로 할 수 있다.
이어서, AlN 가이드층(50) 상에 전자 차단층(60)을 형성하는 제4 공정을 행한다. 또한 전자 차단층(60) 상에 p형층(70)을 형성하는 제5 공정을 행한다. 기술한 바와 같이 p형층(70)은, p형 컨택트층만, 또는 p형 클래드층 및 p형 컨택트층을 포함하는 복수층 구조로 해도 좋다.
p형층(70)을 형성하기 위한 도펀트로는, 예를 들면 Mg 또는 Zn 등에서 적절히 선택하여 이용할 수 있고, Mg원으로는, 시클로펜타디니에르마그네슘(CP2Mg)을 이용할 수 있고, Zn원으로는, ZnCl2를 이용할 수 있다. 복수의 도펀트를 혼합하여 도프 하는 경우에는, 도펀트원의 혼합 가스를 챔버로 공급하면 좋다.
여기서, 전자 차단층(60)을 AlzGa1-zN 재료로 형성하는 경우, 전자 차단층(60)의 형성은, 캐리어 가스로서 수소를 주성분으로 하는 가스를 이용할 수 있다. 원료 가스는 기술한 바와 같이 TMA, TMG 및 NH3 가스이고, 또한 도펀트원의 가스를 적절히 선택해 이용한다. 또한 캐리어 가스로서 질소 가스를 이용하여 AlN 가이드층(50)을 형성하고, 캐리어 가스로서 수소를 이용하여 전자 차단층(60)을 형성하는 경우, 캐리어 가스의 변경이 필요하다. 이 경우, AlN 가이드층(50)을 형성 후, TMA 가스의 공급을 중단하고, 캐리어 가스를 질소로부터 수소로 변경해 20초 ~ 1분 정도 경과한 후에, TMA 가스 및 TMG 가스를 공급해 전자 차단층(60)을 형성한다.
또한 본 명세서에서, 「수소를 주성분으로 하는 캐리어 가스」란, 캐리어 가스 전체의 체적에 대한 수소 가스의 체적의 비가 60% 이상인 캐리어 가스를 의미하고 있다. 보다 바람직하게는 85% 이상이다. 또한 반도체 제조용으로서 시판되는 순도를 가지는 가스를 이용하면 좋다. 「질소를 주성분으로 하는 캐리어 가스」에 대해서도 마찬가지의 의미이다. 또한 여기서의 캐리어 가스의 체적비는, 챔버 내로 공급되어 웨이퍼 근방의 공간을 통과하는 가스를 대상으로 하고, 히터나 챔버 내벽의 퍼지를 주목적으로 하여 웨이퍼 근방의 공간을 통과하지 않고 배기되는 가스는 포함하지 않는다. 즉, 히터나 챔버 내벽에 수소를 대유량 흘려 배기하고 있어도, 웨이퍼 근방에는 실질적으로 질소를 흘리고 있는 경우에는, 「질소를 주성분으로 하는 캐리어 가스」가 된다.
또한, p형층(70)의 성장 온도에서는, Al 조성비에도 의존하지만, 1000℃ 이상 1400℃ 이하가 바람직하고, 1050℃ 이상 1350℃ 이하가 보다 바람직하다. 또한, 챔버 내의 성장 압력에 대해서는, 예를 들면 10 Torr ~ 760 Torr로 할 수 있다. 보다 바람직하게는, 20 Torr ~ 380 Torr이다. 다만, p형층(70) 가운데, Al 조성비가 작은 p형 컨택트층을 형성할 때의 성장 온도로는, 800℃ 이상 1400℃ 이하가 바람직하고, 900℃ 이상 1300℃ 이하가 보다 바람직하다. 또한, 챔버 내의 성장 압력에 대해서는, 예를 들면 10 Torr ~ 760 Torr로 할 수 있고, 보다 바람직하게는, 20 Torr ~ 600 Torr이다. 캐리어 가스로는, 기술한 바와 같이 수소 가스 혹은 질소 가스 또는 양자의 혼합 가스를 이용할 수 있다. 도시하지 않지만, p형층에서의 p형 컨택트층을, Al 조성비, 도펀트종, 도펀트 농도, 형성시의 캐리어 가스종 등의 어느 하나 1개 또는 복수 요소를 바꾼 복수층 구조로 하는 경우, AlN 가이드층(50) 측의 캐리어 가스를 수소 가스로 하고, 반대측(즉, p형 전극(90) 측)을 질소 가스로 할 수도 있고, 그 역으로 해도 좋다. p형 클래드층을 설치해도 좋지만, 설치하지 않는 것이 바람직하다는 것은, 기술한 바와 같다.
마지막으로, 발광층(40), AlN 가이드층(50), 전자 차단층(60) 및 p형층(70)의 일부를 에칭 등에 의해 제거하고, 노출한 n형층(30) 상에 n형 전극(80)을, p형층(70) 상에 p형 전극(90)을 각각 형성할 수 있다. 이렇게 하여, 본 발명의 제1 실시형태의 제조 방법에 따라, III족 질화물 반도체 발광소자(100)를 제작할 수 있다.
(III족 질화물 반도체 발광소자의 제조 방법：제2 실시형태)
제2 실시형태에서는, AlN 가이드층(50)을 발광층(40) 상에 직접적으로는 형성하지 않고, 제3 공정에서 발광층(40) 상에 Al 조성비가 장벽층(40b) 이상 AlN 가이드층(50) 미만의 AlGaN층을 형성하고, 상기 AlGaN층의 변질에 의해 AlN 가이드층(50)을 형성하는 이외는 제1 실시형태와 마찬가지이다. 전자 차단층(60)을 형성하기 전에 대해 캐리어 가스를 질소로부터 수소로 변경할 때에, 제3 공정에서 형성한 AlGaN층이 성장시보다도 질소 분압이 낮은 캐리어 가스 분위기 (예를 들면 수소를 주성분으로 하는 캐리어 가스 분위기)에 노출됨으로써, 표면에서 Ga가 빠져 나가는 변질을 일으킨다. 그 결과, 표면 측을 AlGaN층으로부터 AlN 가이드층(50)으로 돌려 발광층 측이 파이널 배리어층으로서 잔존한다. AlGaN층의 두께나 III족 원소의 원료 가스의 공급을 멈추어 성장시보다 질소 분압이 낮은 캐리어 가스 분위기에 노출되는 시간에 따라, 전술의 AlN 가이드층(50)이나 파이널 배리어층의 두께를 제어할 수 있다.
실시예
이하, 실시예를 이용하여 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이하의 실시예에 아무런 한정되는 것은 아니다.
［실시예 11］
사파이어 기판(직경 2 인치, 두께：430㎛, 면방위：(0001), m축 방향 오프각θ：0.5도)를 준비하였다. 이어서, MOCVD법에 따라, 상기 사파이어 기판 상에 중심 막 두께 0.60㎛(평균 막 두께 0.61㎛)의 AlN층을 성장시켜, AlN 템플레이트 기판으로 하였다. 이 때, AlN층의 성장 온도는 1300℃, 챔버 내의 성장 압력은 10 Torr이고, V/III 비가 163이 되도록 암모니아 가스와 TMA 가스의 성장 가스 유량을 설정하였다. V족 원소 가스(NH3)의 유량은 200 sccm, III족 원소 가스(TMA)의 유량은 53 sccm이다. 또한 AlN층의 막 두께에 대해서는, 광간섭식 막 두께 측정기 (나노 스펙 M6100A; Nanometrics Incorporated 제)를 이용하고, 웨이퍼면 내의 중심을 포함하는, 등간격으로 분산시킨 합계 25개소의 막 두께를 측정하였다.
이어서, 상기 AlN 템플레이트 기판을 열처리 퍼니스에 도입하고, 10 Pa까지 감압 후에 질소 가스를 상압까지 퍼지함으로써 퍼니스 내를 질소 가스 분위기로 한 후에, 퍼니스 내의 온도를 승온하여 AlN 템플레이트 기판에 대해서 열처리를 실시했다. 이 때, 가열 온도는 1650℃, 가열 시간은 4시간으로 하였다.
계속해서, MOCVD법에 따라, 언도프의 AlGaN층으로서 Al 조성비 0.85에서 0.65까지 결정 성장 방향으로 조성 경사시킨 두께 200 nm의 언도프 AlGaN층을 형성하였다. 이어서, n형층으로서 Al0.65Ga0.35N로 되고, Si 도프한 두께 2㎛의 n형층을 형성하였다. 또한 SIMS 분석의 결과, n형층의 Si 농도는 1.0×1019atoms/c㎥이었다.
계속해서, n형층 상에, Al0.65Ga0.35N로 이루어지고 Si 도프한 두께 20 nm의 n형 가이드층을 형성하고, 또한 장벽층으로서 4 nm의 Al0.70Ga0.30N를 형성하였다. 이어서, Al0.45Ga0.55N로 이루어지는 두께 3 nm의 우물층 및 두께 4 nm의 Al0.70Ga0.30N로 이루어지는 장벽층을 교대로 2층씩 형성하고, 또한 Al0.45Ga0.55N로 이루어지는 두께 3 nm의 우물층을 형성하였다. 즉, 우물층의 층수 및 장벽층의 층수 N은 모두 3이고, 장벽층의 Al 조성비(b)는 0.70이고, 우물층의 Al 조성비(w)는 0.45이다. 또한 장벽층의 형성에서는 Si를 도프 하였다.
그 후, 3층째의 우물층 상에, 질소 가스를 캐리어 가스로 하고, 언도프의 AlN 가이드층을 형성하였다. AlN 가이드층의 두께는 1 nm로 하였다. 이어서, TMA 가스의 공급을 정지하면서, 암모니아 가스를 계속 공급한 채로 캐리어 가스의 질소를 멈추고 수소를 공급하고, 캐리어 가스를 수소로 변경한 후에, III족 원소의 원료 가스인 TMA 가스 및 TMG 가스를 다시 공급하여, Al0.68Ga0.32N로 이루어지고, Mg도프한 층 40 nm의 전자 차단층을 형성하였다. 즉, 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.02이다.
계속해서, 캐리어 가스를 질소 가스로 변경한 후, GaN로 이루어지고, Mg 도프한 두께 150 nm의 p형층(p형 컨택트층)을 형성하였다. 또한 두께 150 nm 내의, 전극에 접하는 두께 25 nm의 영역에서는, TMG 가스의 유량을 줄여 Mg의 존재 확률을 올리고, 또한, 성장 속도를 떨어뜨리는 것으로 고 Mg 농도의 층으로 하였다. SIMS 분석의 결과, p형 전자 차단층 측의 두께 125 nm 부분의 p형층의 Mg 농도는 평균으로 3.0×1019atoms/c㎥이고, 고 Mg 농도로 한 부분의 Mg 농도는 평균으로 1.2×1020atom/c㎥이었다.
그 후, p형층 상에 마스크를 형성해 드라이 에칭에 의한 메사에칭을 행하고, n형층의 일부를 노출시켰다. 이어서, p형층 상에, Ni/Au로 이루어지는 p형 전극을 형성하고, 노출한 n형층 상에는, Ti/Al로 이루어지는 n형 전극을 형성하였다. 또한 p형 전극 가운데, Ni의 두께는 50Å이고, Au의 두께는 1500Å이다. 또한, n형 전극 가운데, Ti의 두께는 200Å이고, Al의 두께는 1500Å이다. 마지막에 550℃에서 컨택트 아닐(RTA)을 행해서, 전극을 형성하였다.
이상과 같이 하여 제작한 III족 질화물 반도체 발광소자의, 각 층의 구성을 표 1에 나타낸다.
Figure pct00001
［실시예 12］
장벽층의 Al 조성비(b)를 0.71로 하고, n형 가이드층의 Al 조성비를 0.71로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.03이다.
［실시예 13］
장벽층의 Al 조성비 b를 0.75로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.07이다.
［실시예 14］
장벽층의 Al 조성비(b)를 0.80으로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.12이다.
［실시예 15］
장벽층의 Al 조성비(b)를 0.85로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.17이다.
［비교예 11］
장벽층의 Al 조성비(b)를 0.60으로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다 작고, 그 차이(b-z)는 -0.08이다.
［비교예 12］
장벽층의 Al 조성비(b)를 0.65로 한 이외는, 실시예 1과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다 작고, 그 차이(b-z)는 -0.03이다.
［비교예 13］
장벽층의 Al 조성비(b)를 0.68로 하고, n형 가이드층의 Al 조성비를 0.68으로 한 이외는, 실시예 1과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.68이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)와 같기 때문에 그 차이(b-z)는 0이다.
실시예 11 ~ 실시예 15 및 비교예 11 ~ 13에서는 p형 전자 차단층의 Al 조성비(z)를 0.68으로 하고 있었는데, 이것을 0.63으로 변경한 실험을 행하였다. 이하, 실시예 21 ~ 23 및 비교예 21과 관련되는 III족 질화물 반도체 발광소자의 제작 조건을 설명한다.
［실시예 21］
장벽층의 Al 조성비(b)를 0.65로 하고, 전자 차단층의 Al 조성비(z)를 0.63으로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.63이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.02이다.
［실시예 22］
장벽층의 Al 조성비(b)를 0.75로 하고, 전자 차단층의 Al 조성비(z)를 0.63으로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.75이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.12이다.
［실시예 23］
장벽층의 Al 조성비(b)를 0.80으로 하고, 전자 차단층의 Al 조성비(z)를 0.63으로 한 이외는, 실시예 11과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.80이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다도 크고, 그 차이(b-z)는 0.17이다.
［비교예 21］
장벽층의 Al 조성비(b)를 0.60으로 하고, 전자 차단층의 Al 조성비(z)를 0.63으로 한 이외는, 실시예 1과 마찬가지로 하여 III족 질화물 반도체 발광소자를 제작하였다. 전자 차단층의 Al 조성비(z)는 0.63이고, 장벽층의 Al 조성비(b)는 전자 차단층의 Al 조성비(z)보다 작고, 그 차이(b-z)는 -0.03이다.
(평가 1：각 층의 두께와 Al 조성의 평가)
실시예 11 ~ 15, 21 ~ 23, 비교예 11 ~ 13, 21의 각각 대하여, 에피택셜 성장에 의해 형성되는 각 층의 두께는, 광간섭식 막 두께 측정기를 이용하여 측정하였다.
또한, 장벽층이나 차단층을 포함하는 각 층의 두께가 수nm ~ 수십 nm로 얇은 층은, 투과형 전자현미경에 의한 각 층의 단면 관찰로의 TEM-EDS를 이용하여 각 층 두께와 Al 조성비를 측정하였다.
또한, 두께가 충분히 두꺼운 층(예를 들면 1㎛ 이상)에 대해서는, 포토루미네센스 측정에 의한 발광 파장(밴드 갭 에너지)으로부터, 대상으로 하는 층의 Al 조성비를 확인하였다.
(평가 2：발광 출력과 발광)
실시예 11 ~ 15, 21 ~ 23, 비교예 11 ~ 13, 21의 각각 대하여, Si 포토다이오드(S1227-1010 BQ, Hamamatsu Photonics K.K. 제)를 이용하고, 전류 10 mA로의 발광 출력을 측정하였다. 또한 파이버 광학 분광기 (USB2000＋, Ocean Photonics 사 제)를 이용하여 전류 10 mA에서의 발광 파장도 측정하였다.
실시예 11 ~ 15, 21 ~ 23, 비교예 11 ~ 13, 21과 관련되는 III족 질화물 반도체 발광소자의 평가를 행한 결과를, n형 가이드층, 장벽층 및 전자 차단층의 Al 조성비와 대비하면서, 표 2에 나타낸다.
Figure pct00002
표 2로부터, 장벽층의 Al 조성비(b)를 전자 차단층의 Al 조성비(z)보다 크게 한 경우에, 발광 출력을 증대할 수 있는 것이 확인되었다.
또한 실시예 21 ~ 23 및 비교예 21은, 전자 차단층의 Al 조성 z를 0.63으로 한 경우이다. 전자 차단층의 Al 조성 z가 0.68의 경우이고, 또한, b-z가 동일한 경우에 비해 이러한 발광 출력은 뒤떨어지지만, 순방향 전압이 낮아지는 메리트가 있고, 순방향 전압을 낮추는 것이 중요한 용도에서는 Al 조성 z를 작게 하는 것이 바람직한 경우도 있다. 이와 같이 전자 차단층의 Al 조성 z는 용도에 따라 적절히 설정되지만, z의 값에 관계없이, b-z의 값이 본 발명의 범위가 되는 경우에, 발광 출력이 커지는 경향이 되는 것이 나타났다.
본 발명에 따르면, 종래보다도 우수한 발광 출력을 가지는 III족 질화물 반도체 발광소자를 제공할 수 있기 때문에, 유용하다.
10 기판
10A 기판의 주면
20 AlN층
30 n형층
40 발광층
40b 장벽층
40w 우물층
50 AlN 가이드층
60 전자 차단층
70 p형층
80 n형 전극
90 p형 전극
100 III족 질화물 반도체 발광소자

Claims (5)

  1. 발광 파장이 200 ~ 350 nm의 III족 질화물 반도체 발광소자에 있어서,
    n형 III족 질화물 반도체층, 장벽층과 상기 장벽층의 밴드 갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 이루어지는 III족 질화물 반도체 발광층, AlN 가이드층, 전자 차단층, 및 p형 III족 질화물 반도체층을 이 순서로 가지고,
    상기 전자 차단층이 p형의 AlzGa1-zN(0.50≤z≤0.80)이고,
    상기 장벽층이 n형의 AlbGa1-bN(z＋0.01≤b≤0.95)인 것을 특징으로 하는, III족 질화물 반도체 발광소자.
  2. 제1항에 있어서,
    상기 장벽층의 Al 조성비(b)는 b≤z＋0.20인, III족 질화물 반도체 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 AlN 가이드층의 두께는 0.5 nm 이상 2.0 nm 이하인, III족 질화물 반도체 발광소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 III족 질화물 반도체 발광층에서의 상기 N층째의 우물층과 상기 AlN 가이드층이 접하는, 또는,
    상기 III족 질화물 반도체 발광층에서의 상기 N층째의 우물층과 상기 AlN 가이드층의 사이에, Al 조성비가 상기 장벽층 이상 상기 AlN 가이드층 미만의 파이널 배리어층을 가지고, 상기 파이널 배리어층의 두께가 1.5 nm 이하인, III족 질화물 반도체 발광소자.
  5. 발광 파장이 200 ~ 350 nm의 III족 질화물 반도체 발광소자의 제조 방법으로서,
    n형 III족 질화물 반도체층을 형성하는 제1 공정,
    상기 n형 III족 질화물 반도체층 상에 장벽층 및 상기 장벽층의 밴드 갭이 작은 우물층을 이 순서로 교대로 N층씩(단, N은 정수이다) 적층하여 III족 질화물 반도체 발광층을 형성하는 제2 공정,
    상기 III족 질화물 반도체 발광층 상에 AlN 가이드층을 형성하는 제3 공정,
    상기 AlN 가이드층 상에 전자 차단층을 형성하는 제4 공정, 및
    상기 전자 차단층 상에 p형 반도체층을 형성하는 제5 공정을 포함하고,
    상기 전자 차단층을 p형의 AlzGa1-zN(0.50≤z≤0.80)으로 하고,
    상기 장벽층을 n형의 AlbGa1-bN(z＋0.01≤b≤0.95)로 하는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
KR1020217010691A 2018-11-05 2019-10-31 Iii족 질화물 반도체 발광소자 및 그 제조 방법 KR20210083255A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2018-208392 2018-11-05
JP2018208392 2018-11-05
JPJP-P-2019-198185 2019-10-31
JP2019198185A JP6766243B2 (ja) 2018-11-05 2019-10-31 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
PCT/JP2019/042891 WO2020095826A1 (ja) 2018-11-05 2019-10-31 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
KR20210083255A true KR20210083255A (ko) 2021-07-06

Family

ID=70724482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010691A KR20210083255A (ko) 2018-11-05 2019-10-31 Iii족 질화물 반도체 발광소자 및 그 제조 방법

Country Status (5)

Country Link
EP (1) EP3879583A4 (ko)
JP (1) JP6766243B2 (ko)
KR (1) KR20210083255A (ko)
CN (1) CN112970124A (ko)
TW (1) TWI734243B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698925B1 (ja) 2019-08-06 2020-05-27 日機装株式会社 窒化物半導体発光素子
JP7141425B2 (ja) * 2020-04-28 2022-09-22 日機装株式会社 窒化物半導体発光素子
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241397A (ja) 2013-05-17 2014-12-25 株式会社トクヤマ 窒化物半導体発光素子、および窒化物半導体ウェーハ
JP2017034036A (ja) 2015-07-30 2017-02-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555727B2 (ja) * 1997-10-06 2004-08-18 シャープ株式会社 半導体レーザ素子
JP3279266B2 (ja) * 1998-09-11 2002-04-30 日本電気株式会社 窒化ガリウム系半導体発光素子
JP2002314205A (ja) * 2001-04-19 2002-10-25 Sharp Corp 窒化物半導体発光素子ならびにそれを用いた光学装置および発光装置
JP2003273473A (ja) * 2001-11-05 2003-09-26 Nichia Chem Ind Ltd 半導体素子
JP5349849B2 (ja) * 2007-06-12 2013-11-20 ソウル オプト デバイス カンパニー リミテッド 多重量子ウェル構造の活性領域を有する発光ダイオード
JP5641173B2 (ja) * 2009-02-27 2014-12-17 独立行政法人理化学研究所 光半導体素子及びその製造方法
KR102042181B1 (ko) * 2012-10-22 2019-11-07 엘지이노텍 주식회사 발광소자
KR20150039475A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자
KR102268109B1 (ko) * 2014-12-22 2021-06-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 소자 패키지
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
EP3350844B1 (en) * 2015-09-17 2021-10-27 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating two-dimensional hole gases
JP6456414B2 (ja) * 2017-02-01 2019-01-23 日機装株式会社 半導体発光素子
JP6793815B2 (ja) * 2017-03-27 2020-12-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6379265B1 (ja) * 2017-09-12 2018-08-22 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241397A (ja) 2013-05-17 2014-12-25 株式会社トクヤマ 窒化物半導体発光素子、および窒化物半導体ウェーハ
JP2017034036A (ja) 2015-07-30 2017-02-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
EP3879583A4 (en) 2022-08-03
CN112970124A (zh) 2021-06-15
TW202036930A (zh) 2020-10-01
TWI734243B (zh) 2021-07-21
JP6766243B2 (ja) 2020-10-07
EP3879583A1 (en) 2021-09-15
JP2020077874A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
US11024769B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
KR102618238B1 (ko) 질화물 반도체 발광소자
JP6193443B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9882088B2 (en) III nitride semiconductor light-emitting device
JP6001756B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP6654731B1 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI734243B (zh) Iii族氮化物半導體發光元件及其製造方法
WO2010035849A1 (en) Group iii nitride-based compound semiconductor light-emitting device and production method therefor
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
WO2016092804A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
WO2016092822A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
US20240120440A1 (en) Semiconductor structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal