KR102347387B1 - 자외선 발광 소자 - Google Patents
자외선 발광 소자 Download PDFInfo
- Publication number
- KR102347387B1 KR102347387B1 KR1020150045557A KR20150045557A KR102347387B1 KR 102347387 B1 KR102347387 B1 KR 102347387B1 KR 1020150045557 A KR1020150045557 A KR 1020150045557A KR 20150045557 A KR20150045557 A KR 20150045557A KR 102347387 B1 KR102347387 B1 KR 102347387B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- conductivity
- crack
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 240
- 230000002265 prevention Effects 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 57
- 150000004767 nitrides Chemical class 0.000 claims description 52
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 21
- 230000001939 inductive effect Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 466
- 229910002601 GaN Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910002704 AlGaN Inorganic materials 0.000 description 14
- 229910052594 sapphire Inorganic materials 0.000 description 11
- 239000010980 sapphire Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
자외선 발광 소자가 개시된다. 자외선 발광 소자는, 제1 도전형 반도체층; 제1 도전형 반도체층 상에 위치하는 크랙방지층; 크랙방지층 상에 위치하는 활성층; 및 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 크랙방지층은, 제1 도전형 반도체층과 크랙방지층의 계면에서, 제1 도전형 반도체층의 격자와 연결되는 제1 격자점 및 제1 도전형 반도체층의 격자와 연결되지 않는 제2 격자점을 포함한다.
Description
본 발명은 자외선 발광 소자에 관한 것으로, 특히, 크랙을 방지할 수 있는 층을 포함하여 향상된 결정질의 반도체층을 갖는 자외선 발광 소자에 관한 것이다.
자외선 광을 방출하는 발광 다이오드와 같은 자외선 발광 소자는 상대적으로 짧은 피크 파장의 광(일반적으로, 400nm이하의 피크 파장)을 방출하므로, 질화물 반도체를 이용하여 자외선 발광 소자를 제조하는 경우 발광 영역에 10% 이상의 Al 함량을 갖는 AlGaN을 이용한다. 이러한 자외선 발광 소자에 있어서, n형 및 p형 질화물 반도체층의 밴드갭 에너지가 활성층에서 방출되는 자외선광의 에너지보다 작은 경우, 활성층에서 방출된 자외선광이 발광 소자 내의 n형 및 p형 질화물 반도체층에 흡수될 수 있다. 이 경우에 발광 소자의 발광 효율은 매우 저하된다. 따라서 자외선 발광 소자의 활성층뿐만 아니라, 발광 소자의 광 방출 방향에 위치하는 다른 반도체층, 특히 n형 반도체층도 10% 이상의 Al 함량을 갖는다.
자외선 발광 소자 제조 시, 일반적으로 사파이어 기판을 성장기판으로 이용한다. 그런데 사파이어 기판 상에 10%이상의 Al 함량을 갖는 AlxGa(1-x)N (0.1 ≤ x ≤ 1)층을 성장시키면, 높은 Al 함량으로 인해 열적, 구조적 변형으로 인하여 크랙 또는 브레이킹이 발생한다. 이는 사파이어 기판과 AlxGa(1-x)N (0.1 ≤ x ≤ 1)층 간의 격자 부정합 및/또는 열팽창 계수 차이에서 기인한다. 구체적으로, 상대적으로 큰 열팽창 계수를 갖는 사파이어 기판과 상대적으로 작은 열팽창 계수를 갖는 질화물 반도체 간의 열팽창 계수의 차이로 인하여, 고온으로 질화물 반도체의 성장 시(약 1000℃ 이상)에는 웨이퍼가 오목한 형상으로 보우잉(bowing)된다. 다시 성장 온도를 강하하면, 웨이퍼는 다시 펴지거나, 또는 오히려 볼록한 형상으로 보우잉된다. 이러한 웨이퍼의 보우잉에 의하여 질화물 반도체에 크랙이 발생하고, 크랙에 의하여 발광 소자의 수율이 저하되고 생산된 발광 소자의 품질이 악화된다.
본 발명이 해결하고자 하는 과제는, 반도체층의 결정성이 우수하고, 크랙 발생이 방지된 구조를 갖는 자외선 발광 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반도체층의 결정 품질이 우수한 수직형 자외선 발광 소자를 제공하는 것이다.
본 발명의 일 측면에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 크랙방지층; 상기 크랙방지층 상에 위치하는 활성층; 및상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 크랙방지층은, 상기 제1 도전형 반도체층과 상기 크랙방지층의 계면에서, 상기 제1 도전형 반도체층의 격자와 연결되는 제1 격자점 및 상기 제1 도전형 반도체층의 격자와 연결되지 않는 제2 격자점을 포함한다.
상기 제1 도전형 반도체층과 상기 크랙방지층의 계면에서, 상기 크랙방지층의 단위 면적당 격자점 밀도(density of lattice point)는 상기 제1 도전형 반도체층의 단위 면적당 격자점 밀도보다 높을 수 있다.
상기 제1 도전형 반도체층은, 상부 방향으로 갈수록 격자 거리가 증가하는 크랙 유발 부분을 포함할 수 있다.
또한, 상기 크랙 유발 부분의 최상부의 수평 격자 거리는 상기 제1 도전형 반도체층 내의 평균 수평 격자 거리보다 클 수 있다.
상기 제2 격자점 중 적어도 일부는 상기 크랙 유발 부분 상에 위치할 수 있다.
상기 크랙방지층은 복수의 층으로 이루어질 수 있고, 상기 복수의 층들 중 적어도 하나의 층은, 상기 적어도 하나의 층의 아래의 층의 격자와 연결되지 않는 격자점을 포함할 수 있다.,
또한, 크랙방지층의 복수의 층들은 초격자 구조로 형성될 수 있다.
상기 제1 도전형 반도체층 및 상기 크랙방지층 각각은 Al 및 Ga을 포함하는 질화물계 반도체를 포함할 수 있다.
상기 크랙방지층은 In을 더 포함할 수 있고, 상기 활성층은 장벽층과 우물층을 포함하는 다중양자우물구조로 이루어지되, 상기 장벽층은 Al, Ga 및 In을 포함하는 질화물계 반도체를 포함할 수 있다.
상기 발광 소자는 상기 제1 도전형 반도체층의 아래에 위치하는 성장 기판을 더 포함할 수 있고, 상기 성장 기판의 열 팽창 계수는 상기 제1 도전형 반도체층의 열 팽창 계수보다 클 수 있다.
상기 자외선 발광 소자는, 상기 크랙방지층과 상기 활성층 사이에 위치하는 초격자층을 더 포함할 수 있다.
몇몇 실시예들에서, 자외선 발광 소자는, 상기 제1 도전형 반도체층의 아래에 위치하며, 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및 상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 더 포함할 수 있다.
상기 크랙방지층은 5 내지 15nm의 두께를 가질 수 있다.
본 발명의 또 다른 측면에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 크랙방지층; 상기 크랙방지층 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층과 상기 크랙방지층의 계면 상부의 격자 밀도는 상기 계면 하부의 격자 밀도보다 크다.
상기 크랙방지층은 상기 제1 도전형 반도체층보다 낮은 온도에서 성장될 수 있으며, 상기 크랙방지층의 성장 과정에서, 상기 제1 도전형 반도체층의 격자와 연결되지 않는 격자가 형성될 수 있다.
본 발명의 다른 측면에 따른 자외선 발광 소자 제조 방법은, 성장 기판 상에 제1 도전형 반도체층을 형성하고; 상기 제1 도전형 반도체층 상에 크랙방지층을 형성하고; 상기 크랙방지층 상에 활성층을 형성하고; 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 것을 포함하고, 상기 크랙방지층은 상기 제1 도전형 반도체층보다 낮은 성장 온도에서 형성되며, 상기 크랙방지층을 형성하는 것은, 상기 제1 도전형 반도체층의 격자와 연결되지 않은 제1 격자점을 형성하는 것을 포함한다.
상기 크랙방지층을 형성하는 시간 동안, 상기 시간 중 적어도 일부의 시간 동안 성장 챔버 내의 온도가 시간에 따라 감소할 수 있다.
상기 제1 도전형 반도체층은 제1 온도에서 성장되고, 상기 활성층은 상기 제1 온도보다 낮은 제2 온도에서 성장될 수 있으며, 상기 크랙방지층은 상기 제1 온도에서 제2 온도로 감온하는 동안 성장될 수 있다.
상기 제1 온도에서 제2 온도로 감온하는 동안, 상기 제1 도전형 반도체층에 크랙 유발 부분이 형성될 수 있으며, 상기 크랙방지층의 제1 도전형 반도체층의 격자와 연결되지 않은 제1 격자점은 상기 크랙 유발 부분 상에 형성될 수 있다.
상기 크랙방지층을 형성하는 것은, 상기 제1 도전형 반도체층의 격자와 연결되는 제2 격자점을 형성하는 것을 더 포함할 수 있다.
상기 크랙방지층을 형성하는 것은, 상기 크랙방지층 형성 과정 동안 성장 챔버 내로 소스를 도입하지 않고, 상기 제1 도전형 반도체층의 형성하기 위해 성장 챔버 내로 도입된 소스들 중 잔류하는 소스들에 의해 상기 크랙방지층이 성장되는 것을 포함할 수 있다.
본 발명에 따르면, 자외선 발광 소자가 제1 도전형 반도체층 상에 위치하는 크랙방지층을 포함하여, 반도체층의 결정성이 향상되어 신뢰성 및 효율이 향상된 자외선 발광 소자가 제공될 수 있다. 또한, 제1 도전형 반도체층 상에 크랙방지층을 형성하는 자외선 발광 소자 제조 방법을 제공하여, 성장 기판을 용이하게 제1 도전형 반도체층으로부터 분리할 수 있는 자외선 발광 소자 제조 방법 및 이를 통해 제조된 자외선 발광 소자를 제공할 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 크랙방지층의 형성 방법을 설명하기 위한 그래프이다.
도 9a 내지 도 10b는 본 발명의 실시예들에 따른 크랙방지층의 형성 방법을 상세하게 설명하기 위한 모식 단면도들이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 크랙방지층과 제1 도전형 반도체층 간의 관계를 설명하기 위한 확대 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
도 13 내지 도 16은 본 발명의 또 다른 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 크랙방지층의 형성 방법을 설명하기 위한 그래프이다.
도 9a 내지 도 10b는 본 발명의 실시예들에 따른 크랙방지층의 형성 방법을 상세하게 설명하기 위한 모식 단면도들이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 크랙방지층과 제1 도전형 반도체층 간의 관계를 설명하기 위한 확대 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
도 13 내지 도 16은 본 발명의 또 다른 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하 설명되는 반도체층들에 대한 각 조성비, 성장 방법, 성장 조건, 두께 등은 예시에 해당하며, 하기 기재된 바에 따라 본 발명이 제한되는 것은 아니다. 예를 들어, AlGaN로 표기되는 경우, Al과 Ga의 조성비는 통상의 기술자의 필요에 따라 다양하게 적용될 수 있다. 또한, 이하 설명되는 반도체층들은 이 기술 분야의 통상의 지식을 가진 자(이하, "통상의 기술자")에게 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다. 다만, 이하 설명되는 실시예들에서는, 반도체층들이 MOCVD를 이용하여 동일한 챔버 내에서 성장된 것으로 설명된다. 반도체층들의 성장 과정에서, 챔버 내에 유입되는 소스들은 통상의 기술자에게 알려진 소스를 이용할 수 있으며, 예를 들어, Ga 소스로서 TMGa, TEGa 등을 이용할 수 있고, Al 소스로서 TMAl, TEAl 등을 이용할 수 있으며, In 소스로서 TMIn, TEIn 등을 이용할 수 있으며, N 소스로서 NH3를 이용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
또한, 후술하는 실시예들에서, 단일의 자외선 발광 소자를 제조하는 방법으로 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 후술하는 실시예들은 수 인치 이상의 크기를 갖는 기판 상에 복수의 발광 소자 제조를 위한 웨이퍼를 제조하는 경우에도 동일하게 적용될 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들이다. 도 1 내지 도 7은 본 실시예에 따른 발광 소자의 제조 방법을 순서대로 도시한다. 다만, 본 실시예의 발광 소자 제조 방법이 후술하는 순서에 제한되는 것은 아니다. 또한, 도 8은 본 발명의 일 실시예에 따른 크랙방지층의 형성 방법을 설명하기 위한 그래프이고, 도 9a 내지 도 10b는 본 발명의 실시예들에 따른 크랙방지층의 형성 방법을 상세하게 설명하기 위한 모식 단면도들이며, 도 11a 및 도 11b는 본 발명의 실시예들에 따른 크랙방지층과 제1 도전형 반도체층 간의 관계를 설명하기 위한 확대 단면도들이다.
먼저, 도 1을 참조하면, 성장 기판(110)을 준비한다. 나아가, 본 실시예의 발광 다이오드 제조 방법은 성장 기판(110) 상에 버퍼층(121)을 형성하는 것을 더 포함할 수 있다.
성장 기판(110)은 질화물 반도체층을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 스피넬 기판, 또는 GaN 기판이나 AlN 기판과 같은 질화물 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 사파이어 기판일 수 있다. 특히, 본 실시예의 성장 기판(110)은 후술하는 공정에서 형성되는 질화물 반도체층들보다 작은 열팽창 계수를 가질 수 있다.
버퍼층(121)은 Ga을 포함할 수 있고, 예를 들어, GaN을 포함할 수 있다 버퍼층(121)은 성장 기판(110) 상에 약 25nm 이하의 두께로 성장될 수 있으며, 약 600℃의 온도 및 600 Torr의 압력에서 성장될 수 있다. 특히, 성장 기판(110)이 사파이어 기판인 경우, 버퍼층(121)은 다른 반도체층들이 성장될 수 있도록 핵층 역할을 할 수 있고, 또한 사파이어 기판과 후술하여 성장되는 다른 반도체층들 간의 격자상수의 차이에 의한 스트레스를 완화시키는 역할을 할 수 있다. 예컨대, 버퍼층(121) 2D 성장층 및 3D 성장층을 포함할 수 있다. 본 실시예에 있어서, 버퍼층(121)이 GaN을 포함하는 질화물 반도체로 형성됨으로써, 레이저 리프트 오프를 통한 성장 기판(110)의 분리 공정이 더욱 용이해 질 수 있다. 다만, 버퍼층(121)은 필요에 따라 생략될 수도 있다.
이어서, 도 2를 참조하면, 성장 기판(110) 상에 베이스 질화물층(123)을 형성한다.
베이스 질화물층(123)은 Ga을 포함할 수 있으며, 예를 들어, 언도프트 GaN층을 포함할 수 있다. 베이스 질화물층(123)은 성장 챔버 내에 Ga 소스 및 N 소스를 도입하여, 약 900 내지 1100℃ 온도 및 약 200Torr의 압력에서 성장될 수 있다. 이때, 베이스 질화물층(123)은 약 1 내지 1.2㎛의 두께로 성장될 수 있다. 이와 달리, 베이스 질화물층(123)은 Al을 포함하는 질화물 반도체를 포함할 수도 있다. 이때, 레이저 리프트 오프 공정에서 베이스 질화물층(123)이 레이저를 흡수할 수 있도록, Al의 함량이 조절될 수 있다. 예를 들어, 베이스 질화물층(123)은 약 40% 이하의 Al을 포함할 수 있고, 바람직하게는 20% 이하의 Al을 포함할 수 있다.
본 실시예에 따른 발광 다이오드 제조 방법에서, 성장 기판(110) 상에 베이스 질화물층(123)을 성장시킴으로써, 후술하는 성장 기판(110) 분리 공정에서 조사된 레이저가 베이스 질화물층(123)에 흡수될 수 있다. 따라서, 본 실시예의 발광 다이오드 제조 방법은 레이저 리프트 오프를 이용한 성장 기판(110)의 분리가 용이해질 수 있다. 또한, 성장 기판(110) 상에 성장된 GaN는 AlN에 비해 결정 결함 밀도가 작다. 따라서, 상대적으로 결정성이 우수한 GaN을 포함하는 베이스 질화물층(123)을 n형 반도체층의 성장 전에 형성함으로써, n형 반도체층을 성장시키기 전에 AlN층을 성장시키는 종래의 경우에 비해 전체적인 발광 다이오드의 결정성을 향상시킬 수 있다.
한편, 버퍼층(121) 및/또는 베이스 질화물층(123)은 필요에 따라 생략될 수 있다. 예를 들어, 수평형 발광 소자를 형성하는 경우, 베이스 질화물층(123)은 생략될 수도 있다.
이어서, 도 3을 참조하면, 성장 기판(110) 상에, 즉, 베이스 질화물층(123) 상에 제1 도전형 반도체층(130)을 형성한다.
제1 도전형 반도체층(130)은 Al 소스를 포함하는 Ⅲ족 원자 소스, N 소스, 및 도펀트 소스를 성장챔버 내에 공급하여 성장시킬 수 있다. 예를 들어, Ⅲ족 원자 소스로서 TMAl 및 TMGa, N소스로서 NH3 및 도펀트 소스로서 실란(silane)을 성장 챔버 내에 도입함으로써, 제1 도전형 반도체층(130)을 성장시킬 수 있다. 이때, 성장 챔버의 성장 온도는 약 1050 내지 1150℃의 범위 내일 수 있다. 성장 챔버 내의 성장 압력은 제한되지 않으나, 예컨대, 약 200Torr일 수 있다. 성장된 제1 도전형 반도체층(130)은 Si를, 예컨대, 1×1018 cm-1 이상의 농도로 포함하여, n형의 도전형을 가질 수 있다. 다만, 제1 도전형 반도체층(130)의 도펀트가 Si에 한정되는 것은 아니며, Ge, C, Sn 등 다양한 도펀트를 포함할 수 있다.
한편, 제1 도전형 반도체층(130)은 단일층 또는 다중층으로 이루어질 수 있다. 제1 도전형 반도체층(130)이 다중층으로 이루어지는 경우, 제1 도전형 반도체층(130)은 컨택층, 클래드층 등을 포함할 수 있고, 나아가, 초격자층을 포함할 수도 있다.
다음, 도 4를 참조하면, 제1 도전형 반도체층(130) 상에 크랙방지층(140)을 형성한다. 이하, 도 8 내지 도 11b를 참조하여, 본 발명의 실시예들에 따른 크랙방지층(140)에 관하여 상세하게 설명한다. 도 8은 본 발명의 일 실시예에 따른 크랙방지층(140)의 형성 방법을 설명하기 위한 그래프이고, 도 9a 내지 도 10b는 본 발명의 실시예들에 따른 크랙방지층(140)의 형성 방법을 상세하게 설명하기 위한 모식 단면도들이다. 또한, 도 11a 및 도 11b는 본 발명의 실시예들에 따른 크랙방지층(140)과 제1 도전형 반도체층(130) 간의 관계를 설명하기 위한 확대 단면도들이며, 도 11a 및 도 11b에는 제1 도전형 반도체층(130)과 크랙방지층(140) 내의 격자가 모식적으로 도시되어 있다.
먼저, 도 8, 도 9a 및 도 9b를 참조하면, 성장 챔버 내의 온도를 제1 온도(T1)로 하여, 제1 시간(P1)동안 제1 도전형 반도체층(130)을 성장시킨다. 상술한 바와 같이, 제1 온도(T1)는 약 1050 내지 1150℃ 범위 내의 온도일 수 있으며, 예컨대, 약 1100℃일 수 있다. 또한, 제1 도전형 반도체층(130)은 Ⅲ족 원자 소스(예컨대, TMAl 및 TMGa), N소스(예컨대, NH3) 및 도펀트 소스(예컨대, 실란)를 성장 챔버 내에 도입함으로써 성장될 수 있다.
제1 도전형 반도체층(130)의 성장 과정에서, 도 9a에 도시된 바와 같이, 성장 기판(110) 상에 제1 도전형 반도체층(130)이 성장된 상태의 웨이퍼는 오목한 형상으로 변형된다. 이는 제1 도전형 반도체층(130)을 비롯한 질화물 반도체층들의 열팽창 계수와 성장 기판(110)의 열팽창 계수의 차이로부터 비롯된 것으로, 상술한 바와 같이, 성장 기판(110)의 열팽창 계수는 질화물 반도체층의 열팽창 계수보다 크다. 구체적으로, 성장 기판(110) 상에 최초로 형성되는 버퍼층(121)의 성장 온도(예컨대, 약 600℃)는 제1 도전형 반도체층(130)의 성장 온도보다 낮다. 이에 따라, 버퍼층(121) 성장 후, 제1 도전형 반도체층(130)의 성장을 위하여 성장 챔버 내의 온도를 약 1000℃ 이상의 고온으로 승온하게 되면, 상대적으로 기판의 팽창률이 질화물 반도체의 팽창률보다 커서 상기 웨이퍼가 오목한 형상으로 변형되는 현상, 즉 보우잉(bowing) 현상이 나타날 수 있다.
이때, 제1 도전형 반도체층(130) 내의 격자(131) 중 일부는, 도 9b에 도시된 바와 같이 배열될 수 있다. 도 9b에서는, 설명의 편의를 위하여, 성장 방향에 대체로 평행한 방향(즉, 성장 기판(110)에 대체로 수직한 방향)으로 배열된 격자(131)들을 모식적으로 도시한다. 따라서 본 실시예에 따른 제1 도전형 반도체층(130)의 내의 격자들이 도시된 바에 제한되는 것은 아니다.
이어서, 도 8, 도 10a 및 도 10b를 참조하면, 제1 도전형 반도체층(130) 상에 크랙방지층(140)을 형성한다. 크랙방지층(140)은 제1 도전형 반도체층(130)보다 낮은 온도에서 형성될 수 있다. 또한, 크랙방지층(140)은 제1 도전형 반도체층(130) 상에 초격자층(150) 또는 활성층(160)을 성장시키기 위하여 성장 챔버 내의 온도를 감온하는 과정에서 성장될 수 있다. 도 8에 도시된 바와 같이, 제1 도전형 반도체층(130) 성장 완료 후, 성장 챔버 내의 온도를 제1 온도(T1)에서 초격자층(150) 또는 활성층(160)을 성장시키기 위한 제2 온도(T2)로 감온하는 과정에서, 제2 시간(P2) 동안 크랙방지층(140)이 성장될 수 있다. 이 과정에서, 제1 도전형 반도체층(130)의 성장을 위해 도입되는 소스들의 공급을 유지함으로써, 크랙방지층(140)이 제1 도전형 반도체층(130) 상에 성장될 수 있다. 따라서, 크랙방지층(140)은 제1 도전형 반도체층(130)과 동일한 소스를 이용하여 성장될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 크랙방지층(140)을 성장시키는 제2 시간(P2) 동안 Ⅲ족 원자 소스로서 TEGa가 추가로 성장 챔버 내로 도입될 수 있으며, 또한, Ⅲ족 원자 소스로서 TMGa 대신 TEGa가 성장 챔버 내로 도입될 수도 있다. 이때, 도펀트 소스 도입의 중단 여부에 따라 크랙방지층(140)은 n형으로 도핑되거나 언도핑 상태일 수 있다. 뿐만 아니라, 크랙방지층(140)은 성장 챔버 내의 온도를 제1 온도(T1)에서 제2 온도(T2)로 감온하는 과정에서 성장되되, 소스들을 성장 챔버 내로 도입하지 않고 성장될 수 있다. 상기 감온 과정 동안, 성장 챔버 내에 별도의 소스를 도입시키지 않더라도, 제1 도전형 반도체층(130)의 성장 과정에서 도입되어 잔류하는 소스들에 의해 크랙방지층(140)이 성장될 수도 있다.
또한, 크랙방지층(140) 성장 시 In 원자 소스가 추가로 성장 챔버 내로 더 도입될 수도 있으며, 이 경우, 크랙방지층(140)은 AlInGaN을 포함할 수 있다. 활성층(160)의 장벽층이 In을 포함하는 경우, 크랙방지층(140)이 AlInGaN을 포함하도록 형성됨으로써 격자 부정합을 완화시켜 활성층(160)의 결정 품질을 더욱 향상시킬 수 있다.
제2 온도(T2)는 약 900 내지 800℃ 범위 내의 온도일 수 있으며, 예를 들어, 약 840℃일 수 있다. 또한, 제2 시간(P2)은 약 8 내지 15분일 수 있으며, 나아가, 약 10 내지 12분일 수 있다. 이에 따라, 크랙방지층(140)은 약 5 내지 15nm의 두께로 형성될 수 있다. 제2 시간(P2)이 너무 길면, 크랙방지층(140)이 너무 두껍게 형성될 수 있고, 이 경우, 크랙방지층(140)에 의한 크랙 방지 작용이 약화될 수 있다. 따라서, 제2 시간(P2)은 크랙방지층(140)이 상술한 두께를 갖도록 조절되는 것이 바람직하다. 다만, 본 발명이 이에 한정되는 것은 아니다.
한편, 성장 챔버 내의 온도를 제1 온도(T1)에서 제2 온도(T2)로 감온함에 따라, 성장 기판(110) 및 질화물 반도체층들(121, 123, 130, 140)을 포함하는 웨이퍼의 오목 형상이 완만해진다. 즉, 제2 시간(P2) 동안 성장 챔버 내의 온도가 낮아짐에 따라 상기 웨이퍼의 곡률이 작아질 수 있다. 도 10a에 도시된 바와 같이, 제1 온도(T1) 상태에서의 웨이퍼가 보우잉되는 정도(점선으로 표시됨)에 비해, 성장 챔버 내의 온도가 제2 온도(T2)로 온도가 낮아짐에 따라 웨이퍼의 보우잉되는 정도가 완화될 수 있다.
이때, 웨이퍼가 보우잉되는 정도, 즉, 웨이퍼가 오목 형상으로 휘는 곡률이 작아짐에 따라, 제1 도전형 반도체층(130)의 상부에 크랙이 발생할 확률이 증가할 수 있다. 구체적으로, 도 10b에 도시된 바와 같이, 제1 도전형 반도체층(130)의 격자(131)들 중 일부는 제1 도전형 반도체층(130)의 성장 방향으로 갈수록 격자 거리가 증가할 수 있다. 격자(131)들의 거리가 제1 도전형 반도체층(130)의 성장 방향으로 갈수록 증가하는 부분에서 격자가 단절되는 부분이 발생될 수 있고, 이 부분에서 크랙이 발생할 확률이 높다. 따라서, 제2 온도(T2)로 성장 챔버 내의 온도를 감온 후, 제1 도전형 반도체층(130)은 크랙 유발 부분(132)을 포함할 수 있다. 이러한 크랙 유발 부분(132)의 최상부의 수평 격자 거리는 제1 도전형 반도체층(130) 내의 평균 수평 격자 거리보다 클 수 있다. 이때, 크랙방지층(140)의 격자(141) 중 일부는 크랙 유발 부분(132) 상에 위치할 수 있다.
이하, 도 11a를 참조하여, 크랙방지층(140)과 관련하여 더욱 상세하게 설명한다.
도 11a에 도시된 바와 같이, 크랙방지층(140)은, 크랙방지층(140)과 제1 도전형 반도체층(130)의 계면에 위치하는 격자점들(142, 136)을 포함한다. 크랙방지층(140)의 격자(141)들 중 다수는 제1 도전형 반도체층(130)의 격자(131)와 연결될 수 있으나, 크랙방지층(140)의 격자(141)들 중 일부는 제1 도전형 반도체층(130)의 격자(131)와 연결되지 않는다. 따라서, 크랙방지층(140)을 형성하는 것은, 제1 도전형 반도체층(130)의 격자(131)와 연결되지 않은 격자점을 형성하는 것을 포함할 수 있다. 즉, 크랙방지층(140)은 상기 계면(135)에서 제1 도전형 반도체층(130)의 격자(131)와 연결되는 제1 격자점(136) 및 상기 계면(135)에서 제1 도전형 반도체층(130)의 격자(131)와 연결되지 않는 제2 격자점(142)을 포함한다. 따라서 제1 도전형 반도체층(130)과 크랙방지층(140)의 계면(135)에서, 크랙방지층(140)의 단위 면적당 격자점 밀도(density of lattice point)는 제1 도전형 반도체층(130)의 단위 면적당 격자점 밀도보다 높을 수 있다. 또한, 제1 도전형 반도체층(130)과 크랙방지층(140)의 계면(135) 상부의 격자 밀도는 상기 계면(135) 하부의 격자 밀도보다 클 수 있다.
특히, 크랙방지층(140)의 제2 격자점(142) 중 적어도 일부는 제1 도전형 반도체층(130)의 크랙 유발 부분(132) 상에 위치할 수 있다. 상술한 바와 같이, 성장 챔버 내의 온도가 제2 온도(T2)로 감온되면서, 제1 도전형 반도체층(130)은 격자(141)들의 일부가 벌어지면서, 상부로 갈수록 격자의 거리가 증가하는 크랙 유발 부분(132)이 발생할 수 있다. 성장 챔버 내의 온도가 제1 온도(T1)에서 제2 온도(T2)로 감온되는 과정에서, 크랙 유발 부분(132) 상에 제2 격자점(142)이 형성될 수 있으며, 크랙방지층(140) 내에는 상기 제2 격자점(142)과 연결되는 격자(141)가 형성된다. 즉, 크랙방지층(140)은 계면(135)에서 제1 도전형 반도체층(130)의 격자와 연결되지 않는 제2 격자점(142)을 포함하여, 제1 도전형 반도체층(130)에 크랙이 발생하는 것을 방지할 수 있다.
구체적으로 설명하면, 제1 도전형 반도체층(130)의 크랙 유발 부분(132)에서 격자가 분리되어 결함이 발생하면, 상기 결함으로 인하여 제1 도전형 반도체층(130)에 크랙이 발생할 확률이 증가한다. 특히, 발광 소자를 제조하는 후속 공정에서, 발광 소자의 제조 공정 온도를 제2 온도(T2)보다 더 낮은 온도로 강하하는 경우, 웨이퍼는 오목형으로 보우잉된 형상에서 볼록형으로 보우잉된 형상으로 변형될 수 있다. 이 경우 제1 도전형 반도체층(130)에 크랙이 발생할 확률이 더욱 급격히 증가한다. 본 실시예에 따르면, 제1 도전형 반도체층(130) 상에 제2 격자점(142)을 포함하는 크랙방지층(140)을 형성하여, 제1 도전형 반도체층(130)의 크랙 유발 부분 상에 추가적인 격자가 위치하도록 할 수 있다. 이러한 제2 격자점(142)에 연결된 격자(141)들은 제1 도전형 반도체층(130)의 크랙 유발 부분(132)에 인가되는 스트레스를 완화시킬 수 있다. 또한, 크랙 유발 부분(132)에 격자의 분리가 발생하더라도, 제2 격자점(142)에 연결된 격자(141)들을 통해 제1 도전형 반도체층(130) 내의 격자의 분리로 인한 결함이 확장되어 크랙으로 발전하거나 전파되는 것을 차단할 수 있다. 이에 따라, 제1 도전형 반도체층(130)의 결함 및 크랙 밀도를 감소시켜, 제1 도전형 반도체층(130)의 결정성을 향상시킬 수 있다.
나아가, 자외선 발광 소자의 경우 Al을 포함하는 질화물 반도체층을 포함할 수 있는데, Al을 포함하는 질화물 반도체, 예컨대, AlGaN과 같은 질화물 반도체는 GaN보다 열팽창 계수가 더 작다. 따라서, Al을 포함하는 질화물 반도체를 제1 도전형 반도체층(130)으로 형성하는 자외선 발광 소자의 제조 시에는, 제1 도전형 반도체층(130)을 GaN으로 형성하는 청색 발광 소자를 제조할 때보다 웨이퍼의 보우잉 현상이 심화될 수 있다. 즉, 제1 도전형 반도체층(130)이 AlGaN으로 형성되는 경우, 제1 도전형 반도체층(130)이 GaN으로 형성되는 경우에 비해 변형된 웨이퍼의 곡률이 더 크다. 따라서 종래의 청색 발광 소자 제조에 적용되는 공정을 동일하게 자외선 발광 소자 제조에 적용하는 경우, 질화물 반도체층에 크랙 등의 결함이 발생할 확률이 더욱 높아진다. 반면, 본 실시예에 따르면, 제1 도전형 반도체층(130) 상에 크랙방지층(140)을 형성하여 제1 도전형 반도체층(130)에 크랙이 발생하는 확률을 감소시킬 수 있어, 제1 도전형 반도체층(130)뿐만 아니라 후속 공정에서 형성되는 활성층(160) 및 제2 도전형 반도체층(170)의 결정성이 우수한 자외선 발광 소자를 제공할 수 있다.
그뿐만 아니라, 크랙방지층(140)은 제1 도전형 반도체층(130) 형성 후, 초격자층(150) 또는 활성층(160)을 형성하기 위하여 성장 챔버 내의 온도를 감온하는 과정에서 성장 챔버 내로 소스를 도입하는 것을 유지하거나 특정 소스를 추가함으로써 자연스럽게 형성될 수 있다. 따라서, 본 실시예에 따르면, 종래의 자외선 발광 소자 제조 공정을 대체로 동일하게 유지하면서, 반도체층의 결정성이 향상된 자외선 발광 소자를 제공할 수 있다.
또한, 다른 실시예에 따르면, 크랙방지층은 복수의 층으로 이루어질 수 있다. 상기 복수의 크랙방지층들(240a 내지 240d) 중 적어도 하나의 층은, 그 층의 아래에 위치하는 다른 층의 격자와 연결되지 않는 격자점을 포함할 수 있다. 따라서, 크랙방지층들(240a 내지 240d) 중 연속하여 적층된 두 층들 중 적어도 일부의 두 층의 계면에서, 상부에 위치하는 크랙방지층의 단위 면적당 격자점 밀도는 하부에 위치하는 크랙방지층의 단위 면적당 격자점 밀도보다 높을 수 있다.
도 11b를 참조하여 구체적으로 설명하면, 크랙방지층(240)은 제1 내지 제4 크랙방지층(240a 내지 240d)을 포함할 수 있다. 제1 크랙방지층(240a)은 제1 도전형 반도체층(130) 상에 위치하며, 제1 도전형 반도체층(130)의 격자(131)와 연결되는 제1 격자점(136)과 제1 도전형 반도체층(130)의 격자(131)와 연결되지 않는 제2 격자점(242a)을 포함할 수 있다. 따라서 제1 도전형 반도체층(130)과 제1 크랙방지층(240a)의 계면(135)에서, 제1 크랙방지층(240a)의 단위 면적당 격자점 밀도는 제1 도전형 반도체층(130)의 단위 면적당 격자점 밀도보다 높을 수 있다. 특히, 제1 크랙방지층(240a)의 제2 격자점(242a) 중 적어도 일부는 제1 도전형 반도체층(130)의 크랙 유발 부분(132) 상에 위치할 수 있다.
이와 유사하게, 제2 크랙방지층(240b)은 제1 크랙방지층(240a) 상에 위치하며, 제1 크랙방지층(240a)의 격자(241a)와 연결되는 제1 격자점(246a)과 제1 크랙방지층(240a)의 격자(241a)와 연결되지 않는 제2 격자점(242b)을 포함할 수 있다. 따라서 제1 크랙방지층(240a)과 제2 크랙방지층(240b)의 계면에서, 제2 크랙방지층(240b)의 단위 면적당 격자점 밀도는 제1 크랙방지층(240a)의 단위 면적당 격자점 밀도보다 높을 수 있다. 이러한 관계는 제2 크랙방지층(240b)과 제3 크랙방지층(240c) 간에도 적용될 수 있고, 제3 크랙방지층(240c)과 제4 크랙방지층(240d) 간에도 적용될 수 있다.
또한, 몇몇 실시예들에서, 복수의 크랙방지층들 중 인접하는 두 개의 크랙방지층의 계면에서, 상부에 위치하는 크랙방지층의 단위 면적당 격자점 밀도는 하부에 위치하는 크랙방지층의 단위 면적당 격자점 밀도와 동일할 수 있다. 예를 들어, 도 11b에 도시된 바와 같이, 제1 크랙방지층(240a)과 제2 크랙방지층(240b)의 계면에서, 제1 크랙방지층(240a)의 단위 면적당 격자점 밀도는 제2 크랙방지층(240b)의 단위 면적당 격자점 밀도와 동일할 수 있다.
본 실시예에 따르면, 크랙방지층(240)이 복수의 크랙방지층들(240a 내지 240d)을 포함함으로써, 상대적으로 하부에 위치하는 크랙방지층의 격자와 연결되지 않는 격자점을 포함하는 크랙방지층이 형성될 수 있다. 이에 따라, 격자의 분리에 의해 발생하는 결함 또는 크랙을 더욱 효과적으로 방지할 수 있다.
한편, 상기 복수의 크랙방지층들(240a 내지 240d)은 서로 다른 조성비를 갖는 질화물 반도체를 포함할 수 있으며, 또한, 복수의 층들이 주기적으로 반복 적층된 구조로 형성될 수도 있다. 나아가, 복수의 크랙방지층들(240a 내지 240d)은 초격자 구조로 형성될 수도 있다.
상술한 실시예에서, 크랙방지층(240)은 4개의 층을 포함하는 것으로 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 크랙방지층(240)은 적어도 2개 이상의 층을 포함할 수 있다.
다시 도 5를 참조하면, 크랙방지층(140) 상에 초격자층(150)을 형성할 수 있다. 초격자층(150)은 적어도 두 개의 층이 반복 적층되는 구조를 포함할 수 있다. 상기 적어도 두 개의 층은 질화물 반도체를 포함할 수 있으며, 예를 들어, AlGaN/GaN 적층 구조, AlGaN/AlGaN 적층 구조 등을 포함할 수 있다. 초격자층(150)은 제2 온도(T2)에서 형성될 수 있다. 초격자층(150)은 전위(dislocation) 또는 크랙 등의 결함이 크랙방지층(140)으로부터 활성층(160)에 전파되는 것을 방지하여, 활성층(160)의 결정성이 악화되는 것을 방지할 수 있다. 이에 따라, 본 실시예의 자외선 발광 소자의 내부양자효율을 향상시킬 수 있다. 한편, 초격자층(150)은 생략될 수도 있다.
이어서, 도 6을 참조하면, 초격자층(150) 상에 활성층(160)을 형성한다.
활성층(160)은 (Al, Ga, In)N을 포함할 수 있고, 질화물 반도체의 조성비를 조절하여 원하는 자외선 영역의 피크 파장을 갖는 광을 방출할 수 있다. 활성층(160)은 서로 교대로 적층된 장벽층들(미도시)과 우물층들(미도시)을 포함하여 다중양자우물구조(MQW)로 형성될 수 있다. 예를 들어, 약 700 내지 900℃의 온도 조건 및 약 100 내지 400 Torr의 압력 조건에서 Al을 포함하는 질화물 반도체로 형성된 장벽층들과 우물층들을 형성함으로써, 활성층(160)이 제공될 수 있다. 나아가, 활성층(160)의 장벽층 및/또는 우물층은 In을 포함할 수 있고, 예컨대, AlInGaN과 같은 4성분계 질화물 반도체로 형성될 수 있다. 활성층(160)이 In을 포함하는 경우, 크랙방지층(140)이 In을 포함하도록 크랙방지층(140) 성장 시, In 소스를 성장 챔버 내에 도입할 수 있다. 이에 따라, 크랙방지층(140)과 활성층(160), 특히, 활성층(160)의 장벽층 간의 격자 부정합을 완화시켜, 활성층(160)의 결정성을 향상시킬 수 있다.
덧붙여, 활성층(160)의 장벽층들 중 제1 도전형 반도체층(130)에 가장 가까이 위치하는 장벽층은 다른 장벽층들에 비해 Al 함량이 더 높을 수 있다. 제1 도전형 반도체층(130)에 가장 가까운 장벽층을 다른 장벽층들보다 더 큰 밴드갭을 갖도록 형성함으로써 전자의 이동 속도를 감소시켜 전자의 오버플로우를 효과적으로 방지할 수 있다.
다음, 도 7을 참조하면, 활성층(160) 상에 제2 도전형 반도체층(170)을 형성한다. 이에 따라, 도 7에 도시된 바와 같은 발광 소자가 제공될 수 있다.
제2 도전형 반도체층(170)은 활성층(160) 상에 성장될 수 있으며, 약 900 내지 1000℃의 온도 및 약 100 내지 400Torr의 압력에서 Al을 포함하는 Ⅲ 원자 소스, N 소스 및 도펀트 소스를 챔버 내로 도입하여, 약 0.2㎛ 이하의 두께로 형성될 수 있다. 제2 도전형 반도체층(170)은 AlGaN 또는 GaN과 같은 질화물 반도체를 포함할 수 있고, Mg과 같은 불순물을 더 포함하여 p형으로 도핑될 수 있다.
나아가, 제2 도전형 반도체층(170)은 오믹 컨택 저항을 낮추기 위한 델타 도핑층(미도시)을 더 포함할 수 있고, 전자차단층(미도시)을 더 포함할 수도 있다. 상기 전자차단층은 AlGaN층을 포함할 수 있다. 또한, 전자차단층은 제1 전자차단층(미도시), 및 상기 제1 전자차단층 상에 위치하는 제2 전자차단층(미도시)을 포함할 수 있고, 상기 제1 전자차단층은 제2 전자차단층보다 높은 Al 조성비를 가질 수 있다.
한편, 상술한 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)은 추가적인 층들을 더 포함할 수 있다. 예를 들어, 상기 반도체층들(130, 140, 150)은 초격자층, 고농도 도핑층 등을 더 포함하여, 발광 소자의 결정성 및 발광 효율을 향상시킬 수 있다.
도 7의 발광 소자는, 추가적인 공정을 통해 다양한 구조의 발광 소자로 제조될 수 있다. 이하, 도 12 내지 도 16을 참조하여 설명되는 실시예들을 통해 자외선 발광 소자의 구조에 관하여 설명한다. 다만, 본 발명이 후술하는 실시예들에 한정되는 것은 아니다.
먼저, 도 12는 본 발명의 다른 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
도 12의 자외선 발광 소자는, 성장 기판(110), 제1 도전형 반도체층(130), 크랙방지층(140), 활성층(160), 제2 도전형 반도체층(170), 제1 전극(181) 및 제2 전극(183)을 포함한다. 나아가, 상기 자외선 발광 소자는 버퍼층(121), 베이스 질화물층(123) 및 초격자층(150)을 더 포함할 수 있다.
도 12의 자외선 발광 소자는 도 7의 자외선 발광 소자로부터 제조될 수 있다. 도 7의 자외선 발광 소자에 있어서, 제2 도전형 반도체층(170), 활성층(160) 및 초격자층(150)을 부분적으로 제거하여, 제1 도전형 반도체층(130)을 부분적으로 노출시키고, 제1 도전형 반도체층(130) 및 제2 도전형 반도체층(170) 각각 상에 제1 및 제2 전극(181, 183)을 형성한다. 이에 따라, 도 12에 도시된 바와 같은 수평형 자외선 발광 소자가 제공될 수 있다.
도 13 내지 도 16은 본 발명의 또 다른 실시예에 따른 자외선 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들이다. 도 13 내지 도 16을 참조하여 설명되는 자외선 발광 소자는 도 7의 자외선 발광 소자로부터 제조될 수 있다. 이하, 본 실시예의 자외선 발광 소자 제조 방법에 관하여 설명한다.
도 13을 참조하면, 제2 도전형 반도체층(170) 상에 지지 기판(193)을 형성한다.
지지 기판(193)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(193)은 사파이어 기판, 질화갈륨 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판 등일 수 있다. 또한, 지지 기판(193)은 제2 도전형 반도체층(170)에 본딩되어 형성될 수 있고, 이에 따라, 지지 기판(193)과 제2 도전형 반도체층(170) 사이에서 이들을 본딩하는 본딩층(미도시)이 더 형성될 수 있다.
상기 본딩층은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층은 지지 기판(193)과 제2 도전형 반도체층(170)을 공정 본딩(Eutectic Bonding)할 수 있다. 지지 기판(193)이 도전성 기판인 경우, 본딩층은 제2 도전형 반도체층(170)과 지지 기판(193)을 전기적으로 연결한다.
나아가, 지지 기판(193)과 제2 도전형 반도체층(170) 사이에 반사층(미도시)이 더 형성될 수 있다. 상기 반사층은 반사 금속층(미도시) 및 베리어 금속층(미도시)을 포함할 수 있고, 상기 베리어 금속층은 상기 반사 금속층을 덮도록 형성될 수 있다.
상기 반사 금속층은 증착 방법을 통해서 형성될 수 있다. 반사 금속층은 광을 반사시키는 역할을 할 수 있고, 또한, 제2 도전형 반도체층(170)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 자외선에 대해 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하다. 상기 반사 금속층은, 예를 들어, Ni, Mg, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함할 수 있다. 한편, 상기 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지한다. 이에 따라, 상기 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다. 베리어 금속층은 Ni, Cr, Ti, W, Pt 등을 포함할 수 있으며, 다중층으로 형성될 수 있다.
이와 달리, 지지 기판(193)과 제2 도전형 반도체층(170) 사이에 위치하는 투명 전극을 더 형성할 수도 있으며, 상기 투명 전극은 ITO, IZO, AZO 등과 같은 도전성 산화물, 및 Ni/Au와 같은 금속성 투명 전극 중 적어도 하나를 포함할 수 있다.
도 14를 참조하면, 성장 기판(110)을 제1 도전형 반도체층(130)으로부터 분리한다. 특히, 성장 기판(110)은 베이스 질화물층(123) 또는 버퍼층(121)에서 분리될 수 있다.
성장 기판(110)을 제1 도전형 반도체층(130)으로부터 분리하는 것은, 레이저 리프트 오프 방법을 이용하여 성장 기판(110)을 분리하는 것을 포함할 수 있다. 도 14에 도시된 바와 같이, 성장 기판(110)에서 제1 도전형 반도체층(130)을 향하는 방향으로 레이저(L)를 조사하여 베이스 질화물층(123)을 분해할 수 있고, 이어서, 성장 기판(110)을 제1 도전형 반도체층(130)으로부터 분리할 수 있다. 이때, 성장 기판(110)은 사파이어 기판일 수 있고, 베이스 질화물층(123)은 GaN, 또는 AlGaN을 포함할 수 있다.
본 실시예에 따르면, GaN 또는 AlGaN을 포함하는 베이스 질화물층(123)이 제1 도전형 반도체층(130)과 성장 기판(110)의 사이에 개재되어, KrF 엑시머 레이저를 이용하더라도 용이하게 성장 기판(110)을 분리할 수 있다. 따라서, 종래에 자외선 발광 소자에서 레이저 리프트 오프를 이용하여 성장 기판을 분리하기 어려웠던 문제를 해결할 수 있다.
또한, GaN을 포함하는 버퍼층(121)을 형성하고, GaN 또는 Ga의 조성비가 상대적으로 높은 AlGaN을 포함하는 베이스 질화물층(123)을 형성하여 자외선 발광 소자를 제조하는 경우에, AlN 버퍼층을 형성하여 자외선 발광 소자를 제조하는 경우에 비해 제1 도전형 반도체층(130)에 크랙이 발생할 확률이 높다. 즉, 사파이어 기판과 제1 도전형 반도체층(130) 사이에 Ga의 조성비가 상대적으로 높은 질화물 반도체층이 형성되는 경우, 제1 도전형 반도체층(130)에 인가되는 스트레스에 의하여 크랙이 발생할 확률이 더 높다. 따라서, 종래에는 제1 도전형 반도체층(130)에 발생하는 크랙을 방지하기 위하여 GaN을 포함하는 버퍼층(121) 또는 GaN 또는 Ga의 조성비가 상대적으로 높은 AlGaN을 포함하는 베이스 질화물층(123)을 성장 기판(110)과 제1 도전형 반도체층(130) 사이에 형성하는 것이 어려웠다.
그러나 본 발명의 실시예들에 따르면, 크랙방지층(140)을 형성함으로써, 제1 도전형 반도체층(130)이 형성 전에 GaN을 포함하는 버퍼층(121) 또는 GaN 또는 Ga의 조성비가 상대적으로 높은 AlGaN을 포함하는 베이스 질화물층(123)을 형성하더라도 제1 도전형 반도체층(130)에 발생하는 크랙을 효과적으로 방지할 수 있다. 이에 따라, 성장 기판(110)이 분리된 수직형 발광 소자 또는 플립칩형 발광 소자를 제조하기 위한 성장 기판(110) 분리 공정에 레이저 리프트 오프 공정을 적용할 수 있다. 따라서, 성장 기판(110) 분리가 용이한 자외선 발광 소자 제조 방법 및 이를 이용하여 제조된 자외선 발광 소자가 제공될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 성장 기판(110)과 반도체층들 사이에 추가적인 층들(예를 들어, 희생층)을 더 형성하여, 화학적 리프트 오프 또는 스트레스 리프트 오프, 열적 리프트 오프 등을 이용하여 성장 기판(110)을 분리할 수 있다. 또한, 성장 기판(110)을 그라인딩, 래핑 등의 물리/화학적 방법을 이용하여 제거할 수도 있다.
도 15를 참조하면, 성장 기판(110)이 분리된 후, 제1 도전형 반도체층(130) 상에 잔류하는 다른 반도체층들(예를 들어, 베이스 질화물층(123) 및/또는 버퍼층(121)의 잔류물들)을 제거하여, 제1 도전형 반도체층(130)의 일면을 노출시킬 수 있다. 제1 도전형 반도체층(130)의 상부에 위치하는 잔류층들은 화학적 및/또는 물리적인 방법, 또는 식각 등에 의해 제거될 수 있고, 예를 들어, CMP, 래핑, 습식 식각, 및 건식 식각 중 적어도 하나의 방법을 이용할 수 있다.
도 16을 참조하면, 제1 도전형 반도체층(130) 상에 제1 전극(191)을 형성함으로써, 도 16에 도시된 바와 같은 수직형 자외선 발광 다이오드가 제공될 수 있다. 나아가, 제1 전극(191)을 형성하기 전 또는 후에, 제1 도전형 반도체층(130)의 표면 거칠기를 증가시켜 러프니스(130R)를 더 형성할 수 있다.
제1 도전형 반도체층(130)의 표면 거칠기를 증가시키는 것은, 건식 식각, 습식 식각, 및 전기화학 식각 등을 이용하는 것을 포함할 수 있으며, 예컨대, PEC(Photo-Enhanced Chemical) 식각, 황인산 용액(sulfuric-phosphoric acid solution)을 이용한 식각, 또는 수산화용액(KOH, NaOH)을 이용한 식각 등일 수 있다. 러프니스의 크기는 식각 조건에 따라 다양하게 결정되며, 예컨대, 평균 높이가 1.5㎛ 이하일 수 있다. 러프니스를 형성함으로써, 본 발명의 자외선 발광 소자의 광 추출 효율을 향상시킬 수 있다.
한편, 제1 도전형 반도체층(130)의 표면 거칠기를 증가시키는 것은, 제1 전극(191)을 형성하기 전에 수행될 수도 있고, 제1 전극(191)을 형성한 후에 수행될 수도 있다. 또한, 제1 도전형 반도체층(130)의 표면에서, 제1 전극(191)이 형성되는 영역에는 러프니스(130R)가 형성되지 않을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 전극(191)과 제1 도전형 반도체층(130) 간의 접촉 저항을 고려하여, 선택적으로 제1 전극(191)이 형성되는 영역에 러프니스(130R)를 형성할 수도 있다.
제1 전극(191)은 제1 도전형 반도체층(130) 상에 증착 및 리프트 오프 공정 등을 이용하여 형성될 수 있고, 단일층 또는 다중층으로 이루어질 수 있다. 제1 전극(191)은 Ti, Pt, Au, Cr, Ni, Al 등과 같은 금속을 포함할 수 있으며, 제1 도전형 반도체층(130)과 오믹 컨택할 수 있다.
한편, 도면들을 참조하여 설명한 실시예에서는, 성장 기판(110)이 제거된 수직형 발광 소자를 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 상술한 제조 방법은 성장 기판(110)이 제거되는 플립칩형 발광 다이오드에도 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.
Claims (21)
- 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 크랙방지층;
상기 크랙방지층 상에 위치하는 활성층; 및
상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고,
상기 크랙방지층은, 상기 제1 도전형 반도체층과 상기 크랙방지층의 계면에서, 상기 제1 도전형 반도체층의 격자와 연결되는 제1 격자점 및 상기 제1 도전형 반도체층의 격자와 연결되지 않는 제2 격자점을 포함하는 자외선 발광 소자.
- 청구항 1에 있어서,
상기 제1 도전형 반도체층과 상기 크랙방지층의 계면에서, 상기 크랙방지층의 단위 면적당 격자점 밀도(density of lattice point)는 상기 제1 도전형 반도체층의 단위 면적당 격자점 밀도보다 높은 자외선 발광 소자.
- 청구항 1에 있어서,
상기 제1 도전형 반도체층은, 상부 방향으로 갈수록 격자 거리가 증가하는 크랙 유발 부분을 포함하는 자외선 발광 소자.
- 청구항 3에 있어서,
상기 크랙 유발 부분의 최상부의 수평 격자 거리는 상기 제1 도전형 반도체층 내의 평균 수평 격자 거리보다 큰 자외선 발광 소자.
- 청구항 3에 있어서,
상기 제2 격자점 중 적어도 일부는 상기 크랙 유발 부분 상에 위치하는 자외선 발광 소자.
- 청구항 1에 있어서,
상기 크랙방지층은 복수의 층으로 이루어지고,
상기 복수의 층들 중 적어도 하나의 층은, 상기 적어도 하나의 층의 아래의 층의 격자와 연결되지 않는 격자점을 포함하는 자외선 발광 소자.
- 청구항 6에 있어서,
상기 크랙방지층의 복수의 층들은 초격자 구조로 형성되는 자외선 발광 소자.
- 청구항 1에 있어서,
상기 제1 도전형 반도체층 및 상기 크랙방지층 각각은 Al 및 Ga을 포함하는 질화물계 반도체를 포함하는 자외선 발광 소자.
- 청구항 8에 있어서,
상기 크랙방지층은 In을 더 포함하고,
상기 활성층은 장벽층과 우물층을 포함하는 다중양자우물구조로 이루어지되, 상기 장벽층은 Al, Ga 및 In을 포함하는 질화물계 반도체를 포함하는 자외선 발광 소자.
- 청구항 1에 있어서,
상기 제1 도전형 반도체층의 아래에 위치하는 성장 기판을 더 포함하고, 상기 성장 기판의 열 팽창 계수는 상기 제1 도전형 반도체층의 열 팽창 계수보다 큰 자외선 발광 소자.
- 청구항 1에 있어서,
상기 크랙방지층과 상기 활성층 사이에 위치하는 초격자층을 더 포함하는 자외선 발광 소자.
- 청구항 1에 있어서,
상기 제1 도전형 반도체층의 아래에 위치하며, 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및
상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 더 포함하는 자외선 발광 소자.
- 청구항 1에 있어서,
상기 크랙방지층은 5 내지 15nm의 두께를 갖는 자외선 발광 소자.
- 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 크랙방지층;
상기 크랙방지층 상에 위치하는 활성층; 및
상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고,
상기 제1 도전형 반도체층과 상기 크랙방지층의 계면 상부의 격자 밀도는 상기 계면 하부의 격자 밀도보다 큰 자외선 발광 소자.
- 청구항 14에 있어서,
상기 크랙방지층은 상기 제1 도전형 반도체층보다 낮은 온도에서 성장되며,
상기 크랙방지층의 성장 과정에서, 상기 제1 도전형 반도체층의 격자와 연결되지 않는 격자가 형성되는 자외선 발광 소자.
- 성장 기판 상에 제1 도전형 반도체층을 형성하고;
상기 제1 도전형 반도체층 상에 크랙방지층을 형성하고;
상기 크랙방지층 상에 활성층을 형성하고; 및
상기 활성층 상에 제2 도전형 반도체층을 형성하는 것을 포함하고,
상기 크랙방지층은 상기 제1 도전형 반도체층보다 낮은 성장 온도에서 형성되며,
상기 크랙방지층을 형성하는 것은, 상기 제1 도전형 반도체층의 격자와 연결되지 않은 제1 격자점을 형성하는 것을 포함하는 자외선 발광 소자 제조 방법.
- 청구항 16에 있어서,
상기 크랙방지층을 형성하는 시간 동안, 상기 시간 중 적어도 일부의 시간 동안 성장 챔버 내의 온도가 시간에 따라 감소하는 자외선 발광 소자 제조 방법.
- 청구항 17에 있어서,
상기 제1 도전형 반도체층은 제1 온도에서 성장되고, 상기 활성층은 상기 제1 온도보다 낮은 제2 온도에서 성장되며,
상기 크랙방지층은 상기 제1 온도에서 제2 온도로 감온하는 동안 성장되는 자외선 발광 소자 제조 방법.
- 청구항 18에 있어서,
상기 제1 온도에서 제2 온도로 감온하는 동안, 상기 제1 도전형 반도체층에 크랙 유발 부분이 형성되고,
상기 크랙방지층의 제1 도전형 반도체층의 격자와 연결되지 않은 제1 격자점은 상기 크랙 유발 부분 상에 형성되는 자외선 발광 소자 제조 방법.
- 청구항 16에 있어서,
상기 크랙방지층을 형성하는 것은, 상기 제1 도전형 반도체층의 격자와 연결되는 제2 격자점을 형성하는 것을 더 포함하는 자외선 발광 소자 제조 방법.
- 청구항 16에 있어서,
상기 크랙방지층을 형성하는 것은, 상기 크랙방지층 형성 과정 동안 성장 챔버 내로 소스를 도입하지 않고, 상기 제1 도전형 반도체층의 형성하기 위해 성장 챔버 내로 도입된 소스들 중 잔류하는 소스들에 의해 상기 크랙방지층이 성장되는 것을 포함하는 자외선 발광 소자 제조 방법.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150045557A KR102347387B1 (ko) | 2015-03-31 | 2015-03-31 | 자외선 발광 소자 |
| EP16773395.5A EP3278372B1 (en) | 2015-03-31 | 2016-03-28 | Uv light emitting device |
| EP21190742.3A EP3926696A1 (en) | 2015-03-31 | 2016-03-28 | Uv light emitting device |
| CN201680020506.6A CN107534073B (zh) | 2015-03-31 | 2016-03-28 | Uv发光装置 |
| US15/563,526 US10374123B2 (en) | 2015-03-31 | 2016-03-28 | UV light emitting device |
| PCT/KR2016/003149 WO2016159614A1 (en) | 2015-03-31 | 2016-03-28 | Uv light emitting device |
| JP2017551155A JP6505248B2 (ja) | 2015-03-31 | 2016-03-28 | 紫外線発光素子 |
| CN201911375106.9A CN111129239B (zh) | 2015-03-31 | 2016-03-28 | 紫外线发光元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150045557A KR102347387B1 (ko) | 2015-03-31 | 2015-03-31 | 자외선 발광 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160117012A KR20160117012A (ko) | 2016-10-10 |
| KR102347387B1 true KR102347387B1 (ko) | 2022-01-06 |
Family
ID=57006211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150045557A KR102347387B1 (ko) | 2015-03-31 | 2015-03-31 | 자외선 발광 소자 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10374123B2 (ko) |
| EP (2) | EP3926696A1 (ko) |
| JP (1) | JP6505248B2 (ko) |
| KR (1) | KR102347387B1 (ko) |
| CN (2) | CN111129239B (ko) |
| WO (1) | WO2016159614A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195742B (zh) * | 2017-07-17 | 2019-04-30 | 圆融光电科技股份有限公司 | 紫外led的制备方法及紫外led |
| JP2019036629A (ja) * | 2017-08-15 | 2019-03-07 | 国立研究開発法人理化学研究所 | 深紫外発光ダイオードおよびそれを備える電気機器 |
| US11342479B2 (en) * | 2018-09-11 | 2022-05-24 | Facebook Technologies, Llc | Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02295133A (ja) * | 1989-05-10 | 1990-12-06 | Hitachi Ltd | 結晶構造及びその製造方法 |
| JPH04324645A (ja) * | 1991-04-24 | 1992-11-13 | Hitachi Cable Ltd | 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ |
| JP3121202B2 (ja) * | 1994-05-10 | 2000-12-25 | エア・ウォーター株式会社 | 発光素子およびその製法 |
| JP2900990B2 (ja) * | 1995-11-24 | 1999-06-02 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
| EP0772249B1 (en) * | 1995-11-06 | 2006-05-03 | Nichia Corporation | Nitride semiconductor device |
| US6695913B1 (en) * | 1997-07-10 | 2004-02-24 | Sharp Kabushiki Kaisha | III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials |
| JP3557876B2 (ja) * | 1997-10-10 | 2004-08-25 | 豊田合成株式会社 | ＧａＮ系半導体素子及びその製造方法 |
| JP3557875B2 (ja) | 1997-10-10 | 2004-08-25 | 豊田合成株式会社 | ＧａＮ系半導体素子及びその製造方法 |
| WO2001095446A1 (fr) * | 2000-06-08 | 2001-12-13 | Nichia Corporation | Dispositif de laser a semi-conducteur et son procede de fabrication |
| CN1147010C (zh) * | 2000-11-16 | 2004-04-21 | 中国科学院半导体研究所 | 自钝化非平面结三族氮化物半导体器件及其制造方法 |
| JP3548735B2 (ja) | 2001-06-29 | 2004-07-28 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| JP2004179452A (ja) * | 2002-11-28 | 2004-06-24 | Shin Etsu Handotai Co Ltd | ヘテロエピタキシャルウエーハ |
| JP2004281553A (ja) * | 2003-03-13 | 2004-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 発光ダイオード |
| US8772060B2 (en) * | 2008-09-16 | 2014-07-08 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp |
| US8227791B2 (en) | 2009-01-23 | 2012-07-24 | Invenlux Limited | Strain balanced light emitting devices |
| JP5316210B2 (ja) * | 2009-05-11 | 2013-10-16 | 住友電気工業株式会社 | 窒化物半導体発光素子 |
| TW201138149A (en) * | 2009-08-21 | 2011-11-01 | Univ California | Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations |
| CN102136536A (zh) * | 2010-01-25 | 2011-07-27 | 亚威朗(美国) | 应变平衡发光器件 |
| KR20120079393A (ko) | 2011-01-04 | 2012-07-12 | (주)세미머티리얼즈 | 반도체 발광소자의 제조방법 |
| JP5662184B2 (ja) | 2011-02-01 | 2015-01-28 | 日本碍子株式会社 | 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法 |
| CN102637793B (zh) * | 2011-02-15 | 2015-08-12 | 展晶科技(深圳)有限公司 | 三族氮化合物半导体紫外光发光二极管 |
| JP5945409B2 (ja) | 2011-12-09 | 2016-07-05 | スタンレー電気株式会社 | 半導体素子とその製造方法 |
| JP5874593B2 (ja) * | 2011-12-23 | 2016-03-02 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子とその製造方法 |
| JP5319810B2 (ja) * | 2012-03-08 | 2013-10-16 | 株式会社東芝 | 窒化物半導体層の製造方法 |
| KR20140090801A (ko) * | 2013-01-10 | 2014-07-18 | 엘지이노텍 주식회사 | 발광소자 |
| JP6265328B2 (ja) * | 2013-07-29 | 2018-01-24 | 国立大学法人 名古屋工業大学 | 半導体積層構造およびこれを用いた半導体素子 |
| KR20150015760A (ko) * | 2013-08-01 | 2015-02-11 | 서울바이오시스 주식회사 | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 |
| CN105580146B (zh) * | 2013-09-23 | 2018-09-21 | 传感器电子技术股份有限公司 | 用于光电子器件的iii族氮化物异质结构 |
-
2015
- 2015-03-31 KR KR1020150045557A patent/KR102347387B1/ko active IP Right Grant
-
2016
- 2016-03-28 CN CN201911375106.9A patent/CN111129239B/zh active Active
- 2016-03-28 JP JP2017551155A patent/JP6505248B2/ja active Active
- 2016-03-28 WO PCT/KR2016/003149 patent/WO2016159614A1/en active Application Filing
- 2016-03-28 EP EP21190742.3A patent/EP3926696A1/en active Pending
- 2016-03-28 CN CN201680020506.6A patent/CN107534073B/zh active Active
- 2016-03-28 US US15/563,526 patent/US10374123B2/en active Active
- 2016-03-28 EP EP16773395.5A patent/EP3278372B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180090640A1 (en) | 2018-03-29 |
| US10374123B2 (en) | 2019-08-06 |
| EP3278372A4 (en) | 2018-10-31 |
| EP3278372B1 (en) | 2021-08-18 |
| WO2016159614A1 (en) | 2016-10-06 |
| CN107534073A (zh) | 2018-01-02 |
| EP3278372A1 (en) | 2018-02-07 |
| CN107534073B (zh) | 2020-02-07 |
| JP2018511945A (ja) | 2018-04-26 |
| CN111129239B (zh) | 2024-04-02 |
| EP3926696A1 (en) | 2021-12-22 |
| CN111129239A (zh) | 2020-05-08 |
| JP6505248B2 (ja) | 2019-04-24 |
| KR20160117012A (ko) | 2016-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9496455B2 (en) | UV light emitting diode and method of fabricating the same | |
| KR102538001B1 (ko) | 자외선 발광 소자 | |
| KR100580751B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| US9263255B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
| US9520533B2 (en) | Ultraviolet light emitting device separated from growth substrate and method of fabricating the same | |
| KR102098250B1 (ko) | 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법 | |
| US20120112188A1 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
| US11355664B2 (en) | Aluminum nitride substrate removal for ultraviolet light-emitting devices | |
| JP5060055B2 (ja) | 窒化化合物半導体基板及び半導体デバイス | |
| KR102347387B1 (ko) | 자외선 발광 소자 | |
| KR20100061131A (ko) | 수직구조 질화갈륨계 반도체 발광소자의 제조방법 | |
| JP2009123836A (ja) | 窒化物半導体発光素子 | |
| KR20150015760A (ko) | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 | |
| KR101850537B1 (ko) | 반도체 소자 | |
| KR101765903B1 (ko) | 발광소자, 그 제조방법 및 발광소자 패키지 | |
| KR101436385B1 (ko) | 3족 질화물 반도체 발광소자 | |
| KR20130065097A (ko) | 발광 소자의 제조 방법 | |
| JP2008288538A (ja) | ＩＩＩ族窒化物発光デバイスのためのｐ型層 | |
| KR20160147427A (ko) | 자외선 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |