CN105580146B - 用于光电子器件的iii族氮化物异质结构 - Google Patents

用于光电子器件的iii族氮化物异质结构 Download PDF

Info

Publication number
CN105580146B
CN105580146B CN201480052198.6A CN201480052198A CN105580146B CN 105580146 B CN105580146 B CN 105580146B CN 201480052198 A CN201480052198 A CN 201480052198A CN 105580146 B CN105580146 B CN 105580146B
Authority
CN
China
Prior art keywords
layer
heterojunction
nanometers
iii
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480052198.6A
Other languages
English (en)
Other versions
CN105580146A (zh
Inventor
R·杰因
M·S·沙特阿洛夫
杨锦伟
A·杜博尔因斯基
M·舒尔
R·格斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensor Electronic Technology Inc
Original Assignee
Sensor Electronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=52689521&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN105580146(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sensor Electronic Technology Inc filed Critical Sensor Electronic Technology Inc
Publication of CN105580146A publication Critical patent/CN105580146A/zh
Application granted granted Critical
Publication of CN105580146B publication Critical patent/CN105580146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

描述了用于光电子器件中的异质结构。异质结构的一个或多个参数可以被配置用于提高相应的光电子器件的可靠性。可以在配置异质结构的n型和/或p型侧的各种参数时考虑用来产生器件的有源结构的材料。

Description

用于光电子器件的III族氮化物异质结构
相关申请的交叉引用
本申请要求2013年9月23日提交的题目为“Group III Nitride Heterostructurefor Ligth Emission and Sensing”的共同未决的美国临时申请号61/881,192的权益，并通过因引用将其并入本文。
技术领域
本公开内容一般地涉及光电子器件，更具体地，涉及用于制造光电子器件的III族氮化物异质结构。
背景技术
具有高效率及高可靠性的电子和光电子器件(例如，基于III族氮化物的发光二极管(LED))的发展取决于许多因素。这样的因素包括：半导体层的质量、有源层设计和接触质量。设计高质量的半导体层对于包含紫外发光二极管(UV LED)的若干电子和光电子器件尤其重要。半导体层的质量由半导体层内的若干位错以及存在于材料内的应力决定。当应力变得大于阈值应力时，结构的可靠性可以由于在器件的操作期间形成载流子捕获缺陷而受到损害。器件的导电特性同样可以由于裂纹和缺陷的形成而在器件操作期间被改变。而且，导致的结温度升高还会影响器件的可靠性和效率。
要降低器件内的整体应力并进一步降低位错密度，需要仔细选择外延层。另外，需要精心挑选的势垒和量子阱以在没有对有源层强加过大的应力和应变的情况下产生目标发射波长。而且，控制p型层内的应力是必不可少的，以便确保器件的可靠性。
现有的方案一直力图在不牺牲器件的电学性质的情况下控制应力。在一种方案中，使半导体结构生长于原生氮化铝(AlN)基板上。在AlN晶体基板上生长的好处是在基板与其余半导体层之间的晶格失配小。尽管如此，在AlN基板上进行制造是困难的且昂贵的。而且，只可以制造尺寸相对较小的AlN基板，从而导致器件成品率小。
当前，标准的方法包括在由蓝宝石、碳化硅(SiC)等制成的基板上外延生长III族氮化物半导体。然而，基板与外延生长的半导体层之间的晶格常数和热膨胀系数显著不同。结果，在外延生长期间可能在半导体层内形成裂纹、位错及凹坑。半导体层的质量可能受到缺陷、组分不均匀性及掺杂浓度的不均匀性进一步影响。
为了解决该问题，人们已经开发出各种技术，用于通过生长可以吸收基板引起的应力的缓冲层来减轻基板的影响，并且一般地提供与后续的外延层紧密晶格匹配的层。例如，一种方案寻求通过在硅基板与III族氮化物半导体层之间提供基于AlN的超晶格缓冲层来在硅基板上产生高度结晶的III族氮化物半导体层(其中防止了裂纹形成)，所述基于AlN的超晶格缓冲层具有由AlxGa1-xN(其中Al含量x：0.5＜x＜1)制成的多个第一层以及由AlyGa1-yN(其中Al含量y：0.01＜y＜0.2)制成的多个第二层，所述多个第一层与所述多个第二层交替堆叠。
在用于获得高度结晶的III族氮化物半导体层的另一种方案中，III族氮化物半导体层通过在硅基板上形成AlN缓冲层并且在AlN缓冲层上依次堆叠组成渐变层(具有为使铝含量沿晶体生长方向降低而渐变的组成)以及超晶格复合层(其中高含率层和低含率层交替堆叠)而形成于超晶格复合层上。
在另外一种方案中，AlN缓冲层使用金属有机化学气相沉积(MOCVD)生长于蓝宝石基板上。生长条件使用两步生长技术来优化，其中第一步生长在低温(1200℃)下完成，紧跟着在高温(1270℃)下进行第二步生长。在第一步生长中，尽管在1.2和4.0的V/III比下观察到了微晶岛，但是通过将V/III比降低至1.5使基板完全被二维生长的AlN覆盖。该方案据报道在第二步生长之后可得到几乎无凹坑的平坦表面。
方案一直力图通过MOCVD工艺的优化来控制AlN缓冲层的生长。例如，在一种方案中，AlN缓冲层的生长条件得到了研究，以在蓝宝石基板上制作高质量的AlN层。三甲基铝(TMA)和氨(NH3)被分别用作Al和N的前体。在生长之前，基板在1000-1100℃下于H2气氛中清洁十分钟。AlN缓冲层然后在2763的V/III比下生长，生长温度从800℃变化到1250℃，厚度为5-50nm。最后，1μm的AlN层以584的V/III比在30Torr的气压下在1430℃下生长。
基板对电子迁移率的影响可以通过测量在生长于各种基板上的调制掺杂的Al0.2Ga0.8N-GaN异质结构中的电子迁移率来证实。例如，图1A和1B示出了蓝宝石基板、导电的6H-SiC基板和绝缘的4H-SiC基板的作为在异质界面处的薄层电子密度ns的函数的电子迁移率的测量结果。如这些测量结果所示，与蓝宝石基板相比，在SiC基板上获得了稍微更高的电子迁移率。与蓝宝石基板相比，更高的电子迁移率可以归因于在SiC基板上生长的层质量更高，可能是因为AlGaN与SiC之间的晶格常数失配较低。
AlGaN/AlGaN异质结构以及AlGaN/GaN异质结构具有与产生于层内的位错关联的各种陷阱。例如，图2示出了与根据现有技术的此类异质结构关联的各种陷阱。
在异质结构(例如，AlGaN/GaN异质结构)中的应力/应变水平取决于层厚。例如，图3示出了在根据现有技术的生长于厚的GaN基板上的Al0.25Ga0.75N层内的相对应变。当层厚增加时，所产生的应力由于位错及其它缺陷(例如，应力松弛)的形成而降低。例如，在突变界面之前，应变是高的。然而，随着进一步移动远离突变界面，应变由于位错的存在而松弛。对于好的近似而言，应力线性地且成比例地取决于层内的应变。因此，如图3所示，对于突变界面，应力快速下降，而对于渐变界面，应力下降得更慢。
层的临界厚度可以被定义为位错在能量方面变得有利时的厚度。对于AlGaN层，临界厚度取决于Al的摩尔比。例如，图4示出了临界厚度对在根据现有技术的AlGaN/GaN异质结构内的AlGaN层的铝摩尔比的依赖关系。如图所示，随着Al的摩尔比增加，由于晶格失配而存在的应力同样增加，这会导致AlGaN层临界厚度的不断减小。
发明内容
本发明的各个方面提供了用于光电子器件中的异质结构以及所得到的光电子器件。异质结构的一个或多个参数可以被配置用于提高相应的光电子器件的可靠性。可以在配置异质结构的n型和/或p型侧的各种参数时考虑用来创建器件的有源结构的材料。
本发明的第一个方面提供了一种异质结构，包括：基板；位于基板上的AlN缓冲层；位于缓冲层上的AlxGa1-xN/Alx’Ga1-x’N第一超晶格结构，其中0.6＜x≤1，0.1＜x’＜0.9，且x＞x’，并且其中在第一超晶格结构中的每个层都具有小于或等于100纳米的厚度；位于第一超晶格结构上的AlyGa1-yN/Aly’Ga1-y’N第二超晶格结构，其中y’＜x’，0.6＜y≤1，0.1＜y’＜0.8，且y＞y’，并且其中在第二超晶格结构中的每个层都具有小于100纳米的厚度；位于第二超晶格结构上的AlzGa1-zN n型层，其中0.1＜z＜0.75且z＜y’；以及AlbGa1-bN/AlqGa1-qN有源结构，其中b-q＞0.05。
本发明的第二个方面提供了一种异质结构，包括：基板；位于基板上的缓冲层，其中该缓冲层由包含铝的III族氮化物材料形成；位于缓冲层上的渐变结构，其中该渐变结构由具有从底异质界面处的铝摩尔分数减小到顶异质界面处的铝摩尔分数的铝摩尔分数的III族氮化物材料形成；位于渐变结构上的n型层，其中该n型层由包含具有摩尔分数z的铝的III族氮化物材料形成，并且其中0.1＜z≤0.9；包含量子阱和势垒的有源结构，其中该量子阱由包含具有摩尔分数q的铝的III族氮化物材料形成，并且该势垒由包含具有摩尔分数b的铝的III族氮化物材料形成，并且其中b-q＞0.05；位于有源结构上的电子阻挡层，其中该电子阻挡层由包含具有摩尔分数B的铝的III族氮化物材料形成，并且其中B至少为1.05＊b；位于电子阻挡层上的p型GaN层；以及位于电子阻挡层与GaN层之间的渐变p型层，其中该渐变p型层具有从在电子阻挡层与渐变p型层之间的异质界面处的B减小到在渐变p型层与GaN层之间的异质界面处的0的铝摩尔分数。
本发明的第三个方面提供了一种制造器件的方法，该方法包括：为器件创建器件设计，其中该创建包括基于在所述器件的异质结构中的有源结构配置所述异质结构的n型侧，所述异质结构包含基于器件的目标波长的量子阱和势垒，其中该量子阱由包含具有摩尔分数q的铝的III族氮化物材料形成，而该势垒由包含具有摩尔分数b的铝的III族氮化物材料形成，并且其中b-q＞0.05，其中该配置包括：配置位于异质结构的有源结构和缓冲层之间的渐变结构，其中该渐变结构由具有从底异质界面处的铝摩尔分数减小到顶异质界面处的铝摩尔分数的铝摩尔分数的III族氮化物材料形成；并且配置位于渐变结构与有源结构之间的n型层，其中该n型层由包含具有摩尔分数z的铝的III族氮化物材料形成，所述摩尔分数z是基于下列项中的至少一项选择的：b或q；并且根据该器件设计来制造器件。
本发明的例示性方面被设计用于解决一个或多个本文所描述的问题和/或一个或多个未讨论的其它问题。
附图说明
根据下面结合示出本发明的各个方面的附图进行的关于本发明的各个方面的详细描述，将会更容易理解本公开内容的这些及其它特征。
图1A和1B示出了根据现有技术的作为薄层电子密度的函数的不同基板的电子迁移率测量结果。
图2示出了与根据现有技术的各种异质结构关联的各种陷阱。
图3示出了在根据现有技术生长于厚的GaN基板上的Al0.25Ga0.75N层内的相对应变。
图4示出了临界厚度对在根据现有技术的AlGaN/GaN异质结构中的AlGaN层的铝摩尔比的依赖关系。
图5示出了根据一种实施例的一种例示性异质结构。
图6示出了根据另一种实施例的一种例示性异质结构。
图7示出了根据一种实施例的另一种例示性异质结构。
图8示出了根据一种实施例的再一种例示性异质结构。
图9示出了根据一种实施例的包含p型层的例示性异质结构。
图10示出了根据一种实施例的例示性倒装发光二极管的示意性结构。
图11示出了根据一种实施例的用于制造电路的例示性流程图。
应当注意，这些图可以是不按比例的。附图旨在只是描绘本发明的典型方面，而因此不应被理解为对本发明的范围的限定。在附图中，相同的附图标记在各图间代表相同的元件。
具体实施方式
如上所述，本发明的各个方面提供了用于光电子器件中的异质结构以及所产生的光电子器件。异质结构的一个或多个参数可以被配置用于提高相应的光电子器件的可靠性。可以在配置异质结构的n型和/或p型侧的各种参数时考虑用来产生器件的有源结构的材料。
一种例示性的实施例可以通过异质结构的若干参数的同时优化来提高器件的可靠性。这些参数可以包括：半导体层的组成分布；半导体层的掺杂分布；以及半导体层的厚度。另外，对在半导体层内的应变以及得到的极化场的优化同样可以提高相应器件的可靠性。
如本文所使用的，除非另有指出，否则术语“集合”意指一个或多个(即，至少一个)并且短语“任何解决方案”意指任何当前已知的或以后开发出的解决方案。另外，除非另有指出，否则术语“大约(approximately)”及类似的术语意指在+/-10％内。同样如本文所使用的，当层允许具有目标波长的辐射的至少10％(按法向入射照射到层的界面上)通过其中时，则该层是透明层。而且，如本文所使用的，当层将具有目标波长的辐射的至少10％(按法向入射照射到层的界面上)反射时，则该层是反射层。在一种实施例中，辐射的目标波长与由有源结构在相应的器件的操作期间发射或感测到的辐射的波长(例如，峰值波长+/-5纳米)对应。对于给定的层，波长可以在所考虑的材料中进行测量，并且可以取决于材料的折射率。
转至附图，图5示出了根据一种实施例的例示性异质结构10。异质结构10可以被配置用于光发射和/或光感测。在这个意义上，异质结构10可以被用于制造光电子器件，例如，常规的或超级发光的(super luminescent)发光二极管(LED)、发光激光器、激光二极管、光传感器、紫外光传感器、光电检测器、光电二极管和/或雪崩二极管等。在一种例示性的实施例中，光电子器件被配置用于作为发光器件来操作，例如，发光二极管(LED)。在这种情况下，在光电子器件的操作期间，与带隙相当的偏压的施加会导致异质结构10的有源结构22发射电磁辐射。由异质结构10发射的电磁辐射可以具有在任意波长范围内的峰值波长，包括可见光、紫外光辐射、深紫外光辐射和/或红外光等。在一种实施例中，异质结构10被配置用于发射具有在紫外光的波长范围内的主波长的辐射。在更具体的实施例中，主波长在大约210纳米至大约350纳米的波长范围内。
异质结构10包括基板12、与基板12相邻的缓冲层14、与缓冲层14相邻的第一超晶格结构16、与第一超晶格结构16相邻的第二超晶格结构18、与第二超晶格结构18相邻的n型层20(例如，包覆层(cladding layer)、电子供应层和/或接触层等)，以及与n型层20相邻的有源结构22。在一种实施例中，每个后续的结构/层均使用任何解决方案外延生长于前一结构/层上。基板12可以是蓝宝石、碳化硅(SiC)、硅(Si)、GaN、AlGaN、AlON、LiGaO2或者别的合适材料，并且缓冲层14可以由AlN和/或AlGaN/AlN超晶格等组成。
在一种例示性的实施例中，异质结构10是基于III-V族材料的异质结构，在该异质结构中各个层/结构中的一些或所有由选自III-V族材料体系的元素形成。在另更具体的例示性实施例中，异质结构10的各个层由基于III族氮化物的材料形成。III族氮化物材料包含一种或多种III族元素(例如，硼(B)、铝(Al)、镓(Ga)和铟(In))和氮(N)，使得BWAlXGaYInZN，其中0≤W，X，Y，Z≤1，且W+X+Y+Z＝1。由W、X、Y和Z给出的摩尔分数可以在异质结构10的各个层之间变化。例示性的III族氮化物材料包括具有III族元素的任何摩尔分数的二元的、三元的和四元的合金，例如，AlN、GaN、InN、BN、AlGaN、AlInN、AlBN、AlGaInN、AlGaBN、AlInBN和AlGaInBN。本发明的例示性方面将结合三元的AlGaN层进一步描述。然而，应当理解，这些层仅仅是关于可以使用的氮化物材料的例示。例如，在其它实施例中，一个或多个半导体层可以包含铟，由此形成四元的AlInGaN层。在这个意义上，在本文所描述的有源结构内的量子阱可以含有铟，例如，在更具体的实施例中为至少1％的铟。
异质结构10可以被配置用于发射或感测目标波长的电磁辐射。在这个意义上，有源结构22可以由适用于生成和/或感测目标波长的电磁辐射的材料形成。基于在有源结构22中使用的材料，异质结构10的剩余部分可以被配置(例如，优化)，用于例如控制在有源结构22内的应力、极化场、层的电导率和/或缺陷的减轻等，这进而可以引起异质结构10及相应器件的可靠性和/或量子效率的提高。
对异质结构10的剩余部分的配置可以包括：对在异质结构10内的层/结构的各种属性中的一个或多个的选择和/或调整，在异质结构10内的一个或多个层/结构的引入或去除和/或在异质结构10内的层/结构的顺序改变等。例示性的层/结构属性包括对例如下列项的调整：在层/结构的材料内的铝摩尔分数；层/结构的厚度；层/结构的一个或多个生长条件(例如，温度、气压、V/III比等)；和/或层/结构的掺杂浓度等。
对于III族氮化物异质结构10，缓冲层14可以外延生长于基板12上。例如，缓冲层14可以由氮化铝(AlN)形成。可替代地，缓冲层14可以由具有在0.3和1之间的铝摩尔分数的AlGaN形成。缓冲层14可以生长到被配置用于提供足够量的应力消除和/或位错减少的厚度。在一种例示性的实施例中，缓冲层14可以具有大于0.1微米的厚度。另外，缓冲层14的厚度可以小于或等于100微米以使在缓冲层14内的裂纹形成最小化。例如，缓冲层14可以具有在5埃和100微米之间的厚度。
第一超晶格结构16可以生长(例如，沉积)于缓冲层14上。第一超晶格结构16可以包含多个周期161..16n，每个周期均包含两个层16A、16B。在一种例示性的实施例中，对于每个周期161..16n，层16A由AlxGa1-xN形成，而层16B由Alx’Ga1-x’N形成。层16B可以具有范围为0.1＜x’＜0.8的铝摩尔分数x’。层16A与层16B相比可以具有更高的铝摩尔分数(例如，x＞x’)。然而，应当理解，这只是例示性的，而其它实施例也是可以的。例如，第一超晶格结构16可以包括由任意数量的两个或更多个层16A、16B形成的周期。另外，周期161..16n的层16A可以由AlN形成。然而，当层16A包含镓时，x与x’之差可以小于0.5。每个层16A、16B的厚度可以在1纳米到100纳米之间，而第一超晶格结构16可以包含10到100个周期。在一种例示性的实施例中，第一超晶格结构16包含具有大约30纳米(在15-50纳米的范围内)的厚度的层16A、16B并且总共包括大约40个周期。在另一种实施例中，层16A可以具有范围为1-50纳米的厚度，而层16B可以具有范围为5-100纳米的厚度。
第二超晶格结构18可以生长(例如，沉积)于第一超晶格结构16上。第二超晶格结构18可以包含多个周期181..18m，每个周期均包含两个层18A、18B。在一种例示性的实施例中，对于每个周期181..18m，层18A由AlyGa1-yN形成，而层18B由Aly’Ga1-y’N形成。层18B可以具有范围为0.1＜y’＜0.65的铝摩尔分数y’。层18A与层18B相比可以具有更高的铝摩尔分数(例如，y＞y’)。然而，应当理解，这只是例示性的，而其它实施例也是可以的。例如，第二超晶格结构18可以包含由任意数量的两个或更多个层18A、18B形成的周期。另外，周期181..18m的层18A可以由AlN形成。然而，当层18A包含镓时，y与y’之差可以小于0.5。层18B的摩尔分数y’可以基于在第一超晶格结构16中的层16B的摩尔分数x’来配置。例如，y’可以小于x’。在一种实施例中，y’比x’至少低0.05。每个层18A、18B的厚度都可以在1纳米到100纳米之间，而第二超晶格结构18可以包含10到100个周期。在一种例示性的实施例中，第二超晶格结构18包含具有大约30纳米(在15-50纳米的范围内)的厚度的层18A、18B并且总共包括大约40个周期。在另一种实施例中，层16A可以具有范围为1-50纳米的厚度，而层16B可以具有范围为5-100纳米的厚度。
n型层20可以生长(例如，沉积)于第二超晶格结构18上。n型层20可以由AlzGa1-zN形成，其中0.1＜z＜0.7，并且具有0.1微米到50微米的厚度。n型层20的摩尔分数z可以基于在第二超晶格结构18中的层18B的摩尔分数y’来选择。例如，摩尔分数z可以被选择为小于摩尔分数y’。另外，n型层20可以包含具有数量级为1018个掺杂物/cm3的掺杂浓度的n型掺杂(例如，使用硅原子)。
有源结构22可以生长(例如，沉积)于n型层20上。该有源结构可以是不掺杂的或者包含具有数量级为1018个掺杂物/cm3的掺杂浓度的n型掺杂(例如，使用硅原子)。如在图5的插图中示出的带隙图所示，有源结构22可以包含由包含AlbGa1-bN的势垒24以及由AlqGa1-qN形成的量子阱26形成的多量子阱结构，其中b-q＞0.05。在有源结构22中的势垒24可以具有范围为5纳米到25纳米(例如，大约10纳米)的厚度，而量子阱26可以具有范围为1纳米到5纳米(例如，大约2纳米)的厚度。然而，应当理解，势垒24和量子阱26的实际厚度可以在这些厚度的大约50％到100％之间变化。
在有源结构22中的势垒24的铝摩尔分数b比量子阱26的铝摩尔分数q更高。可以选择量子阱的铝摩尔分数q、量子阱26的厚度以及势垒24的厚度和铝摩尔浓度b，使得有源结构22发射出具有目标波长的电磁辐射，同时使用任何解决方案来使异质结构10的辐射复合和注入效率最大化。
铝摩尔分数x、x’、y、y’、z、b和q可以基于有源结构22的目标波长而配置。在一种实施例中，异质结构10被配置用于包含在具有在紫外光波长范围内的目标波长的光电子器件内。在这种情况下，有源结构22可以通过例如使用任何解决方案调整铝摩尔分数b、q以发射或感测目标波长的电磁辐射来配置。一般地，对于较小的目标波长，铝摩尔分数b、q增加。
基于铝摩尔分数b、q，铝摩尔分数x、x’、y、y’和z可以被配置用于控制在有源层22内的应力以及极化场等。例如，有源结构22可以被配置用于发射具有260纳米到300纳米的峰值波长的电磁辐射。在这种情况下，铝摩尔分数b的范围可以为0.4＜b＜0.7，而铝摩尔分数q的范围可以为0.2＜q＜0.6。而且，铝摩尔分数x’、y’和z可以在以下范围内：0.4＜z＜0.75；0.5＜y’＜0.8；且0.6＜x’＜0.9，其中z＜y’＜x’。如本文所描述的，铝摩尔分数x、y可以为1，在这种情况下相应的层是AlN，或者可以比相应的x’、y’摩尔分数高出不到0.5。而且，缓冲层14可以包含具有在0.7和1之间的铝摩尔分数的AlGaN层。
由于在异质结构10的有源结构22内的高应力场，因而期望的是使量子阱26的带隙保持为显著低于目标波长的带隙。量子阱26的带隙可以通过降低量子阱26的铝摩尔分数q来降低。在这个意义上，被配置用于发射具有300纳米到360纳米的峰值波长的电磁辐射的有源结构22通常具有比用于260-300纳米范围的b、q值更低的b、q值。例如，铝摩尔分数b的范围可以为0.1＜b＜0.6，而铝摩尔分数q的范围可以为0＜q＜0.35。在对于在310纳米左右优化的发射的一个更具体的实例中，在有源结构22中的量子阱26的铝摩尔分数q的范围可以为0.15≤q≤0.25，并且势垒24的铝摩尔分数b的范围可以为0.3≤b≤0.5，其中b-q＞0.05且b＞q＞0。在这个意义上，n型层20的组成可以具有比用于260-300纳米范围的波长的铝摩尔分数z更低的铝摩尔分数z。类似地，铝摩尔分数x’、y’同样可以低于用于260-300纳米范围的波长的铝摩尔分数。一般地，对于在300-360纳米的范围内(更具体地在310-320纳米的范围内)的操作，铝摩尔分数z可以比用于相应的260-300纳米的结构的铝摩尔分数z小大约5-50％(在更具体的实施例中为5-30％)，并且铝摩尔分数x’和y’可以比用于相应的260-300纳米的结构的铝摩尔分数x’、y’小大约10-40％(在更具体的实施例中为10-30％)。在这个意义上，用于范围为300-360纳米的异质结构10的铝摩尔分数x’、y’和z的一种例示性的实施例可以对应于以下范围：0.25＜z＜0.5；0.45＜y’＜0.65；且0.6＜x’＜0.8，其中z＜y’＜x’。而且，缓冲层14可以包含具有在0.3与0.8之间的铝摩尔分数的AlGaN层。
被配置用于发射具有230到260纳米的峰值波长的电磁辐射的有源结构22通常具有比260-300纳米的范围所需的b、q值更高的b、q值。例如，量子阱26的铝摩尔分数q可以为0.45＜q＜0.75，而势垒的铝摩尔分数b可以为0.55＜b＜0.9，其中b-q＞0.05且b＞q＞0.2.在这个意义上，n型层20的组成可以具有比用于260-300纳米的波长的铝摩尔分数z的更高的铝摩尔分数z。例如，铝摩尔分数z的范围可以为0.6≤z≤0.9，其中z＞q。在这种情况下，异质结构10可以在没有超晶格结构16、18之一或二者的情况下形成，因为在AlN缓冲层14与n型层20之间的应力消除可以不是必需的。
类似地，铝摩尔分数x’、y’同样可以低于用于260-300纳米的波长的铝摩尔分数。一般地，对于在300-360纳米的范围内(更具体地在310-320纳米的范围内)的操作，铝摩尔分数z可以比用于相应的260-300纳米的结构的铝摩尔分数z小大约5-50％(在更具体的实施例中为5-30％)，并且铝摩尔分数x’和y’可以比用于相应的260-300纳米的结构的铝摩尔分数x’、y’小大约10-40％(在更具体的实施例中为10-30％)。在这个意义上，用于300-360纳米的异质结构10的铝摩尔分数x’、y’和z的一种例示性的实施例可以对应于以下范围：0.25＜z＜0.5；0.45＜y’＜0.65；且0.6＜x’＜0.8，其中z＜y’＜x’。
在一种实施例中，期望的是结构/层14、16、18、20对于具有有源结构22的目标波长的电磁辐射是透明的。在这种情况下，缓冲层14的带隙，超晶格结构16、18各自的平均带隙，以及n型层20的带隙可以近似于或高于在有源结构22的量子阱26内的电导/原子价(conduction/valence)能级分离的带隙。这种配置可以导致位于基板12与有源结构22之间的结构/层14、16、18、20的透明性并且避免对具有目标波长的电磁辐射的内部吸收。
结构/层14、16、18、20的生长和/或所产生的结构/层14、16、18、20的一个或多个附加属性可以基于形成于相应的结构内的应力而配置。例如，可以配置半导体层的厚度、组成和/或生长条件中的一项或多项，使得应力不超过由于晶格失配、热应力以及在半导体层的形成期间产生的应力(例如，包括因在生长过程中形成的半导体晶粒或岛的聚结所致的应力)而形成的阈值应力。在一种实施例中，在整个半导体膜内的应力通过分析基板12的弯曲来估计。例如，可以使用Stoney方程来使半导体层内的弯曲和应力相关联，其中Stoney方程由下式给出：
其中σ是在半导体复合膜内的应力；Es是基板12的杨氏模量；hs是基板12的厚度；k是基板12的曲率；hf是半导体复合膜的厚度；并且vs是基板12的泊松比。Stoney方程涉及以下假定：半导体复合膜的厚度显著小于基板12的厚度，并且弹性各项同性条件精确地描述了在基板-膜体系中的条件。
应当理解，异质结构10仅仅是例示性的。在这个意义上，异质结构可以包含一个或多个附加的层/结构。类似地，应当理解，本文所描述的异质结构可以在没有一个多个层/结构的情况下实现，不管目标波长是多少。例如，异质结构的一种实施例可以仅包含超晶格结构16、18中的一个或者两者都不包含。在这个意义上，当异质结构不包含超晶格结构16、18之一或两者时，渐变半导体层可以包含于缓冲层14与n型层20之间，对于这种情况，组成沿着层的厚度方向缓慢改变，例如，从与缓冲层14相当的组成变为与n型层20相当的组成。而且，应当理解，本文所描述的一个或多个层/子层可以包括一种或多种另外的属性。例如，可以形成层/子层，使得至少该层/子层的表面的一部分有纹理(例如，使用蚀刻、溅射和/或分子束外延等)。纹理化可以被配置用于促进粘合、减小应力和/或提高光提取(lightextraction)等。
图6示出了根据另一种实施例的一种例示性的异质结构30。在这种情况下，异质结构30包含位于第二超晶格结构18与n型层20之间的渐变结构32。渐变结构32可以由Alg(h)Ga1-g(h)N形成，其中铝摩尔分数g是在渐变结构32内的高度坐标h的函数。在一种实施例中，铝摩尔分数g具有渐变，使得g(h＝h0)＝y’且g(h＝h1)＝z，其中h0是与在渐变结构32与第二超晶格结构18的顶层之间的异质界面对应的高度坐标，而h1是与在渐变结构32与n型层20之间的异质界面对应的高度坐标。在更具体的实施例中，渐变是线性渐变，并且可以以g(h)＝y′+(h-h0)·(z-y′)/(h1-h0)来计算。渐变结构32的厚度d可以在5到1000纳米间变化，取决于电磁辐射的目标波长，并且可以进行掺杂或者不掺杂。在更具体的实施例中，厚度d可以为150纳米到280纳米。当掺杂时，渐变结构32可以具有数量级为1018个掺杂物/cm3的n型掺杂浓度(例如，使用硅原子)。
应当理解，异质结构30仅仅是例示性的。例如，在另一种实施例中，渐变结构32可以位于不同的下垫层上，例如，缓冲层14(例如，当超晶格结构16、18都没有包含于异质结构内时)。在这个意义上，渐变结构32可以具有与渐变结构32形成(例如，外延生长)于其上的下垫层(例如，缓冲层14)的顶表面的铝摩尔分数近似相等的铝摩尔分数g(h＝h0)。另外，应当理解，本文所描述的线性渐变仅仅是关于各种渐变方法的例示。例如，在一种实施例中，渐变可以随着渐变结构32生长而在一系列的步骤中调整。而且，在另一种实施例中，渐变结构32可以是非掺杂(例如，非有意掺杂)层，具有小于或等于下垫层的铝摩尔分数(例如，y’)且大于或等于n型层20的铝摩尔分数z的铝摩尔分数。
图7示出了根据一种实施例的另一种例示性的异质结构40。在这种情况下，异质结构40包含位于缓冲层14与n型层20之间的异质结构40内的若干个拉伸/压缩的超晶格(TCSL)42A-42D。应当理解，虽然异质结构40被示为包含四个TCSL 42A-42D，但是异质结构40可以包含在异质结构40内的任意数量的一个或多个TCSL 42A-42D的任意组合。例如，异质结构40可以包含：仅TCSL 42A；和/或TCSL 42A、42C，等等。
每个TCSL 42A-42D都包含交替的压缩或拉伸层，这些层可以被配置用于减小异质结构40内的应力和/或弯曲螺纹位错(bend threadingdislocation)等。这样的层42A-42D的形成可以通过诸如V/III比、温度和/或气压等生长参数来控制，这些生长参数可以导致材料的晶格参数的变化。关于TCSL 42A-42D的形成及使用的更多讨论包括在2012年12月3日提交的题目为“Epitaxy Technique for Growing Semiconductor Compounds”的美国专利申请号13/692,191中，该专利申请通过引用并入本文。如本文所描述的，拉伸及压缩层可以通过在生长(例如，金属有机化学气相沉积(MOCVD)生长)期间改变前体的V/III比来获得。
在一种实施例中，TCSL 42A-42D(例如，TCSL 42D)包含交替的AluGa1-uN拉伸层(其中0.3＜u＜1)和AltGa1-tN压缩层(其中0.1＜t＜1)，这些层可以使用任何解决方案来进行外延生长。拉伸层可以与至少0.1％的压缩层具有晶格失配。TCSL 42A-42D中的每个层都可以具有5纳米到5000纳米的厚度。在更具体的实施例中，TCSL 42A-42D(例如，TCSL 42D)包含具有5纳米到30纳米的厚度的层，且0.3＜u，t＜1。应当理解，当异质结构包含位于渐变结构32直接相邻处的一个或多个TCSL 42C、42D时，渐变结构32可以具有基于相应的TCSL42C、42D的相应直接相邻子层来选择的可变的铝含量。
图8示出了根据一种实施例的再一种例示性的异质结构50。在这种情况下，异质结构50包含位于渐变结构32与复合的n型层20之间的单个TCSL 42。复合的n型层20由四个n型子层52A-52D形成。子层52A-52D可以被配置用于沿着n型层20的高度提供变化的铝摩尔分数和/或掺杂浓度。
在一种例示性的实施例中，例如当目标波长在260-300纳米之间时，第一n型子层52A包括具有范围为0.1-3微米的厚度、范围为0.5≤z1≤0.7的铝摩尔分数z1以及数量级为1018个掺杂物/cm3(例如，5x1017-5x1018个掺杂物/cm3)的n型掺杂浓度的Alz1Ga1-z1N层；第二n型子层52B包括具有范围为0.1-0.4微米的厚度、与z1相当的或与z1相同的铝摩尔分数z2以及比第一n型子层52A的掺杂浓度高至少10％的n型掺杂浓度的Alz2Ga1-z2N层；第三n型子层52C包括具有范围为0.1-0.4微米的厚度、与z2相当的或与z2相同的铝摩尔分数z3以及数量级为1018个掺杂物/cm3的n型掺杂浓度的Alz3Ga1-z3N层；并且第四n型子层52D包括具有范围为0.05-0.4微米的厚度、比z3小大约10％的铝摩尔分数z4以及比第三n型子层52C的掺杂浓度小至少10％(在更具体的实施例中为小20％)的n型掺杂浓度的Alz4Ga1-z4N层。
应当理解，四个子层52A-52D仅仅是例示性的，并且n型层20可以由任意数量的子层形成。例如，在另一种例示性的实施例中，例如当目标波长在300-360纳米之间时，n型层20可以包含五个子层。在更具体的例示性实施例中，第一n型子层包括具有范围为0.1-3微米的厚度以及范围为0.1≤z1≤0.6的铝摩尔分数z1的未掺杂的Alz1Ga1-z1N层；第二n型子层包括具有范围为0.1-3微米的厚度、与z1相当的或与z1相同的铝摩尔分数z2以及数量级为1018个掺杂物/cm3(例如，5x1017-5x1018个掺杂物/cm3)的n型掺杂浓度的Alz2Ga1-z2N层；第三n型子层包括具有范围为0.1-0.4微米的厚度、与z2相当的或与z2相同的铝摩尔分数z3以及比第二n型子层的掺杂浓度高至少10％的n型掺杂浓度的Alz3Ga1-z3N层；第四n型子层包括具有范围为0.1-0.4微米的厚度、与z3相当的或与z3相同的铝摩尔分数z4以及与第三n型子层的掺杂浓度相当的n型掺杂浓度的Alz4Ga1-z4N层；并且第五n型子层包括具有范围为0.1-0.3微米的厚度、比z4小大约10％的铝摩尔分数z5以及比第四n型子层的掺杂浓度小至少10％的n型掺杂浓度的Alz5Ga1-z5N层。
本文所描述的异质结构可以包含在有源结构22的p型侧的一个或多个层，该一个或多个层被配置用于提高包含异质结构的器件可靠性和/或操作的一个或多个方面。例如，图9示出了根据一种实施例的包含p型层62、64、66的例示性的异质结构60。虽然异质结构60被示为包含三个p型层62、64、66，但是应当理解，异质结构的实施例可以包含一个或多个p型层62、64、66的任意组合。
异质结构60可以包含位于与有源结构22的p型侧相邻之处(例如，外延生长于有源结构22上)的电子阻挡层62。电子阻挡层62可以被配置用于提高异质结构60的注入效率(例如，相对于异质结构60内的总电流的总复合电流)。在一种实施例中，电子阻挡层62的铝摩尔分数比势垒的铝摩尔分数b大至少5％(在更具体的实施例中为10％)。在这个意义上，电子阻挡层62的铝摩尔分数可以在0.2和1之间。在更具体的实施例中，电子阻挡层62包含具有高铝含量的半导体层，例如，范围为0.5-0.9的铝摩尔分数，该半导体层被设计用于阻挡电子注入到p型层64内。电子阻挡层62可以具有范围为5-100纳米的厚度(在更具体的实施例中为10纳米至50纳米)以及范围为1016-1018个掺杂物/cm3的p型掺杂浓度。
在一种可替换的实施例中，电子阻挡层62由Als1Ga1-s1N/Als2Ga1-s2N超晶格形成，其中0.2＜s1＜0.8且9＜s2＜0.5。超晶格的每个层都可以具有范围为0.5纳米至5纳米的厚度以及范围为1017-1019个掺杂物/cm3的p型掺杂浓度。
异质结构60还可以包含可以外延生长于电子阻挡层62上的渐变p型层64。渐变p型层64可以由AlpGa1-pN形成，其中0≤p≤0.9，具有10纳米至500纳米的厚度，并且具有范围为0-1019个掺杂物/cm3的p型掺杂浓度。渐变p型层64可以具有渐变铝摩尔分数p。例如，铝摩尔分数p可以从电子阻挡层62在电子阻挡层62与渐变p型层64之间的异质界面处的铝摩尔分数变化到p型层66在渐变p型层64与p型层66之间的异质界面处的铝摩尔分数(例如，0)。在更具体的实施例中，铝摩尔分数p具有沿着渐变p型层64的高度的线性渐变。
类似地，渐变p型层64可以具有渐变的掺杂浓度。例如，掺杂浓度可以从两倍于电子阻挡层62在电子阻挡层62与渐变p型层64之间的异质界面处的掺杂浓度变化到在渐变p型层64与p型层66之间的异质界面处的0。在更具体的实施例中，掺杂浓度具有沿着渐变p型层64的高度的线性渐变。可替代地，掺杂浓度和/或铝摩尔分数p可以随着渐变p型层64生长而在一系列步骤中调整。在另一种实施例中，铝摩尔分数p在渐变p型层64的第一部分内渐变，而掺杂浓度保持为基本上恒定的，并且掺杂浓度在渐变p型层64的第二部分内渐变，而铝摩尔分数p保持为基本上恒定的。
应当理解，渐变p型层64仅仅是例示性的。例如，在另一种实施例中，渐变p型层64可以具有恒定的组成和/或恒定的掺杂浓度。例如，这样的层可以由具有高达0.6(在更具体的实施例中为0.4)的铝摩尔分数、1纳米至500纳米的厚度以及1×1017-1×1019个掺杂物/cm3的掺杂浓度的AlGaN材料形成。
p型层66(例如，包覆层、空穴供应层、接触层等)可以由GaN(铝摩尔分数为0)形成，并且可以具有范围为1×1018-1×1020个掺杂物/em3的掺杂浓度。如图所示，p型层66的一种实施例可以由一系列子层68A-68C形成。虽然图中示出了三个子层68A-68C，但是应当理解，可以使用任意数量的两个或更多个子层68A-68C。无论如何，在一种例示性的实施例中，子层68A-68C包含：由GaN形成的、具有大约60纳米的厚度的且具有大约1018个掺杂物/em3的掺杂浓度的第一子层68A；由GaN形成的、具有大约90纳米的厚度的且具有比第一子层68A的掺杂浓度大1.1倍至2倍的掺杂浓度的第二子层68B；以及由GaN形成的、具有大约10纳米的厚度的且具有比第二子层68B的掺杂浓度大1.5倍至2.5倍的掺杂浓度的第三子层68C。然而，应当理解，该实施例的厚度和掺杂浓度可以按所述值的+/-50％变化。
应当理解，虽然异质结构60被示为包含类似于异质结构50(图8)地配置的有源结构22的n型侧，但是实施例可以包含位于结合本文所描述的任何n型侧配置的有源结构22的p型侧的一个或多个p型层62、64、66，包括异质结构40(图7)、异质结构30(图6)、异质结构10(图5)。在每个情况下，本文所描述的一个或多个p型层62、64、66可以外延生长于异质结构的相应有源结构22上。
如本文所描述的，可以使用各种异质结构来制造任意各种类型的光电子器件。在一种例示性的实施例中，本文所描述的异质结构被用于制造发光二极管。在更具体的例示性实施例中，发光二极管具有倒装布置。在这个意义上，图10示出了根据一种实施例的例示性的倒装发光二极管100的示意性结构。在这种情况下，二极管100包含异质结构10(图5)，在异质结构10上形成电子阻挡层62和p型层66(例如，包覆层)。然而，应当理解，该结构只是本文所描述的各种异质结构的例示。
如结合器件100所示的，p型金属70可以附接于p型层66，并且p型接触(电极)72可以附接于p型金属70。类似地，n型金属74可以附接于n型层20，并且n型接触(电极)76可以附接于n型金属74。n型层20的表面可以使用任何解决方案(例如，蚀刻)来接入(access)。p型金属70和n型金属74可以分别与相应的层66、20形成欧姆接触。在一种实施例中，p型金属70和n型金属74每个都包含若干导电的和反射的金属层，而n型接触76和p型接触72每个都包含高导电性金属。在另一种实施例中，对于由有源结构22产生的电磁辐射，p型层66和/或p型接触70可以是透明的。例如，p型层66和/或p型接触72可以包含短周期的超晶格的晶格结构，例如，至少部分透明的掺杂镁(Mg)的AlGaN/AlGaN的短周期超晶格结构(SPSL)。而且，对于由有源结构22产生的电磁辐射，p型接触72和/或n型接触76可以是反射性的。在另一种实施例中，n型层20和/或n型接触76可以由短周期超晶格(例如，AlGaN SPSL)形成，对于由有源结构22产生的电磁辐射，该短周期超晶格是透明的。
如关于光电子器件100还示出的，器件100可以经由接触72、76以倒装配置安装于底板(submount)82上。在这种情况下，基板12位于光电子器件100的顶部。在这个意义上，p型接触72和n型接触76两者可以分别经由接触焊盘78、80附接于底板82。底板82可以由氮化铝(AlN)和/或碳化硅(SiC)等形成。
应当理解，本文所描述的光电子器件100的层配置仅仅是例示性的。在这个意义上，用于光电子器件的异质结构可以包含可替换的层配置(例如，本文所描述的可替换异质结构)和/或一个或多个附加层等。结果，虽然各个层被示为彼此直接相邻(例如，相互接触)，但是应当理解，一个或多个中间层可以存在于用于光电子器件的异质结构内。例如，用于光电子器件的异质结构可以包括分布式布拉格(Bragg)反射器(DBR)结构，该分布式布拉格反射器(DBR)结构可以被配置用于反射特定波长的光，例如，由有源结构22发射的光，由此增强器件/异质结构的输出功率。这样的DBR结构可以位于例如p型层66与有源结构22之间。
在一种实施例中，本发明提供了一种用于设计和/或制造包含如本文所描述地设计并制造的一个或多个器件的电路的方法。在这个意义上，图11示出了根据一种实施例的用于制造电路126的例示性流程图。最初，用户可以使用器件设计系统110来生成本文所描述的半导体器件的器件设计112。器件设计112可以包括程序代码，该程序代码可以由器件制造系统114用于根据器件设计112所定义的特征生成一组物理器件116。类似地，器件设计112可以(例如，作为用于电路中的可使用构件)被提供给电路设计系统120，用户可以使用电路设计系统120来生成电路设计122(例如，通过将一个或多个输入和输出连接至包含于电路内的各种器件)。电路设计122可以包含包括如本文所描述的那样设计的器件的程序代码。在任何情况下，电路设计122和/或一个或多个物理器件116可以被提供给电路制造系统124，该电路制造系统124可以根据电路设计122生成物理电路126。物理电路126可以包含如本文所描述地设计的一个或多个器件116。
在另一种实施例中，本发明提供了用于设计如本文所描述的半导体器件116的器件设计系统110和/或用于制造如本文所描述的半导体器件116的器件制造系统114。在这种情况下，系统110、114可以包含通用计算器件，该通用计算器件被编程用于实现如本文所描述的半导体器件116的设计和/或制造的方法。类似地，本发明的一种实施例提供了用于设计电路126的电路设计系统120和/或用于制造该电路126的电路制造系统124，所述电路126包含如本文所描述地设计和/或制造的至少一个器件116。在这种情况下，系统120、124可以包含通用计算器件，该通用计算器件被编程用于实现包含如本文所描述的至少一个半导体器件116的电路126的设计和/或制造的方法。
在另外一种实施例中，本发明提供固定于至少一个计算机可读介质内的计算机程序，该计算机程序在被执行时使计算机系统可以实现如本文所描述的半导体器件的设计和/或制造方法。例如，计算机程序可以使器件设计系统110生成如本文所描述的器件设计112。在这个意义上，计算机可读介质包含程序代码，该程序代码在由计算机系统执行时实施本文所描述的部分或整个过程。应当理解，术语“计算机可读介质”包括现在已知的或以后开发出的一个或多个任意类型的有形表达介质，从该有形表达介质中可以由计算器件感知、再现或以其它方式传达程序代码的存储副本。
在另一种实施例中，本发明提供一种用于提供程序代码的副本的方法，该程序代码在由计算机系统执行时实现本文所描述的部分或整个过程。在这种情况下，计算机系统可以处理程序代码的副本以生成并发送在另一个不同的位置被接收的一组数据信号，这组数据信号具有按照将程序代码的副本编码到该组数据信号中的方式设定和/或改变的一个或多个特性。类似地，本发明的一种实施例提供一种用于获取程序代码的副本的方法，该程序代码实现本文所描述的部分或整个过程，该过程包含计算机系统接收本文所描述的数据信号组并将数据信号组转译成固定于至少一个计算机可读介质内的计算机程序的副本。在任一种情况下，数据信号组都可以使用任意类型的通信链路来发送/接收。
在另外一种实施例中，本发明提供了一种生成用于设计如本文所描述的半导体器件的器件设计系统110和/或用于制造如本文所描述的半导体器件的器件制造系统114的方法。在这种情况下，可以获得(例如，创建、维护、提供等)计算机系统，并且可以获得(例如，创建、购买、使用、修改等)执行本文所描述的过程的一个或多个构件并将其部署于计算机系统上。在这个意义上，该部署可以包括下列项中的一项或多项：(1)将程序代码安装于计算器件上；(2)将一个或多个计算和/或I/O器件添加给计算机系统；(3)并入和/或修改计算机系统以使其可以执行本文所描述的过程等。
已经为了例示和描述的目的而给出了前面关于各种本发明的各个方面的描述。该描述并不旨在是穷尽性的，或者将本发明限定于所公开的精确形式，而是很显然，许多修改和变化都是可以的。对于本领域技术人员而言清晰的是，此类修改和变化在所附权利要求书所界定的本发明的范围之内。

Claims (20)

1.一种异质结构，包含：
基板；
位于所述基板上的AlN缓冲层；
位于所述缓冲层上的AlxGa1-xN/Alx’Ga1-x’N第一超晶格结构，其中0.6＜x≤1，0.1＜x’＜0.9，且x＞x’，并且其中在所述第一超晶格结构内的每个层均具有小于或等于100纳米的厚度；
位于所述第一超晶格结构上的AlyGa1-yN/Aly’Ga1-y’N第二超晶格结构，其中y’＜x’，0.6＜y≤1，0.1＜y’＜0.8，且y＞y’，并且其中在所述第二超晶格结构内的每个层均具有小于100纳米的厚度；
位于所述第二超晶格结构上的AlzGa1-zN n型层，其中0.1＜z＜0.75且z＜y’；以及
位于所述n型层上的AlbGa1-bN/AlqGa1-qN有源结构，其中b-q＞0.05。
2.根据权利要求1所述的异质结构，其中所述有源结构被配置用于发射具有在300纳米和360纳米之间的峰值发射波长的电磁辐射，并且其中0.1＜x’＜0.8，0.1＜y’＜0.65，0.1＜z＜0.6，且0＜q＜0.35。
3.根据权利要求1所述的异质结构，其中所述有源结构被配置用于发射具有在260纳米和300纳米之间的峰值发射波长的电磁辐射，并且其中0.6＜x’＜0.9，0.5＜y’＜0.8，0.4＜z＜0.75，且0.2＜q＜0.6。
4.根据权利要求1所述的异质结构，其中所述有源结构被配置用于发射具有在230纳米和260纳米之间的峰值发射波长的电磁辐射，并且其中0.6≤z＜0.75且0.45＜q＜0.75。
5.根据权利要求1所述的异质结构，其中x或y中的至少一个等于1。
6.根据权利要求1所述的异质结构，还包含：
位于所述有源结构上的AlBGa1-BN电子阻挡层，其中B至少为1.05×b；以及
位于所述电子阻挡层上的p型GaN层。
7.根据权利要求6所述的异质结构，还包含位于所述电子阻挡层与所述p型GaN层之间的渐变p型层，其中所述渐变p型层具有从在所述电子阻挡层与所述渐变p型层之间的异质界面处的B减小到在所述渐变p型层与所述p型GaN层之间的异质界面处的0的铝摩尔分数。
8.根据权利要求6所述的异质结构，其中所述p型GaN层包含三个子层，并且其中每个子层都具有与直接相邻的子层相差至少10％的掺杂浓度。
9.根据权利要求1所述的异质结构，还包含位于所述第二超晶格结构与所述n型层之间的渐变结构，其中所述渐变结构具有从在所述第二超晶格结构与所述渐变结构之间的异质界面处的y’减小到在所述渐变结构与所述n型层之间的异质界面处的z的铝摩尔分数。
10.根据权利要求1所述的异质结构，还包含位于所述第二超晶格结构与所述n型层之间的拉伸/压缩的超晶格。
11.根据权利要求1所述的异质结构，其中所述有源结构被配置用于发射具有在300纳米和360纳米之间的峰值发射波长的电磁辐射，其中所述n型层包含四个子层，并且其中每个子层与直接相邻的子层在下列方面中的至少一个方面不同：掺杂浓度或铝摩尔分数。
12.根据权利要求1所述的异质结构，其中所述有源结构被配置用于发射具有在260纳米和300纳米之间的峰值发射波长的电磁辐射，其中所述n型层包含五个子层，并且其中每个子层与直接相邻的子层在下列方面中的至少一个方面不同：掺杂浓度或铝摩尔分数。
13.一种异质结构，包含：
基板；
位于所述基板上的缓冲层，其中所述缓冲层由包含铝的III族氮化物材料形成；
位于所述缓冲层上的渐变结构，其中所述渐变结构由具有从底异质界面处的铝摩尔分数减小到顶异质界面处的铝摩尔分数的铝摩尔分数的III族氮化物材料形成；
位于所述渐变结构上的n型层，其中所述n型层由包含具有摩尔分数z的铝的III族氮化物材料形成，并且其中0.1＜z≤0.9；
位于所述n型层上的有源结构，所述有源结构包含量子阱和势垒，其中所述量子阱由包含具有摩尔分数q的铝的III族氮化物材料形成，而所述势垒由包含具有摩尔分数b的铝的III族氮化物材料形成，并且其中b-q＞0.05；
位于所述有源结构上的电子阻挡层，其中所述电子阻挡层由包含具有摩尔分数B的铝的III族氮化物材料形成，并且其中B至少为1.05×b；
位于所述电子阻挡层上的p型GaN层；以及
位于所述电子阻挡层与所述p型GaN层之间的渐变p型层，其中所述渐变p型层具有从在所述电子阻挡层与所述渐变p型层之间的异质界面处的B减小到在所述渐变p型层与所述p型GaN层之间的异质界面处的0的铝摩尔分数。
14.根据权利要求13所述的异质结构，其中所述有源结构被配置用于发射具有在230纳米和260纳米之间的峰值发射波长的电磁辐射，并且其中0.6≤z≤0.9且0.45＜q＜0.75。
15.根据权利要求13所述的异质结构，还包含：
位于所述缓冲层与所述渐变结构之间的第一超晶格结构，其中所述第一超晶格结构由多个周期形成，每个周期均包含由包含铝且具有摩尔分数x和x’的III族氮化物材料形成的两个层，其中x＞x’；以及
位于所述第一超晶格结构与所述渐变结构之间的第二超晶格结构，其中所述第二超晶格结构由多个周期形成，每个周期均包括由包含铝且具有摩尔分数y和y’的III族氮化物材料形成的两个层，其中y＞y’。
16.根据权利要求13所述的异质结构，其中所述有源结构被配置用于发射具有在300纳米和360纳米之间的峰值发射波长的电磁辐射，并且其中0.1＜x’＜0.8，0.1＜y’＜0.65，0.1＜z＜0.6，且0＜q＜0.35。
17.根据权利要求13所述的异质结构，其中所述有源结构被配置用于发射具有在260纳米和300纳米之间的峰值发射波长的电磁辐射，并且其中0.6＜x’＜0.9，0.5＜y’＜0.8，0.4＜z＜0.75，且0.2＜q＜0.6。
18.一种制造器件的方法，所述方法包括：
为所述器件创建器件设计，其中该创建包括基于在所述器件的异质结构中的有源结构配置所述异质结构的n型侧，所述异质结构中的所述有源结构包含基于所述器件的目标波长的量子阱和势垒，其中所述量子阱由包含具有摩尔分数q的铝的III族氮化物材料形成，而所述势垒由包含具有摩尔分数b的铝的III族氮化物材料形成，并且其中b-q＞0.05，其中所述配置包括：
配置位于所述异质结构的所述有源结构和缓冲层之间的渐变结构，其中所述渐变结构由具有从底异质界面处的铝摩尔分数减小到顶异质界面处的铝摩尔分数的铝摩尔分数的III族氮化物材料形成；并且
配置位于所述渐变结构与所述有源结构之间的n型层，其中所述n型层由包含具有摩尔分数z的铝的III族氮化物材料形成，所述摩尔分数z是基于下列项中的至少一项选择的：b或q；以及
根据所述器件设计来制造所述器件。
19.根据权利要求18所述的方法，其中所述配置还包括：
配置位于所述缓冲层与所述渐变结构之间的第一超晶格结构，其中所述第一超晶格结构由多个周期形成，每个周期均包括由包含铝且具有摩尔分数x和x’的III族氮化物材料形成的两个层，其中x＞x’；并且
配置位于所述第一超晶格结构与所述渐变结构之间的第二超晶格结构，其中所述第二超晶格结构由多个周期形成，每个周期均包括由包含铝且具有摩尔分数y和y’的III族氮化物材料形成的两个层，其中y＞y’，并且其中选择y’和x’使得z＜y’＜x’。
20.根据权利要求18所述的方法，其中所述创建还包括：基于所述有源结构配置所述器件的所述异质结构的p型侧。
CN201480052198.6A 2013-09-23 2014-09-23 用于光电子器件的iii族氮化物异质结构 Active CN105580146B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361881192P 2013-09-23 2013-09-23
US61/881,192 2013-09-23
PCT/US2014/056863 WO2015042552A1 (en) 2013-09-23 2014-09-23 Group iii nitride heterostructure for optoelectronic device

Publications (2)

Publication Number Publication Date
CN105580146A CN105580146A (zh) 2016-05-11
CN105580146B true CN105580146B (zh) 2018-09-21

Family

ID=52689521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480052198.6A Active CN105580146B (zh) 2013-09-23 2014-09-23 用于光电子器件的iii族氮化物异质结构

Country Status (5)

Country Link
US (3) US9660133B2 (zh)
KR (1) KR20160060749A (zh)
CN (1) CN105580146B (zh)
DE (1) DE212014000187U1 (zh)
WO (1) WO2015042552A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
CN105580146B (zh) 2013-09-23 2018-09-21 传感器电子技术股份有限公司 用于光电子器件的iii族氮化物异质结构
KR102116829B1 (ko) * 2013-11-27 2020-06-01 서울바이오시스 주식회사 자외선 발광 다이오드 및 그것을 제조하는 방법
WO2015146069A1 (ja) * 2014-03-28 2015-10-01 パナソニックＩｐマネジメント株式会社 発光ダイオード素子
US9985168B1 (en) 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
JP6458495B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 化合物半導体装置及びその製造方法
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR102237154B1 (ko) * 2015-02-25 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
JP2016171127A (ja) * 2015-03-11 2016-09-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR102347387B1 (ko) * 2015-03-31 2022-01-06 서울바이오시스 주식회사 자외선 발광 소자
WO2017179944A1 (ko) * 2016-04-15 2017-10-19 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광모듈
KR102486036B1 (ko) * 2016-04-15 2023-01-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자, 자외선 발광소자 제조방법 및 발광소자 패키지
DE102016113274B4 (de) * 2016-07-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102016120335A1 (de) * 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
CN110506338B (zh) * 2017-04-24 2023-08-04 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
US10535739B2 (en) 2017-04-24 2020-01-14 Enkris Semiconductor, Inc Semiconductor structure and method of preparing semiconductor structure
US11069834B2 (en) * 2017-09-18 2021-07-20 King Abdullah University Of Science And Technology Optoelectronic device having a boron nitride alloy electron blocking layer and method of production
JP6993843B2 (ja) * 2017-10-27 2022-01-14 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP7228176B2 (ja) * 2017-11-10 2023-02-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US11043612B2 (en) 2017-11-15 2021-06-22 Cornell University Light emitting diodes using ultra-thin quantum heterostructures
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
US11393948B2 (en) * 2018-08-31 2022-07-19 Creeled, Inc. Group III nitride LED structures with improved electrical performance
DE102018129051A1 (de) * 2018-11-19 2020-05-20 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaser
CN109638117B (zh) * 2018-11-29 2021-06-11 华灿光电（浙江）有限公司 一种AlN模板、外延片结构及制造方法
CN111477534B (zh) * 2019-01-23 2023-02-24 北京化工大学 氮化铝模板及其制备方法
US11784280B2 (en) 2020-03-20 2023-10-10 Sensor Electronic Technology, Inc. Optoelectronic device with reduced optical loss
CN115116828A (zh) * 2022-06-29 2022-09-27 江苏第三代半导体研究院有限公司 基于氮化物单晶衬底的同质外延结构及其均匀性调控方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101006590A (zh) * 2004-07-27 2007-07-25 克里公司 具有含铟盖层结构的ⅲ族氮化物基量子阱发光器件结构
CN103208572A (zh) * 2012-01-13 2013-07-17 同和电子科技有限公司 Iii族氮化物外延基板以及使用该基板的深紫外发光元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631157B2 (ja) 2001-03-21 2005-03-23 日本電信電話株式会社 紫外発光ダイオード
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US8545629B2 (en) * 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
US7462884B2 (en) 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
CN107059116B (zh) 2007-01-17 2019-12-31 晶体公司 引晶的氮化铝晶体生长中的缺陷减少
JP4592742B2 (ja) 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP5352248B2 (ja) 2009-01-09 2013-11-27 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体発光素子およびその製造方法
KR101712549B1 (ko) 2010-01-05 2017-03-22 서울바이오시스 주식회사 스페이서층을 가지는 발광 다이오드
KR20110120019A (ko) 2010-04-28 2011-11-03 삼성전자주식회사 반도체 소자
WO2012078849A2 (en) * 2010-12-08 2012-06-14 Sensor Electronic Technology, Inc. Light emitting device with varying barriers
US10134948B2 (en) * 2011-02-25 2018-11-20 Sensor Electronic Technology, Inc. Light emitting diode with polarization control
US9252329B2 (en) * 2011-10-04 2016-02-02 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having compressively strained light emitting layer for enhanced light extraction
WO2013082592A1 (en) 2011-12-03 2013-06-06 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
US9233844B2 (en) * 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
CN105580146B (zh) * 2013-09-23 2018-09-21 传感器电子技术股份有限公司 用于光电子器件的iii族氮化物异质结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101006590A (zh) * 2004-07-27 2007-07-25 克里公司 具有含铟盖层结构的ⅲ族氮化物基量子阱发光器件结构
CN103208572A (zh) * 2012-01-13 2013-07-17 同和电子科技有限公司 Iii族氮化物外延基板以及使用该基板的深紫外发光元件

Also Published As

Publication number Publication date
USRE48943E1 (en) 2022-02-22
WO2015042552A1 (en) 2015-03-26
US9660133B2 (en) 2017-05-23
US20150083994A1 (en) 2015-03-26
KR20160060749A (ko) 2016-05-30
CN105580146A (zh) 2016-05-11
US20170256672A1 (en) 2017-09-07
DE212014000187U1 (de) 2016-07-25
US10535793B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
CN105580146B (zh) 用于光电子器件的iii族氮化物异质结构
US10164147B2 (en) Non-uniform superlattice structure
US10069034B2 (en) Optoelectronic device with modulation doping
US9653631B2 (en) Optoelectronic device with modulation doping
US9412902B2 (en) Semiconductor structure with stress-reducing buffer structure
US9281441B2 (en) Semiconductor layer including compositional inhomogeneities
CN103548156B (zh) 具有极化控制的发光二极管
US10804423B2 (en) Optoelectronic device with modulation doping
US9287455B2 (en) Deep ultraviolet light emitting diode
US10186632B2 (en) Deep ultraviolet light emitting diode
US20120205619A1 (en) Light Emitting Device with Dislocation Bending Structure
US20150295133A1 (en) Semiconductor Heterostructure with Stress Management
US20240113251A1 (en) Device Including a Semiconductor Layer With Graded Composition
GB2425652A (en) A semiconductor light-emitting device
WO2016081555A1 (en) Optoelectronic device with modulation doping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant